KR102615163B1 - 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착 - Google Patents

실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착 Download PDF

Info

Publication number
KR102615163B1
KR102615163B1 KR1020217005461A KR20217005461A KR102615163B1 KR 102615163 B1 KR102615163 B1 KR 102615163B1 KR 1020217005461 A KR1020217005461 A KR 1020217005461A KR 20217005461 A KR20217005461 A KR 20217005461A KR 102615163 B1 KR102615163 B1 KR 102615163B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon carbide
radicals
carbon
hydrogen
Prior art date
Application number
KR1020217005461A
Other languages
English (en)
Other versions
KR20210024674A (ko
Inventor
브하드리 엔. 바라다라잔
매튜 스캇 웨이머
갈보카 헤와게 라얀 사비쓰라
보 공
쩌 구이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/044,371 external-priority patent/US20180330945A1/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Priority to KR1020237043137A priority Critical patent/KR20230170998A/ko
Publication of KR20210024674A publication Critical patent/KR20210024674A/ko
Application granted granted Critical
Publication of KR102615163B1 publication Critical patent/KR102615163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

도핑되거나 도핑되지 않은 탄화 실리콘 막은 리모트 플라즈마 CVD (chemical vapor deposition) 기법을 사용하여 증착될 수 있다. 하나 이상의 실리콘-함유 전구체들이 반응 챔버에 제공된다. 수소 라디칼 종과 같은 라디칼 종은 실질적으로 저 에너지 상태 또는 접지 상태로 제공되고 탄화 실리콘 막을 증착하기 위해 하나 이상의 실리콘-함유 전구체들과 상호 작용한다. 탄소-함유 전구체는 하나 이상의 실리콘-함유 전구체들과 함께 흐를 수도 있고, 여기서 탄소-함유 전구체는 하나 이상의 탄소-탄소 이중 결합 또는 삼중 결합을 갖고 실리콘-함유 전구체 각각은 적어도 하나의 실리콘 원자가 실리콘 원자에 결합된 2 개 이상의 수소 원자들을 갖는 실란-기반 전구체이다.

Description

실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착
참조로서 인용
PCT 신청 양식이 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권의 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용되었다.
탄화 실리콘 (SiC) 부류의 박막들은 다양한 적용 예들, 특히 집적 회로 적용 예들에서 사용되고, 물리적, 화학적, 전기적 및 기계적 특성들을 갖는다. SiC 박막들의 부류들은 산화탄화 실리콘으로 또한 공지된 산소 도핑된 탄화 실리콘, 질화탄화 실리콘으로 또한 공지된 질소 도핑된 탄화 실리콘, 및 산화질화탄화 실리콘으로 또한 공지된 산소 및 질소 도핑된 탄화 실리콘, 및 도핑되지 않은 탄화 실리콘을 포함한다.
본 명세서에 제공된 배경기술은 본 개시의 맥락을 일반적으로 제시할 목적들이다. 이 배경기술에 기술되는 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술 (description) 의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 상에 탄화 실리콘 막을 증착하는 방법이 본 명세서에 제공된다. 방법은 반응 챔버 내에 기판을 제공하는 단계, 붕소-함유 전구체를 반응 챔버 내로 기판을 향해 흘리는 단계, 및 탄소-함유 전구체를 붕소-함유 전구체와 함께 반응 챔버 내로 흘리는 단계를 포함한다. 실리콘-함유 전구체는 실리콘 원자에 결합된 적어도 2 개의 수소 원자들을 갖고, 공-반응 물질은 탄화수소 분자이다. 방법은 실리콘-함유 전구체 및 공-반응물질의 업스트림에서 생성되는 리모트 플라즈마 소스에서 수소 라디칼들을 수소 소스 가스로부터 생성하는 단계, 및 수소 라디칼들을 반응 챔버 내로 그리고 기판을 향해 도입하는 단계를 더 포함하고, 수소의 라디칼들은 기판 상에 도핑되거나 도핑되지 않은 탄화 실리콘 막을 형성하기 위해 실리콘-함유 전구체 및 공-반응물질과 반응하도록 바닥 상태에 있다.
일부 구현 예들에서, 기판에 인접한 분위기의 수소의 라디칼들 모두 또는 실질적으로 모두는 바닥 상태의 수소 라디칼들이다. 일부 구현 예들에서, 탄화수소 분자는 하나 이상의 탄소-탄소 이중 결합 또는 삼중 결합을 갖는다. 탄소-함유 전구체는 프로필렌, 에틸렌, 부텐, 펜텐, 부타디엔, 펜타디엔, 헥사디엔, 헵타디엔, 톨루엔, 벤젠, 아세틸렌, 프로핀, 부틴, 펜틴, 또는 헥신을 포함할 수도 있다. 일부 구현 예들에서, 실리콘-함유 전구체는 실란, 디실란, 트리실란, 메틸실란, 또는 디메틸실란을 포함한다. 일부 구현 예들에서, 도핑되거나 도핑되지 않은 탄화 실리콘 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않는다. 일부 구현 예들에서, 방법은 질화제의 라디칼들이 리모트 플라즈마 소스에서 생성되는, 질화제를 리모트 플라즈마 소스 내에 수소 소스 가스와 함께 제공하는 단계, 및 질화제 및 수소의 라디칼들은 탄화질화 실리콘 (SiCN) 막을 형성하도록 실리콘-함유 전구체 및 공-반응물질과 반응하는, 수소 라디칼들과 함께 질화제의 라디칼들을 반응 챔버 내로 그리고 기판을 향하여 도입하는 단계를 더 포함한다. SiCN 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, C-N 결합들을 갖지 않거나 실질적으로 C-N 결합들을 갖지 않는다. 일부 구현 예들에서, 방법은 산화제의 라디칼들이 리모트 플라즈마 소스에서 생성되는, 산화제를 리모트 플라즈마 소스 내에 수소 소스 가스와 함께 제공하는 단계, 및 산화제 및 수소의 라디칼들은 산화탄화 실리콘 (SiCO) 막을 형성하도록 실리콘-함유 전구체 및 공-반응물질과 반응하는, 수소 라디칼들과 함께 산화제의 라디칼들을 반응 챔버 내로 그리고 기판을 향하여 도입하는 단계를 더 포함한다. SiCO 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, C-O 결합들을 갖지 않거나 실질적으로 C-O 결합들을 갖지 않는다. 일부 구현 예들에서, 도핑되거나 도핑되지 않은 탄화 실리콘 막은 적어도 75 ％의 컨포멀성 (conformality) 을 갖는다. 일부 구현 예들에서, 실리콘 함유 전구체는 (i) C-O 결합들을 갖지 않고, 그리고 (ii) C-N 결합들을 갖지 않는다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1a는 기판 위에 증착된 예시적인 도핑되거나 도핑되지 않은 탄화 실리콘 막의 단면 개략도를 예시한다.
도 1b는 기판의 피처들 상에 컨포멀하게 증착된 예시적인 도핑되거나 도핑되지 않은 탄화 실리콘 막의 단면 개략도를 예시한다.
도 1c는 트랜지스터의 게이트 전극의 측벽들 상의 예시적인 도핑되거나 도핑되지 않은 탄화 실리콘 수직 구조체들의 단면 개략도를 예시한다.
도 1d는 에어 갭 타입 금속화 층의 구리 라인들의 노출된 측벽들 상의 예시적인 도핑되거나 도핑되지 않은 탄화 실리콘 구조체들의 단면 개략도를 예시한다.
도 1e는 다공성 유전체 재료들에 대한 예시적인 도핑되거나 도핑되지 않은 탄화 실리콘 기공 시일링제의 단면 개략도를 예시한다.
도 2는 대표적인 케이지된 (caged) 실록산 전구체들의 예들의 화학적 구조들을 예시한다.
도 3은 일부 구현 예들에 따른 리모트 플라즈마 소스를 갖는 예시적인 플라즈마 프로세싱 장치의 개략도를 예시한다.
도 4는 일부 다른 구현 예들에 따른 리모트 플라즈마 소스를 갖는 예시적인 플라즈마 프로세싱 장치의 개략도를 예시한다.
도 5는 탄소-함유 전구체로부터 활성화된 알칸(들)과 활성화된 실란-기반 전구체 사이의 화학 반응의 예를 도시한다.
도 6a는 실리콘-함유 전구체 및 가변하는 양의 탄소-함유 전구체를 사용하는 탄화 실리콘 막의 리모트 플라즈마 CVD에 대한 FTIR 스펙트럼의 그래프를 도시한다.
도 6b는 도 6a의 FTIR 스펙트럼의 일부의 확대도를 도시한다.
도 7은 실리콘-함유 전구체 및 탄소-함유 전구체를 사용하여 기판 피처들 상에 증착된 탄화 실리콘 박막의 TEM 이미지를 도시한다.
본 개시에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호 교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 집적 회로 제조의 많은 단계들 중 임의의 단계 동안의 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업계에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 이하의 상세한 기술은 본 개시가 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 개시는 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 본 개시의 이점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들 등과 같은 다양한 물품들을 포함한다.
도입
반도체 디바이스들의 제작은 통상적으로 통합된 제조 프로세스에서 기판 상에 하나 이상의 박막들을 증착하는 것을 수반한다. 제조 프로세스의 일부 양태들에서, 탄화 실리콘, 산화탄화 실리콘, 질화탄화 실리콘, 및 산화질화탄화 실리콘과 같은 부류의 박막들은 ALD (atomic layer deposition), CVD (chemical vapor deposition), 플라즈마-강화된 화학적 기상 증착 (plasma-enhanced chemical vapor deposition; PECVD) 또는 임의의 다른 적합한 증착 방법을 사용하여 증착된다. 본 명세서에 사용된 바와 같이, 용어 탄화 실리콘은, 산소 도핑된 탄화 실리콘 (SiCO), 질소 도핑된 탄화 실리콘 (SiCN), 및 질소 및 산소 도핑된 탄화 실리콘 (SiOCN) 과 같은, 도핑되거나 도핑되지 않은 탄화 실리콘들을 포함한다. 많은 경우에, 도핑된 탄화 실리콘들은, 산소, 질소, 또는 또 다른 원소의 원자들이든 상관없이 최대 약 50 원자％ (％atomic) 의 도펀트 원자들을 갖는다. 도핑 레벨은 목표된 막 특성들을 제공한다.
탄화 실리콘들을 증착하기 위한 전구체 분자들은 실리콘-수소 (Si-H) 및/또는 실리콘-실리콘 (Si-Si) 결합들, 및 실리콘-탄소 (Si-C) 결합들을 갖는 실리콘-함유 분자들을 포함할 수 있다. 산화탄화 실리콘들을 증착하기 위한 전구체 분자들은 실리콘-수소 (Si-H) 결합들 및/또는 실리콘-실리콘 (Si-Si) 결합들, 및 실리콘-산소 (Si-O) 결합들 및/또는 실리콘-탄소 (Si-C) 결합들을 갖는 실리콘-함유 분자들을 포함한다. 실리콘 질화물들을 증착하기 위한 전구체 분자들은 실리콘-수소 (Si-H) 결합들 및/또는 실리콘-실리콘 (Si-Si) 결합들, 및 실리콘-질소 (Si-N) 결합들 및/또는 실리콘-탄소 (Si-C) 결합들을 포함하는 실리콘-함유 분자들을 포함한다. 산화질화탄화 실리콘들을 증착하기 위한 전구체 분자들은 실리콘-수소 (Si-H) 결합들 및/또는 실리콘-실리콘 (Si-Si) 결합들, 및 실리콘-질소 (Si-N) 결합들, 실리콘-산소 (Si-O) 결합들, 및/또는 실리콘-탄소 (Si-C) 결합들을 갖는 실리콘-함유 분자들을 포함한다. 현재 PECVD 프로세스들은 플라즈마가 기판에 바로 인접하게 제공되는 인시츄 플라즈마 프로세싱을 사용할 수도 있다.
고품질 탄화 실리콘 박막들을 증착하는 것은 우수한 단차 커버리지, 저 유전 상수들, 고 파괴 전압들, 저 누설 전류들, 고 다공성, 및/또는 금속 표면을 산화시키지 않고 노출된 금속 표면들에 대한 커버리지를 갖는 막들을 제공하는 것과 같은 특정한 과제들을 가질 수 있다는 것을 알게 되었다.
이 개시는 어떠한 특정한 이론으로 제한되지 않지만, 통상적인 PECVD 프로세스들에서 플라즈마 조건들은 원치 않은 효과들을 생성하는 방식으로 실리콘-함유 전구체 분자들을 단편화한다고 여겨진다. 예를 들어, PECVD는 고 반응성 라디칼들 또는 고 부착 계수들을 갖는 다른 단편 타입들을 생성하도록 전구체 분자들의 Si-O 및/또는 Si-C 결합들을 파괴할 수도 있다. 발생되는 도핑된 탄화 실리콘 막의 단편들은 실리콘, 탄소, 및/또는 산소 원자들이 반응성의 짝을 이루지 않은 원자가 전자들을 갖는다는 것을 의미하는, "댕글링 (dangling)" 결합들을 갖는 실리콘, 탄소, 및/또는 산소 원자들을 포함할 수 있다. 반응성 전구체 단편들이 리세스된 피처들의 측벽들 및 다른 구조체들의 상부 영역들에 불균형하게 부착될 수도 있기 때문에, 고 부착 계수들의 전구체 분자들 및 이들의 단편들은 불량한 단차 커버리지를 갖는 탄화 실리콘 막들을 증착할 수 있다.
댕글링 결합들은 증착된 산화탄화 실리콘 막 또는 산화질화탄화 실리콘 막에서 실라놀기들 (Si-OH) 을 생성할 수 있다. 댕글링 본드들은 또한 증착된 탄화질화 실리콘 막에 실릴 아민기들 (Si-NH2) 을 생성할 수 있다. 이들 작용기들의 결과로서, 막은 유해하게 높은 유전 상수들을 가질 수도 있다. 막 품질은 또한 직접 플라즈마 조건들이 증착된 막으로부터 탄소를 추출하는 경향이 있기 때문에 악화될 수도 있다.
게다가, 댕글링 결합들은 증착된 탄화 실리콘 막들에서 증가된 실리콘-수소 결합 (Si-H) 을 생성할 수 있다. Si-C의 파괴된 결합들은 직접 플라즈마 증착 조건들에서 Si-H로 대체될 수 있다. 탄화 실리콘 막들 내 Si-H 결합들의 존재는 불량한 전기적 특성들을 갖는 막들을 생성할 수 있다. 예를 들어, Si-H 결합들의 존재는 Si-H 결합들이 전자들에 누설 경로를 제공하기 때문에 파괴 전압들을 감소시킬 수 있고 누설 전류들을 증가시킬 수 있다.
또한, 댕글링 결합들은 탄화 실리콘 막들에서 제어되지 않은 화학적 또는 형태적 구조들을 야기할 수 있다. 일부 경우들에서, 이러한 구조체들은 막이 용인할 수 없을 정도로 높은 유전 상수를 갖도록, 다공성이 낮거나 없는 치밀한 필라멘트들이다. 다공성의 결여는 고리형 실록산들에서 Si-C 결합 및/또는 Si-O 결합을 파괴하는 직접 플라즈마 조건들의 결과일 수 있고, 그렇지 않으면 ULK (ultralow-k) 유전체 재료에 다공성을 제공할 것이다.
PECVD에서 때때로 채용된 직접 플라즈마 조건들은 전구체 분자들을 분해하기 위한 에너지가 표면에서 많은 이온 충격을 생성하는 저 주파수일 수 있기 때문에 증착시 방향성을 야기할 수 있다. 방향성 증착은 또한 불량한 단차 커버리지를 갖는 탄화 실리콘 막들의 증착을 야기할 수 있다. 직접 플라즈마는 플라즈마 (적절한 농도의 전자들 및 양이온들) 가 증착 동안 기판 표면에 매우 근접하게 존재하고, 때때로 플라즈마 시스에 의해서만 기판 표면으로부터 분리되는 플라즈마이다.
통상적인 PECVD 프로세스들은, 이러한 프로세스들이 금속을 산화시킬 수 있기 때문에, 때때로 노출된 구리 또는 다른 금속 표면들 위에 탄화 실리콘 막들을 증착하는데 부적절하다. PECVD 프로세스는 산화탄화 실리콘 막을 형성하기 위해 산소 (O2), 오존 (O3), 이산화탄소 (CO2), 또는 다른 산화 종과 같은 산화제들을 사용할 수도 있다.
증착 동안 기판 표면의 분위기
도 1a는 기판 위에 증착된 예시적인 탄화 실리콘 막의 단면을 예시한다. 탄화 실리콘 막 (101) 은 기판 (100) 에 인접한 상대적으로 약한 분위기를 생성하는 프로세스 조건들 하에서 형성될 수 있다. 기판 (100) 은 임의의 웨이퍼, 반도체 웨이퍼, 부분적으로 제조된 집적 회로, 인쇄 회로 기판, 디스플레이 스크린, 또는 다른 적절한 워크피스일 수 있다. 탄화 실리콘 막 (101) 을 증착하기 위한 프로세스는 하나 이상의 Si-H 결합들 및/또는 하나 이상의 Si-Si 결합들을 갖는 하나 이상의 실리콘-함유 전구체들을 수반할 수 있다. 선택가능하게, 하나 이상의 실리콘-함유 전구체들은 생성될 도핑된 구조체의 타입에 따라, Si-C 결합들, Si-O 결합들, 및/또는 Si-N 결합들과 같은 다른 결합들을 포함할 수도 있다.
탄화 실리콘 막들을 채용하는 특정한 적용 예들이 도 1b 내지 도 1e에 도시된다. 일부 실시 예들에서, 실리콘-함유 전구체들은 실리콘-산소 함유 전구체들, 실리콘-질소 함유 전구체들, 및/또는 실리콘-탄소 함유 전구체들을 포함할 수 있다. 실리콘-산소 함유 전구체들은 하나 이상의 Si-O 결합들을 포함할 수 있고, 실리콘-질소 함유 전구체들은 하나 이상의 Si-N 결합들을 포함할 수 있고, 실리콘-탄소 함유 전구체들은 하나 이상의 Si-C 결합들을 포함할 수 있다. 일부 실시 예들에서, 예를 들어, 실리콘-함유 전구체들은 Si-O 결합 및 Si-C 결합, 또는 Si-N 결합 및 Si-C 결합을 갖는 단일 반응물질 A를 포함할 수 있다. 일부 실시 예들에서, 실리콘-함유 전구체들은 Si-O 결합들 또는 Si-N 결합들을 갖는 반응물질 B, 및 Si-C 결합들을 갖는 반응물질 C를 포함할 수 있다. 임의의 수의 적합한 반응물질들이 본 개시의 범위 내에서 채용될 수도 있다는 것이 이해될 것이다. 예시적인 실리콘-함유 전구체들의 화학적 구조들은 이하에 더 상세히 논의된다.
실리콘-함유 전구체는 하나 이상의 Si-H 결합들 및/또는 하나 이상의 Si-Si 결합들을 포함한다. 그러나, 부가적인 실리콘-함유 전구체들은 Si-H 결합들 또는 Si-Si 결합들을 반드시 포함하지 않을 수도 있다는 것이 이해될 것이다. 이들 부가적인 실리콘-함유 전구체들은 하나 이상의 Si-H 결합들 및/또는 Si-Si 결합들을 갖는 실리콘-함유 전구체와 동시에 제공될 수도 있다. 증착 프로세스 동안, Si-H 결합들 및/또는 Si-Si 결합들은 파괴되고 증착된 탄화 실리콘 막 (101) 내 실리콘-함유 전구체들 또는 다른 전구체들 사이에 결합들을 형성하기 위한 반응성 사이트들로서 기능한다. 파괴된 결합들은 또한 증착 동안 또는 증착 후에 수행된 열적 프로세싱 동안 교차-결합을 위한 사이트들로 기능할 수 있다. 반응성 사이트들에서의 결합 및 교차-결합은 발생되는 탄화 실리콘 막 (101) 내에 집합적으로 1 차 백본 또는 매트릭스를 형성할 수 있다.
일부 실시 예들에서, 프로세스 조건들은 탄화 실리콘 막 (101) 의 증착된 층의 Si-C 결합들 및 존재한다면, Si-O 결합들 및 Si-N 결합들을 보존하거나 실질적으로 보존할 수 있다. 따라서, 기판 (100) 에 인접한 반응 조건들은 Si-H 결합들 및/또는 Si-Si 결합들의 선택적인 파괴, 예를 들어, 파괴된 Si-H 결합들로부터 수소를 추출하지만, 반응 조건들은 Si-O 결합들로부터 산소, Si-N 결합들로부터 질소, 또는 Si-C 결합들로부터 탄소를 추출을 제공하지 않는다. 그러나, 산소와 같은 공-반응물질의 도입은 Si-C 결합들로부터 탄소를 추출할 수도 있다. 치환 반응들과 같이 동역학적으로 보다 덜 유리한 반응 메커니즘들을 포함하는, 다른 반응 메커니즘들이 기판 표면에 인접한 분위기에서 일어날 수도 있다는 것이 이해될 것이다. 일반적으로, 기술된 반응 조건들은 기판 (100) 의 노출된 면 (탄화 실리콘 막 (101) 이 증착되는 면) 에 존재한다. 이들은 기판 (100) 위로 약간의 거리, 예를 들어, 기판 (100) 위로 약 0.5 마이크로미터 내지 약 150 ㎜에 더 존재할 수도 있다. 사실상, 전구체의 활성화는 기판 (100) 위의 상당한 거리에서 가스상 (gas phase) 으로 일어날 수 있다. 통상적으로, 적절한 반응 조건들은 기판 (100) 의 전체 노출된 면에 걸쳐 균일하거나 실질적으로 균일할 것이지만, 특정한 적용 예들은 일부 변동을 허용할 수도 있다.
실리콘-함유 전구체들에 더하여, 워크피스 (예를 들어, 기판 (100)) 에 인접한 분위기는 바람직하게 실질적으로 저 에너지 상태의 하나 이상의 라디칼 종을 포함할 수 있다. 이러한 종의 예는 수소 라디칼들 (즉, 수소 원자 라디칼들) 을 포함한다. 일부 실시 예들에서, 수소 원자 라디칼들의 전부, 또는 실질적으로 전부, 또는 상당한 분획은 바닥 상태에 있을 수 있고, 예를 들어, 워크피스에 인접한 수소 원자 라디칼들의 적어도 약 90 ％ 또는 95 ％는 바닥 상태에 있다. 특정한 실시 예들에서, 소스 가스는 헬륨과 같은 캐리어 가스에 제공된다. 예로서, 수소 가스는 약 1 내지 10 ％ 수소의 농도로 헬륨 캐리어에 제공될 수도 있다. 압력, 헬륨과 같은 캐리어 가스의 분획, 및 다른 프로세스 조건들은 수소 원자들이 재결합하지 않고 저 에너지 상태의 라디칼들로서 기판 (100) 과 직면하도록 선택된다.
다른 곳에 설명된 바와 같이, 수소 가스는 수소 원자 라디칼들을 생성하도록 리모트 플라즈마 소스 내로 공급될 수도 있다. 리모트 플라즈마 소스는 기판 표면에 인접한 분위기 및 기판 표면으로부터 업스트림에 위치될 수도 있다. 일단 생성되면, 수소 원자 라디칼들은 여기된 에너지 상태일 수도 있다. 예를 들어, 여기된 에너지 상태의 수소는 적어도 10.2 eV (제 1 여기된 상태) 의 에너지를 가질 수 있다. 여기된 수소 원자 라디칼들은 실리콘-함유 전구체의 비선택적인 분해를 유발할 수도 있다. 예를 들어, 여기된 상태의 수소 원자 라디칼들은 탄화 실리콘 막 (101) 의 조성 또는 물리적 또는 전기적 특성을 변경할 수 있는 Si-H 결합, Si-Si 결합, Si-N 결합, Si-O 결합, 및 Si-C 결합을 쉽게 파괴할 수 있다. 일부 구현 예들에서, 여기된 수소 원자 라디칼들이 에너지를 잃거나 방출할 때, 여기된 수소 원자 라디칼은 실질적으로 저 에너지 상태 수소 원자 라디칼 또는 바닥 상태 수소 원자 라디칼이 될 수도 있다. 실질적으로 저 에너지 상태 또는 바닥 상태의 수소 원자 라디칼들은 일반적으로 Si-O, Si-N, 및 Si-C 결합들을 보존하면서 Si-H 및 Si-Si 결합들을 선택적으로 파괴할 수 있다. 일부 구현 예들에서, 프로세스 조건들은 여기된 수소 원자 라디칼들이 실질적으로 저 에너지 상태 또는 바닥 상태 수소 원자 라디칼들을 형성하도록 에너지를 잃거나 방출하도록 제공될 수도 있다. 예를 들어, 리모트 플라즈마 소스 또는 연관된 컴포넌트들은 리모트 플라즈마 소스로부터 기판 (100) 으로 확산하는 수소 원자 라디칼들의 체류 시간이 여기된 수소 원자 라디칼의 에너제틱 완화 시간 (energetic relaxation time) 보다 길도록 설계될 수도 있다. 여기된 수소 원자 라디칼에 대한 에너제틱 완화 시간은 약 1x10-3초 이하일 수 있다.
수소 원자 라디칼들의 상당한 분획이 바닥 상태에 있는 상태는 다양한 기법들에 의해 달성될 수 있다. 이하에 기술된 바와 같은 일부 장치들은 이 상태를 달성하도록 설계된다. 장치 피처들 및 프로세스 제어 피처들은 수소 원자 라디칼들의 상당한 분획이 바닥 상태에 있는 약한 상태를 생성하도록 테스트되고 튜닝될 수 있다. 예를 들어, 장치는 플라즈마 소스의 다운스트림 즉, 기판 (100) 근방에서 대전된 입자들에 대해 동작되고 테스트될 수도 있다. 프로세스 및 장치는 기판 (100) 근방에 대전된 종이 실질적으로 존재하지 않을 때까지 튜닝될 수도 있다. 부가적으로, 장치 및 프로세스 피처들은 표준 실리콘-함유 전구체로부터 탄화 실리콘 막 (101) 을 생성하기 시작하는 구성으로 튜닝될 수도 있다. 이러한 막 증착을 지지하는 상대적으로 약한 조건들이 선택된다.
라디칼 종의 다른 예들은 원소 산소 라디칼들 (원자 또는 이원자) 과 같은 산소-함유 종, 원소 질소 라디칼들 (원자 또는 이원자) 과 같은 질소-함유 종, 및 암모니아 라디칼들과 같은 N-H 함유 라디칼들을 포함하고, 질소는 막 내에 선택가능하게 혼입된다. N-H 함유 라디칼들의 예들은 메틸아민, 디메틸아민, 및 아닐린의 라디칼들을 포함하지만 이로 제한되지 않는다. 전술한 라디칼 종은 수소, 질소, N-H 함유 종, 또는 이들의 혼합물들을 포함하는 소스 가스로부터 생성될 수도 있다. 일부 실시 예들에서, 증착된 막의 실질적으로 모든 또는 상당한 분획의 원자들이 전구체 분자들에 의해 제공된다. 이러한 경우들에서, 증착 반응을 구동하도록 사용된 저 에너지 라디칼들은 배타적으로 수소일 수도 있고 또는 증착된 층의 질량에 실질적으로 기여하지 않는, 다른 종일 수도 있다. 일부 실시 예들에서, 이하에 더 상세히 논의된 바와 같이, 라디칼 종은 리모트 플라즈마 소스에 의해 생성될 수 있다. 일부 실시 예들에서, 보다 고 에너지 상태의 일부 라디칼들 또는 심지어 이온들이 잠재적으로 웨이퍼 평면 근방에 존재할 수 있다.
일부 실시 예들에서, 프로세스 조건들은 Si-H 결합들 및/또는 Si-Si 결합들을 파괴하기에 충분한 실질적으로 저 에너지 상태의 라디칼 종을 채용하는 한편, Si-O, Si-N, 및 Si-C 결합들을 실질적으로 보존한다. 이러한 프로세스 조건들은 바닥 상태 위의 상태들과 같은 고 에너지 상태들의 상당한 양의 이온들, 전자들, 또는 라디칼 종들을 갖지 않을 수도 있다. 일부 실시 예들에서, 막에 인접한 영역에서의 이온들의 농도는 약 107/㎤보다 크지 않다. 상당한 양의 이온들 또는 고 에너지 라디칼들의 존재는 Si-O, Si-N, 및 Si-C 결합들을 파괴하는 경향이 있을 수도 있고, 이는 원치 않은 전기적 특성들 (예를 들어, 고 유전 상수들 및/또는 저 파괴 전압들), 및 불량한 컨포멀성을 갖는 막들을 생성할 수 있다. 과도하게 반응성인 분위기는 (워크피스 측벽들에 화학적으로 또는 물리적으로 부착되는 경향을 나타내는) 고 부착 계수들을 갖는 반응성 전구체 단편들을 생성하여, 불량한 컨포멀성을 발생시킨다고 여겨진다.
실리콘-함유 전구체들은 통상적으로 기판 (100) 에 인접한 분위기에서 다른 종, 특히 캐리어 가스와 함께 전달된다. 일부 구현 예들에서, 실리콘-함유 전구체들은 라디칼 종 및 다른 반응성 종 및/또는 캐리어 가스들을 포함하는 다른 종과 함께 존재한다. 일부 실시 예들에서, 실리콘-함유 전구체들은 혼합물로서 도입될 수도 있다. 증착 반응 표면으로부터 업스트림에서, 실리콘-함유 전구체들은 불활성 캐리어 가스와 혼합될 수 있다. 예시적인 불활성 캐리어 가스들은 아르곤 (Ar) 및 헬륨 (He) 을 포함하지만 이로 제한되지 않는다. 이에 더하여, 실리콘-함유 전구체들은 주 종 (major species) 및 부 종 (minor species) 을 갖는 혼합물로 도입될 수 있고, 부 종은 상대적으로 낮은 농도로 탄화 실리콘 막 (101) 내에 존재하는, 일부 원소 또는 구조적 특징 (예를 들어, 고리 구조, 케이지 구조, 불포화 결합, 등) 을 포함한다. 그러나, 부 종은 탄화 실리콘 막 (101) 의 조성 또는 구조적 특징에 상당히 기여하지 않을 수도 있다는 것이 이해될 것이다. 복수의 전구체들은 발생되는 탄화 실리콘 막 (101) 내에 1 차 백본 또는 매트릭스를 형성하기에 적절하게 등몰 또는 상대적으로 유사한 비율로 존재할 수도 있다. 다른 실시 예들에서, 상이한 전구체들의 상대적인 양들은 등몰성으로부터 실질적으로 치우친다 (skew).
일부 실시 예들에서, 하나 이상의 실리콘-함유 전구체들은 본질적으로 막 질량의 약 5 원자％ 미만 또는 약 2 원자％ 미만을 제공하는 리모트 플라즈마로부터의 소량의 수소 또는 다른 원소와 함께 증착된 탄화 실리콘 막 (101) 의 모든 질량을 제공한다. 일부 실시 예들에서, 라디칼 종 및 하나 이상의 실리콘-함유 전구체들만이 증착된 탄화 실리콘 막 (101) 의 조성에 기여한다. 다른 실시 예들에서, 증착 반응은 증착된 탄화 실리콘 막 (101) 의 조성에 기여할 수도 있고 기여하지 않을 수도 있는, 하나 이상의 실리콘-함유 전구체들 및 라디칼 종 이외의 공-반응물질을 포함한다. 이러한 공-반응물질들의 예들은 이산화탄소 (CO2), 일산화탄소 (CO), 물 (H2O), 메탄올 (CH3OH), 산소 (O2), 오존 (O3), 질소 (N2), 아산화 질소 (N2O), 암모니아 (NH3), 다이아젠 (diazene) (N2H2), 메탄 (CH4), 에탄 (C2H6), 아세틸렌 (C2H2), 에틸렌 (C2H4), 디보란 (B2H6), 및 이들의 조합을 포함한다. 이러한 재료들은 질화제, 산화제, 환원제, 등으로 사용될 수도 있다. 일부 경우들에서, 이들은 실리콘-함유 전구체와 함께 제공된 탄소의 일부를 제거하거나 첨가함으로써 증착된 막 내의 탄소의 양을 튜닝하도록 사용될 수 있다. 비-수소 공-반응물질을 채용하는 일부 구현 예들에서, 공-반응물질은 실리콘-함유 전구체와 동일한 플로우 경로 예를 들어, 통상적으로 플라즈마에 직접 노출없이, 가스 유출구 또는 샤워헤드를 포함하는 경로를 통해 반응 챔버로 도입된다. 일부 실시 예들에서, 산소 및/또는 이산화탄소는 증착 동안 막 또는 전구체로부터 탄소를 제거함으로써 탄화 실리콘 막 (101) 의 조성을 변경하도록 전구체와 함께 도입된다. 비-수소 공-반응물질을 채용하는 일부 구현 예들에서, 공-반응물질이 적어도 부분적으로 라디칼들 및/또는 이온들로 변환되도록, 공-반응물질은 수소와 동일한 플로우 경로를 통해 반응 챔버로 도입된다. 이러한 구현 예들에서, 수소 라디칼들 및 공-반응물질 라디칼들 모두는 증착된 탄화 실리콘 막 (101) 을 생성하도록 실리콘-함유 전구체(들)와 반응한다.
공-반응물질들이 사용되고 이들이 라디칼들 (예를 들어, 수소) 로 변환되는 종과 함께 챔버로 도입되는 특정한 실시 예들에서, 이들은 라디칼들 (예를 들어, 수소) 및 헬륨과 같은 임의의 캐리어 가스(들)의 소스를 포함하는 반응 챔버의 다른 가스들과 비교하여 상대적으로 소량으로 반응 챔버에 제공될 수도 있다. 예를 들어, 공-반응물질은 약 0.05 중량％ 이하, 또는 약 0.01 중량％ 이하, 또는 약 0.001 중량％ 이하로 프로세스 가스들에 존재할 수도 있다. 예를 들어, (플라즈마 소스로 들어가는) 반응물질 혼합물은 약 10 내지 20 리터/분 (L/m) He, 약 200 내지 500 sccm (standard cubic centimeters per minute) H2, 및 약 1 내지 10 sccm 산소일 수도 있다. 그러나, 일부 구현 예들에서, 공-반응물질은 약 0.05 중량％ 이상, 또는 약 1 중량％ 이상, 또는 약 20 중량％ 이상으로 프로세스 가스들에 존재할 수도 있다는 것이 이해될 것이다. 공-반응물질들이 실리콘-함유 전구체와 함께 (예를 들어, 가스 유출구 또는 샤워헤드를 통해) 반응 챔버로 도입될 때, 이들은 예를 들어 약 2 중량％ 이하 또는 약 0.1 중량％ 이하의 보다 높은 농도로 존재할 수도 있다. 공-반응물질이 상대적으로 약한 반응물질 (예를 들어, 이산화탄소와 같은 약한 산화제) 일 때, 약 10 중량％ 이하 또는 약 4 중량％ 이하와 같은 훨씬 더 높은 농도로 존재할 수도 있다. 공-반응물질이 첨가제 또는 부가적인 전구체일 때, 약 10 중량％ 이상 또는 20 중량％ 이상과 같은 훨씬 보다 높은 농도로 존재할 수도 있다.
기판 (100) 에 인접한 분위기의 온도는 증착 반응을 용이하게 하는 임의의 적합한 온도일 수 있지만, 때때로 탄화 실리콘 막 (101) 을 포함하는 디바이스의 적용에 의해 제한된다. 일부 실시 예들에서, 기판 (100) 에 인접한 분위기의 온도는 탄화 실리콘 막 (101) 의 증착 동안 기판 (100) 이 지지되는 페데스탈의 온도에 의해 대체로 제어될 수 있다. 일부 실시 예들에서, 동작 온도는 약 50 ℃ 내지 약 500 ℃일 수 있다. 예를 들어, 동작 온도는 많은 집적 회로 적용 예들에서 약 250 ℃ 내지 약 400 ℃일 수 있다. 일부 실시 예들에서, 온도를 상승시키는 것은 기판 표면 상에서 증가된 교차-결합을 야기할 수 있다.
기판 (100) 에 인접한 분위기의 압력은 반응 챔버 내에서 반응성 라디칼들을 생성하기 위한 임의의 적합한 압력일 수 있다. 일부 실시 예들에서, 압력은 약 35 Torr 이하일 수 있다. 예를 들어, 압력은 마이크로파 생성된 플라즈마를 구현하는 실시 예들에서와 같이, 약 10 Torr 내지 약 20 Torr일 수 있다. 다른 예들에서, 압력은 RF (radio-frequency) 생성된 플라즈마를 구현하는 실시 예들에서와 같이, 약 5 Torr 미만, 또는 약 0.2 Torr 내지 약 5 Torr일 수 있다.
기판 (100) 에 인접한 분위기는 리모트 플라즈마 CVD에 의해 기판 (100) 상에 탄화 실리콘 막 (101) 의 증착을 제공한다. 소스 가스는 리모트 플라즈마 소스에 공급되고, 전력은 소스 가스로 하여금 해리되게 하고 여기된 에너지 상태의 이온들 및 라디칼들을 생성하게 할 수도 있는 리모트 플라즈마 소스로 제공된다. 여기 후, 여기된 에너지 상태의 라디칼들은 실질적으로 저 에너지 상태 라디칼들 또는 바닥 상태 라디칼들, 예컨대 바닥 상태 수소 라디칼들로 완화된다. 실리콘-함유 전구체의 결합들은 완화된 에너지 상태의 수소 라디칼들에 의해 선택적으로 파괴될 수도 있다. 공-반응물질 또는 부가적인 전구체의 결합들은 공-반응물질 또는 부가적인 전구체를 활성화시키기 위해 완화된 에너지 상태의 수소 라디칼들에 의해 선택적으로 파괴될 수도 있다.
탄화 실리콘 막들은 반도체 디바이스들에서 빈번하게 사용된다. 예를 들어, 다른 적용 예들보다도, 도핑되거나 도핑되지 않은 탄화 실리콘 막들은 금속 확산 배리어들, 에칭 정지 층들, 하드 마스크 층들, 소스 주입 및 드레인 주입을 위한 게이트 스페이서들, MRAM (magnetoresistive random-access memory) 또는 RRAM (resistive random-access memory) 을 위한 캡슐화 배리어, 및 에어 갭들에서 기밀 확산 배리어로서 채용될 수도 있다. 도 1b 내지 도 1e는 다양한 적용 예들에서 탄화 실리콘 막들을 포함하는 구조체들의 단면들을 예시한다. 도 1b는 기판의 피처들 상에 컨포멀하게 증착된 탄화 실리콘 박막을 예시한다. 도 1c는 트랜지스터의 게이트 전극 구조체의 측벽들 상의 탄화 실리콘 수직 구조체들을 예시한다. 도 1d는 에어 갭 타입 금속 화 층의 구리 라인들의 노출된 측벽들 상의 탄화 실리콘 수직 구조체들을 예시한다. 도 1e는 다공성 유전체 재료들에 대한 탄화 실리콘 기공 시일링제들을 예시한다. 이들 적용 예들 각각은 이하에 더 상세히 논의된다.
전구체들의 화학적 구조
논의된 바와 같이, 탄화 실리콘 막들을 형성하는데 채용된 전구체들은 실리콘-함유 전구체들을 포함할 수 있고, 실리콘-함유 전구체들 중 적어도 일부는 적어도 하나의 Si-H 및/또는 적어도 하나의 Si-Si 결합을 갖는다. 특정한 실시 예들에서, 실리콘-함유 전구체는 모든 실리콘 원자 상에 최대 하나의 수소 원자를 갖는다. 따라서, 예를 들어, 하나의 실리콘 원자를 갖는 전구체는 실리콘 원자에 결합된 최대 1 개의 수소 원자를 갖고; 2 개의 실리콘 원자를 갖는 전구체는 일 실리콘 원자에 결합된 일 수소 원자 및 선택가능하게 두번째 실리콘 원자에 결합된 또 다른 수소 원자를 갖고; 3 개의 실리콘 원자들을 갖는 전구체는 일 실리콘 원자에 결합된 적어도 하나의 수소 원자 및 선택 가능하게 1 또는 2 개의 남아있는 실리콘 원자들에 결합된 1 또는 2 개 이상의 수소 원자들을 갖는, 등을 한다. 그러나, 일부 구현 예들에서, 실리콘-함유 전구체는 실리콘 원자 상 또는 실리콘 원자 마다 결합된 2 개 이상의 수소 원자들을 갖는다. 이에 더하여, 실리콘-함유 전구체들은 적어도 하나의 Si-O 결합, 적어도 하나의 Si-N 결합, 및/또는 적어도 하나의 Si-C 결합을 포함할 수도 있다. 임의의 수의 적절한 전구체들이 탄화 실리콘 막들을 형성하는데 사용될 수 있지만, 전구체들 중 적어도 일부는 적어도 하나의 Si-H 결합 또는 Si-Si 결합, 및 선택가능하게 적어도 하나의 Si-O 결합, Si-N 결합, 및/또는 Si-C 결합을 갖는 실리콘-함유 전구체들을 포함할 것이다. 다양한 구현 예들에서, 실리콘-함유 전구체(들)는 O-C 또는 N-C 결합들을 포함하지 않는다; 예를 들어, 전구체(들)는 알콕시 (-O-R) 를 함유하지 않고, 여기서 R은 탄화수소기와 같은 유기기, 또는 아민 (-NR1R2) 기이고, 여기서 R1 및 R2는 독립적으로 수소기 또는 유기기이다. 이러한 기들은 이들이 상주하는 전구체들 또는 단편들에 고 부착 계수들을 부여할 수도 있다고 여겨진다.
특정한 실시 예들에서, 탄화 실리콘 막에 제공된 일부 탄소는 실리콘-함유 전구체 상의 하나 이상의 탄화수소 모이어티들 (moieties) 에 의해 제공될 수도 있다. 이러한 모이어티들은 알킬기들, 알켄기들, 알킨기들, 아릴기들, 등으로부터 일 수도 있다. 특정한 실시 예들에서, 탄화수소기는 증착 동안 Si-H 및/또는 Si-Si 결합 파괴 반응의 입체 장애 (steric hindrance) 를 최소화하도록 단일 탄소 원자를 갖는다. 그러나, 전구체들은 단일-탄소기들로 제한되지 않는다; 2, 3, 4, 5, 또는 6 개의 탄소 원자들과 같은 보다 많은 수의 탄소 원자들이 사용될 수도 있다. 특정한 실시 예들에서, 탄화수소기는 선형이다. 특정한 실시 예들에서, 탄화수소기는 고리형이다.
특정한 실시 예들에서, 탄화 실리콘 막에 제공된 탄소의 일부는 탄소-함유 전구체 내의 하나 이상의 탄화수소 분자들에 의해 제공될 수도 있다. 이러한 탄화수소 분자들은 2, 3, 4, 5, 6, 또는 7 개의 탄소 원자들과 같은 다수의 탄소 원자들이 사용될 수도 있는, 탄소-탄소 사슬들을 포함할 수도 있다. 일부 구현 예들에서, 탄화수소 분자들은 하나 이상의 탄소 이중 결합들 및/또는 탄소 삼중 결합들을 포함한다.
일부 실시 예들에서, 실리콘-함유 전구체는 화학적 분류에 속한다. 다른 화학적 부류들의 실리콘-함유 전구체들이 채용될 수도 있고 실리콘-함유 전구체들은 이하에 논의된 화학적 부류들로 제한되지 않는다는 것이 이해될 것이다.
일부 실시 예들에서, 실리콘-함유 전구체는 실록산일 수 있다. 일부 실시 예들에서, 실록산은 고리형일 수도 있다. 고리형 실록산들은 2,4,6,8-테트라메틸사이클로테트라실록산 (TMCTS), 옥타메틸사이클로테트라실록산 (OMCTS), 및 헵타메틸사이클로테트라실록산 (HMCTS) 과 같은 사이클로테트라실록산들을 포함할 수도 있다. 다른 고리형 실록산들은 또한 이로 제한되는 것은 아니지만 사이클로트리실록산들 및 사이클로펜타실록산들을 포함할 수 있다. 고리형 실록산들을 사용하는 실시 예들은 고리의 반경에 대응하는 기공들의 사이즈를 가진 탄화 실리콘 막 내로 다공성을 도입할 수 있는 고리 구조들이다. 예를 들어, 사이클로테트라실록산 고리는 약 6.7 Å의 반경을 가질 수 있다.
일부 실시 예들에서, 실록산은 3 차원 구조 또는 케이지된 구조를 가질 수도 있다. 도 2는 대표적인 케이지된 실록산 전구체들의 예들을 예시한다. 케이지된 실록산들은 다면체 또는 임의의 3-D 구조를 형성하도록 산소 원자들을 통해 서로 브리지된 실리콘 원자들을 갖는다. 케이지된 실록산 전구체 분자의 예는 실세스퀴옥산이다. 케이지된 실록산 구조체들은 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, Cleemput 등에 의해 공동으로 소유된 미국 특허 번호 제 6,576,345 호에 더 상세히 기술된다. 고리형 실록산들과 같이, 케이지된 실록산은 탄화 실리콘 막 내로 다공성을 도입할 수 있다. 일부 실시 예들에서, 다공성 스케일은 메조포러스 (mesoporous) 이다.
일부 실시 예들에서, 실록산은 선형일 수도 있다. 적합한 선형 실록산들의 예들은 이로 제한되는 것은 아니지만 펜타메틸디실록산 (PMDSO) 및 테트라메틸디실록산 (TMDSO) 과 같은 디실록산들, 및 헥사메틸트리실록산, 헵타메틸트리실록산과 같은 트리실록산들을 포함한다.
일부 실시 예들에서, 실리콘-함유 전구체는 알킬실란 또는 다른 탄화수소-치환된 실란일 수 있다. 알킬실란들은 하나 이상의 알킬기들이 결합될 뿐만 아니라 하나 이상의 수소 원자들이 결합된 중심 실리콘 원자를 포함한다. 특정한 실시 예들에서, 임의의 하나 이상의 알킬기들은 1 내지 5 개의 탄소 원자들을 함유한다. 탄화수소기들은 포화되거나 불포화될 수도 있다 (예를 들어, 알켄 (예를 들어, 비닐), 알킨, 및 방향족기들). 예들은 트리메틸실란 (3MS), 트리에틸실란, 펜타메틸 디실라메탄 ((CH3)2Si-CH2-Si(CH3)3), 및 디메틸실란 (2MS) 을 포함하지만 이로 제한되지 않는다.
일부 실시 예들에서, 실리콘-함유 전구체는 알콕시실란일 수 있다. 그러나, 일부 실시 예들에서, 실리콘-함유 전구체는 알콕시기들의 존재를 방지하기 위해 알콕시실란이 아니라는 것이 이해될 수도 있다. 알콕시실란은 하나 이상의 알콕시기가 결합되고 하나 이상의 수소 원자가 결합된 중심 실리콘 원자를 포함한다. 예들은 트리메톡시실란 (TMOS), 디메톡시실란 (DMOS), 메톡시실란 (MOS), 메틸디메톡시실란 (MDMOS), 디에티옥시메틸실란 (DEMS), 디메틸에톡시실란 (DMES), 및 디메틸메톡시실란 (DMMOS) 을 포함하지만, 이로 제한되지 않는다.
디실란, 트리실란, 또는 다른 고차 실란이 모노실란 대신 사용될 수도 있다. 알킬실란 부류로부터 이러한 디실란의 일 예는 헥사메틸디실란 (HMDS) 이다. 알킬실란 부류로부터 디실란의 또 다른 예는 펜타메틸디실란 (PMDS) 을 포함할 수 있다. 다른 타입들의 알킬실란들은 실리콘 원자에 결합된 탄소뿐만 아니라 실리콘 원자에 결합된 알킬기를 갖는 분기된 폴리머 구조를 가질 수 있는 알킬카보실란들을 포함할 수 있다. 예들은 디메틸 트리메틸실릴 메탄 (DTMSM) 및 비스-디메틸실릴 에탄 (BDMSE) 을 포함한다. 일부 실시 예들에서, 실리콘 원자들 중 하나는 부착된 탄소-함유 또는 탄화수소-함유기를 가질 수 있고, 실리콘 원자들 중 하나는 부착된 수소 원자를 가질 수 있다.
일부 실시 예들에서, 실리콘-함유 전구체는 실리콘-질소 하이드라이드 (예를 들어, 실라잔) 와 같은 질소-함유 화합물일 수 있다. 일반적으로, 이러한 화합물들은 탄소를 함유하지만, 실리콘 원자들에만 결합되고 질소 원자들에는 결합되지 않는다. 특정한 실시 예들에서, 질소-함유 화합물은 어떠한 탄소-질소 결합도 갖지 않는다. 특정한 실시 예들에서, 질소-함유 화합물은 어떠한 아민 모이어티들 (-C-NR1R2) 도 갖지 않고, 여기서 R1 및 R2는 수소 원자들 및 알킬기들, 알켄기들, 또는 알킨기들과 같은 탄화수소기들과 같은 동일하거나 상이한 기들이다. 적합한 실리콘-질소 전구체들의 예들은 하나 이상의 실리콘 원자들에 결합된 하나 이상의 탄화수소 모이어티들 및 하나 이상의 실리콘 원자들에 결합된 하나 이상의 수소 원자들을 함유하는 고리형 실라잔 및 선형 실라잔과 같은 다양한 실라잔들을 포함한다. 실라잔들의 예들은 메틸-치환된 디실라잔들 및 트리실라잔들, 예컨대 테트라메틸디실라잔 및 헥사메틸트리실라잔을 포함한다.
탄화 실리콘을 증착할 때, 복수의 실리콘-함유 전구체들이 프로세스 가스에 존재할 수 있다. 예를 들어, 실록산 및 알킬실란이 함께 사용될 수도 있고, 또는 실록산 및 알콕시실란이 함께 사용될 수도 있다. 개별 전구체들의 상대적인 비율은 선택된 전구체들의 화학적 구조들 및 발생되는 탄화 실리콘 막의 적용에 기초하여 선택될 수 있다. 예를 들어, 실록산의 양은 이하에 보다 상세히 논의된 바와 같이 다공성 막을 생성하기 위해 몰 백분율의 실란의 양보다 많을 수 있다.
산소 도핑된 탄화 실리콘 막들을 증착하기 위해, 적합한 전구체들의 예들은 헵타메틸사이클로테트라실록산 (HMCTS) 및 테트라메틸사이클로테트라실록산과 같은 사이클로테트라실록산들과 같은 고리형 실록산들을 포함할 수 있다. 다른 고리형 실록산들은 또한 이로 제한되는 것은 아니지만 사이클로트리실록산들 및 사이클로펜타실록산들을 포함할 수 있다. 산소 도핑된 탄화 실리콘 막들을 증착하기 위해, 적합한 전구체들의 다른 예들은, 이로 제한되는 것은 아니지만, 디실록산들, 예컨대 펜타메틸디실록산 (PMDSO), 테트라메틸디실록산 (TMDSO), 헥사메틸트리실록산, 및 헵타메틸트리실록산과 같은 선형 실록산들을 포함한다.
도핑되지 않은 탄화 실리콘 막들을 증착하기 위해, 적합한 전구체들의 예들은 예를 들어, 1 내지 5 개의 탄소 원자들을 함유하는 하나 이상의 알킬기, 알켄기, 및/또는 알킨기로 치환된 모노실란들을 포함할 수 있다. 예들은 트리메틸실란 (3MS), 디메틸실란 (2MS), 트리에틸실란 (TES), 및 펜타메틸디실라메탄을 포함하지만 이로 제한되지 않는다. 부가적으로, 디실란들, 트리실란들, 또는 다른 고급실란들이 모노실란들 대신 사용될 수도 있다. 디실란들의 예들은 헥사메틸디실란 (HMDS) 및 펜타메틸디실란 (PMDS) 을 포함할 수 있다. 다른 타입들의 알킬실란들은 알킬카보실란들을 포함할 수 있다. 예들은 디메틸 트리메틸실릴 메탄 (DTMSM) 및 비스-디메틸실릴 에탄 (BDMSE) 을 포함한다.
질소 도핑된 탄화 실리콘 막들을 증착하기 위해, 적합한 전구체들의 예들은 실라잔들, 예를 들어, 알킬디실라잔들 및 아마도 하나 이상의 실리콘 원자들에 개별적으로 결합된 아미노기 (-N-H2) 및 알킬기를 포함하는 화합물들을 포함할 수 있다. 알킬디실라잔은 2 개의 실리콘 원자들에 결합된 실리잔들 (silizanes) 과 알킬기들을 포함한다. 예는 1,1,3,3-테트라메틸디실라잔 (TMDSN) 을 포함한다.
설명된 바와 같이, 실리콘-함유 전구체들은 매우 컨포멀한 탄화 실리콘 막들을 제공하도록 선택된다. 저 부착 계수들을 갖는 실리콘-함유 전구체들은 매우 컨포멀한 (conformal) 막들을 생성할 수 있다고 여겨진다. "부착 계수"는 동일한 시간 기간 동안 표면에 충돌하는 종의 총 수와 비교하여 표면에 흡착/부착하는 흡착제 종 (예를 들어, 단편들 또는 분자들) 의 수의 비를 기술하도록 사용된 용어이다. 기호 Sc는 때때로 부착 계수를 지칭하기 위해 사용된다. Sc의 값은 0 (어떤 종도 부착되지 않는다는 것을 의미) 과 1 (충돌하는 모든 종이 부착되는 것을 의미) 사이이다. 충돌하는 종의 타입, 표면 온도, 표면 커버리지, 표면의 구조적 세부 사항, 및 충돌하는 종의 운동 에너지를 포함하는 다양한 인자들이 부착 계수에 영향을 준다. 특정한 종은 본질적으로 다른 종들보다 "끈적 끈적 (sticky)"하여, 종이 표면에 충돌할 때마다 표면에 흡착하기 쉽게 한다. 이들 보다 끈적한 종들은 보다 큰 부착 계수들을 갖고 (다른 모든 인자들은 동일함), 보다 낮은 부착 계수들을 갖는 보다 덜 끈적한 종과 비교하여 리세스된 피처의 입구 근방에 흡착하기 쉽다. 일부 경우들에서, (관련된 증착 조건들에서) 전구체들의 부착 계수는 약 0.05 이하, 예를 들어 약 0.001 이하일 수도 있다.
장치
본 개시의 일 양태는 본 명세서에 기술된 방법들을 달성하도록 구성된 장치이다. 적합한 장치는 프로세스 동작들을 달성하기 위한 하드웨어 및 본 개시에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 일부 실시 예들에서, 전술한 프로세스 동작들을 수행하기 위한 장치는 리모트 플라즈마 소스를 포함할 수 있다. 리모트 플라즈마 소스는 직접 플라즈마와 비교하여 약한 반응 조건들을 제공한다. 적합한 리모트 플라즈마 장치의 예는 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, 2013 년 10 월 24일 출원된 미국 특허 출원 번호 제 14/062,648 호에 기술된다.
도 3은 특정한 실시 예들에 따른 리모트 플라즈마 장치의 개략도를 제공한다. 디바이스 (300) 는 샤워헤드 (320) 를 갖는 반응 챔버 (310) 를 포함한다. 반응 챔버 (310) 내부에서, 기판 (330) 이 스테이지 또는 페데스탈 (335) 상에 놓인다. 일부 실시 예들에서, 페데스탈 (335) 은 가열/냉각 엘리먼트와 피팅될 수 있다. 제어기 (340) 는 디바이스 (300) 의 동작을 제어하도록 디바이스 (300) 의 컴포넌트들에 연결될 수도 있다. 예를 들어, 제어기 (340) 는 온도 프로세스 조건들 및/또는 압력 프로세스 조건들과 같은, 디바이스 (300) 의 동작들을 위한 프로세스 조건들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 일부 실시 예들에서, 제어기 (340) 는 전구체 가스, 공-반응물질 가스, 소스 가스, 및 캐리어 가스의 플로우 레이트들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 제어기 (340) 는 시간에 따라 공-반응물질 가스의 플로우 레이트를 변화시키기 위한 인스트럭션들을 포함할 수도 있다. 이에 더하여 또는 대안적으로, 제어기 (340) 는 시간에 따라 전구체 가스의 플로우 레이트를 변화시키기 위한 인스트럭션들을 포함할 수도 있다. 제어기 (340) 의 보다 상세한 기술이 이하에 제공된다.
동작 동안, 가스들 또는 가스 혼합물들은 반응 챔버 (310) 에 커플링된 하나 이상의 가스 유입구들을 통해 반응 챔버 (310) 내로 도입된다. 일부 실시 예들에서, 2 개 이상의 가스 유입구들이 반응 챔버 (310) 에 커플링된다. 제 1 가스 유입구 (355) 는 반응 챔버 (310) 에 커플링되고 용기 (350) 에 연결될 수 있고, 제 2 가스 유입구 (365) 는 반응 챔버 (310) 에 커플링되고 리모트 플라즈마 소스 (360) 에 연결될 수 있다. 리모트 플라즈마 구성들을 포함하는 실시 예들에서, 리모트 플라즈마 소스에서 생성된 전구체들 및 라디칼 종들을 위한 전달 라인들은 분리된다. 따라서, 전구체들 및 라디칼 종은 기판 (330) 에 도달하기 전에 실질적으로 상호 작용하지 않는다. 일부 구현 예들에서, 용기 (350) 가 제 2 가스 유입구 (365) 를 통해 전구체 가스 플로우를 제공할 수도 있고 리모트 플라즈마 소스 (360) 가 제 1 가스 유입구 (355) 를 통해 이온들 및 라디칼들을 제공할 수도 있도록 가스 라인들이 반전될 수도 있다는 것이 이해될 것이다.
하나 이상의 라디칼 종은 리모트 플라즈마 소스 (360) 에서 생성될 수도 있고 제 2 가스 유입구 (365) 를 통해 반응 챔버 (310) 로 들어가도록 구성될 수도 있다. 임의의 타입의 플라즈마 소스가 라디칼 종을 생성하도록 리모트 플라즈마 소스 (360) 에서 사용될 수도 있다. 이는 용량 결합 플라즈마들, 유도 결합 플라즈마들, 마이크로파 플라즈마들, DC 플라즈마들, 및 레이저-생성된 플라즈마들을 포함하지만, 이로 제한되지 않는다. 용량 결합 플라즈마의 예는 RF (radio frequency) 플라즈마일 수 있다. 고 주파수 플라즈마는 13.56 ㎒ 이상에서 동작하도록 구성될 수 있다. 이러한 리모트 플라즈마 소스 (360) 의 예는 캘리포니아 프리몬트 소재의 Lam Research Corporation에 의해 제조된 GAMMA®일 수 있다. 이러한 RF 리모트 플라즈마 소스 (360) 의 또 다른 예는 440 ㎑에서 동작될 수 있고 하나 이상의 기판들을 병렬로 프로세싱하기 위해 보다 큰 장치 상에 볼트로 고정된 서브 유닛으로서 제공될 수 있는, 매사추세츠 윌밍턴 소재의 MKS Instruments에 의해 제조된 Astron®일 수 있다. 일부 실시 예들에서, 마이크로파 플라즈마는 또한 MKS Instruments에 의해 제조된 Astex®와 같은 리모트 플라즈마 소스 (360) 로서 사용될 수 있다. 마이크로파 플라즈마는 2.45 ㎓의 주파수에서 동작하도록 구성될 수 있다. 리모트 플라즈마 소스에 제공된 가스는 수소, 질소, 산소, 및 본 명세서의 다른 곳에 언급된 다른 가스들을 포함할 수도 있다. 특정한 실시 예들에서, 수소는 헬륨과 같은 캐리어에 제공된다. 예로서, 수소 가스는 약 1 내지 10 ％ 수소의 농도로 헬륨 캐리어에 제공될 수도 있다.
전구체들은 용기 (350) 내에 제공될 수 있고 제 1 가스 유입구 (355) 를 통해 샤워헤드 (320) 로 공급될 수 있다. 샤워헤드 (320) 는 기판 (330) 을 향해 반응 챔버 (310) 내로 전구체들을 분배한다. 기판 (330) 은 샤워헤드 (320) 밑에 위치될 수 있다. 샤워헤드 (320) 는 임의의 적합한 형상을 가질 수 있고, 기판 (330) 으로 가스들을 분배하기 위한 임의의 수 및 배열의 포트들을 가질 수도 있다는 것이 이해될 것이다. 전구체들은 제어된 플로우 레이트로 샤워헤드 (320) 로 그리고 궁극적으로 기판 (330) 으로 공급될 수 있다.
리모트 플라즈마 소스 (360) 에서 형성된 하나 이상의 라디칼 종은 기판 (330) 을 향해 가스상으로 반송될 수 있다. 하나 이상의 라디칼 종은 제 2 가스 유입구 (365) 를 통해 반응 챔버 (310) 내로 흐를 수 있다. 제 2 가스 유입구 (365) 가 도 3에 예시된 바와 같이 기판 (330) 의 표면을 횡단할 필요가 없다는 것이 이해될 것이다. 특정한 실시 예들에서, 제 2 가스 유입구 (365) 는 기판 (330) 바로 위 또는 다른 위치들에 있을 수 있다. 리모트 플라즈마 소스 (360) 와 반응 챔버 (310) 사이의 거리는 리모트 플라즈마 소스 (360) 에서 생성된 이온화된 종들이 실질적으로 중화되지만, 실질적으로 저 에너지 상태들의 적어도 일부 라디칼 종은 기판 (330) 에 인접한 분위기에 남아 있도록 약한 반응성 조건들을 제공하도록 구성될 수 있다. 이러한 저 에너지 상태 라디칼 종들은 안정한 화합물들을 형성하도록 재조합되지 않는다. 리모트 플라즈마 소스 (360) 와 반응 챔버 (310) 사이의 거리는 (예를 들어, 소스 RF 전력 레벨에 의해 부분적으로 결정된) 플라즈마의 공격성, (예를 들어, 고 농도의 수소 원자들이 있다면, 이들 중 상당 분획이 반응 챔버 (310) 에 도달하기 전에 H2를 형성하도록 재결합할 수도 있는) 플라즈마 내 가스의 밀도, 및 다른 인자들의 함수일 수 있다. 일부 실시 예들에서, 리모트 플라즈마 소스 (360) 와 반응 챔버 (310) 사이의 거리는 약 1 ㎝ 내지 30 ㎝, 예컨대 약 5 ㎝ 또는 약 15 ㎝일 수 있다.
일부 실시 예들에서, 1 차 실리콘-함유 전구체 또는 수소 라디칼이 아닌, 공-반응물질이 증착 반응 동안 도입된다. 일부 구현 예들에서, 장치는 제 2 가스 유입구 (365) 를 통해 공-반응물질을 도입하도록 구성되고, 이 경우 공-반응물질은 플라즈마로 적어도 부분적으로 변환된다. 일부 구현 예들에서, 장치는 제 1 가스 유입구 (355) 를 통해 샤워헤드 (320) 를 통해 공-반응물질을 도입하도록 구성된다. 공-반응물질의 예들은 산소, 질소, 암모니아, 이산화탄소, 일산화탄소 등을 포함한다. 공-반응물질의 플로우 레이트는 등급화된 막에서 조성 구배를 생성하도록 시간에 따라 가변할 수 있다.
도 4는 일부 다른 구현 예들에 따른 리모트 플라즈마 소스를 갖는 예시적인 플라즈마 프로세싱 장치의 개략도를 예시한다. 플라즈마 프로세싱 장치 (400) 는 반응 챔버 (404) 로부터 분리된 리모트 플라즈마 소스 (402) 를 포함한다. 리모트 플라즈마 소스 (402) 는 또한 샤워헤드로 지칭될 수도 있는 멀티포트 가스 분배기 (406) 를 통해 반응 챔버 (404) 와 유체로 커플링된다. 라디칼 종은 리모트 플라즈마 소스 (402) 에서 생성되고 반응 챔버 (404) 에 공급된다. 하나 이상의 실리콘-함유 전구체들은 리모트 플라즈마 소스 (402) 로부터 그리고 멀티포트 가스 분배기 (406) 로부터 다운스트림으로 반응 챔버 (404) 로 공급된다. 하나 이상의 실리콘-함유 전구체들은 기판 (412) 의 표면 상에 탄화 실리콘 막을 증착하도록 반응 챔버 (404) 의 화학적 기상 증착 존 (408) 에서 라디칼 종과 반응한다. 화학적 기상 증착 존 (408) 은 기판 (412) 의 표면에 인접한 분위기를 포함한다.
기판 (412) 은 기판 지지부 또는 페데스탈 (414) 상에 지지된다. 페데스탈 (414) 은 화학적 기상 증착 존 (408) 내에 기판 (412) 을 위치 시키도록 반응 챔버 (404) 내에서 이동할 수도 있다. 도 4에 도시된 실시 예에서, 화학적 기상 증착 존 (408) 내에서 상승된 기판 (410) 을 갖는 페데스탈 (414) 이 도시된다. 페데스탈 (414) 은 또한 일부 실시 예들에서 기판 (412) 의 온도를 조정할 수도 있고, 이는 기판 (412) 상의 열적으로 활성화된 표면 반응들에 대한 일부 선택적인 제어를 제공할 수 있다.
도 4는 리모트 플라즈마 소스 (402) 주위에 배치된 코일 (418) 을 도시하고, 리모트 플라즈마 소스 (402) 는 외측 벽 (예를 들어, 석영 돔) 을 포함한다. 코일 (418) 은 유도 결합 플라즈마 생성을 통해 플라즈마 영역 (424) 내에서 플라즈마를 형성하고 지속시키도록 사용될 수도 있는 플라즈마 생성기 제어기 (422) 에 전기적으로 커플링된다. 일부 구현 예들에서, 플라즈마 생성기 제어기 (422) 는 코일 (418) 에 전력을 공급하기 위한 전력 공급부를 포함할 수도 있고, 전력은 플라즈마 생성 동안 약 1 내지 6 kW (kilowatts) 의 범위일 수 있다. 일부 구현 예들에서, 병렬 플레이트 또는 용량 결합 플라즈마 생성을 위한 전극들 또는 안테나는 유도 결합 플라즈마 생성보다는 플라즈마 여기를 통해 라디칼들의 연속적인 공급을 생성하도록 사용될 수도 있다. 플라즈마 영역 (424) 에서 플라즈마를 점화하고 지속시키기 위해 사용된 메커니즘과 무관하게, 라디칼 종은 막 증착 동안 플라즈마 여기를 사용하여 연속적으로 생성될 수도 있다. 일부 구현 예들에서, 수소 라디칼들은 정상-상태 막 증착 동안 대략 정상-상태 조건들 하에서 생성되지만, 과도 현상들은 막 증착의 시작 및 끝에서 발생할 수도 있다.
수소 라디칼들의 공급은 수소 가스 또는 다른 소스 가스가 리모트 플라즈마 소스 (402) 에 공급되는 동안 플라즈마 영역 (424) 내에서 연속적으로 생성될 수도 있다. 여기된 수소 라디칼들은 리모트 플라즈마 소스 (402) 에서 생성될 수도 있다. 재여기되지 않거나 에너지가 재공급되지 않거나 다른 라디칼들과 재결합되지 않으면, 여기된 수소 라디칼들은 에너지를 잃거나 방출한다. 따라서, 여기된 수소 라디칼들은 실질적으로 저 에너지 상태 또는 바닥 상태의 수소 라디칼들을 형성하도록 완화될 수도 있다.
수소 가스 또는 다른 소스 가스는 하나 이상의 부가적인 가스들로 희석될 수도 있다. 이들 하나 이상의 부가적인 가스들은 리모트 플라즈마 소스 (402) 에 공급될 수도 있다. 일부 구현 예들에서, 수소 가스 또는 다른 소스 가스는 가스 혼합물을 형성하도록 하나 이상의 부가적인 가스들과 혼합되고, 여기서 하나 이상의 부가적인 가스들은 캐리어 가스를 포함할 수 있다. 부가적인 가스들의 비 제한적인 예들은 헬륨 (He), 네온 (Ne), 아르곤 (Ar), 크립톤 (Kr), 제논 (Xe), 및 질소 (N2) 를 포함할 수 있다. 하나 이상의 부가적인 가스들은 리모트 플라즈마 소스 (402) 내에서 정상 상태 플라즈마 조건들을 지지하거나 안정화시킬 수도 있고 또는 일시적인 플라즈마 점화 또는 소멸 프로세스들을 보조할 수도 있다. 일부 구현 예들에서, 예를 들어, 수소 가스 또는 다른 소스 가스를 헬륨으로 희석하는 것은 수반되는 플라즈마 파괴없이 보다 높은 총 압력들을 허용할 수도 있다. 달리 말하면, 수소 가스와 헬륨의 희석된 가스 혼합물은 리모트 플라즈마 소스 (402) 로의 플라즈마 전력을 증가시키지 않고 보다 높은 총 가스 압력을 허용할 수도 있다. 도 4에 도시된 바와 같이, 소스 가스 공급부 (426) 는 수소 가스 또는 소스 가스를 공급하기 위해 리모트 플라즈마 소스 (402) 와 유체적으로 커플링된다. 이에 더하여, 부가적인 가스 공급부 (428) 는 하나 이상의 부가적인 가스들을 공급하기 위해 리모트 플라즈마 소스 (402) 와 유체적으로 커플링된다. 하나 이상의 부가적인 가스들은 또한 상기 기술된 바와 같이 공-반응물질 가스를 포함할 수도 있다. 도 4의 실시 예는 별개의 가스 유출구들을 통해 도입되는 소스 가스와 하나 이상의 부가적인 가스들의 가스 혼합물을 도시하지만, 가스 혼합물은 리모트 플라즈마 소스 (402) 내로 직접 도입될 수도 있다는 것이 이해될 것이다. 즉, 미리 혼합된 희석된 가스 혼합물은 단일 가스 유출구를 통해 리모트 플라즈마 소스 (402) 에 공급될 수도 있다.
여기된 수소 및 헬륨 라디칼들 및 완화된 가스들/라디칼들과 같은 가스들은 리모트 플라즈마 소스 (402) 로부터 그리고 멀티포트 가스 분배기 (406) 를 통해 반응 챔버 (404) 내로 흐른다. 멀티포트 가스 분배기 (406) 내 및 반응 챔버 (404) 내 가스들은 일반적으로 내부에서 계속된 플라즈마 여기를 겪지 않는다. 일부 구현 예들에서, 멀티포트 가스 분배기 (406) 는 이온 필터 및/또는 광자 필터를 포함한다. 이온들 및/또는 광자들을 필터링하는 것은 기판 손상, 분자들의 원치 않은 재 여기, 및/또는 반응 챔버 (404) 내 실리콘-함유 전구체들의 선택적인 파괴 또는 분해를 감소시킬 수도 있다. 멀티포트 가스 분배기 (406) 는 반응 챔버 (404) 내로 가스들의 플로우를 확산시키기 위해 복수의 가스 포트들 (434) 을 가질 수도 있다. 일부 구현 예들에서, 복수의 가스 포트들 (434) 은 상호 이격될 수도 있다. 일부 구현 예들에서, 복수의 가스 포트들 (434) 은 리모트 플라즈마 소스 (402) 와 반응 챔버 (404) 를 분리하는 플레이트를 통해 연장하는 규칙적으로 이격된 채널들 또는 쓰루-홀들의 어레이로서 배치될 수도 있다. 복수의 가스 포트들 (434) 은 리모트 플라즈마 소스 (402) 로부터 나가는 라디칼들을 반응 챔버 (404) 내로 원활하게 분산시키고 확산시킬 수도 있다.
통상적인 리모트 플라즈마 소스들은 반응 용기들로부터 멀리 떨어져 있다. 결과적으로, 라디칼 소멸 및 재조합, 예를 들어 벽 충돌 이벤트들을 통해, 활성 종을 실질적으로 감소시킬 수도 있다. 반대로, 일부 구현 예들에서, 복수의 가스 포트들 (434) 에 대한 치수들은 반응 챔버 (404) 내로 라디칼들의 자유 통과를 보조하기 위해 통상적인 프로세싱 조건들 하에서 평균 자유 경로 또는 가스 플로우 체류 시간의 관점에서 구성될 수도 있다. 일부 구현 예들에서, 복수의 가스 포트들 (434) 을 위한 개구부들은 멀티포트 가스 분배기 (406) 의 노출된 표면적의 약 5 ％ 내지 약 20 ％를 점유할 수도 있다. 일부 구현 예들에서, 복수의 가스 포트들 (434) 각각은 약 3:1 내지 10:1 또는 약 6:1 내지 약 8:1의 축 방향 길이 대 직경 비를 가질 수도 있다. 이러한 종횡비들은 복수의 가스 포트들 (434) 을 통과하는 라디칼 종에 대한 벽-충돌 빈도를 감소시킬 수도 있는 한편, 대부분의 여기된 상태 라디칼 종이 바닥 상태 라디칼 종으로 완화되기에 충분한 시간을 제공한다. 일부 구현 예들에서, 복수의 가스 포트들 (434) 의 치수들은 멀티포트 가스 분배기 (406) 를 통과하는 가스들의 체류 시간이 여기된 상태 라디칼 종의 통상적인 에너제틱 완화 시간보다 크도록 구성될 수도 있다. 수소 소스 가스에 대한 여기된 상태 라디칼 종은 도 4에서 H*로 표시될 수도 있고 수소 소스 가스에 대한 바닥 상태 라디칼 종은 도 4에서 H로 표시될 수도 있다.
일부 구현 예들에서, 복수의 가스 포트들 (434) 을 나가는 여기된 상태 라디칼 종들은 반응 챔버 (404) 의 내부 내에 포함된 완화 존 (438) 내로 흐를 수도 있다. 완화 존 (438) 은 화학적 기상 증착 존 (408) 의 업스트림이지만 멀티포트 가스 분배기 (406) 의 다운스트림에 위치된다. 멀티포트 가스 분배기 (406) 를 나가는 실질적으로 모든 또는 적어도 90 ％의 여기된 상태 라디칼 종은 완화 존 (438) 에서 완화된 상태 라디칼 종으로 전이할 것이다. 달리 말하면, 완화 존 (438) 에 들어가는 거의 모든 여기된 상태 라디칼 종 (예를 들어, 여기된 수소 라디칼들) 은 완화 존 (438) 을 나가기 전에 탈 여기되거나 완화된 상태 라디칼 종 (예를 들어, 바닥 상태 수소 라디칼들) 으로 전이된다. 일부 구현 예들에서, 완화 존 (438) 의 프로세스 조건들 또는 기하구조는 완화 존 (438) 을 통해 흐르는 라디칼 종의 체류 시간, 예를 들어, 평균 자유 경로 및 평균 분자 속도에 의해 결정된 시간이 완화 존 (438) 으로부터 흐르는 완화된 상태 라디칼 종을 발생시키도록 구성될 수도 있다.
멀티포트 가스 분배기 (406) 로부터 완화 존 (438) 으로의 라디칼 종의 전달과 함께, 하나 이상의 실리콘-함유 전구체들 및/또는 하나 이상의 공-반응물질들이 화학적 기상 증착 존 (408) 내로 도입될 수도 있다. 하나 이상의 실리콘-함유 전구체들은 가스 분배기 또는 가스 유출구 (442) 를 통해 도입될 수도 있고, 가스 유출구 (442) 는 전구체 공급 소스 (440) 와 유체로 커플링될 수도 있다. 완화 존 (438) 은 멀티포트 가스 분배기 (406) 와 가스 유출구 (442) 사이의 공간 내에 포함될 수도 있다. 가스 유출구 (442) 는 하나 이상의 실리콘-함유 전구체들의 플로우가 완화 존 (438) 으로부터 흐르는 가스 혼합물과 평행한 방향으로 도입될 수도 있도록 상호 이격된 개구부들을 포함할 수도 있다. 가스 유출구 (442) 는 멀티포트 가스 분배기 (406) 및 완화 존 (438) 으로부터 다운스트림에 위치될 수도 있다. 가스 유출구 (442) 는 화학적 기상 증착 존 (408) 및 기판 (412) 의 업스트림에 위치될 수도 있다. 화학적 기상 증착 존 (408) 은 반응 챔버 (404) 의 내부 내에 그리고 가스 유출구 (442) 와 기판 (412) 사이에 위치된다.
하나 이상의 실리콘-함유 전구체들의 실질적으로 모든 플로우는 멀티포트 가스 분배기 (406) 에 인접한 여기된 상태 라디칼 종과 혼합되는 것이 방지될 수도 있다. 완화되거나 바닥 상태 라디칼 종은 기판 (412) 에 인접한 영역에서 하나 이상의 실리콘-함유 전구체들과 혼합된다. 화학적 기상 증착 존 (408) 은 완화되거나 바닥 상태 라디칼 종이 하나 이상의 실리콘-함유 전구체들과 혼합되는 기판 (412) 에 인접한 영역을 포함한다. 완화되거나 바닥 상태 라디칼 종은 탄화 실리콘 막의 CVD 형성 동안 가스상으로 하나 이상의 실리콘-함유 전구체들과 혼합된다.
일부 구현 예들에서, 공-반응물질은 가스 유출구 (442) 로부터 도입될 수도 있고 하나 이상의 실리콘-함유 전구체들과 함께 흐를 수도 있다. 공-반응물질은 이하에 기술된 바와 같이 탄소-함유 전구체를 포함할 수도 있다. 공-반응물질은 리모트 플라즈마 소스 (402) 로부터 다운 스트림으로 도입될 수도 있다. 공-반응물질은 전구체 공급 소스 (440) 또는 가스 유출구 (442) 에 유체적으로 커플링된 다른 소스 (미도시) 로부터 공급될 수도 있다. 공-반응물질은 이하에 기술된 바와 같이 탄소-함유 전구체일 수도 있다. 일부 구현 예들에서, 공-반응물질은 멀티포트 가스 분배기 (406) 로부터 도입될 수도 있고 리모트 플라즈마 소스 (402) 에서 생성된 라디칼 종과 함께 그리고 반응 챔버 (404) 내로 흐를 수도 있다. 이는 리모트 플라즈마 소스 (402) 에 제공된 공-반응물질 가스의 라디칼들 및/또는 이온들을 포함할 수도 있다. 공-반응물질은 부가적인 가스 공급부 (428) 로부터 공급될 수도 있다.
가스 유출구 (442) 는 하나 이상의 실리콘-함유 전구체들의 역 확산 또는 역 스트리밍을 방지하도록 충분한 거리만큼 멀티포트 가스 분배기 (406) 로부터 분리될 수도 있다. 일부 구현 예들에서, 가스 유출구 (442) 는 복수의 가스 포트들 (434) 로부터 약 0.5 인치 내지 약 5 인치, 또는 약 1.5 인치 내지 약 4.5 인치, 또는 약 1.5 인치 내지 약 3 인치의 거리로 분리될 수도 있다.
프로세스 가스들은 펌프 (미도시) 에 유체로 커플링되도록 구성된 유출구 (448) 를 통해 반응 챔버 (404) 로부터 제거될 수도 있다. 따라서, 과잉의 실리콘-함유 전구체들, 공-반응물질들, 라디칼 종, 및 희석제 및 치환 가스 또는 퍼지 가스가 반응 챔버 (404) 로부터 제거될 수도 있다. 일부 구현 예들에서, 시스템 제어기 (450) 는 플라즈마 프로세싱 장치 (400) 와 동작하여 통신한다. 일부 구현 예들에서, 시스템 제어기 (450) 는 데이터 시스템 (454) (예를 들어, 메모리) 내에 보유된 인스트럭션들을 실행하도록 구성된 프로세서 시스템 (452) (예를 들어, 마이크로 프로세서) 을 포함한다. 일부 구현 예들에서, 시스템 제어기 (450) 는 플라즈마 파라미터들 및/또는 조건들을 제어하기 위해 플라즈마 생성기 제어기 (422) 와 통신할 수도 있다. 일부 구현 예들에서, 시스템 제어기 (450) 는 페데스탈 상승 및 온도를 제어하기 위해 페데스탈 (414) 과 통신할 수도 있다. 일부 구현 예들에서, 시스템 제어기 (450) 는, 그 중에서도, RF 전력 설정들, 주파수 설정들, 듀티 사이클들, 펄스 시간들, 반응 챔버 (404) 내 압력, 리모트 플라즈마 소스 (402) 내 압력, 소스 가스 공급부 (426) 및 부가적인 가스 공급부 (428) 로부터의 가스 플로우 레이트들, 전구체 공급 소스 (440) 및 다른 소스들로부터의 가스 플로우 레이트들, 페데스탈 (414) 의 온도, 및 반응 챔버 (404) 의 온도와 같은 다른 프로세싱 조건들을 제어할 수도 있다.
이하에 기술된 도 4의 제어기 (450) 의 양태들은 또한 도 3의 제어기 (340) 에 적용된다. 제어기 (450) 는 플라즈마 프로세싱 장치 (400) 의 동작을 위한 프로세스 조건들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 제어기 (450) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다. 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행될 수도 있다. 이들 인스트럭션들은 제어기 (450) 와 연관된 메모리 디바이스들 상에 저장될 수도 있고, 또는 이들이 네트워크를 통해 제공될 수도 있다.
특정한 실시 예들에서, 제어기 (450) 는 본 명세서에 기술된 플라즈마 프로세싱 장치 (400) 의 모든 또는 대부분의 액티비티들을 제어한다. 예를 들어, 제어기 (450) 는 탄화 실리콘 막을 증착하는 것과 연관된 플라즈마 프로세싱 장치 (400) 의 모든 또는 대부분의 액티비티들을 제어할 수도 있고, 선택 가능하게, 탄화 실리콘 막을 포함하는 제조 플로우의 다른 동작들을 제어할 수도 있다. 제어기 (450) 는 타이밍, 가스 조성, 가스 플로우 레이트들, 챔버 압력, 챔버 온도, RF 전력 레벨들, 기판 위치, 및/또는 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행할 수도 있다. 일부 실시 예들에서 제어기 (450) 와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들, 스크립트들, 또는 루틴들이 채용될 수도 있다. 기판 (412) 에 인접한 환경에서 상대적으로 약한 반응성 조건들을 제공하기 위해, RF 전력 레벨들, 플라즈마 영역 (424) 으로의 가스 플로우 레이트들, 화학적 기상 증착 존 (408) 으로의 가스 플로우 레이트들, 및 플라즈마 점화의 타이밍과 같은 파라미터들이 제어기 (450) 에 의해 조정되고 유지될 수 있다. 부가적으로, 기판 위치를 조정하는 것은 기판 (412) 에 인접한 환경에서 고-에너지 라디칼 종의 존재를 더 감소시킬 수도 있다. 멀티-스테이션 리액터에서, 제어기 (450) 는 상이한 장치 스테이션들에 대해 상이하거나 동일한 인스트럭션들을 포함할 수도 있고, 따라서 장치 스테이션들로 하여금 독립적으로 또는 동기적으로 동작하게 한다.
일부 실시 예들에서, 제어기 (450) 는 하나 이상의 실리콘-함유 전구체들을 가스 유출구 (442) 를 통해 반응 챔버 (404) 내로 흘리고, 소스 가스를 리모트 플라즈마 소스 (402) 내로 제공하고, 리모트 플라즈마 소스 (402) 내의 소스 가스의 하나 이상의 라디칼 종을 생성하고, 기판 (412) 상에 탄화 실리콘 막을 증착하기 위해 하나 이상의 실리콘-함유 전구체들과 반응하도록 리모트 플라즈마 소스 (402) 로부터 반응 챔버 (404) 내로 실질적으로 저 에너지 상태의 하나 이상의 라디칼 종을 도입하는 것과 같은 동작들을 수행하기 위한 인스트럭션들을 포함할 수도 있다. 기판 (412) 에 인접한 환경의 반응 챔버 (404) 내 하나 이상의 라디칼 종은 바닥 상태의 수소 라디칼들일 수도 있다. 일부 구현 예들에서, 제어기 (450) 는 하나 이상의 실리콘-함유 전구체들과 함께 공-반응물질을 반응 챔버 (404) 내로 흘리기 위한 인스트럭션들을 포함할 수도 있다. 공-반응물질은 탄화수소 분자일 수도 있고 하나 이상의 실리콘-함유 전구체들 각각은 실리콘 원자에 결합된 적어도 2 개의 수소 원자들을 가질 수도 있다.
일부 실시 예들에서, 장치 (400) 는 제어기 (450) 와 연관된 사용자 인터페이스를 포함할 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 (400) 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
상기 동작들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독 가능 프로그래밍 언어: 예를 들어, 어셈블리어, C, C++, Pascal, Fortran, 등으로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램에서 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다.
프로세스를 모니터링하기 위한 신호들은 시스템 제어기의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 시스템의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력된다.
일반적으로 본 명세서에 기술된 방법들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 과 같은, 반도체 프로세싱 장비를 포함하는 시스템들 상에서 수행될 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 일반적으로, 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 제어기로서 지칭된다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, RF 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달된 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들 (예를 들어, 탄화 실리콘), 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다.
컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의일 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
본 명세서에 기술된 탄화 실리콘 증착에 더하여, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.
본 명세서에 상기 기술된 장치/프로세스는 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 동작 각각이 다수의 가능한 툴들을 사용하여 인에이블되는 이하의 동작들: (1) 스핀온 (spin-on) 툴 또는 스프레이온 (spray-on) 툴을 사용하여 워크피스, 즉, 기판 상에 포토레지스트를 도포하는 동작; (2) 핫 플레이트 또는 노 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 동작; (4) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 동작 중 일부 또는 전부를 포함한다.
실리콘-함유 전구체 및 탄소-함유 전구체를 사용하는 리모트 플라즈마 CVD
ALD를 사용한 질화탄화 실리콘 막들을 포함하는, 탄화 실리콘 막들의 증착은 탄화 실리콘 막들의 ALD를 달성하기 어렵게 할 수 있는 열역학적 과제들을 포함하여 많은 과제들을 제시한다. 이에 더하여, ALD의 증착 레이트는 통상적인 CVD 기법들과 비교하여 보다 느리고 제조 프로세스들에서 바람직하지 않을 수도 있다. 더욱이, 실리콘-기반 막 또는 질화 실리콘-기반 막 내로 탄소의 혼입은 탄화 실리콘 막의 단차 커버리지, 막 밀도, 및/또는 막 품질의 특성들의 절충 없이 매우 어려울 수 있다. 본 개시는 리모트 플라즈마 CVD를 사용한 탄화 실리콘 막들의 증착에 관한 것이다. 실리콘-기반 막 또는 질화 실리콘-기반 막 내로 탄소의 혼입은 어떠한 C-C 결합들 및 N-C 결합들의 형성없이 본 개시에서 달성될 수 있다. C-C 또는 N-C 결합들의 존재는 탄화 실리콘 막의 특성들에 부정적인 영향을 줄 수도 있다.
상기 논의된 바와 같이, 탄화 실리콘 막들을 증착하기 위한 증착 반응은 실리콘-함유 전구체 및 라디칼 종에 더하여 공-반응물질을 포함할 수도 있다. 공-반응물질의 도입은 탄화 실리콘 막의 조성을 튜닝하도록 역할을 할 수도 있다. 공-반응물질은 실리콘-함유 전구체와 함께 반응 챔버 내로 흐를 수도 있고, 공-반응물질은 리모트 플라즈마 소스로부터 다운 스트림으로 흐를 수도 있다. 예를 들어, 실리콘-함유 전구체 및 공-반응물질을 도입하기 위한 가스 유출구는 리모트 플라즈마 소스로부터 다운 스트림에 위치될 수도 있다. 리모트 플라즈마 소스는 기판에 인접한 분위기 및 기판으로부터 업스트림으로 간주된다. 일부 구현 예들에서, 실리콘-함유 전구체 및 공-반응물질을 도입하기 위한 가스 유출구는 리모트 플라즈마 소스로부터 다운스트림 그리고 기판으로부터 업스트림 및 기판에 인접한 분위기에 위치될 수도 있다.
공-반응물질은 실리콘-함유 전구체에 더하여 제 2 전구체로서 도입될 수도 있다. 제 2 전구체는 탄화 실리콘 막의 조성을 튜닝하도록 역할을 하는 화학 물질을 갖는다. 일부 구현 예들에서, 제 2 전구체는 탄화 실리콘 막의 단차 커버리지를 개선하도록 역할을 하는 화학물질을 갖는다. 증착된 탄화 실리콘 막의 단차 커버리지는 기판의 하나 이상의 피처들에 대해 측정될 수도 있다. 본 명세서에서 사용될 때 "피처 (feature)"는 기판, 통상적으로 반도체 디바이스 제조 동작에서 수정될 표면 상의 비-평면형 구조체를 지칭할 수도 있다. 피처들의 예들은 트렌치들, 비아들, 패드들, 필라들 (pillars), 돔들 (domes), 등을 포함한다. 피처는 통상적으로 종횡비 (깊이 또는 높이 대 폭) 를 갖는다. 일부 구현 예들에서, 탄화 실리콘 막의 단차 커버리지는 적어도 75 ％, 적어도 80 ％, 적어도 85 ％, 적어도 90 ％, 적어도 95 ％, 또는 적어도 99 ％이다.
일부 구현 예들에서, 공-반응물질은 탄화수소 분자이다. 본 개시의 공-반응물질은 또한 실리콘-함유 전구체와 함께 흐르는 탄소-함유 전구체로 참조될 수도 있다. 일부 구현 예들에서, 탄화수소 분자는 적어도 하나의 이중 결합 또는 적어도 하나의 삼중 결합을 갖는 소쇄 (small-chain) 탄화수소 분자일 수도 있다. 예를 들어, 탄화수소 분자는 3 개의 탄소 원자들과 7 개의 탄소 원자들 사이의 탄소 사슬을 포함한다. 일부 실시 예들에서, 탄화수소 분자는 하나 이상의 탄소-탄소 이중 결합들 또는 삼중 결합들과 같은 하나 이상의 불포화 탄소 결합들을 포함할 수도 있다. 따라서, 탄화수소 분자는 알켄기 또는 알킨기를 포함할 수도 있다. 적합한 탄화수소 분자들의 예들은 프로필렌, 에틸렌, 부텐, 펜텐, 부타디엔, 펜타디엔 (예를 들어, 1,4 펜타디엔), 헥사디엔, 헵타디엔, 톨루엔, 및 벤젠을 포함한다. 적합한 탄화수소 분자들의 부가적인 예들은 아세틸렌, 프로핀, 부틴, 펜틴 (예를 들어, 1-펜틴), 및 헥신 (예를 들어, 2-헥신) 을 포함한다.
탄소-함유 전구체는 하나 이상의 실리콘-함유 전구체와 함께 흐른다. 일부 구현 예들에서, 실리콘-함유 전구체들 각각은 C-O 결합들을 갖지 않고 C-N 결합들을 갖지 않는다. 실리콘-함유 전구체들 각각은 2 개 이상의 Si-H 결합들을 포함할 수도 있다. 실제로, 실리콘-함유 전구체들 각각은 2 개 이상의 수소 원자들이 결합된 적어도 하나의 실리콘 원자를 갖는다. 따라서, 적어도 하나의 실리콘 원자는 이에 결합된 3 개 이상의 탄소 원자들, 질소 원자들, 및/또는 산소 원자들을 갖지 않는다. 실리콘-함유 전구체의 예들은 실란들 및 고차 실란들, 또는 알킬실란들 및 고차 알킬실란들을 포함하지만 이로 제한되지 않는다. 예를 들어, 실리콘-함유 전구체는 실란, 디실란, 트리실란, 메틸실란, 또는 디메틸실란일 수도 있다. 따라서, 탄소-함유 전구체와 함께 흐르는 실리콘-함유 전구체는 실란-기반 전구체일 수도 있다. 실란-기반 전구체는 실리콘 원자에 결합된 4 개의 치환기를 갖는 실리콘 원자를 갖는다. 실리콘 원자 상의 4 개의 치환기들 중, 적어도 2 개의 치환기들은 수소이다.
탄소-함유 전구체 및 실리콘-함유 전구체는 하나 이상의 라디칼 종으로부터 다운스트림의 반응 챔버 내로 도입된다. 라디칼 종은 탄소-함유 전구체 및 실리콘-함유 전구체를 도입하기 위해 가스 유출구로부터 업스트림의 리모트 플라즈마 소스에서 생성될 수도 있다. 라디칼 종은 수소 라디칼들을 포함할 수도 있고, 수소 라디칼들은 탄소-함유 전구체 및 실리콘-함유 전구체와 혼합하거나 상호 작용할 때 실질적으로 저 에너지 상태 또는 바닥 상태에 있다.
탄화 실리콘 막 내의 전부가 아니더라도 대부분의 Si-C 결합들은 리모트 플라즈마 CVD에 의해 탄화 실리콘 막을 증착할 때 실리콘-함유 전구체 내의 기존의 Si-C 결합들에 의해 제공될 수도 있다. 이는 탄화 실리콘 막의 조성을 튜닝하는 능력을 제한할 수 있다. 공-반응 물질을 실리콘-함유 전구체와 흘리는 것은 보다 많은 또는 보다 적은 탄소가 탄화 실리콘 막에 혼입될 수도 있도록 탄화 실리콘 막의 조성을 튜닝하는데 보다 큰 유연성을 부가할 수도 있다. 그러나, 공-반응 물질이 탄소-함유 공-반응 물질인 경우, 공-반응 물질은 탄화 실리콘 막의 조성 튜닝에 기여하지 않거나, 공-반응 물질은 탄화 실리콘 막의 전기적 특성들 및/또는 단차 커버리지에 부정적 영향을 줄 수 있는, C-C 결합들, C-O 결합들, 또는 C-N 결합들을 부가한다. 탄소-함유 공-반응 물질 및 실리콘-함유 전구체는 탄소-함유 공-반응 물질이 C-C 결합들, C-O 결합들, 또는 C-N 결합들을 부가하지 않고 탄화 실리콘 막의 조성 튜닝에 기여하도록 본 개시에서 선택된다. 탄소-함유 공-반응 물질 및 실리콘-함유 전구체는 실리콘- 함유 전구체 내에 기존의 Si-C 결합들을 사용하여 증착된 탄화 실리콘 막들과 비교하여 막 품질을 유지하거나 개선하면서 탄화 실리콘 막의 조성을 튜닝하기 위한 추가의 프로세스 노브를 부가한다.
실질적으로 저 에너지 상태 또는 바닥 상태의 수소 라디칼들은 탄소-함유 전구체 및 실란-기반 전구체와 상호 작용할 수도 있다. 어떠한 이론에도 제한되지 않고, 증착 반응에서 보다 동역학적으로 유리한 반응 메커니즘들 중 하나는 실리콘 기반 전구체에서 Si-H 결합들의 선택적인 파괴를 수반하는 수소 추출 (abstraction) 을 포함한다. 수소 추출은 활성화된 실란 기반 전구체를 발생시킨다. 어떠한 이론에도 제한되지 않고, 실질적으로 저 에너지 상태 또는 바닥 상태의 수소 라디칼들은 활성화된 알칸들 (예를 들어, 메탄) 의 형성을 발생시키는 탄화수소 분자의 알킨기 또는 알켄기와 상호 작용할 수도 있다. 일부 예들에서, 탄화수소 분자는 보다 작은 사슬 탄화수소 분자들 또는 라디칼들로 분해된다. 활성화된 알칸들은 활성 사이트로서 탄소 라디칼을 함유하고 활성화된 실란-기반 전구체는 활성 사이트로서 실리콘 라디칼을 함유하고, 이들 활성 사이트들은 Si-C 결합을 형성하도록 함께 반응할 수 있다. 도 5는 탄소-함유 전구체로부터 활성화된 알칸과 활성화된 실란-기반 전구체 사이의 화학 반응의 예를 도시한다.
탄소-함유 전구체는 패시브 관전자 (passive spectator) 로서 기능하지 않고, 탄화 실리콘 막의 조성에 상당히 기여할 수 있다. 탄소-함유 전구체 및 실질적으로 저 에너지 상태 또는 바닥 상태의 수소 라디칼들과의 임의의 반응의 부산물들이 상당한 양으로 탄화 실리콘 막에 혼입될 수도 있다. 본 명세서에 사용된 바와 같이, 탄화 실리콘 막 내의 탄소-함유 전구체로부터의 탄소의 혼입에 대해 "상당한 양"은 탄소-함유 전구체없이 탄화 실리콘 막을 증착과 비교하여 약 5 ％ 이상의 양만큼 탄소의 원자 농도의 변화를 지칭할 수도 있다. 탄소-함유 전구체로부터 탄소의 기여는 C-C 결합들의 혼입을 방지하거나 그렇지 않으면 최소화한다. 탄화 실리콘 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않는다. 일부 구현 예들에서, 탄화 실리콘 막 내 C-C 결합들의 백분율은 약 2 ％ 이하, 약 1 ％ 이하, 약 0.5 ％ 이하, 또는 심지어 0 ％이다.
본 개시의 리모트 플라즈마 CVD 프로세스는 리모트 플라즈마 소스로부터 다운스트림에서 탄소-함유 전구체 및 실리콘-함유 전구체와 상호 작용하는 수소 라디칼들을 갖는 리모트 수소 플라즈마를 포함할 수도 있다. 일부 구현 예들에서, 리모트 수소 플라즈마는 리모트 질소 플라즈마 또는 리모트 산소 플라즈마를 더 포함할 수도 있다. 질화제 또는 산화제는 질소 라디칼들 또는 산소 라디칼들을 각각 생성하도록 리모트 플라즈마 소스에 첨가될 수도 있다. 질화제는 질화탄화 실리콘 (SiCN) 막들의 형성을 용이하게 할 수도 있고, 산화제는 산화탄화 실리콘 (SiCO) 막들의 형성을 용이하게 할 수도 있다.
SiCN 막들을 형성할 때, 질화제 및 수소가 리모트 플라즈마 소스에 제공될 수도 있다. 일부 구현 예들에서, 헬륨과 같은 캐리어 가스가 질화제 및 수소와 혼합되도록 리모트 플라즈마 소스에 제공된다. 질화제 및 수소의 라디칼들이 리모트 플라즈마 소스에서 생성될 수도 있다. 일부 구현 예들에서, 질화제는 질소 (N2) 또는 암모니아 (NH3) 를 포함한다. 질화제의 라디칼들은 수소 라디칼들의 플로우 경로를 따라 리모트 플라즈마 소스로부터 반응 챔버 내로 도입될 수도 있다. 질화제 및 수소의 라디칼들은 SiCN 막들을 형성하도록 하나 이상의 실리콘-함유 전구체들 및 공-반응 물질과 반응한다. 어떠한 이론에도 제한되지 않고, 아민 라디칼들 또는 질소 라디칼들은 Si-N 결합들을 형성하도록 활성화된 실리콘-함유 전구체와 상호 작용한다. SiCN 막들은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, 그리고 C-N 결합들을 갖지 않거나 실질적으로 C-N 결합들을 갖지 않는다. 일부 구현 예들에서, SiCN 막 내 C-C 결합들 또는 C-N 결합들의 백분율은 약 2 ％ 이하, 약 1 ％ 이하, 약 0.5 ％ 이하, 또는 심지어 0 ％이다.
SiCO 막들을 형성할 때, 산화제 및 수소가 리모트 플라즈마 소스에 제공될 수도 있다. 일부 구현 예들에서, 헬륨과 같은 캐리어 가스가 산화제 및 수소와 혼합되도록 리모트 플라즈마 소스에 제공된다. 산화제 및 수소의 라디칼들이 리모트 플라즈마 소스에서 생성될 수도 있다. 일부 구현 예들에서, 산화제는 이산화탄소 (CO2), 일산화탄소 (CO), 산소 (O2), 오존 (O3), 또는 아산화질소 (N2O) 를 포함한다. 산화제의 라디칼들은 수소 라디칼들의 플로우 경로를 따라 리모트 플라즈마 소스로부터 반응 챔버 내로 도입될 수도 있다. 산화제 및 수소의 라디칼들은 SiCO 막들을 형성을 형성하도록 하나 이상의 실리콘-함유 전구체들 및 공-반응 물질과 반응한다. 어떠한 이론에도 제한되지 않고, 산소 라디칼들은 Si-O 결합들을 형성하도록 활성화된 실리콘-함유 전구체와 상호 작용한다. SiCO 막들은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, 그리고 C-O 결합들을 갖지 않거나 실질적으로 C-O 결합들을 갖지 않는다. 일부 구현 예들에서, SiCO 막 내 C-C 결합들 또는 C-O 결합들의 백분율은 약 2 ％ 이하, 약 1 ％ 이하, 약 0.5 ％ 이하, 또는 심지어 0 ％이다.
도 6a는 실리콘-함유 전구체 및 가변하는 양의 탄소-함유 전구체를 사용하는 탄화 실리콘 막의 리모트 플라즈마 CVD에 대한 FTIR 스펙트럼의 그래프를 도시한다. 도 6b는 도 6a의 FTIR 스펙트럼의 일부의 확대도를 도시한다. 탄소-함유 전구체 및 실리콘-함유 전구체는 리모트 플라즈마로부터 다운스트림에 제공된다. 리모트 수소 플라즈마는 수소 라디칼들 및 질소 라디칼들을 포함한다. 도 6a 및 도 6b에서, FTIR 스펙트럼은 탄소-함유 전구체의 0 sccm의 플로우 레이트를 갖는 가장 높은 피크를 갖는 플롯, 탄소-함유 전구체의 1 sccm의 플로우 레이트를 갖는 두 번째로 높은 피크를 갖는 플롯, 탄소-함유 전구체의 3 sccm의 플로우 레이트를 갖는 세 번째로 높은 피크를 갖는 플롯, 탄소-함유 전구체의 5 sccm의 플로우 레이트를 갖는 네 번째로 높은 피크를 갖는 플롯, 10 sccm의 탄소-함유 전구체의 플로우 레이트를 갖는 다섯 번째로 높은 피크를 갖는 플롯, 15 sccm의 탄소-함유 전구체의 플로우 레이트를 갖는 여섯 번째로 높은 피크를 갖는 플롯, 및 24 sccm의 탄소-함유 전구체의 플로우 레이트를 갖는 가장 짧은 피크를 갖는 플롯의, 몇몇 플롯들을 도시한다. Si-N 결합들의 존재는 약 835 ㎝-1에서 관찰될 수 있고 Si-C 결합들의 존재는 약 790 ㎝-1에서 관찰될 수 있다.
탄소-함유 전구체 없이, 실리콘-함유 전구체가 질소 라디칼들을 포함하는 리모트 플라즈마와 반응할 때 질화 실리콘 막이 증착된다. 탄소-함유 전구체의 도입은 질화탄화 실리콘 막의 형성을 발생시킨다. 질화탄화 실리콘 막은 Si-N 결합들 및 Si-C 결합들을 모두 포함한다. 도 6a 및 도 6b에 도시된 바와 같이, 탄소 함유 전구체의 플로우 레이트를 상승시키는 것은 질화탄화 실리콘 막에서 Si-C 결합의 양을 증가시킨다. Si-C 결합들은 탄소-함유 전구체의 결과이다. Si-C 결합들의 존재는 통상적으로 단일 실리콘-함유 전구체로부터 오는 반면, 본 개시는 도핑되거나 도핑되지 않은 탄화 실리콘 막에 Si-C 결합들을 형성하도록 실리콘-함유 전구체 및 탄소-함유 전구체를 도입할 수 있다.
도 7은 실리콘-함유 전구체 및 탄소-함유 전구체를 사용하여 기판 피처들 상에 증착된 탄화 실리콘 박막의 TEM 이미지를 도시한다. 리모트 수소 플라즈마는 수소 라디칼들 및 질소 라디칼들을 포함한다. XPS (X-ray photoelectron spectroscopy) 데이터는 도 7에서 탄화 실리콘 박막을 포함하는 증착된 막의 조성을 식별할 수 있다. 탄화 실리콘 박막에 대해 컴파일된 XPS 데이터의 요약이 표 1에 도시된다. 원소 조성은 백분율 원자 농도로 표현되고, 탄소와 실리콘 (C/Si), 질소와 실리콘 (N/Si), 탄소와 질소 (C/N) 사이의 원자 백분율 비가 표현된다. 표 1에 도시된 바와 같이, 탄소-함유 전구체의 도입은 고 탄소 함량을 갖는 도핑된 탄화 실리콘 막을 생성할 수 있다.
Si (at. ％) O (at. ％) C (at. ％) F (at. ％) N (at. ％) C/Si N/Si C/N
SiCN 31.7 7.5 51.4 0.6 8.9 1.62 0.28 5.78
제 2 전구체, 특히 탄소-함유 전구체의 도입은 탄화 실리콘 막의 단차 커버리지를 상당히 개선한다. 일부 구현 예들에서, 탄화 실리콘 막의 단차 커버리지는 적어도 75 ％, 적어도 80 ％, 적어도 85 ％, 또는 적어도 90 ％이다. 막 품질 및 막 밀도는 또한 탄소-함유 전구체의 도입으로 실질적으로 보존된다. 예를 들면, 막 밀도는 약 2.0 g/㎤ 이상일 수 있다.
증착된 막의 구조 및 특성들
증착된 막은 실리콘, 탄소, 및 일부 경우들에서 산소, 질소, 및/또는 하나 이상의 다른 원소들을 포함할 것이다. 일부 실시 예들에서, 실리콘의 원자 농도는 약 15 ％ 내지 45 ％ (또는 약 25 ％ 내지 40 ％) 이고, 탄소의 원자 농도는 약 10 ％ 내지 50 ％이고, 산소의 원자 농도는 약 0 ％ 내지 45 ％이고, 질소의 원자 농도는 약 0 ％ 내지 45 ％이다. 일 예에서, 실리콘의 원자 농도는 약 30 ％이고, 산소의 원자 농도는 약 25 ％이고, 탄소의 원자 농도는 약 45 ％이다. 또 다른 예에서, 실리콘의 원자 농도는 약 30 ％이고, 산소의 원자 농도는 약 45 ％이고, 탄소의 원자 농도는 약 25 ％이다. 또 다른 예에서, 막은 모두 원자 기준으로 약 10 내지 15 ％의 탄소 및 약 30 내지 40 ％의 산소를 함유한다. 모든 경우들에서, 막은 일부 수소를 포함할 수도 있다. 그러나, 수소의 상대적인 원자 농도는 작고, 예를 들어, 약 5 ％ 이하일 것이라는 것이 이해될 것이다. 상대적인 원자 농도들은 전구체들의 선택에 따라 가변할 수 있다는 것이 이해될 것이다. 실리콘 원자들은 탄소 및 선택 가능하게 질소 및/또는 산소 원자들과 결합들을 형성할 것이다. 일부 실시 예들에서, 증착된 막은 Si-N 결합들보다 많은 Si-C 결합들을 포함한다. 일부 예들에서, 증착된 막은 약 0.5:1 내지 3:1 인 Si-C 결합들 대 Si-N 결합들의 비를 포함한다. 특정한 실시 예들에서, 막 밀도는 약 2 내지 2.7 g/㎤이다.
실리콘 원자에 결합된 적어도 2 개의 수소 원자들을 갖는 탄소-함유 전구체 및 실리콘-함유 전구체를 채용할 때, 실리콘 및 탄소의 상대적인 원자 농도는 탄화 실리콘 막의 다른 원소들과 비교하여 상대적으로 높을 수도 있다. 일부 구현 예들에서, 실리콘의 상대적인 원자 농도는 적어도 25 ％ 또는 적어도 30 ％일 수도 있고, 탄소의 상대적인 원자 농도는 적어도 25 ％ 또는 적어도 30 ％ 또는 적어도 40 ％일 수도 있다. 게다가, 도핑된 탄화 실리콘 막들에 대해, 산소의 상대적인 원자 농도는 약 10 ％ 미만일 수도 있고 질소의 상대적인 원자 농도는 약 10 ％ 미만일 수도 있다.
일부 실시 예들에서, 전구체의 내부 구조는 증착된 막에서 유지된다. 이 구조는 전구체 분자들 내에 Si-H 및/또는 Si-Si 결합들이 존재하는 위치들에서 결합들을 통해 그리고/또는 충분한 열 에너지가 제공된다면 성장하는 표면상의 부가적인 축합 반응들을 통해 개별 전구체 모이어티들을 결합하거나 교차-결합하는 동안, 전구체 내에 존재한다면, Si-C, 및 Si-O 및/또는 Si-N 결합들의 전부 또는 대부분을 보존할 수도 있다.
본 명세서에 앞서 기술된 프로세스 조건들은 매우 컨포멀한 막 구조를 제공할 수 있다. 상대적으로 약한 프로세스 조건들은 증착이 방향성을 갖지 않도록 기판의 표면에서 이온 충돌 정도를 최소화할 수 있다. 더욱이, 상대적으로 약한 프로세스 조건들은 이전에 증착된 층들 또는 막들의 측벽들에 부착하는 경향을 갖는 고 부착 계수들을 갖는 라디칼들의 수를 감소시킬 수 있다. 특정한 실시 예들에서, 약 2:1 내지 10:1의 종횡비에 대해, 탄화 실리콘 막은 약 25 ％ 내지 100 ％, 보다 통상적으로 약 50 ％ 내지 100 ％, 그리고 훨씬 더 통상적으로 약 80 ％ 내지 100 ％의 컨포멀성으로 증착될 수도 있다. 컨포멀성은 피처의 하단부, 측벽, 또는 상단부 상에 증착된 막의 평균 두께를 피처의 하단부, 측벽, 또는 상단부 상에 증착된 막의 평균 두께와 비교함으로써 계산될 수도 있다. 예를 들어, 컨포멀성은 측벽 상에 증착된 막의 평균 두께를 피처의 상단부 상에 증착된 막의 평균 두께로 나누고 백분율을 얻기 위해 100을 곱함으로써 계산될 수도 있다. 특정한 적용 예들에 대해, 약 85 ％ 내지 95 ％의 컨포멀성이 충분하다. 약 2:1 내지 약 4:1의 종횡비를 갖는 피처들 상에 탄화 실리콘을 증착하는 일부 예들에서, 컨포멀성은 적어도 약 90 ％이다. 특정한 BEOL (back end of line) 프로세스들은 이 카테고리에 속한다. 약 4:1 내지 약 6:1의 종횡비를 갖는 피처들 상에 탄화 실리콘을 증착하는 일부 예들에서, 컨포멀성은 적어도 약 80 ％이다. 특정한 스페이서 증착 프로세스들이 이 카테고리에 속한다. 약 7:1 내지 약 10:1 (그리고 훨씬 보다 높은) 종횡비를 갖는 피처들 상에 탄화 실리콘을 증착하는 일부 예들에서, 컨포멀성은 적어도 약 90 ％이다. 특정한 DRAM (dynamic random access memory) 제조 프로세스들이 이 카테고리에 속한다.
프로세스 조건들은 또한 고 파괴 전압 및 저 누설 전류를 갖는 막 구조를 제공할 수 있다. 제한된 양의 산소 또는 질소를 재료의 SiC 부류에 도입함으로써, Si-H 결합들 및/또는 Si-CH2-Si 결합들에 의해 제공된 누설 경로들은 산소 또는 질소에 의해 차단될 수도 있다. 전도 모드는 저 필드들에서 Si-O 및 Si-N에서 상이할 수도 있다. 이는 상대적으로 저 유전 상수를 유지하면서 개선된 전기적 특성을 제공할 수 있다. 다양한 실시 예들에서, 막은 약 5 이하, 또는 약 4.0 이하, 그리고 일부 경우들에서 약 3.5 이하, 그리고 일부 경우들에서 약 3.0 이하, 그리고 또 다른 구현 예들에서 약 2.5 이하의 유효 유전 상수를 갖는다. 유효 유전 상수는 결합 및 밀도에 따라 결정될 수 있다. 특정한 실시 예들에서, SiOC 막들은, 특히 탄소 함량이 상대적으로 높을 때 6 이상의 유전 상수로 이루어진다. 누설 전류가 중요한 고려 사항이라면 SiOC는 5 미만이어야 한다. 낮게 갈수록 기밀성 및 배리어 및 내열 특성이 악화된다. 적용 예들이 저 기밀성 및 확산 한계들, 우수한 에칭 내성, 열적 안정성 등을 요구하는 일부 실시 예들에서, 탄화 실리콘 막은 치밀하고 고도로 교차-결합될 수도 있다. 이는, 예를 들어, a) 상대적으로 고온에서 막을 증착하고, 그리고/또는 b) 상대적으로 높은 라디칼들:전구체 비를 제공함으로써 달성될 수 있다. 일부 실시 예들에서, 탄화 실리콘 막은 상대적으로 박형일 수 있지만 효과적인 밀폐 또는 확산 배리어로서 역할을 한다.
일부 실시 예들에서, 증착된 막은 다공성일 수 있다. 본 명세서에서 앞서 논의된 바와 같이, 실리콘-함유 전구체들은 고리형 실록산들 및 케이지된 실록산들을 포함할 수 있다. 이들 전구체들 및 상당한 내부 개방 공간을 갖는 다른 전구체들은 증착된 막의 구조 내로 상당한 다공성을 도입할 수 있다. 증착된 막의 다공성은 유전 상수를 더 낮출 수 있다. 일부 실시 예들에서, 증착된 탄화 실리콘 막의 다공성은 약 20 ％ 내지 50 ％이다. 다공성 막의 기공 사이즈는 고리형 또는 케이지된 전구체의 사이즈를 추적할 수도 있다. 특정한 실시 예들에서, 막의 평균 포어 사이즈는 약 5 Å 내지 20 Å 예컨대 약 16 Å이다.
적용 예들
본 개시는 고품질 탄화 실리콘 막들에 대한 다음의 적용 예들을 참조하여 더 이해될 수도 있고, 적용 예들은 순전히 예시적인 것으로 의도된다. 본 개시는 단지 본 개시의 양태들의 예시들인, 명시된 적용 예들에 의해 범위가 제한되지 않는다.
일부 실시 예들에서, 탄화 실리콘 막은 노출된 구리 위에 증착될 수도 있다. 일부 실시 예들에서, 탄화 실리콘 막을 증착할 때 기판에 인접한 반응 조건들은 산화제들, 예컨대 이의 라디칼들을 포함하여, O2, O3, 및 CO2이 없을 수 있다. 따라서, 탄화 실리콘 막은 구리를 산화시키지 않고 (예를 들어, 제 2 구리 산화물을 생성하지 않고) 노출된 구리 바로 위에 증착될 수도 있다. 이러한 탄화 실리콘 막들은 에칭 정지 층들로서 역할을할 수 있고, 이는 또한 구리 확산 배리어들로서 역할을할 수 있다. 탄화 실리콘 막의 존재는 확산 배리어로서 역할을 하도록 우수한 누설 특성들을 갖는 충분히 낮은 유전 상수를 제공할 수 있다. 탄화 실리콘 막은 그 자체로 또는 이중층 스택 (예를 들어, 노출된 구리 위에 증착된 SiCO/SiNC 이중층) 으로서 에칭 정지부 및/또는 확산 배리어일 수 있다. 일부 실시 예들에서, 탄화 실리콘 막은 통상적으로 다마신 프로세스에 의해 생성되는 인접한 금속화 층들 사이에 배치될 수 있다. 탄화 실리콘 막은 에칭에 내성이 있을 수 있고 유전체 재료의 인접한 영역들 내로 구리 이온들의 확산을 최소화하도록 충분히 치밀할 수 있다. 일부 실시 예들에서, 질소는 질소-함유 전구체들 또는 플라즈마 활성화 질소-함유 라디칼들, 예컨대 원소 질소 라디칼들 또는 아민 라디칼들을 채용함으로써 막 내로 혼입될 수도 있다.
도 1b에 도시된 바와 같이 일부 실시 예들에서, 탄화 실리콘 막 (111) 은 기판 (110) 의 피처들 (112) 상에 컨포멀하게 증착될 수 있다. 피처들 (112) 은 격리되거나 치밀한 피처들일 수 있고, 피처들 (112) 은 상대적으로 작은 CD (critical dimension) 들을 가질 수 있다. 일부 실시 예들에서, 피처들은 약 20 ㎚ 이하, 약 10 ㎚ 이하, 또는 약 5 ㎚ 이하인 CD를 가질 수 있다. 피처들 (112) 의 높이 대 폭 종횡비는 2:1 초과, 5:1 초과, 10:1 초과, 또는 20:1 초과일 수 있다. 피처들 (112) 상에 증착된 탄화 실리콘 막 (111) 의 단차 커버리지는 적어도 75 ％, 적어도 80 ％, 적어도 85 ％, 적어도 90 ％, 적어도 95 ％, 또는 적어도 99 ％이다.
일부 실시 예들에서, 탄화 실리콘 막은 금속 또는 반도체 구조체들에 인접한 수직 구조체들로서 증착될 수도 있다. 탄화 실리콘의 증착은 수직 구조체들을 생성하도록 금속 또는 반도체 구조체들의 측벽들을 따라 우수한 단차 커버리지를 제공한다. 특정한 실시 예들에서, 수직 구조체들은 스페이서들 또는 라이너들로 지칭될 수도 있다.
도 1c는 트랜지스터의 게이트 전극 구조체의 측벽들 상에 증착된 탄화 실리콘 라이너들의 단면을 예시한다. 도 1c에 예시된 바와 같이, 트랜지스터는 소스 (122) 및 드레인 (123) 을 갖는 실리콘 기판 (120) 을 갖는 CMOS 트랜지스터일 수 있다. 게이트 유전체 (124) 는 실리콘 기판 (120) 위에 증착될 수 있고, 게이트 전극 (125) 은 트랜지스터를 형성하도록 게이트 유전체 (124) 위에 증착될 수 있다. 탄화 실리콘 스페이서들 또는 라이너들 (121) 은 게이트 전극 (125) 및 게이트 유전체 (124) 의 측벽들 상에 증착될 수 있다.
또 다른 예에서, 도 1d는 에어 갭 타입 금속화 층에서 노출된 구리 라인들의 측벽들 상에 증착된 탄화 실리콘 막들의 단면을 예시한다. 에어 갭들 (130) 은 층의 유효 k-값을 감소시킬 수 있는 구리 라인들 (132) 사이의 집적 회로 층 내로 도입될 수 있다. 탄화 실리콘 라이너들 (131) 이 구리 라인들 (132) 의 측벽들 상에 증착될 수 있고, 컨포멀하지 않은 유전체 층 (133) 이 에어 갭들 (130), 라이너들 (131), 및 구리 라인들 (132) 상에 증착될 수 있다. 이러한 에어 갭 타입 금속화 층들의 예들은 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, Fei Wang 등의 미국 특허 출원 공보 제 2004/0232552 호에 기술될 수 있다.
일부 실시 예들에서, 탄화 실리콘 막은 패터닝된 다공성 유전체 재료들의 측벽들 상에 증착될 수도 있다. ULK 유전체 재료들은 다공성 구조로부터 이루어질 수 있다. 이러한 재료들의 기공들은 탄탈룸 (Ta) 과 같은 금속을 함유하는 확산 배리어들의 증착을 포함하여, 후속 층들의 증착 동안 금속의 진입을 위한 영역들을 제공할 수 있다. 너무 많은 금속이 유전체 재료 내로 마이그레이션한다면 (migrate), 유전체 재료는 인접한 구리 금속화 라인들 사이에 단락을 제공할 수도 있다.
도 1e는 다공성 유전체 재료들에 대한 기공 시일링제로서 탄화 실리콘 막의 단면을 예시한다. 다공성 유전체 층 (142) 은 기공들 (140) 을 형성하도록 다공성 유전체 층 (142) 내로 절단된 복수의 트렌치들 또는 비아들을 가질 수 있다. 탄화 실리콘 막 (141) 은 기공들 (140) 을 효과적으로 시일링하도록 기공들 (140) 을 따라 증착될 수 있다. 탄화 실리콘 막 (141) 으로 기공들 (140) 을 시일링하는 것은 그렇지 않으면 플라즈마를 사용하는 다른 시일링 기법들에 의해 발생할 수도 있는 다공성 유전체 층 (142) 의 손상을 방지할 수 있다. 탄화 실리콘 막 (141) 은 기공 시일링제로서 충분히 치밀할 수 있다. 일부 실시 예들에서, 다공성 유전체 층 (142) 과 같은 에칭된 유전체 재료는 먼저 다공성 유전체 층 (142) 을 UV 복사선 및 환원제에 노출시키는 "k-복구" 프로세스에 의해 처리될 수도 있다. 이 복구 프로세스는 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, Varadarajan 등의 공동으로 소유된 미국 특허 출원 공보 제 2011/0111533 호에 더 기술된다. 또 다른 "k-복구" 프로세스에서, 다공성 유전체 층 (142) 은 UV 복사선 및 화학적 실릴화제에 노출될 수 있다. 이 복구 프로세스는 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, Varadarajan 등의 공동으로 소유된 미국 특허 출원 공보 제 2011/0117678 호에 더 기술된다. 표면을 보다 친수성이 되게 하고 재료의 단층을 제공하는, 기공들 (140) 을 복구 처리에 노출한 후, 컨포멀하게 증착된 탄화 실리콘 막 (141) 층이 다공성 유전체 층 (142) 의 기공들 (140) 을 효과적으로 시일링하도록 증착될 수 있다.
일부 실시 예들에서, 탄화 실리콘 막은 ULK 유전체 재료 자체로서 증착될 수도 있다. ULK 유전체들은 관례적으로 2.5보다 낮은 유전 상수를 갖는 재료들로 규정된다. 이러한 구성들에서, 탄화 실리콘의 ULK 유전체 재료는 다공성 유전체 층일 수 있다. 유전체 층의 기공들은 고리형 실록산들 및 실세스퀴옥산들을 포함하는 고리형 또는 케이지된 전구체 분자들을 사용함으로써 도입될 수 있다. 일 예에서, 탄화 실리콘의 ULK 유전체 층의 다공성은 약 20 ％ 내지 50 ％일 수 있다. 또한, ULK 유전체 층은 약 100 Å 미만, 예컨대 약 5 Å 내지 20 Å의 평균 기공 사이즈를 가질 수 있다. 예를 들어, 사이클로실록산 고리는 약 6.7 Å의 반경을 가질 수 있다. 기공들의 수 및 사이즈를 증가시키는 것은 유전 상수를 낮출 수 있지만, 유전체 층이 너무 다공성이라면 유전체 층의 기계적 무결성이 절충될 수 있다.
결론
전술한 기술 (description) 에서, 제시된 실시예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 실시예들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들과 함께 기술되었지만, 이는 개시된 실시예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
전술한 실시예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시 예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 따라서, 본 실시예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시예들은 본 명세서에 주어진 세부사항들로 한정되지 않을 것이다.

Claims (17)

  1. 기판 상에 탄화 실리콘 막을 증착하는 방법에 있어서, 상기 방법은
    반응 챔버 내에 기판을 제공하는 단계;
    실리콘-함유 전구체를 상기 기판을 향해 상기 반응 챔버 내로 흘리는 단계로서, 상기 실리콘-함유 전구체는 실리콘 원자에 결합된 적어도 2 개의 수소 원자들을 갖는, 상기 실리콘-함유 전구체를 흘리는 단계;
    플라즈마에 노출없이 플로우 경로를 따라 상기 실리콘-함유 전구체와 함께 상기 반응 챔버 내로 탄소-함유 전구체를 흘리는 단계로서, 상기 실리콘-함유 전구체 및 상기 탄소-함유 전구체는 리모트 플라즈마 소스로부터 그리고 라디칼 종들의 전달을 위한 가스 분배기로부터 다운스트림에 있는 하나 이상의 가스 유출구를 통해 상기 반응 챔버 내로 흐르고, 상기 탄소-함유 전구체는 하나 이상의 탄소-대-탄소 이중 결합들 또는 삼중 결합들을 갖는 탄화수소 분자이고, 상기 가스 분배기와 상기 하나 이상의 가스 유출구 사이의 공간은 상기 가스 분배기를 나가는 여기된 상태 라디칼 종이 완화 존에서 바닥 상태 라디칼 종으로 전이되는 상기 완화 존을 형성하는, 상기 탄소-함유 전구체를 흘리는 단계;
    수소 소스 가스로부터, 상기 실리콘-함유 전구체 및 상기 탄소-함유 전구체의 업스트림에서 생성되는 상기 리모트 플라즈마 소스에서 수소 라디칼들을 생성하는 단계; 및
    상기 가스 분배기를 통해 상기 반응 챔버 내로 그리고 상기 기판을 향하여 상기 수소 라디칼들을 도입하는 단계로서, 상기 수소 라디칼들은 상기 기판 상에 도핑되거나 도핑되지 않은 탄화 실리콘 막을 형성하기 위해 상기 실리콘-함유 전구체 및 상기 탄소-함유 전구체와 반응하도록 상기 완화 존에서 바닥 상태 라디칼들로 완화되는, 상기 수소 라디칼들을 도입하는 단계를 포함하는, 탄화 실리콘 막을 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 기판에 인접한 환경의 모든 또는 실질적으로 모든 수소 라디칼들은 상기 바닥 상태의 수소 라디칼들인, 탄화 실리콘 막을 증착하는 방법.
  3. 제 1 항에 있어서,
    상기 탄화수소 분자는 프로필렌, 부텐, 펜텐, 부타디엔, 펜타디엔, 헥사디엔, 헵타디엔, 톨루엔, 벤젠, 프로핀, 부틴, 펜틴, 또는 헥신을 포함하는, 탄화 실리콘 막을 증착하는 방법.
  4. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는 실란, 디실란, 트리실란, 메틸실란, 또는 디메틸실란을 포함하는, 탄화 실리콘 막을 증착하는 방법.
  5. 제 1 항에 있어서,
    상기 실리콘 원자에 결합된 적어도 2 개의 수소 원자들을 갖는 상기 실리콘-함유 전구체는 상기 실리콘 원자에 결합된 3 개 이상의 탄소 원자들, 질소 원자들, 및/또는 산소 원자들을 갖지 않는, 탄화 실리콘 막을 증착하는 방법.
  6. 제 1 항에 있어서,
    상기 도핑되거나 도핑되지 않은 탄화 실리콘 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않는, 탄화 실리콘 막을 증착하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 리모트 플라즈마 소스에서 상기 수소 소스 가스와 함께 질화제를 제공하는 단계로서, 상기 질화제의 라디칼들은 상기 리모트 플라즈마 소스에서 생성되는, 상기 질화제를 제공하는 단계; 및
    상기 수소의 라디칼들과 함께 상기 질화제의 라디칼들을 상기 반응 챔버 내로 그리고 상기 기판을 향해 도입하는 단계로서, 탄화질화 실리콘 (SiCN) 막을 형성하기 위해 상기 질화제의 라디칼들 및 상기 수소의 라디칼들은 상기 실리콘-함유 전구체 및 상기 탄소-함유 전구체와 반응하는, 상기 질화제의 라디칼들을 도입하는 단계를 더 포함하는, 탄화 실리콘 막을 증착하는 방법.
  8. 제 7 항에 있어서,
    상기 SiCN 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, C-N 결합들을 갖지 않거나 실질적으로 C-N 결합들을 갖지 않는, 탄화 실리콘 막을 증착하는 방법.
  9. 제 7 항에 있어서,
    상기 질화제는 질소 (N2) 또는 암모니아 (NH3) 를 포함하는, 탄화 실리콘 막을 증착하는 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 리모트 플라즈마 소스에서 상기 수소 소스 가스와 함께 산화제를 제공하는 단계로서, 상기 산화제의 라디칼들은 상기 리모트 플라즈마 소스에서 생성되는, 상기 산화제를 제공하는 단계; 및
    상기 수소의 라디칼들과 함께 상기 산화제의 라디칼들을 상기 반응 챔버 내로 그리고 상기 기판을 향해 도입하는 단계로서, 산화탄화 실리콘 (SiCO) 막을 형성하기 위해 상기 산화제의 라디칼들 및 상기 수소의 라디칼들은 상기 실리콘-함유 전구체 및 상기 탄소-함유 전구체와 반응하는, 상기 산화제의 라디칼들을 도입하는 단계를 더 포함하는, 탄화 실리콘 막을 증착하는 방법.
  11. 제 10 항에 있어서,
    상기 SiCO 막은 C-C 결합들을 갖지 않거나 실질적으로 C-C 결합들을 갖지 않고, C-O 결합들을 갖지 않거나 실질적으로 C-O 결합들을 갖지 않는, 탄화 실리콘 막을 증착하는 방법.
  12. 제 10 항에 있어서,
    상기 산화제는 이산화탄소 (CO2), 일산화탄소 (CO), 산소 (O2), 오존 (O3), 또는 아산화질소 (N2O) 를 포함하는, 탄화 실리콘 막을 증착하는 방법.
  13. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 실리콘-함유 전구체는 실란-기반 전구체인, 탄화 실리콘 막을 증착하는 방법.
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도핑되거나 도핑되지 않은 탄화 실리콘 막은 적어도 75 ％의 컨포멀성 (conformality) 을 갖는, 탄화 실리콘 막을 증착하는 방법.
  15. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 탄화 실리콘 막은 도핑되지 않은 탄화 실리콘 (SiC) 인, 탄화 실리콘 막을 증착하는 방법.
  16. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도핑되거나 도핑되지 않은 탄화 실리콘 막 내의 실리콘의 원자 농도는 적어도 25 ％이고, 그리고 상기 도핑되거나 도핑되지 않은 탄화 실리콘 막 내의 탄소의 원자 농도는 적어도 25 ％인, 탄화 실리콘 막을 증착하는 방법.
  17. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 실리콘 함유 전구체는 (i) C-O 결합들을 갖지 않고, 그리고 (ii) C-N 결합들을 갖지 않는, 탄화 실리콘 막을 증착하는 방법.
KR1020217005461A 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착 KR102615163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237043137A KR20230170998A (ko) 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/044,371 US20180330945A1 (en) 2012-06-12 2018-07-24 Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors
US16/044,371 2018-07-24
PCT/US2019/042812 WO2020023378A1 (en) 2018-07-24 2019-07-22 Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237043137A Division KR20230170998A (ko) 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Publications (2)

Publication Number Publication Date
KR20210024674A KR20210024674A (ko) 2021-03-05
KR102615163B1 true KR102615163B1 (ko) 2023-12-15

Family

ID=69180588

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217005461A KR102615163B1 (ko) 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착
KR1020237043137A KR20230170998A (ko) 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237043137A KR20230170998A (ko) 2018-07-24 2019-07-22 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Country Status (3)

Country Link
KR (2) KR102615163B1 (ko)
CN (1) CN112514030A (ko)
WO (1) WO2020023378A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139035A1 (en) * 2001-12-14 2003-07-24 Applied Materials, Inc. Low dielectric (low k) barrier films with oxygen doping by plasma-enhanced chemical vapor deposition (pecvd)
US20120214318A1 (en) * 2011-02-18 2012-08-23 Asm Japan K.K. Method of Depositing Dielectric Film by ALD Using Precursor Containing Silicon, Hydrocarbon, and Halogen
JP2013102174A (ja) * 2007-10-09 2013-05-23 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
US20150214015A1 (en) * 2012-08-23 2015-07-30 Tohoku University FILM FORMING APPARATUS, METHOD OF FORMING LOW-PERMITTIVITY FILM, SiCO FILM, AND DAMASCENE INTERCONNECT STRUCTURE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59128281A (ja) * 1982-12-29 1984-07-24 信越化学工業株式会社 炭化けい素被覆物の製造方法
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
US10325773B2 (en) * 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
TWI693295B (zh) * 2015-02-06 2020-05-11 美商諾發系統有限公司 碳化矽膜之保形沉積

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139035A1 (en) * 2001-12-14 2003-07-24 Applied Materials, Inc. Low dielectric (low k) barrier films with oxygen doping by plasma-enhanced chemical vapor deposition (pecvd)
JP2013102174A (ja) * 2007-10-09 2013-05-23 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
US20120214318A1 (en) * 2011-02-18 2012-08-23 Asm Japan K.K. Method of Depositing Dielectric Film by ALD Using Precursor Containing Silicon, Hydrocarbon, and Halogen
US20150214015A1 (en) * 2012-08-23 2015-07-30 Tohoku University FILM FORMING APPARATUS, METHOD OF FORMING LOW-PERMITTIVITY FILM, SiCO FILM, AND DAMASCENE INTERCONNECT STRUCTURE

Also Published As

Publication number Publication date
TW202016340A (zh) 2020-05-01
KR20210024674A (ko) 2021-03-05
WO2020023378A1 (en) 2020-01-30
KR20230170998A (ko) 2023-12-19
CN112514030A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US20230203646A1 (en) Conformal deposition of silicon carbide films using heterogeneous precursor interaction
KR102545881B1 (ko) 목표 조성 및 막 특성들을 갖는 ＳｉＣ 부류의 막들을 획득하는 방법
KR102611346B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
KR102582838B1 (ko) 리모트 플라즈마 처리를 사용한 실리콘 카바이드 막의 치밀화
KR102515238B1 (ko) 실리콘 카바이드 막들의 컨포멀한 증착
US20180330945A1 (en) Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors
KR102480201B1 (ko) 산소 도핑된 실리콘 카바이드 막들의 리모트 플라즈마 기반 증착
KR102615163B1 (ko) 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착
KR102542281B1 (ko) 이종 전구체 상호 작용을 사용한 탄화 실리콘 막의 컨포멀한 증착
TWI837151B (zh) 使用含矽及含碳前驅物的基於遠端電漿之矽碳化物膜沉積

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant