CN117652028A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117652028A
CN117652028A CN202280050656.7A CN202280050656A CN117652028A CN 117652028 A CN117652028 A CN 117652028A CN 202280050656 A CN202280050656 A CN 202280050656A CN 117652028 A CN117652028 A CN 117652028A
Authority
CN
China
Prior art keywords
electrode
disposed
light emitting
display device
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050656.7A
Other languages
English (en)
Inventor
裵城槿
朴章淳
李政炫
郑多率
许元亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117652028A publication Critical patent/CN117652028A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：晶体管，布置在衬底上；通孔层，布置在晶体管上；第一电极和第二电极，布置在通孔层上并且彼此平行地布置；第一绝缘层，布置在第一电极和第二电极上；第一桥接图案，布置在第一绝缘层上并且连接到晶体管；发光元件，其两个端部分别布置在第一电极和第二电极上；以及第一连接电极，连接到发光元件的一个端部；以及第二连接电极，连接到发光元件的另一个端部。第一连接电极与第一桥接图案接触并且电连接到晶体管。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体技术的发展，显示装置变得更加重要。相应地，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
通常，显示图像的显示装置包括诸如OLED显示面板或LCD面板的显示面板。显示面板，特别是发光显示面板，可以包括发光元件。例如，发光二极管(LED)可以包括将有机材料用作发光材料的OLED和将无机材料用作发光材料的无机发光二极管(ILED)。
发明内容
技术问题
本公开的方面提供了能够减小电极与导线之间的接触电阻并且防止或减少电偶现象(galvanic phenomenon)的显示装置。
然而，本公开的方面不限于本文中所阐述的内容。通过参考下面给出的本公开的详细描述，本公开的以上和其他方面将对本公开所属领域中的普通技术人员变得更加显而易见。
技术方案
根据本公开的实施方式，显示装置包括：晶体管，设置在衬底上；通孔层，设置在晶体管上；第一电极和第二电极，设置在通孔层上并且彼此平行地布置；第一绝缘层，设置在第一电极和第二电极上；第一桥接图案，设置在第一绝缘层上并且连接到晶体管；发光元件，其两个端部分别设置在第一电极和第二电极上；第一连接电极，连接到发光元件的第一端部；以及第二连接电极，连接到发光元件的第二端部，其中，第一连接电极与第一桥接图案接触并且电连接到晶体管。
显示装置还包括限定其中设置发光元件的发射区域和在一个方向上与发射区域间隔开的子区域的堤部，其中，第一电极和第二电极从发射区域延伸到子区域。
显示装置还包括在显示装置的子区域中设置在第一绝缘层上的第二桥接图案。
显示装置还包括设置在衬底上并且连接到晶体管的第一导电图案、与第一导电图案设置在相同的层上并且连接到第一电极的第一电压线以及与第一电压线设置在相同的层上并且连接到第二电极的第二电压线。
第一桥接图案包括与子区域和显示装置的堤部重叠的第一桥接延伸部以及在一个方向上从第一桥接延伸部弯曲并延伸的第二桥接延伸部。
第一桥接图案的第一桥接延伸部在子区域中与第一连接电极接触，且第一桥接图案的第二桥接延伸部与第一导电图案接触。
第一桥接图案的第二桥接延伸部通过穿透第一绝缘层和通孔层的第一接触孔与第一导电图案接触，且第二桥接图案通过穿透第一绝缘层和通孔层的第二接触孔与第二电压线接触。
第二连接电极和第二桥接图案在子区域中彼此接触，且第二桥接图案在子区域中与第二电压线接触。
第一连接电极包括在显示装置的发射区域中在一个方向上延伸的第一延伸部、从发射区域延伸到子区域的第二延伸部以及连接第一延伸部和第二延伸部的第一连接部，且第二连接电极包括在发射区域中在一个方向上延伸的第三延伸部、从发射区域延伸到子区域的第四延伸部以及连接第三延伸部和第四延伸部的第二连接部。
第一连接电极的第二延伸部与第一桥接图案接触，且第二连接电极的第四延伸部与第二桥接图案接触。
第一桥接图案和第二桥接图案包括与铟锡氧化物(ITO)的标准还原电位差为0.5V或更小的金属。
所述金属包括钼(Mo)、钼合金、钛(Ti)和钛合金中的至少一种。
第一桥接图案和第二桥接图案包括钼-铌(Nb)合金，且第一连接电极和第二连接电极包括铟锡氧化物。
根据本公开的实施方式，显示装置包括：晶体管，设置在衬底上；第一导电图案，连接到晶体管；至少一条电压线，与第一导电图案设置在相同的层上；通孔层，设置在第一导电图案和至少一条电压线上；第一电极和第二电极，设置在通孔层上并且彼此平行地布置；第一绝缘层，设置在第一电极和第二电极上，第一桥接图案，设置在第一绝缘层上并且连接到第一导电图案；第二桥接图案，设置在第一绝缘层上并且连接到至少一条电压线；发光元件，其两个端部分别设置在第一电极和第二电极上；第一连接电极，连接到发光元件的第一端部；以及第二连接电极，连接到发光元件的第二端部，其中，第一连接电极连接到第一桥接图案，且第二连接电极连接到第二桥接图案。
显示装置还包括限定其中设置发光元件的发射区域和在一个方向上与发射区域间隔开的子区域的堤部，其中，第一桥接图案与堤部重叠但不与发射区域和子区域重叠，且第二桥接图案与子区域重叠但不与发射区域和堤部重叠。
第一连接电极包括在发射区域中在一个方向上延伸的第一延伸部以及从第一延伸部的一个端部延伸成与堤部重叠的第一连接部，且第一连接电极的第一连接部通过穿透堤部的接触孔与第一桥接图案接触。
第一连接电极包括在发射区域中在一个方向上延伸的第一延伸部、从发射区域延伸到子区域的第二延伸部、连接所述第一延伸部和所述第二延伸部的第一连接部以及从第二延伸部的一个端部延伸成与堤部重叠的第一突起，且第一连接电极的第一突起通过穿透堤部的接触孔与第一桥接图案接触。
第一桥接图案和第二桥接图案包括与铟锡氧化物的标准还原电位差为0.5V或更小的金属。
所述金属包括钼、钼合金、钛和钛合金中的至少一种。
显示装置还包括设置在发光元件上的第二绝缘层，其中，第一连接电极设置在第二绝缘层的一个侧表面上，且第二连接电极设置在第二绝缘层的另一个侧表面上。
其他特征和实施方式可以从以下详细描述和附图中显而易见。
技术效果
在根据本实施方式的显示装置中，通过利用桥接图案将第一连接电极和第二连接电极分别连接到第一导电图案和第二电压线，可以减小连接电极与桥接图案之间的接触电阻。
此外，通过使包括与ITO的标准还原电位差在±0.5V范围内的金属的桥接图案与连接电极接触，可以防止在连接电极与桥接图案之间可能发生的电偶现象。
根据实施方式的效果不受以上例示的内容的限制，并且更多不同的效果包括在本公开中。
附图说明
图1是根据本公开的实施方式的显示装置的平面图。
图2是图1的显示装置的子像素的等效电路图。
图3是图1的显示装置的像素的平面图。
图4是根据本公开的实施方式的第一子像素的平面图。
图5是沿着图4的线Q1-Q1'截取的截面图。
图6是沿着图4的线Q2-Q2'截取的截面图。
图7是沿着图4的线Q3-Q3'截取的截面图。
图8是沿着图4的线Q4-Q4'截取的截面图。
图9是根据本公开的实施方式的发光元件的立体图。
图10是根据本公开的另一实施方式的第一子像素的平面图。
图11是沿着图10的线Q5-Q5'截取的截面图。
图12是沿着图10的线Q6-Q6'截取的截面图。
图13是沿着图10的线Q7-Q7'截取的截面图。
图14是沿着图10的线Q8-Q8'截取的截面图。
图15是根据本公开的另一实施方式的显示装置的子像素的平面图。
图16是沿着图15的线Q9-Q9'截取的截面图。
图17是根据本公开的另一实施方式的显示装置的子像素的平面图。
图18是沿着图17的线Q10-Q10'截取的截面图。
图19是示出根据实验例1的样品的电阻-电容(RC)电阻的图。
图20是示出根据实验例2的样品的RC电阻的图。
具体实施方式
下文中将参考附图更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使本公开将是透彻且完整的，并且向本领域技术人员充分传达本发明的范围。
也将理解，当层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在居间的层。在整个说明书中，相同的附图标记表示相同的部件。为了说明实施方式而在附图中公开的形状、大小、比例、角度、数量等是示例性的，并且因此本公开不限于附图所示。
将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地彼此结合或组合，并且可以进行技术上的各种联动和驱动。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
下文中，将参考附图描述本公开的示例性实施方式。
图1是根据本公开的实施方式的显示装置的平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以指代提供显示屏幕的几乎所有类型的电子装置。显示装置10的示例可以包括电视机(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、便携式摄像机等。
显示装置10包括提供显示屏幕的显示面板。显示装置10的显示面板的示例包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子显示面板(PDP)、场发射显示(FED)面板等。下文中，显示装置10的显示面板将被描述为例如ILED显示面板，但是本公开不限于此。也就是说，各种其他显示面板也适用于显示装置10的显示面板。
第一方向DR1、第二方向DR2和第三方向DR3如显示装置10的附图中所限定。第一方向DR1和第二方向DR2可以在单个平面上彼此垂直。第三方向DR3可以与第一方向DR1和第二方向DR2所在的平面垂直。第三方向DR3可以与第一方向DR1和第二方向DR2两者都垂直。第三方向DR3可以指代显示装置10的厚度方向。
显示装置10的形状可以变化。例如，显示装置10可以具有在第一方向DR1上比在第二方向DR2上延伸更长的矩形形状。在另一示例中，显示装置10可以具有在第二方向DR2上比在第一方向DR1上延伸更长的矩形形状。然而，本公开不限于这些示例。也就是说，显示装置10可以具有各种其他形状，诸如正方形形状、具有圆化拐角的四边形形状、非四边形的多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以与显示装置10的形状类似。图1示出了显示装置10和显示区域DPA两者都具有在第一方向DR1上比在第二方向DR2上延伸更长的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中显示画面的区域，且非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有源区域，且非显示区域NDA也可以被称为非有源区域。显示区域DPA可以占据显示装置10的中间部分，且非显示区域NDA可以围绕显示区域DPA的边缘或周边。
显示区域DPA可以包括多个像素PX。像素PX可以在行和列的方向上布置。例如，像素PX可以沿着矩阵的行和列布置。像素PX可以在平面图中具有矩形形状或正方形形状，但是本公开不限于此。可替代地，像素PX可以具有拥有相对于特定方向倾斜的边的菱形形状。像素PX可以以条纹或PENTILETM布置结构交替地布置，但是本公开不限于此。该布置结构可以被称为RGBG矩阵结构(例如，/>矩阵结构或RGBG结构(例如，结构))。/>是韩国三星显示有限公司的注册商标。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件，并且因此可以显示特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以沿着显示区域DPA的边缘或周边围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示装置10的边框。在非显示区域NDA中可以设置有包括在显示装置10中的线或电路驱动器，或者在非显示区域NDA中可以安装有外部装置。
图2是图1的显示装置的子像素的等效电路图。
参考图2，显示装置10的子像素SPXn可以包括发光元件ED、三个晶体管(即，第一晶体管T1、第二晶体管T2和第三晶体管T3)以及一个存储电容器Cst。
发光元件ED根据经由第一晶体管T1供应到其的电流来发光。发光元件ED可以基于从连接到发光元件ED的两端的第一电极和第二电极接收的电信号来发射特定波长范围的光。
发光元件ED的第一端部可以连接到第一晶体管T1的源电极，且发光元件ED的第二端部可以连接到第二电压线VL2。高电位电压或第一电源电压可以被供应到第一电压线VL1，且低于第一电源电压的低电位电压或第二电源电压可以被供应到第二电压线VL2。
第一晶体管T1可以根据第一晶体管T1的栅电极与源电极之间的电压差来控制从第一电压线VL1流到发光元件ED中的电流。例如，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光元件ED的第一端部，以及第一晶体管T1的漏电极可以连接到第一电压线VL1。
第二晶体管T2通过来自第一扫描线SL1的扫描信号(例如，具有栅极导通电压或高电平电压的扫描信号)导通，从而将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，以及第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3通过来自第二扫描线SL2的扫描信号(例如，具有栅极导通电压或高电平电压的扫描信号)导通，从而将初始化电压线VIL连接到发光元件ED的第一端部。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的漏电极可以连接到初始化电压线VIL，以及第三晶体管T3的源电极可以连接到发光元件ED的第一端部或第一晶体管T1的源电极。第一扫描线SL1和第二扫描线SL2被示出为分离的线，但是本公开不限于此。可替代地，第一扫描线SL1和第二扫描线SL2可以合并为单条扫描线，在这种情况下，第二晶体管T2和第三晶体管T3可以通过相同的扫描信号同时导通。
第一晶体管T1、第二晶体管T2和第三晶体管T3的源电极和漏极不限于以上描述。第一晶体管T1、第二晶体管T2和第三晶体管T3可以形成为薄膜晶体管(TFT)。图2示出了第一晶体管T1、第二晶体管T2和第三晶体管T3形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。可替代地，第一晶体管T1、第二晶体管T2和第三晶体管T3可以形成为P型MOSFET。又可替代地，第一晶体管T1、第二晶体管T2和第三晶体管T3中的一些可以形成为N型MOSFET，且第一晶体管T1、第二晶体管T2和第三晶体管T3中的其他可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储第一晶体管T1的栅电极与源电极之间的差分电压。
下文中将描述显示装置10的像素PX的结构。
图3是图1的显示装置的像素的平面图。
参考图3，像素PX可以包括多个子像素SPXn(其中n是1至3的整数)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。例如，第一颜色、第二颜色和第三颜色可以分别是蓝色、绿色和红色，但是本公开不限于此。可替代地，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射相同颜色的光。图3示出了像素PX包括三个子像素SPXn，但是像素PX可以包括多于三个的子像素SPXn。
像素PX的子像素SPXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是设置有发光元件ED的阵列并且发射光的区域，且非发射区域可以是从发光元件ED的阵列发射的光未到达并且因此不输出光的区域。发射区域EMA可以包括设置有发光元件ED的阵列的区域和发光元件ED的阵列周围的、输出从发光元件ED的阵列发射的光的区域。
然而，本公开不限于此。可替代地，发射区域EMA也可以包括输出从发光元件ED的阵列发射并且然后被其他构件反射或折射的光的区域。多个发光元件ED可以设置在子像素SPXn中的每个中，且发射区域EMA可以配置成包括设置有多个发光元件ED的区域和多个发光元件ED周围的区域。
子像素SPXn中的每个还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA在第二方向DR2上的一侧上。子区域SA可以设置于在第二方向DR2上相邻的两个子像素SPXn的发射区域EMA之间。在显示装置10的显示区域DPA中，可以布置有多个发射区域EMA和多个子区域SA。例如，多个发射区域EMA或多个子区域SA可以在第一方向DR1上重复布置，并且多个发射区域EMA和多个子区域SA可以在第二方向DR2上交替布置。第一方向DR1上的多个子区域SA之间的距离可以与第一方向DR1上的多个发射区域EMA之间的距离相同。在多个子区域SA之间以及多个发射区域EMA之间可以设置有堤部BNL，并且多个子区域SA之间的距离以及多个发射区域EMA之间的距离可以根据堤部BNL的宽度而变化。在子像素SPXn中的每个中，子区域SA由于其中不存在发光元件ED而不输出光，并且在子区域SA中可以设置有电极RME的一部分。一个子像素SPXn的电极RME可以在前一子像素SPXn的子区域SA中与在第二方向DR2上相邻的另一子像素SPXn的电极RME分离。
子像素SPXn中的每个的子区域SA可以包括分离部ROP。分离部ROP可以是像素PX的电极RME与像素PX在第二方向DR2上的相邻像素PX的电极RME分离的区域。
图4是根据本公开的实施方式的第一子像素的平面图。图5是沿着图4的线Q1-Q1'截取的截面图。图6是沿着图4的线Q2-Q2'截取的截面图。图7是沿着图4的线Q3-Q3'截取的截面图。图8是沿着图4的线Q4-Q4'截取的截面图。
结合图4参考图5至图7，在第一子像素SPX1中，显示装置10可以包括衬底SUB和设置在衬底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以形成显示装置10的电路层和发光元件层。
具体地，衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料形成。衬底SUB可以是刚性衬底，或者可以是可弯曲、可折叠或可卷曲的柔性衬底。
第一导电层可以设置在衬底SUB上。第一导电层包括下金属层BML，且下金属层BML设置成在第三方向DR3上与第一晶体管T1的有源层ACT重叠。下金属层BML可以包括能够阻挡光的透射的材料，并且可以防止光入射到第一晶体管T1的有源层ACT上。例如，下金属层BML可以由能够阻挡光的透射的不透明金属材料形成，但是本公开不限于此。可以不设置下金属层BML。
缓冲层BL可以设置在下金属层BML的整个表面上和衬底SUB上。缓冲层BL可以形成在衬底SUB上，以保护第一子像素SPX1的晶体管免受可能通过易受湿气影响的衬底SUB渗透的湿气的影响，并且可以执行表面平坦化功能。缓冲层BL可以由交替堆叠的多个无机层形成。例如，缓冲层BL可以形成为其中硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层交替堆叠的多层。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT设置在缓冲层BL上。有源层ACT可以设置成在第三方向DR3上与将稍后描述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅或氧化物半导体。可替代地，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
图4至图8示出了第一子像素SPX1仅包括一个晶体管(即，第一晶体管T1)，但是本公开不限于此。也就是说，第一子像素SPX1可以包括多于一个的晶体管。
栅极绝缘层GI设置在包括有源层ACT和缓冲层BL的衬底SUB上。栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。栅极绝缘层GI可以起到第一子像素SPX1的每个晶体管的栅极绝缘膜的作用。栅极绝缘层GI可以形成为包括诸如例如SiOx、SiNx或SiOxNy的无机材料的无机层，或者形成为这些无机层的叠层。
第二导电层设置在栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成在厚度方向上(即，在第三方向DR3上)与有源层ACT的沟道区域重叠。
第二导电层可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金的单层或多层，但是本公开不限于此。
层间绝缘层IL可以设置在第二导电层上。层间绝缘层IL可以起到第二导电层与设置在第二导电层上方的层之间的绝缘膜的作用。层间绝缘层IL可以设置成覆盖和保护第二导电层。层间绝缘层IL可以形成为包括诸如例如SiOx、SiNx或SiOxNy的无机材料的无机层，或者形成为这些无机层的叠层。
第三导电层设置在层间绝缘层IL上。第三导电层可以包括第一晶体管T1的源电极S1和漏电极D1、第一电压线VL1、第二电压线VL2和第一导电图案CDP1。
待传递到第一电极RME1的高电位电压(或第一电源电压)可以被施加到第一电压线VL1，且待传送到第二电极RME2的低电位电压(或第二电源电压)可以被施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿透层间绝缘层IL和栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT接触。第一电压线VL1可以起到第一晶体管T1的漏电极D1的作用。第一电压线VL1可以直接连接到第一电极RME1。第二电压线VL2可以直接连接到第二电极RME2。
第一导电图案CDP1可以通过穿透层间绝缘层IL和栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT接触。此外，第一导电图案CDP1可以通过穿透层间绝缘层IL、栅极绝缘层GI和缓冲层BL的另一接触孔与下金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的源电极S1的作用。
第三导电层可以形成为包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金的单层或多层，但是本公开不限于此。
通孔层VIA设置在第三导电层和层间绝缘层IL上。通孔层VIA可以包括诸如例如聚酰亚胺(PI)的有机绝缘材料，并且可以执行表面平坦化功能。
多个电极RME、多个堤部图案BP、堤部BNL、多个发光元件ED和多个连接电极CNE可以设置在通孔层VIA上。多个绝缘层PAS1和PAS2可以设置在通孔层VIA上。在一个或更多个实施方式中，在通孔层VIA以及第一绝缘层PAS1和第二绝缘层PAS2上也可以设置有第三绝缘层。
堤部图案BP可以直接设置在通孔层VIA上。堤部图案BP可以在第一子像素SPX1内在第二方向DR2上延伸，但是不进入第一子像素SPX1在第二方向DR2上的相邻子像素SPXn(或者第一子像素SPX1的上部相邻子像素SPXn)中，并且可以设置在第一子像素SPX1的发射区域EMA内。堤部图案BP可以设置成在第一方向DR1上彼此间隔开，并且发光元件ED可以设置在堤部图案BP之间。多个堤部图案BP可以设置在每个子像素SPXn中从而在显示装置10的显示区域DPA中形成线性图案。图4至图8示出了在第一子像素SPX1中设置有两个堤部图案BP，但是包括在每个子像素SPXn中的堤部图案BP的数量不受特别限制。也就是说，根据设置在每个子像素SPXn中的电极RME的数量，在每个子像素SPXn中可以设置有多于两个的堤部图案BP。
堤部图案BP可以至少部分地从通孔层VIA的顶表面突出。堤部图案BP的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被电极RME反射从而在从通孔层VIA向上的方向上输出。堤部图案BP可以提供其中可以设置发光元件ED的空间，并且可以起到可以在向上方向上反射从发光元件ED发射的光的反射屏障的作用。堤部图案BP中的每个的侧表面可以线性地倾斜，但是本公开不限于此。可替代地，堤部图案BP可以具有曲化的半圆形形状或半椭圆形形状。堤部图案BP可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是本公开不限于此。
电极RME可以设置在堤部图案BP和通孔层VIA上。电极RME可以包括第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。
第一电极RME1和第二电极RME2可以在第一子像素SPX1中在第二方向DR2上延伸，并且可以在第一子像素SPX1的子区域SA中与在第二方向DR2上相邻的另一子像素SPXn的第一电极RME1和第二电极RME2分离。例如，第一子像素SPX1的子区域SA可以设置在第一子像素SPX1的发射区域EMA与第一子像素SPX1在第二方向DR2的相反方向上的相邻子像素SPXn(或第一子像素SPX1的下部相邻子像素SPXn)的发射区域EMA之间，且第一电极RME1和第二电极RME2可以在第一子像素SPX1的子区域SA的分离部ROP中与下部相邻子像素SPXn的第一电极RME1和第二电极RME2分离。然而，本公开不限于此。可替代地，第一电极RME1和第二电极RME2可以形成为连续地延伸到下部相邻子像素SPXn中，而不在每个子像素SPXn中分离，或者第一电极RME1和第二电极RME2中的仅一个可以形成为在每个子像素SPXn中分离。
第一电极RME1可以通过第一电极接触孔CTD电连接到第一电压线VL1和第一晶体管T1，且第二电极RME2可以通过第二电极接触孔CTS电连接到第二电压线VL2。例如，第一电极RME1可以在子区域SA中通过穿透通孔层VIA的第一电极接触孔CTD与第一电压线VL1接触，且第二电极RME2可以在子区域SA中通过穿透通孔层VIA的第二电极接触孔CTS与第二电压线VL2接触。然而，本公开不限于该示例。在另一示例中，第一电极接触孔CTD和第二电极接触孔CTS可以设置在与堤部BNL重叠的区域中。
第一电极接触孔CTD可以连接第一电极RME1和第一电压线VL1，使得用于对准发光元件ED的信号可以通过第一电压线VL1被施加到第一电极RME1。第二电极接触孔CTS可以连接第二电极RME2和第二电压线VL2，使得第二电源电压可以通过第二电压线VL2被施加到第二电极RME2。如将稍后描述的，第一电极RME1和第二电极RME2可以在发光元件ED对准之后在分离部ROP中分离，并且因此可以不再分别从第一电压线VL1和第二电压线VL2接收信号。
图4至图8示出了在第一子像素SPX1中设置有一个第一电极RME1和一个第二电极RME2，但是本公开不限于此。也就是说，在第一子像素SPX1中可以设置有多于一个的第一电极RME1和多于一个的第二电极RME2。此外，第一电极RME1和第二电极RME2可以不必在一个方向上延伸，并且可以以各种布局布置。例如，第一电极RME1和第二电极RME2可以部分地曲化或弯曲，或者第一电极RME1和第二电极RME2中的一个可以设置成围绕另一个电极。
第一电极RME1和第二电极RME2可以直接设置在堤部图案BP上。第一电极RME1和第二电极RME2可以形成为在第一方向DR1上具有比堤部图案BP大的宽度。例如，第一电极RME1和第二电极RME2可以设置成覆盖堤部图案BP的外表面。第一电极RME1和第二电极RME2可以设置在堤部图案BP的侧表面上，并且第一电极RME1与第二电极RME2之间的距离可以小于第一方向DR1上的堤部图案BP之间的距离。第一电极RME1和第二电极RME2的至少一部分可以直接设置在通孔层VIA上并且因此可以置于相同的平面上，但是本公开不限于此。第一电极RME1和第二电极RME2的宽度可以小于堤部图案BP的宽度。第一电极RME1和第二电极RME2可以设置成覆盖堤部图案BP中的每个的至少一个侧表面，并且因此可以反射从发光元件ED发射的光。
第一电极RME1和第二电极RME2可以包括具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2可以包括诸如银(Ag)、Cu或Al的金属或者Al、Ni或镧(La)的合金。第一电极RME1和第二电极RME2可以在向上方向上反射从发光元件ED发射之后朝向堤部图案BP的侧表面行进的光。
然而，本公开不限于该示例。在另一示例中，第一电极RME1和第二电极RME2可以包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)的材料。在一些实施方式中，第一电极RME1和第二电极RME2可以具有其中堆叠有一层或更多层的透明导电材料和一层或更多层的具有高反射率的金属的结构，或者可以形成为包括透明导电材料和金属的单层。例如，第一电极RME1和第二电极RME2可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
电极RME可以用来在第一子像素SPX1中形成电场以对准发光元件ED。发光元件ED可以通过形成在第一电极RME1和第二电极RME2上的电场而设置在第一电极RME1与第二电极RME2之间。发光元件ED可以经由喷墨印刷来喷射到电极RME上。一旦包括发光元件ED的墨喷射到电极RME上，则通过向电极RME施加对准信号来形成电场。预定的电压可以通过第一电压线VL1和第二电压线VL2被施加到第一电极RME1和第二电极RME2，使得发光元件ED可以对准。分散在墨中的发光元件ED可以从形成在电极RME上的电场接收介电泳力，并且因此可以对准。
第一子像素SPX1的电极RME和第一子像素SPX1的下部相邻子像素SPXn的电极RME可以在第一子像素SPX1的子区域SA的分离部ROP中分离。这种类型的电极RME的布置可以通过形成沿着第二方向DR2延伸的单条电极线并且在将发光元件ED布置在每个子像素SPXn中之后分离电极线中的每个来获得。电极线可以用来在显示装置10的制造期间在每个子像素SPXn中形成电场，以在每个子像素SPXn中对准发光元件ED。在将发光元件ED布置在每个子像素SPXn中之后，可以通过在每个子像素SPXn的分离部ROP中分离电极线来获得在第二方向DR2上彼此间隔开的多组第一电极RME1和第二电极RME2。
第一绝缘层PAS1可以设置在通孔层VIA、堤部图案BP和电极RME上。第一绝缘层PAS1可以在通孔层VIA上设置成覆盖电极RME和堤部图案BP。第一绝缘层PAS1可以设置在子区域SA中，但是不设置在电极RME与其他电极RME分离的分离部ROP中。第一绝缘层PAS1可以保护电极RME并且可以使电极RME与其他电极RME绝缘。此外，第一绝缘层PAS1可以防止发光元件ED与其他构件直接接触并且由此损坏。
第一绝缘层PAS1可以形成为在第一方向DR1上彼此间隔开的电极RME之间部分地凹陷。在第一绝缘层PAS1的顶表面的凹陷的部分上可以设置发光元件ED的阵列，并且在第一绝缘层PAS1与发光元件ED的阵列之间可以形成空的空间。
堤部BNL可以设置在第一绝缘层PAS1上。堤部BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且因此可以在平面图中布置成格栅图案。堤部BNL可以沿着第一子像素SPX1的边界设置，从而将第一子像素SPX1与其他相邻子像素SPXn分离。此外，堤部BNL可以设置成围绕第一子像素SPX1的发射区域EMA和子区域，并且由堤部BNL限定且开口的区域可以是第一子像素SPX1的发射区域EMA和子区域SA。
堤部BNL可以具有预定的高度。在一些实施方式中，在第三方向DR3上，堤部BNL的高度可以大于堤部图案BP的高度，并且堤部BNL的厚度可以等于或大于堤部图案BP的厚度。然而，本公开不限于此。可替代地，在第三方向DR3上，堤部BNL的高度可以等于或小于堤部图案BP的高度。堤部BNL可以防止在显示装置10的制造期间执行的喷墨印刷期间墨从一个子像素SPXn溢出到另一子像素SPXn。堤部BNL可以防止具有用于不同子像素SPXn的不同组的发光元件ED的墨混合在一起。堤部BNL可以像堤部图案BP一样包括PI，但是本公开不限于此。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED中的每个可以包括在与衬底SUB的顶表面平行的方向上布置的多个层。发光元件ED可以布置成使得发光元件ED所延伸的方向可以平行于衬底SUB，并且包括在发光元件ED中的每个中的半导体层可以在与衬底SUB的顶表面平行的方向上依次布置。然而，本公开不限于此。可替代地，包括在发光元件ED中的每个中的多个层可以在与衬底SUB垂直的方向上布置。
多个发光元件ED可以设置成在电极RME所延伸的方向上(即，在第二方向DR2上)彼此间隔开，并且可以基本上彼此平行地对准。发光元件ED可以在一个方向上延伸，并且发光元件ED所延伸的方向可以与电极RME所延伸的方向基本上形成直角。然而，本公开不限于此。发光元件ED可以相对于电极RME所延伸的方向倾斜地(而不是垂直地)布置。
一个子像素SPXn的发光元件ED的发光层36(图9的)可以包括与另一子像素SPXn的发光元件ED的发光层36不同的材料，使得子像素SPXn可以发射不同波长范围的光。结果，图3的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，本公开不限于此。可替代地，图3的像素PX的子像素SPXn可以包括相同类型的发光元件ED，并且因此可以发射基本上相同颜色的光。
发光元件ED中的每个的两个端部可以在堤部图案BP之间设置在电极RME上以与电极RME重叠。发光元件ED的长度可以大于第一电极RME1与第二电极RME2之间的距离，并且发光元件ED中的每个的两个端部可以分别设置在第一电极RME1和第二电极RME2上。例如，发光元件ED的第一端部可以置于第一电极RME1上，并且发光元件ED的第二端部可以置于第二电极RME2上。
发光元件ED中的每个的两个端部可以与连接电极CNE接触。例如，在发光元件ED中的每个的一个端部表面上可以部分地暴露有半导体层31或32(见图9)或者电极层37(见图9)，并且所述暴露的半导体层或暴露的电极层可以与连接电极CNE中的一个接触。然而，本公开不限于该示例。在另一示例中，发光元件ED的绝缘膜38(见图9)的至少一部分可以被去除，使得发光元件ED的半导体层31或32的侧表面可以部分地暴露。半导体层31或32的暴露的侧表面可以与连接电极CNE直接接触。
第二绝缘层PAS2可以部分地设置在发光元件ED上。例如，第二绝缘层PAS2可以设置在发光元件ED上从而围绕发光元件ED的外表面(例如，外周边或圆周表面)，并且第二绝缘层PAS2的宽度可以小于发光元件ED的长度，使得发光元件ED中的每个的两个端部可以暴露。在显示装置10的制造期间，第二绝缘层PAS2可以首先形成为覆盖发光元件ED、电极RME和第一绝缘层PAS1，并且随后可以被图案化成暴露发光元件ED中的每个的两个端部。第二绝缘层PAS2可以在平面图中在第一绝缘层PAS1和发光元件ED上沿着第二方向DR2延伸，并且因此可以在第一子像素SPX1中形成线性图案或岛状图案。第二绝缘层PAS2可以在显示装置10的制造期间保护和固定发光元件ED。
连接电极CNE可以设置在第一绝缘层PAS1、第二绝缘层PAS2和发光元件ED上。
连接电极CNE可以设置在电极RME上。连接电极CNE可以包括设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2。连接电极CNE可以在第一方向DR1上彼此间隔开并且彼此面对。例如，第一连接电极CNE1和第二连接电极CNE2可以分别设置在第一电极RME1和第二电极RME2上，从而在第一方向DR1上彼此间隔开。
第一连接电极CNE1可以包括在发射区域EMA中在第二方向DR2上延伸的第一延伸部CN_E1、从发射区域EMA延伸到子区域SA中的第二延伸部CN_E2以及连接第一延伸部CN_E1和第二延伸部CN_E2的第一连接部CN_B1。第一延伸部CN_E1可以在第三方向DR3上与第一电极RME1重叠，并且可以与第一电极RME1平行地布置。第一连接部CN_B1可以在发射区域EMA中与第一电极RME1垂直地相交，并且可以在第一方向DR1上延伸。第二延伸部CN_E2可以在第二方向DR2上延伸从而在第三方向DR3上与堤部BNL的一部分重叠。第一连接电极CNE1可以大体上在第二方向DR2上延伸，并且可以在第一方向DR1的相反方向上弯曲一次并再次在第二方向DR2上延伸。
第二连接电极CNE2可以包括在发射区域EMA中在第二方向DR2上延伸的第三延伸部CN_E3、从发射区域EMA延伸到子区域SA中的第四延伸部CN_E4以及连接第三延伸部CN_E3和第四延伸部CN_E4的第二连接部CN_B2。第三延伸部CN_E3可以在第三方向DR3上与第二电极RME2重叠，并且可以与第二电极RME2平行地布置。第二连接部CN_B2可以在发射区域EMA中与第二电极RME2垂直地相交，并且可以在第一方向DR1上延伸。第四延伸部CN_E4可以在第二方向DR2上延伸从而在第三方向DR3上与堤部BNL的一部分重叠。第二连接电极CNE2可以大体上在第二方向DR2上延伸，并且可以在第一方向DR1上弯曲一次并再次在第二方向DR2上延伸。
连接电极CNE可以与发光元件ED接触。第一连接电极CNE1可以与发光元件ED的第一端部接触，且第二连接电极CNE2可以与发光元件ED的第二端部接触。发光元件ED的半导体层31或32或者电极层37可以在发光元件ED中的每个的任一端表面上暴露，并且连接电极CNE可以接触并且电连接到发光元件ED的半导体层31或32或者电极层37。连接电极CNE的与发光元件ED中的每个的两个端部接触的侧表面可以设置在第二绝缘层PAS2的侧表面上。第一连接电极CNE1可以设置在第二绝缘层PAS2的一个侧表面上，且第二连接电极CNE2可以设置在第二绝缘层PAS2的另一个侧表面上。
连接电极CNE的宽度可以小于电极RME在第一方向DR1上的宽度。连接电极CNE可以与发光元件ED中的每个的两个端部接触，并且可以设置成覆盖第一电极RME1和第二电极RME2的顶表面的一部分，但是本公开不限于此。可替代地，连接电极CNE可以形成为在第一方向DR1上具有比电极RME大的宽度，并且因此覆盖电极RME中的每个的两个侧表面。
连接电极CNE可以包括透明导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO或Al。从发光元件ED发射的光可以穿过连接电极CNE在向上方向上行进，但是本公开不限于此。
图4至图8示出了在第一子像素SPX1中设置有两个连接电极CNE1和CNE2，但是本公开不限于此。也就是说，设置在每个子像素SPXn中的连接电极CNE的数量可以根据设置在每个子像素SPXn中的电极RME的数量而变化。
第一绝缘层PAS1和第二绝缘层PAS2可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1和第二绝缘层PAS2可以包括诸如SiOx、SiNx、SiOxNy、铝氧化物(AlxOy)或铝氮化物(AlN)的无机绝缘材料。在另一示例中，第一绝缘层PAS1和第二绝缘层PAS2可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯乙烯树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂。然而，本公开不限于这些示例。
第一桥接图案BR1可以设置成经由第一导电图案CDP1连接第一晶体管T1和第一连接电极CNE1，且第二桥接图案BR2可以设置成连接第二电压线VL2和第二连接电极CNE2。
结合图4参考图5至图8，在第一子像素SPX1中，显示装置10可以包括第一桥接图案BR1和第二桥接图案BR2。
第一桥接图案BR1可以从第一子像素SPX1的子区域SA延伸成在第三方向DR3上与堤部BNL重叠。第一桥接图案BR1可以连接第一连接电极CNE1和第一晶体管T1的第一导电图案CDP1。第一桥接图案BR1可以在子区域SA中设置在第一电极RME1的左侧上。
第一桥接图案BR1可以包括设置在子区域SA中的第一桥接延伸部BRE1以及从第一桥接延伸部BRE1沿着第二方向DR2延伸的第二桥接延伸部BRE2。第一桥接延伸部BRE1可以在第一方向DR1的相反方向上延伸成在第三方向DR3上与堤部BNL重叠。第二桥接延伸部BRE2可以在第三方向DR3上与堤部BNL完全重叠并且在第二方向DR2上延伸。第一桥接图案BR1可以在第一方向DR1的相反方向上延伸并可以在第二方向DR2上弯曲。
第二桥接图案BR2可以设置在第一子像素SPX1的子区域SA中。第二桥接图案BR2可以连接第二连接电极CNE2和第二电压线VL2。第二桥接图案BR2可以在子区域SA中设置在第二电极RME2的右侧上。第二桥接图案BR2可以形成为岛状图案。
第一桥接图案BR1和第二桥接图案BR2可以在第一连接电极CNE1和第二连接电极CNE2下方设置在第一绝缘层PAS1上。第一桥接图案BR1的第二桥接延伸部BRE2可以设置在堤部BNL下方。第二桥接图案BR2可以设置成不与堤部BNL重叠。
第一连接电极CNE1可以在子区域SA中与第一桥接图案BR1重叠。在第一连接电极CNE1和第一桥接图案BR1的重叠区域中，第一连接电极CNE1和第一桥接图案BR1可以彼此直接接触。例如，第一连接电极CNE1可以直接形成在第一桥接图案BR1的顶表面上。第一桥接图案BR1可以在第一桥接图案BR1和堤部BNL的重叠区域中与第一晶体管T1的第一导电图案CDP1重叠。第一桥接图案BR1的一个端部(例如，第二桥接延伸部BRE2)可以通过穿透第一绝缘层PAS1和通孔层VIA的第一接触孔CT1与第一导电图案CDP1接触。结果，第一连接电极CNE1可以通过第一桥接图案BR1电连接到第一导电图案CDP1。
第二连接电极CNE2可以在子区域SA中与第二桥接图案BR2重叠。在第二连接电极CNE2和第二桥接图案BR2的重叠区域中，第二连接电极CNE2和第二桥接图案BR2可以彼此直接接触。例如，第二连接电极CNE2可以直接形成在第二桥接图案BR2的顶表面上。第二桥接图案BR2可以在子区域SA中与第二电压线VL2重叠。第二桥接图案BR2可以通过穿透第一绝缘层PAS1和通孔层VIA的第二接触孔CT2与第二电压线VL2直接接触。结果，第二连接电极CNE2可以通过第二桥接图案BR2电连接到第二电压线VL2。
第一连接电极CNE1可以通过第一桥接图案BR1电连接到第一导电图案CDP1，且第二连接电极CNE2可以通过第二桥接图案BR2电连接到第二电压线VL2。
如上所述，电极RME可以由Al形成，并且连接电极CNE可以由ITO形成。在电极RME与连接电极CNE直接接触的情况下，在电极RME的表面上可能形成氧化膜，并且结果，电极RME与连接电极CNE之间的接触电阻可能增加。此外，在后续工艺中可能渗透显影剂，并且结果，由于Al与ITO之间的标准还原电位差，可能发生电偶现象，导致膜的剥离或过度刻蚀。
在图4至图8的实施方式中，由于代替由Al形成的电极RME而使具有与ITO相似的标准还原电位并且具有优异的接触电阻的第一桥接图案BR1和第二桥接图案BR2与连接电极CNE接触，所以可以减小电极RME与连接电极CNE之间的接触电阻，并且可以防止电偶现象。
第一桥接图案BR1和第二桥接图案BR2可以由与ITO的标准还原电位差等于或小于0.5V的材料形成。例如，第一桥接图案BR1和第二桥接图案BR2可以由与ITO的标准还原电位差在±0.5V范围内的金属材料形成。第一桥接图案BR1和第二桥接图案BR2可以包括Mo、Mo合金、Ti和Ti合金中的至少一种。这里，Mo合金可以是钼-铌(MoNb)，但是本公开不限于此。也就是说，可以使用与ITO的标准还原电位差在±0.5V范围内的任何金属材料来形成第一桥接图案BR1和第二桥接图案BR2。
由于第一连接电极CNE1和第二连接电极CNE2分别经由第一桥接图案BR1和第二桥接图案BR2分别连接到第一导电图案CDP1和第二电压线VL2，所以可以减小连接电极CNE1和CNE2与桥接图案BR1和BR2之间的接触电阻。此外，由于使包括与ITO的标准还原电位差在±0.5V范围内的金属的桥接图案BR1和BR2与连接电极CNE1和CNE2接触，所以可以防止电偶现象。
图9是根据本公开的一个实施方式的发光元件的立体图。
参考图9，作为微粒型装置的发光元件ED可以具有拥有预定的纵横比的杆形状或圆柱形形状。发光元件ED可以具有纳米级(例如，1nm至1μm的尺寸)或微米级(例如，1μm至1mm的尺寸)。例如，发光元件ED可以具有纳米级的直径和长度，或者具有微米级的直径和长度。在另一示例中，发光元件ED可以具有纳米级的直径和微米级的长度。在又一示例中，发光元件ED中的一些可以具有纳米级的直径和/或长度，并且其他发光元件ED可以具有微米级的直径和/或长度。
发光元件ED可以是ILED。具体地，发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号从而发射特定波长范围的光。
发光元件ED可以包括在长度方向上依次堆叠的第一半导体层31、有源层36、第二半导体层32和电极层37。发光元件ED还可以包括围绕第一半导体层31、第二半导体层32和有源层36的外表面(例如，外周或圆周表面)的绝缘膜38。
第一半导体层31可以包括n型半导体。在发光元件ED发射蓝色波长范围的光的情况下，第一半导体层31可以包括半导体材料，即AlxGayIn1-x-yN(其中0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，第一半导体层31可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层31可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge或Sn。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31可以具有1.5μm至5μm的长度，但是本公开不限于此。
第二半导体层32可以设置在发光层36上。第二半导体层32可以包括p型半导体。在发光元件ED发射蓝色波长范围或绿色波长范围的光的情况下，第二半导体层32可以包括半导体材料，即AlxGayIn1-x-yN(其中0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，第二半导体层32可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层32可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Se或Ba。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32可以具有0.05μm至0.10μm的长度，但是本公开不限于此。
图9示出了第一半导体层31和第二半导体层32形成为单层，但是本公开不限于此。可替代地，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括多于一个的诸如例如包覆层或拉伸应变势垒减小(TSBR)层的层。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中多个量子层和多个阱层交替堆叠的结构。发光层36可以通过根据经由第一半导体层31和第二半导体层32施加到其的电信号的电子-空穴对的结合而发光。在发光层36发射蓝色波长范围的光的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料。特别地，在发光层36具有其中多量子层和多阱层交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。例如，在发光层36包括AlGaInN作为其量子层以及AlInN作为其阱层的情况下，发光层36可以发射具有450nm至495nm的中心波长范围的蓝光。
然而，本公开不限于此。可替代地，发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，或者可以根据所发射的光的波长而包括III族至V族半导体材料。由发光层36发射的光的类型不受特别限制。发光层36可以根据需要来发射红色波长范围的光或绿色波长范围的光，而不是蓝色光。发光层36可以具有0.05μm至0.10μm的长度，但是本公开不限于此。
光不仅可以从发光元件ED在长度方向上的圆周表面发射，而且可以从发光元件ED的两个侧面发射。从发光层36发射的光的方向性不受特别限制。
电极层37可以是欧姆连接电极，但是本公开不限于此。可替代地，电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。图9示出了发光元件ED包括一个电极层37，但是本公开不限于此。可替代地，发光元件ED可以包括多于一个的电极层37，或者可以不设置电极层37。然而，以下对发光元件ED的描述也可以直接适用于具有多于一个的电极层37或具有与图9的发光元件ED不同结构的发光元件ED。
电极层37可以在发光元件ED电连接到电极(或连接电极)时减小发光元件ED与电极(或连接电极)之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括Al、Ti、In、金(Au)、Ag、ITO、IZO和ITZO中的至少一种。此外，电极层37可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。电极层37可以包括相同的材料或不同的材料，但是本公开不限于此。
绝缘膜38可以设置成围绕第一半导体层31和第二半导体层32以及电极层37。例如，绝缘膜38可以设置成至少围绕发光层36，并且可以在发光元件ED所延伸的方向上延伸。绝缘膜38可以保护第一半导体层31、发光层36、第二半导体层32和电极层37。例如，绝缘膜38可以形成为围绕第一半导体层31、发光层36、第二半导体层32和电极层37的侧面但是暴露发光元件ED在长度方向上的两个端部。
图9示出了绝缘膜38形成为在发光元件ED的长度方向上延伸并且覆盖第一半导体层31、发光层36、第二半导体层32和电极层37的侧面，但是本公开不限于此。绝缘膜38可以仅覆盖发光层36的侧面以及第一半导体层31和第二半导体层32中的一些的侧面，或者可以仅覆盖电极层37的侧面的一部分使得电极层37的侧面可以部分地暴露。绝缘膜38可以在与发光元件ED的至少一个端部相邻的区域中在截面图中形成为是圆化的。
绝缘膜38可以具有10nm至1.0μm的厚度，但是本公开不限于此。优选地，绝缘膜38可以具有约40nm的厚度。
绝缘膜38可以包括具有绝缘特性的诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlN)或铝氧化物(AlxOy)的材料。绝缘膜38可以防止当发光层36与直接向发光元件ED传输电信号的电极直接接触时可能发生的任何短路。此外，由于绝缘膜38保护包括发光层36的外表面在内的发光元件ED的外表面，所以可以防止发光元件ED的发射效率的降低。
绝缘膜38的外表面可以经历表面处理。发光元件ED可以在分散在预定的墨中的同时喷射在电极上。这里，绝缘膜38的表面可以被进行疏水处理或亲水处理，以保持发光元件ED分散在墨中而不与其他相邻的发光元件ED聚集。例如，绝缘膜38可以用诸如硬脂酸或2,3-萘二羧酸的材料进行表面处理。
图10是根据本公开的另一实施方式的第一子像素的平面图。图11是沿着图10的线Q5-Q5'截取的截面图。图12是沿着图10的线Q6-Q6'截取的截面图。图13是沿着图10的线Q7-Q7'截取的截面图。图14是沿着图10的线Q8-Q8'截取的截面图。
参考图10至图14的第一子像素SPX1，设置在每个子像素SPXn中的电极RME和连接电极CNE的数量可以增加，并且设置在每个子像素SPXn中的发光元件ED的数量也可以增加。图10至图14的实施方式在电极RME、连接电极CNE和堤部图案BP上不同于图3至图8的实施方式，并且因此下文中将主要聚焦于与图3至图8的实施方式的差异进行描述。
堤部图案BP可以设置在通孔层VIA上。堤部图案BP可以包括第一堤部图案BP1、第二堤部图案BP2以及设置在第一堤部图案BP1与第二堤部图案BP2之间的第三堤部图案BP3。
第一堤部图案BP1可以设置在发射区域EMA的中心的左侧上，第二堤部图案BP2可以设置在发射区域EMA的中心的右侧上，以及第三堤部图案BP3可以设置在发射区域EMA的中心处。第三堤部图案BP3可以在第一方向DR1上具有比第一堤部图案BP1和第二堤部图案BP2大的宽度。第一方向DR1上的堤部图案BP之间的距离可以大于第一方向DR1上的电极RME之间的距离。结果，电极RME的至少一部分可以不与堤部图案BP重叠。
电极RME可以包括第一电极RME1和第二电极RME2，并且还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间，且第四电极RME4可以在第一方向DR1上与第三电极RME3间隔开而第二电极RME2插置在第四电极RME4与第三电极RME3之间。电极RME可以在从左到右的方向上以第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序布置。
电极RME可以跨过堤部BNL从发射区域EMA延伸到子区域SA。第一电极RME1可以通过第1-1电极接触孔CTD1连接到第一电压线VL1。第二电极RME2和第三电极RME3可以通过第二电极接触孔CTS连接到第二电压线VL2。第二电极RME2和第三电极RME3可以在子区域SA中彼此连接，并且因此可以在第二电极接触孔CTS中公共地连接到第二电压线VL2。第四电极RME4可以通过第1-2电极接触孔CTD2连接到第一电压线VL1。
电极RME可以在子区域SA的分离部ROP中与其他在第二方向DR2上相邻的子像素SPXn的电极RME分离。电极RME被示出为在分离部ROP中分离并且未连接到第1-1电极接触孔CTD1、第1-2电极接触孔CTD2和第二电极接触孔CTS。电极RME可以在发光元件ED的对准期间通过接触孔从第一电压线VL1和第二电压线VL2接收信号，并且随后可以在发光元件ED对准之后在分离部ROP中分离。
多个发光元件ED可以设置在堤部图案BP之间或电极RME之间。发光元件ED中的一些可以设置在第一堤部图案BP1与第三堤部图案BP3之间，并且发光元件ED中的其他可以设置在第二堤部图案BP2与第三堤部图案BP3之间。发光元件ED可以包括设置在第一堤部图案BP1与第三堤部图案BP3之间的第一发光元件ED1和第三发光元件ED3以及设置在第二堤部图案BP2与第三堤部图案BP3之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以分别设置在第一电极RME1和第三电极RME3上，且第二发光元件ED2和第四发光元件ED4可以分别设置在第二电极RME2和第四电极RME4上。第一发光元件ED1和第二发光元件ED2可以设置在发射区域EMA的下侧上，靠近子区域SA，且第三发光元件ED3和第四发光元件ED4可以设置在发射区域EMA的上侧上。发光元件ED可以不以它们在发射区域EMA中的位置来分类，而是以它们与连接电极CNE的关系来分类。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以根据连接电极CNE的布局而连接到不同组的连接电极CNE，并且发光元件ED可以根据它们连接到哪一组的连接电极CNE而分类为不同的类型。
连接电极CNE可以包括分别设置在第一电极RME1和第二电极RME2上的第一连接电极CNE1和第二连接电极CNE2，并且还可以包括设置在第一电极RME1和第三电极RME3上的第三连接电极CNE3、设置在第二电极RME2和第四电极RME4上的第四连接电极CNE4以及设置在第三电极RME3和第四电极RME4上的第五连接电极CNE5。
第一连接电极CNE1和第二连接电极CNE2除了它们在第二方向DR2上相对短之外可以与其在图3至图8的对应部分相同。第一连接电极CNE1和第二连接电极CNE2可以设置在发射区域EMA的中心的下侧上。第一连接电极CNE1和第二连接电极CNE2可以遍及发射区域EMA和子区域SA设置，并且可以分别与形成在子区域SA中的第一桥接图案BR1和第二桥接图案BR2接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第五延伸部CN_E5、设置在第一电极RME1上的第六延伸部CN_E6以及连接第五延伸部CN_E5和第六延伸部CN_E6的第三连接部CN_B3。
第五延伸部CN_E5可以在第一方向DR1上与第一连接电极CNE1间隔开且面对第一连接电极CNE1，并且第六延伸部CN_E6可以在第二方向DR2上与第一连接电极CNE1间隔开且面对第一连接电极CNE1。第五延伸部CN_E5可以设置在发射区域EMA的下侧上，并且第六延伸部CN_E6可以设置在发射区域EMA的上侧上。第三连接部CN_B3可以设置在发射区域EMA的中间，遍及第一电极RME1和第三电极RME3。第三连接电极CNE3可以大体上在第二方向DR2上延伸，并且可以在第一方向DR1上弯曲一次并再次在第二方向DR2上延伸。
第四连接电极CNE4可以包括设置在第四电极RME4上的第七延伸部CN_E7、设置在第二电极RME2上的第八延伸部CN_E8以及连接第七延伸部CN_E7和第八延伸部CN_E8的第四连接部CN_B4。第七延伸部CN_E7可以在第一方向DR1上与第二连接电极CNE2间隔开且面对第二连接电极CNE2，并且第八延伸部CN_E8可以在第二方向DR2上与第二连接电极CNE2间隔开且面对第二连接电极CNE2。第七延伸部CN_E7可以设置在发射区域EMA的下侧上，并且第八延伸部CN_E8可以设置在发射区域EMA的上侧上。第四连接部CN_B4可以设置在发射区域EMA的中间，遍及第二电极RME2和第四电极RME4。第四连接电极CNE4可以大体上在第二方向DR2上延伸，并且可以在第一方向DR1上弯曲一次并再次在第二方向DR2上延伸。
第五连接电极CNE5可以包括设置在第三电极RME3上的第九延伸部CN_E9、设置在第四电极RME4上的第十延伸部CN_E10以及连接第九延伸部CN_E9和第十延伸部CN_E10的第五连接部CN_B5。第九延伸部CN_E9可以在第一方向DR1上与第三连接电极CNE3的第六延伸部CN_E6间隔开且面对第三连接电极CNE3的第六延伸部CN_E6，并且第十延伸部CN_E10可以在第一方向DR1上与第四连接电极CNE4的第八延伸部CN_E8间隔开且面对第四连接电极CNE4的第八延伸部CN_E8。第九延伸部CN_E9和第十延伸部CN_E10可以设置在发射区域EMA的上侧上，并且第五连接部CN_B5可以遍及第二电极RME2、第三电极RME3和第四电极RME4设置。第五连接电极CNE5可以在平面图中围绕第四连接电极CNE4的第八延伸部CN_E8。
第一连接电极CNE1和第二连接电极CNE2可以是与第三导电层直接接触的第一类型连接电极，且第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以是不直接连接到第三导电层的第二类型连接电极。
如上所述，发光元件ED可以根据它们与哪一组的连接电极CNE接触而分类为不同的类型。
第一发光元件ED1和第二发光元件ED2的第一端部可以与第一类型连接电极接触，并且第一发光元件ED1和第二发光元件ED2的第二端部可以与第二类型连接电极接触。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4中的每个的第一端部和第二端部都可以与第二类型的连接电极接触。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
发光元件ED可以通过连接电极CNE串联连接。由于相对大的数量的发光元件ED可以包括在每个子像素SPXn中并且可以串联连接，所以每单位面积发射的光的量可以进一步增加。
参考图13和图14并且还参考图10，第一桥接图案BR1和第二桥接图案BR2可以分别设置成连接第一晶体管T1和第一连接电极CNE1并且连接第二电压线VL2和第二连接电极CNE2。
第一桥接图案BR1可以连接第一连接电极CNE1和第一晶体管T1的第一导电图案CDP1。第二桥接图案BR2可以连接第二连接电极CNE2和第二电压线VL2。第一桥接图案BR1和第二桥接图案BR2可以在第一连接电极CNE1和第二连接电极CNE2下方设置在第一绝缘层PAS1上。第一桥接图案BR1的第二桥接延伸部BRE2可以设置在堤部BNL下方。第二桥接图案BR2可以设置成不与堤部BNL重叠。
第一连接电极CNE1可以在子区域SA中与第一桥接图案BR1重叠，并且可以与第一桥接图案BR1的第一桥接延伸部BRE1直接接触。第一桥接图案BR1可以通过穿透第一绝缘层PAS1和通孔层VIA的第一接触孔CT1与第一导电图案CDP1接触。结果，第一连接电极CNE1可以通过第一桥接图案BR1电连接到第一导电图案CDP1。
第二连接电极CNE2可以在子区域SA中与第二桥接图案BR2重叠，并且可以与第二桥接图案BR2直接接触。第二桥接图案BR2可以通过穿透第一绝缘层PAS1和通孔层VIA的第二接触孔CT2与第二电压线VL2接触。结果，第二连接电极CNE2可以通过第二桥接图案BR2电连接到第二电压线VL2。
在图10至图14的实施方式中，由于代替由铝形成的电极RME而使具有与ITO相似的标准还原电位并且具有优异的接触电阻的第一桥接图案BR1和第二桥接图案BR2与连接电极CNE接触，所以可以减小电极RME与连接电极CNE之间的接触电阻，并且可以防止电偶现象。
此外，由于第一连接电极CNE1和第二连接电极CNE2分别经由第一桥接图案BR1和第二桥接图案BR2分别连接到第一导电图案CDP1和第二电压线VL2，所以可以减小连接电极CNE1和CNE2与桥接图案BR1和BR2之间的接触电阻。此外，由于将包括与ITO的标准还原电位差在±0.5V范围内的金属的桥接图案BR1和BR2与连接电极CNE1和CNE2接触，所以可以防止电偶现象。
图15是根据本公开的另一实施方式的显示装置的子像素的平面图。图16是沿着图15的线Q9-Q9'截取的截面图。
图15和图16的实施方式在第一连接电极CNE1和第一桥接图案BR1的形状上不同于图10至图14的实施方式，并且因此下文中将主要聚焦于与图10至图14的实施方式的差异进行描述。
参考图15和图16的第一子像素SPX1，第一连接电极CNE1可以包括在发射区域EMA中在第二方向DR2上延伸的第一延伸部CN_E1以及从第一延伸部CN_E1沿着第一方向DR1的相反方向延伸的第一连接部CN_B1。第一连接电极CNE1与其在图10至图14的对应部分的不同之处在于，其不包括第二延伸部CN_E2并且第一连接部CN_B1不延伸到子区域SA中。第一连接部CN_B1可以在发射区域EMA中在第一方向DR1的相反方向上延伸，从而与设置在非发射区域中的堤部BNL重叠。第一连接部CN_B1可以将与堤部BNL重叠的第一桥接图案BR1与第一延伸部CN_E1连接。第一连接部CN_B1可以与堤部BNL重叠，但不与子区域SA重叠。第一延伸部CN_E1可以不与第一桥接图案BR1重叠。第一连接电极CNE1可以在第二方向DR2的相反方向上延伸并在第一方向DR1的相反方向上弯曲。第一连接电极CNE1可以在发射区域EMA中在第一绝缘层PAS1上延伸，并且然后延伸到堤部BNL之上，并且因此可以设置在堤部BNL上。
第一桥接图案BR1可以形成为在第二方向DR2上延伸的岛状图案，并且可以与堤部BNL重叠。第一桥接图案BR1可以设置成不与发射区域EMA和子区域SA重叠。第一桥接图案BR1与其在图10至图14的对应部分的不同之处在于，其不包括第一桥接延伸部BRE1。第一桥接图案BR1可以将与堤部BNL重叠的第一导电图案CDP1与第一连接电极CNE1连接。第一桥接图案BR1可以通过穿透通孔层VIA和第一绝缘层PAS1的第一接触孔CT1连接到第一导电图案CDP1。第一连接电极CNE1可以通过穿透堤部BNL的第三接触孔CT3连接到第一桥接图案BR1。
在图15和图16的实施方式中，由于可以最小化第一连接电极CNE1和第一桥接图案BR1的弯曲，所以可以简化和改善显示装置的制造和图案化。
图17是根据本公开的另一实施方式的显示装置的子像素的平面图。图18是沿着图17的线Q10-Q10'截取的截面图。
图17和图18的实施方式在第一连接电极CNE1和第一桥接图案BR1的形状上与图10至图14的实施方式的不同，并且因此下文中将主要聚焦于与图10至图14的实施方式的差异进行描述。
参考图17和图18的第一子像素SPX1，第一连接电极CNE1还可以包括从第二延伸部CN_E2的第一端部沿着第一方向DR1的相反方向上延伸的第一突起CN_P1。第一连接部CN_B1可以设置在第二延伸部CN_E2的第二端部处，且第一突起CN_P1可以从第二延伸部CN_E2的第一端部延伸。第一突起CN_P1可以从子区域SA沿着第一方向DR1的相反方向延伸成与堤部BNL重叠。第一突起CN_P1可以将与堤部BNL重叠的第一桥接图案BR1与第一连接电极CNE1连接。第一突起CN_P1可以与子区域SA和堤部BNL重叠，但不与发射区域EMA重叠。第一突起CN_P1可以在与堤部BNL重叠的区域中与第一桥接图案BR1重叠。第一连接电极CNE1可以在第二方向DR2的相反方向上延伸，在第一方向DR1的相反方向上弯曲，再次在第二方向DR2的相反方向上延伸，并再次在第一方向DR1的相反方向上弯曲。第一连接电极CNE1可以在发射区域EMA中在第一绝缘层PAS1上延伸，并且延伸到堤部BNL之上，并且因此可以设置在堤部BNL上。
第一桥接图案BR1可以形成为在第二方向DR2上延伸的岛状图案，并且可以与堤部BNL重叠。第一桥接图案BR1除了在第二方向DR2上相对长之外可以与其在图15和图16的对应部分相同。第一桥接图案BR1可以通过穿透通孔层VIA和第一绝缘层PAS1的第一接触孔CT1连接到第一导电图案CDP1。第一连接电极CNE1可以通过穿透堤部BNL的第三接触孔CT3连接到第一桥接图案BR1。
下文中将参考以下制备例和实验例进一步详细描述本公开的实施方式。
<制备例1：金属和ITO的沉积>
通过在衬底上沉积Al至的厚度并在Al上沉积ITO来制备了样品#1。通过在衬底上沉积Mo至/>的厚度、在Mo上沉积Al至/>的厚度并在Al上沉积ITO来制备了样品#2。通过在衬底上沉积Al至/>的厚度、在Al上沉积Mo至/>的厚度并在Mo上沉积ITO来制备了样品#3。
<实验例1：金属和ITO的RC电阻的测量>
测量了样品#1、#2和#3的电阻-电容(RC)电阻，并且测量结果如图19中所示。图19是示出根据实验例1的样品的RC电阻的坐标图。图19的坐标图上的值是多次RC电阻测量的平均值。
参考图19，样品#1具有最高的RC电阻，因为Al与ITO直接接触。样品#2具有比样品#1低的RC电阻，因为ITO与Al接触并且Mo被添加到Al下方。样品#3具有最低的RC电阻，因为Mo与ITO接触。
图19示出了可以通过使由ITO形成的连接电极与由Mo形成的桥接图案接触来显著地减小RC电阻。
<制备例2：Cu和金属的沉积>
通过在衬底上沉积Cu并且在Cu上沉积Al至的厚度来制备了样品#4。通过在衬底上沉积Cu、在Cu上沉积Mo至/>的厚度并在Mo上沉积Al至/>的厚度来制备了样品#5。通过在衬底上沉积Cu、在Cu上沉积Al至/>的厚度并在Al上沉积Mo至/>的厚度来制备了样品#6。
<实验例2：Cu和金属的RC电阻的测量>
测量了样品#4、#5和#6的RC电阻，并且测量结果如图20中所示。图20是示出根据实验例2的样品的RC电阻的坐标图。图20的坐标图上的值是多次RC电阻测量的平均值。
参考图20，样品#4具有最高的RC电阻，因为Al与Cu直接接触。样品#5具有最低的RC电阻，因为Cu与Mo接触并且Al被添加到Mo上。样品#6也具有低的RC电阻，因为Cu与Al接触并且Mo被添加到Al上。
图20示出了可以通过使由Cu形成的第三导电层与由Mo形成的桥接图案接触来显著地减小RC电阻。
在详细描述的最后，本领域技术人员将理解，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变型和修改。因此，所公开的实施方式仅以一般的和描述性的意义使用，并且不用于限制的目的。

Claims (20)

1.一种显示装置，包括：
晶体管，设置在衬底上；
通孔层，设置在所述晶体管上；
第一电极和第二电极，设置在所述通孔层上并且彼此平行地布置；
第一绝缘层，设置在所述第一电极和所述第二电极上；
第一桥接图案，设置在所述第一绝缘层上并且连接到所述晶体管；
发光元件，其两个端部分别设置在所述第一电极和所述第二电极上；
第一连接电极，连接到所述发光元件的第一端部；以及
第二连接电极，连接到所述发光元件的第二端部，
其中，所述第一连接电极与所述第一桥接图案接触并且电连接到所述晶体管。
2.根据权利要求1所述的显示装置，还包括：
堤部，限定其中设置所述发光元件的发射区域和在一个方向上与所述发射区域间隔开的子区域，
其中，所述第一电极和所述第二电极从所述发射区域延伸到所述子区域。
3.根据权利要求1所述的显示装置，还包括：
第二桥接图案，在所述显示装置的所述子区域中设置在所述第一绝缘层上。
4.根据权利要求3所述的显示装置，还包括：
第一导电图案，设置在所述衬底上并且连接到所述晶体管；
第一电压线，与所述第一导电图案设置在相同的层上并且连接到所述第一电极；以及
第二电压线，与所述第一电压线设置在相同的层上并且连接到所述第二电极。
5.根据权利要求4所述的显示装置，其中，所述第一桥接图案包括：第一桥接延伸部，与所述子区域和所述显示装置的所述堤部重叠；以及第二桥接延伸部，在所述一个方向上从所述第一桥接延伸部弯曲并延伸。
6.根据权利要求5所述的显示装置，其中，
所述第一桥接图案的所述第一桥接延伸部在所述子区域中与所述第一连接电极接触，以及
所述第一桥接图案的所述第二桥接延伸部与所述第一导电图案接触。
7.根据权利要求6所述的显示装置，其中，
所述第二桥接延伸部通过穿透所述第一绝缘层和所述通孔层的第一接触孔与所述第一导电图案接触，以及
所述第二桥接图案通过穿透所述第一绝缘层和所述通孔层的第二接触孔与所述第二电压线接触。
8.根据权利要求6所述的显示装置，其中，
所述第二连接电极和所述第二桥接图案在所述子区域中彼此接触，以及
所述第二桥接图案在所述子区域中与所述第二电压线接触。
9.根据权利要求3所述的显示装置，其中，
所述第一连接电极包括：第一延伸部，在所述显示装置的所述发射区域中在所述一个方向上延伸；第二延伸部，从所述发射区域延伸到所述子区域；以及第一连接部，连接所述第一延伸部和所述第二延伸部，以及
所述第二连接电极包括：第三延伸部，在所述发射区域中在所述一个方向上延伸；第四延伸部，从所述发射区域延伸到所述子区域；以及第二连接部，连接所述第三延伸部和所述第四延伸部。
10.根据权利要求9所述的显示装置，其中，
所述第一连接电极的所述第二延伸部与所述第一桥接图案接触，以及
所述第二连接电极的所述第四延伸部与所述第二桥接图案接触。
11.根据权利要求3所述的显示装置，其中，所述第一桥接图案和所述第二桥接图案包括与铟锡氧化物(ITO)的标准还原电位差为0.5V或更小的金属。
12.根据权利要求11所述的显示装置，其中，所述金属包括钼、钼合金、钛和钛合金中的至少一种。
13.根据权利要求12所述的显示装置，其中，
所述第一桥接图案和所述第二桥接图案包括钼-铌合金，以及
所述第一连接电极和所述第二连接电极包括铟锡氧化物。
14.一种显示装置，包括：
晶体管，设置在衬底上；
第一导电图案，连接到所述晶体管；
至少一条电压线，与所述第一导电图案设置在相同的层上；
通孔层，设置在所述第一导电图案和所述至少一条电压线上；
第一电极和第二电极，设置在所述通孔层上并且彼此平行地布置；
第一绝缘层，设置在所述第一电极和所述第二电极上；
第一桥接图案，设置在所述第一绝缘层上并且连接到所述第一导电图案；
第二桥接图案，设置在所述第一绝缘层上并且连接到所述至少一条电压线；
发光元件，其两个端部分别设置在所述第一电极和所述第二电极上；
第一连接电极，连接到所述发光元件的第一端部；以及
第二连接电极，连接到所述发光元件的第二端部，
其中，所述第一连接电极连接到所述第一桥接图案，以及
所述第二连接电极连接到所述第二桥接图案。
15.根据权利要求14所述的显示装置，还包括：
堤部，限定其中设置所述发光元件的发射区域和在一个方向上与所述发射区域间隔开的子区域，
其中，所述第一桥接图案与所述堤部重叠，但不与所述发射区域和所述子区域重叠，以及
所述第二桥接图案与所述子区域重叠，但不与所述发射区域和所述堤部重叠。
16.根据权利要求15所述的显示装置，其中，
所述第一连接电极包括：第一延伸部，在所述发射区域中在所述一个方向上延伸；以及第一连接部，从所述第一延伸部的一个端部延伸成与所述堤部重叠，以及
所述第一连接电极的所述第一连接部通过穿透所述堤部的接触孔与所述第一桥接图案接触。
17.根据权利要求15所述的显示装置，其中，
所述第一连接电极包括：第一延伸部，在所述发射区域中在所述一个方向上延伸；第二延伸部，从所述发射区域延伸到所述子区域；第一连接部，连接所述第一延伸部和所述第二延伸部；以及第一突起，从所述第二延伸部的一个端部延伸成与所述堤部重叠，以及
所述第一连接电极的所述第一突起通过穿透所述堤部的接触孔与所述第一桥接图案接触。
18.根据权利要求14所述的显示装置，其中，所述第一桥接图案和所述第二桥接图案包括与铟锡氧化物的标准还原电位差为0.5V或更小的金属。
19.根据权利要求18所述的显示装置，其中，所述金属包括钼、钼合金、钛和钛合金中的至少一种。
20.根据权利要求14所述的显示装置，还包括：
第二绝缘层，设置在所述发光元件上，
其中，所述第一连接电极设置在所述第二绝缘层的一个侧表面上，以及
所述第二连接电极设置在所述第二绝缘层的另一个侧表面上。
CN202280050656.7A 2021-07-27 2022-07-20 显示装置 Pending CN117652028A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210098450A KR20230017386A (ko) 2021-07-27 2021-07-27 표시 장치
KR10-2021-0098450 2021-07-27
PCT/KR2022/010602 WO2023008817A1 (ko) 2021-07-27 2022-07-20 표시 장치

Publications (1)

Publication Number Publication Date
CN117652028A true CN117652028A (zh) 2024-03-05

Family

ID=85039422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050656.7A Pending CN117652028A (zh) 2021-07-27 2022-07-20 显示装置

Country Status (4)

Country Link
US (1) US20230031785A1 (zh)
KR (1) KR20230017386A (zh)
CN (1) CN117652028A (zh)
WO (1) WO2023008817A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024314A (ko) * 2016-08-29 2018-03-08 엘지디스플레이 주식회사 표시장치
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210057891A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102715313B1 (ko) * 2019-11-18 2024-10-14 삼성디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
US20230031785A1 (en) 2023-02-02
WO2023008817A1 (ko) 2023-02-02
KR20230017386A (ko) 2023-02-06

Similar Documents

Publication Publication Date Title
US20210367024A1 (en) Display device
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
US20210366888A1 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US20220052107A1 (en) Display device
CN115699323A (zh) 显示装置
KR20210104392A (ko) 표시 장치
US20240251606A1 (en) Display device and method of manufacturing the same
KR20210132257A (ko) 표시 장치
CN116057614A (zh) 显示装置
US11908849B2 (en) Display device
US20220208936A1 (en) Display device
US20220223761A1 (en) Display device
EP3971969A1 (en) Display device and method of fabricating the same
US20220045241A1 (en) Display device and method for manufacturing the same
CN116114063A (zh) 显示装置
CN116097433A (zh) 显示设备
CN117652028A (zh) 显示装置
US20230142777A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US11984368B2 (en) Display device
US20230282795A1 (en) Display device and method of fabricating the same
US20220123096A1 (en) Display device
US20220190071A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination