CN117650121A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN117650121A CN117650121A CN202311661775.9A CN202311661775A CN117650121A CN 117650121 A CN117650121 A CN 117650121A CN 202311661775 A CN202311661775 A CN 202311661775A CN 117650121 A CN117650121 A CN 117650121A
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal silicide
- electrical connection
- discontinuous metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 229910052751 metal Inorganic materials 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 106
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 94
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000002245 particle Substances 0.000 claims description 35
- 238000000137 annealing Methods 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法，包括：衬底、介质层、电连接件及不连续的金属硅化物层，衬底上形成有器件结构，介质层覆盖器件结构及衬底，电连接件位于介质层中且与衬底电连接，不连续的金属硅化物层位于电连接件的底部与衬底之间。本发明通过设置不连续的金属硅化物层，在保证接触电阻的情况下，能够提高电连接件与衬底的连接性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
在半导体制造过程中，采用刻蚀工艺在介质层中形成通孔，随后在通孔中沉积导电金属材料用于半导体器件之间的电连接是一种广泛使用的工艺，填充导电金属材料之后的电连接件可直接与器件结构如栅极、源/漏极等进行电连接，还可以用于层与层之间的电连接，以及后段封装工艺中的电连接。为了降低电连接件的孔电阻以及电连接件与器件结构电连接的接触电阻，通常会通过金属沉积及快速退火工艺在电连接件的底部形成金属硅化物层，一般金属硅化物层形成于电连接件的整个底部，会影响电连接件与器件结构的连接性能。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，通过设置不连续的金属硅化物层，能够提高电连接件与衬底的连接性能。
为了达到上述目的，本发明提供了一种半导体器件，包括：
衬底，所述衬底上形成有器件结构；
介质层，覆盖所述器件结构及所述衬底；
电连接件，位于所述介质层中且与所述衬底电连接；
不连续的金属硅化物层，位于所述电连接件的底部与所述衬底之间。
可选的，所述不连续的金属硅化物层与所述电连接件和所述衬底接触。
可选的，所述不连续的金属硅化物层的顶部低于或等于所述衬底的顶部。
可选的，所述不连续的金属硅化物层包括端部，所述端部在垂直于所述衬底的方向上超出所述电连接件的侧面。
可选的，所述不连续的金属硅化物层的主体位于所述电连接件的底部边沿处。
可选的，还包括氧化层，位于所述电连接件的底部中心处，所述不连续的金属硅化物层与所述氧化层接触。
可选的，所述不连续的金属硅化物层具有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述氧化层中且在垂直于所述衬底的方向上贯穿所述氧化层，以及所述不连续的金属硅化物颗粒被所述氧化层彼此分隔。
可选的，所述电连接件的底部延伸至所述衬底内。
可选的，所述不连续的金属硅化物层具有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述电连接件的底部中心处且所述不连续的金属硅化物颗粒的部分表面被所述电连接件包覆。
本发明还提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底上形成有器件结构；
形成介质层覆盖所述器件结构及所述衬底；以及，
形成电连接件和不连续的金属硅化物层，其中所述电连接件位于所述介质层中且与所述衬底电连接，所述不连续的金属硅化物层位于所述电连接件的底部与所述衬底之间。
可选的，形成所述电连接件和所述不连续的金属硅化物层的步骤包括：
刻蚀所述介质层形成通孔，所述通孔的底部暴露出所述衬底，所述通孔的底部形成有氧化层；
执行轰击工艺，轰击所述氧化层使得所述氧化层的底部向所述衬底内凹陷，并暴露出所述通孔的底部边沿处的衬底；
形成金属层覆盖所述通孔的底部和侧壁及所述介质层；
执行退火工艺，至少在所述电连接件的底部边沿处形成所述不连续的金属硅化物层；
在所述通孔内形成所述电连接件。
可选的，在所述通孔内形成所述电连接件后，所述氧化层位于所述电连接件的底部中心处，所述不连续的金属硅化物层与所述氧化层接触。
可选的，在执行退火工艺后，执行清洗工艺去除所述氧化层，再在所述通孔内形成所述电连接件，所述电连接件的底部延伸至所述衬底内。
可选的，执行轰击工艺时，还在所述氧化层中轰击形成若干孔洞；形成所述金属层还填充所述孔洞；执行退火工艺时，还在所述孔洞中形成有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述氧化层中且在垂直于所述衬底的方向上贯穿所述氧化层，以及所述不连续的金属硅化物颗粒被所述氧化层彼此分隔。
可选的，在所述通孔内形成所述电连接件后，所述氧化层位于所述电连接件的底部中心处，所述不连续的金属硅化物颗粒与所述电连接件和所述衬底接触。
可选的，在执行退火工艺后，执行清洗工艺去除所述氧化层，再在所述通孔内形成所述电连接件，所述不连续的金属硅化物颗粒位于所述电连接件的底部中心处且所述不连续的金属硅化物颗粒的部分表面被所述电连接件包覆。
在本发明提供的半导体器件及其制备方法中，包括：衬底、介质层、电连接件及不连续的金属硅化物层，衬底上形成有器件结构，介质层覆盖器件结构及衬底，电连接件位于介质层中且与衬底电连接，不连续的金属硅化物层位于电连接件的底部与衬底之间。本发明通过设置不连续的金属硅化物层，在保证接触电阻的情况下，能够提高电连接件与衬底的连接性能。
附图说明
图1为本发明实施例一提供的半导体器件的剖面示意图。
图2为本发明实施例二提供的半导体器件的剖面示意图。
图3为本发明实施例三提供的半导体器件的剖面示意图。
图4为本发明实施例四提供的半导体器件的剖面示意图。
图5～图10为本发明实施例一提供的半导体器件的制备方法中相应步骤的剖面示意图。
图11～图13为本发明实施例二提供的半导体器件的制备方法中相应步骤的剖面示意图。
图14为本发明实施例三提供的半导体器件的制备方法中相应步骤的剖面示意图。
图15为本发明实施例四提供的半导体器件的制备方法中相应步骤的剖面示意图。
其中，附图标记为：
10-衬底；20-器件结构；30-介质层；40-电连接件；42-通孔；50-不连续的金属硅化物层；51-不连续的金属硅化物颗粒；52-金属层；60-氧化层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例一
图1为本实施例提供的半导体器件的剖面示意图。请参考图1，本实施例提供了一种半导体器件，包括：衬底10、介质层30、电连接件40和不连续的金属硅化物层50。其中，衬底10可以为硅衬底、砷化镓衬底、锗衬底、锗硅衬底、全耗尽型绝缘层上硅衬底，不限于此。衬底10上形成有器件结构20，器件结构20优选为栅极结构，栅极结构包括栅极氧化层、栅极多晶硅层及侧墙(图中未标示)，在衬底10中形成有各类掺杂区(图中未示出)，如源区、漏区及有源区，电连接件40与衬底10电连接，具体可以与源区、漏区电连接。
介质层30覆盖器件结构20及衬底10，且介质层30的顶部高于器件结构20的顶部，介质层30的顶部齐平，介质层30的材质可以为氧化物、氮化物，不限于此。
电连接件40位于介质层30中且电连接件40贯穿介质层30与衬底10电连接，电连接件40的截面可以为圆形、矩形，电连接件40的材质可以为钨、铜，不限于此。
不连续的金属硅化物层50位于电连接件40的底部与衬底10之间，且不连续的金属硅化物层50与电连接件40和衬底10接触，使得电连接件40和衬底10电连接。具体的，不连续的金属硅化物层50的顶部低于或等于衬底10的顶部，且不连续的金属硅化物层50包括端部(端部为不连续的金属硅化物层50延伸出电连接件的侧面的部分)，端部在垂直于衬底10的方向上(图中的纵向)超出电连接件40的侧面，不连续的金属硅化物层50的主体(图1中所示为不连续的金属硅化物层50的主体)位于电连接件40的底部边沿处，电连接件40的底部中心处不具有不连续的金属硅化物层50。采用不连续的金属硅化物层50，在保证电连接件40和衬底10之间的接触电阻的情况下，不连续的金属硅化物层50能够提高电连接件40和衬底10的连接性能。
本实施例中，半导体器件还包括氧化层60，氧化层60位于电连接件40的底部中心处，不连续的金属硅化物层50与氧化层60接触，电连接件40与衬底10均与氧化层60接触。
图5～图10为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图。本实施例还提供了一种半导体器件的制备方法，用于制备本实施例中的半导体器件。
请参考图5，提供衬底10，衬底10可以为硅衬底、砷化镓衬底、锗衬底、锗硅衬底、全耗尽型绝缘层上硅衬底，不限于此。衬底10上形成有器件结构20，器件结构20优选为栅极结构，栅极结构包括栅极氧化层、栅极多晶硅层及侧墙(图中未标示)，在衬底10中形成有各类掺杂区(图中未示出)，如源区、漏区及有源区，电连接件40与衬底10电连接，具体可以与源区、漏区电连接。
请参考图6，形成介质层30覆盖器件结构20及衬底10，且介质层30的顶部高于器件结构20的顶部，介质层30的顶部齐平，介质层30的材质可以为氧化物、氮化物，不限于此。
进而，形成电连接件和不连续的金属硅化物层的步骤包括：请参考图7，刻蚀介质层30形成通孔42，通孔42的底部暴露出衬底10，通孔42的截面可以为圆形、矩形，不限于此；由于在形成通孔42后，执行后续工艺进程，需要转移到其它设备中，会在通孔42的底部形成有氧化层60，此氧化层60为自然氧化层(空气中的氧气氧化了暴露的衬底10而形成)，氧化层60的厚度一般较薄，示具体情况而定。
请参考图8，执行轰击工艺，轰击氧化层60使得氧化层60的底部向衬底10内凹陷(氧化层60位于通孔42的底部中心处)，并暴露出通孔42的底部边沿处的衬底10，此步骤采用轰击工艺目的是为了暴露出通孔42的底部的部分衬底10，利于后续形成不连续的金属硅化物层，轰击工艺类似于向下压氧化层60，破坏通孔42的底部的氧化层60和部分衬底10的晶格而使得氧化层60的底部向衬底10内凹陷，并暴露出通孔42的底部边沿处的衬底10；轰击工艺的轰击离子可以为氩(惰性离子)，不限于此。
请参考图9，形成金属层52覆盖通孔42的底部和侧壁及介质层30，具体的，金属层52覆盖通孔42的底部的氧化层60、通孔42的底部边沿处的衬底10、通孔42的侧壁的介质层30以及介质层30的表面；金属层52的材质可以为钴、铜，不限于此。
请参考图10，执行退火工艺，至少在通孔42的底部边沿处形成不连续的金属硅化物层50；本实施例中，由于仅暴露出通孔42的底部边沿处的衬底10，在执行退火工艺后，仅在通孔42的底部边沿处形成不连续的金属硅化物层50，不连续的金属硅化物层50与氧化层60接触。在执行退火工艺后，部分金属层52与衬底10发生硅化反应形成金属硅化物，将未硅化的金属层52去除，仅保留已形成的金属硅化物(图10中所示)。
请继续参考图1，在通孔42内填充金属形成电连接件40，电连接件40的材质可以为钨、铜，不限于此；本实施例中，电连接件40位于介质层30中且与衬底10电连接，不连续的金属硅化物层50位于电连接件40的底部与衬底10之间，氧化层60位于电连接件40的底部中心处，电连接件40与衬底10均与氧化层60接触。
实施例二
图2为本实施例提供的半导体器件的剖面示意图。请参考图2，本实施例与实施例一的不同在于：不连续的金属硅化物层50具有不连续的金属硅化物颗粒51，不连续的金属硅化物颗粒51位于氧化层50中且在垂直于衬底10的方向上(图中的纵向)贯穿氧化层60，以及不连续的金属硅化物颗粒51被氧化层60彼此分隔。其它均与实施例一提供的半导体器件相同，在此不进行赘述。
图11为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图。本实施例还提供了一种半导体器件的制备方法，与实施例一的不同在于：请参考图11，执行轰击工艺时，还在氧化层60中轰击形成若干孔洞，孔洞在垂直于衬底10的方向上(图中的纵向)贯穿氧化层60；请参考图12，形成金属层52还填充孔洞；请参考图13，执行退火工艺时，还在孔洞中形成有不连续的金属硅化物颗粒51，不连续的金属硅化物颗粒51位于氧化层50中且在垂直于衬底10的方向上(图中的纵向)贯穿氧化层60，以及不连续的金属硅化物颗粒51被氧化层60彼此分隔；请继续参考图2，在通孔42内形成电连接件40后，氧化层60位于电连接件40的底部中心处，不连续的金属硅化物颗粒51与电连接件40和衬底10接触。其它均与实施例一提供的半导体器件的制备方法相同，在此不进行赘述。
实施例三
图3为本实施例提供的半导体器件的剖面示意图。请参考图3，本实施例与实施例一的不同在于：电连接件40的底部中心处不具有氧化层，电连接件40的底部延伸至衬底10内，且电连接件40的底部的衬底10表面呈凹陷状。其它均与实施例一提供的半导体器件相同，在此不进行赘述。
图14为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图。本实施例还提供了一种半导体器件的制备方法，与实施例一的不同在于：请参考图14，在执行退火工艺形成不连续的金属硅化物层50后，执行清洗工艺去除氧化层；请继续参考图3，在通孔42内形成电连接件40，电连接件40的底部延伸至衬底10内，电连接件40与衬底10接触。其它均与实施例一提供的半导体器件的制备方法相同，在此不进行赘述。
实施例四
图4为本实施例提供的半导体器件的剖面示意图。请参考图4，本实施例与实施例二的不同在于：不连续的金属硅化物层50具有不连续的金属硅化物颗粒51，不连续的金属硅化物颗粒51位于电连接件40的底部中心处且不连续的金属硅化物颗粒51的部分表面被电连接件40包覆。其它均与实施例二提供的半导体器件相同，在此不进行赘述。
图15为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图。本实施例还提供了一种半导体器件的制备方法，与实施例二的不同在于：请参考图15，在执行退火工艺后，执行清洗工艺去除氧化层，保留不连续的金属硅化物颗粒51；请继续参考图4，在通孔42内形成电连接件40，不连续的金属硅化物颗粒51位于电连接件40的底部中心处且不连续的金属硅化物颗粒51的部分表面被电连接件包覆40。其它均与实施例二提供的半导体器件的制备方法相同，在此不进行赘述。
综上，在本发明提供的半导体器件及其制备方法中，包括：衬底、介质层、电连接件及不连续的金属硅化物层，衬底上形成有器件结构，介质层覆盖器件结构及衬底，电连接件位于介质层中且与衬底电连接，不连续的金属硅化物层位于电连接件的底部与衬底之间。本发明通过设置不连续的金属硅化物层，在保证接触电阻的情况下，能够提高电连接件与衬底的连接性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (16)
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有器件结构；
介质层，覆盖所述器件结构及所述衬底；
电连接件，位于所述介质层中且与所述衬底电连接；
不连续的金属硅化物层，位于所述电连接件的底部与所述衬底之间。
2.如权利要求1所述的半导体器件，其特征在于，所述不连续的金属硅化物层与所述电连接件和所述衬底接触。
3.如权利要求1所述的半导体器件，其特征在于，所述不连续的金属硅化物层的顶部低于或等于所述衬底的顶部。
4.如权利要求1或3所述的半导体器件，其特征在于，所述不连续的金属硅化物层包括端部，所述端部在垂直于所述衬底的方向上超出所述电连接件的侧面。
5.如权利要求1所述的半导体器件，其特征在于，所述不连续的金属硅化物层的主体位于所述电连接件的底部边沿处。
6.如权利要求1所述的半导体器件，其特征在于，还包括氧化层，位于所述电连接件的底部中心处，所述不连续的金属硅化物层与所述氧化层接触。
7.如权利要求6所述的半导体器件，其特征在于，所述不连续的金属硅化物层具有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述氧化层中且在垂直于所述衬底的方向上贯穿所述氧化层，以及所述不连续的金属硅化物颗粒被所述氧化层彼此分隔。
8.如权利要求1所述的半导体器件，其特征在于，所述电连接件的底部延伸至所述衬底内。
9.如权利要求8所述的半导体器件，其特征在于，所述不连续的金属硅化物层具有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述电连接件的底部中心处且所述不连续的金属硅化物颗粒的部分表面被所述电连接件包覆。
10.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有器件结构；
形成介质层覆盖所述器件结构及所述衬底；以及，
形成电连接件和不连续的金属硅化物层，其中所述电连接件位于所述介质层中且与所述衬底电连接，所述不连续的金属硅化物层位于所述电连接件的底部与所述衬底之间。
11.如权利要求10所述的半导体器件的制备方法，其特征在于，形成所述电连接件和所述不连续的金属硅化物层的步骤包括：
刻蚀所述介质层形成通孔，所述通孔的底部暴露出所述衬底，所述通孔的底部形成有氧化层；
执行轰击工艺，轰击所述氧化层使得所述氧化层的底部向所述衬底内凹陷，并暴露出所述通孔的底部边沿处的衬底；
形成金属层覆盖所述通孔的底部和侧壁及所述介质层；
执行退火工艺，至少在所述电连接件的底部边沿处形成所述不连续的金属硅化物层；
在所述通孔内形成所述电连接件。
12.如权利要求11所述的半导体器件的制备方法，其特征在于，在所述通孔内形成所述电连接件后，所述氧化层位于所述电连接件的底部中心处，所述不连续的金属硅化物层与所述氧化层接触。
13.如权利要求11所述的半导体器件的制备方法，其特征在于，在执行退火工艺后，执行清洗工艺去除所述氧化层，再在所述通孔内形成所述电连接件，所述电连接件的底部延伸至所述衬底内。
14.如权利要求11所述的半导体器件的制备方法，其特征在于，执行轰击工艺时，还在所述氧化层中轰击形成若干孔洞；形成所述金属层还填充所述孔洞；执行退火工艺时，还在所述孔洞中形成有不连续的金属硅化物颗粒，所述不连续的金属硅化物颗粒位于所述氧化层中且在垂直于所述衬底的方向上贯穿所述氧化层，以及所述不连续的金属硅化物颗粒被所述氧化层彼此分隔。
15.如权利要求14所述的半导体器件的制备方法，其特征在于，在所述通孔内形成所述电连接件后，所述氧化层位于所述电连接件的底部中心处，所述不连续的金属硅化物颗粒与所述电连接件和所述衬底接触。
16.如权利要求14所述的半导体器件的制备方法，其特征在于，在执行退火工艺后，执行清洗工艺去除所述氧化层，再在所述通孔内形成所述电连接件，所述不连续的金属硅化物颗粒位于所述电连接件的底部中心处且所述不连续的金属硅化物颗粒的部分表面被所述电连接件包覆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311661775.9A CN117650121A (zh) | 2023-12-05 | 2023-12-05 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311661775.9A CN117650121A (zh) | 2023-12-05 | 2023-12-05 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117650121A true CN117650121A (zh) | 2024-03-05 |
Family
ID=90043029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311661775.9A Pending CN117650121A (zh) | 2023-12-05 | 2023-12-05 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117650121A (zh) |
-
2023
- 2023-12-05 CN CN202311661775.9A patent/CN117650121A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604159A (en) | Method of making a contact structure | |
| US10256235B2 (en) | Vertical transistors and methods of forming same | |
| US8421077B2 (en) | Replacement gate MOSFET with self-aligned diffusion contact | |
| JP3582841B2 (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
| KR20190087843A (ko) | 반도체 장치 | |
| CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| US11600740B2 (en) | Contacting area on germanium | |
| EP0540276B1 (en) | A self-aligned contact process | |
| US10529630B2 (en) | Method of manufacturing semiconductor device | |
| CN114420702A (zh) | 三维存储器及其制备方法 | |
| US11328994B2 (en) | Method for fabricating CU interconnection using graphene | |
| US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
| US20070145491A1 (en) | Semiconductor device and method of manufacture | |
| US7755127B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| US6483153B1 (en) | Method to improve LDD corner control with an in-situ film for local interconnect processing | |
| CN117650121A (zh) | 半导体器件及其制备方法 | |
| US11450776B2 (en) | Contacting area on germanium | |
| CN113903661A (zh) | 半导体器件的制造方法 | |
| KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| CN111916452A (zh) | 存储器结构及其制造方法 | |
| CN113903660B (zh) | 半导体器件的制造方法 | |
| CN115863411B (zh) | 一种屏蔽栅功率器件及其制备方法 | |
| KR20140112263A (ko) | 메모리 장치 및 이의 제조 방법 | |
| CN111755533B (zh) | 锗上的接触区 | |
| WO2024066230A1 (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |