CN117648900A - 一种统计眼图的仿真方法、装置、设备及存储介质 - Google Patents

Abstract

本申请属于眼图仿真技术领域，公开了一种统计眼图的仿真方法、装置、设备及存储介质，统计眼图的仿真方法包括：构建封装芯片的全链路仿真网表；对全链路仿真网表进行时域仿真以获取全链路的通道响应模型；配置用于运行统计眼图仿真的统计眼图仿真脚本，将通道响应模型写入统计眼图仿真脚本，以及将预设的随机抖动参数写入统计眼图仿真脚本；运行统计眼图仿真脚本以获取统计眼图。本申请提供的统计眼图的仿真方法，只需要获取时域仿真较短周期内的通道响应模型即可，大幅度减少了时域仿真时间。此外，本申请提供的统计眼图的仿真方法还加入了随机抖动参数，进一步提高了统计眼图的仿真精度。

Description

一种统计眼图的仿真方法、装置、设备及存储介质

技术领域

本申请涉及眼图仿真技术领域，具体涉及一种统计眼图的仿真方法、装置、设备及存储介质。

背景技术

传统的封装芯片眼图仿真通过时域仿真实现，具体地，对封装芯片的全链路网表进行数百个甚至上千个伪随机码周期(如PRBS7)的时域仿真，即封装芯片眼图仿真的实际耗时高达几天乃至几个星期，具体地，时域仿真设置的仿真时间越长，得到的仿真结果越恶劣，眼图的眼高眼宽越小，眼图仿真结果与实际测试的结果也就越接近。

然而，随着封装芯片的网表结构越来越复杂，时域仿真所需的仿真时间也会越来越长。

发明内容

鉴于以上问题，本申请提供一种统计眼图的仿真方法、装置、设备及存储介质，以解决通过时域仿真实现封装芯片眼图仿真的时间久的技术问题。

第一方面，本申请提供一种统计眼图的仿真方法，包括：

构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；

对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型；

配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本；

运行所述统计眼图仿真脚本以获取统计眼图。

在一些实施例中，本申请提供的统计眼图的仿真方法中，所述对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型的步骤，包括：

设置所述时域仿真的仿真时间为N个伪随机码周期，1≤N≤128；

对所述全链路仿真网表进行时域仿真，存储所述时域仿真的仿真结果。

在一些实施例中，本申请提供的统计眼图的仿真方法中，所述对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型的步骤，还包括：

将所述通道响应模型存储为第一文件，以及将所述第一文件置于第一目录下。

在一些实施例中，本申请提供的统计眼图的仿真方法中，所述将所述通道响应模型写入所述统计眼图仿真脚本的步骤，包括：

向所述统计眼图仿真脚本写入第一调用函数，所述第一调用函数用于调用所述第一目录下的第一文件。

在一些实施例中，本申请提供的统计眼图的仿真方法中，所述将预设的随机抖动参数写入所述统计眼图仿真脚本的步骤，包括：

将存储所述随机抖动参数的第二文件置于第二目录下；

向所述统计眼图仿真脚本写入第二调用函数，所述第二调用函数用于调用所述第二目录下的第二文件。

在一些实施例中，本申请提供的统计眼图的仿真方法中，所述全链路仿真网表和所述统计眼图仿真脚本的仿真语言为spice语言。

第二方面，本申请提供一种统计眼图的仿真装置，包括：

全链路仿真网表构建模块，用于构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；

时域仿真模块，用于对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型；

统计眼图仿真脚本配置模块，用于配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本；

眼图仿真模块，用于运行所述统计眼图仿真脚本以获取统计眼图。

第三方面，本申请提供一种电子设备，包括存储器和处理器，其中：

所述存储器用于存储计算机程序；

所述处理器用于读取所述存储器中的程序并执行如上述第一方面提供的统计眼图的仿真方法的步骤。

第四方面，本申请提供一种计算机可读存储介质，其上存储有可读的计算机程序，该程序被处理器执行时实现如上述第一方面提供的统计眼图的仿真方法的步骤。

本申请提供的一种统计眼图的仿真方法、装置、设备及存储介质，统计眼图的仿真方法包括：构建封装芯片的全链路仿真网表，全链路仿真网表包括封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；对全链路仿真网表进行时域仿真以获取封装芯片全链路的通道响应模型；配置用于运行统计眼图仿真的统计眼图仿真脚本，将通道响应模型写入统计眼图仿真脚本，以及将预设的随机抖动参数写入统计眼图仿真脚本；运行统计眼图仿真以获取统计眼图。本申请提供的统计眼图的仿真方法，基于全链路仿真网表的通道响应模型和预设的随机抖动参数来获取统计眼图，只需要通过时域仿真获取较短周期内的通道响应模型即可，大幅度减少了时域仿真时间。此外，本申请提供的统计眼图的仿真方法还加入随机抖动参数，进一步提高了统计眼图的仿真精度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的一种统计眼图的仿真方法的流程图。

图2示出了本申请实施例提供的一种统计眼图的仿真方法所得到的统计眼图。

图3示出了本申请实施例提供的装置示意图。

图4示出了本申请实施例提供的电子设备的示意图。

图5示出了本申请实施例提供的计算机存储介质的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

传统的封装芯片眼图仿真通过时域仿真实现，即对封装芯片的全链路仿真网表进行时域仿真，在全链路仿真网表中设置的时域仿真时间需要达到数百个甚至上千个伪随机码周期(如PRBS7)，对应的实际耗时达到几天乃至几个星期，而时域仿真的仿真精度与仿真时间相关，设置的仿真时间越长，得到的仿真结果越恶劣，眼图的眼高眼宽越小，眼图仿真结果与实际测试的结果也就越接近；另一方面，封装芯片的电路复杂程度也影响着眼图仿真时间，电路网表结构越复杂，想要得到更精确的仿真结果所需要的仿真时间也就越长，而较长的仿真时间也不利于项目需求；此外，时域仿真过程还不能加入随机噪声的影响来获取更精确的眼图仿真结果。封装芯片的全链路仿真网表包含DIE模型(芯片模型)、PKG模型(封装模型)、PCB模型(印刷线路板模型)+IBIS模型(Input/OutputBuffer InformationSpecification，输入/输出缓冲器信息规范)的仿真拓扑。

鉴于此，本申请实施例提供一种统计眼图的仿真方法来解决上述技术问题，图1示出了本申请实施例提供的一种统计眼图的仿真方法的流程图，如图1所示，本申请实施例提供的统计眼图的仿真方法，包括：

步骤S1：构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型。

在一些实施例中，构建封装芯片的全链路仿真网表具体包括：

定义仿真参数，具体地，通过仿真语言定义：仿真精度、仿真输出的波形周期、仿真需要查看电路节点、仿真的PVT条件(工艺条件、电压条件、温度条件)，仿真激励、仿真过程可编程的变量参数以及仿真所需的必要配置文件。

搭建电路仿真网表，具体地，将实际电路通过仿真语言描述，如通过仿真语言描述电路的各接口和各寄存器等。

分别提取实际封装模型和实际PCB模型的S参数，将得到的实际封装模型的S参数和实际PCB模型的S参数通过仿真语言写入到上述搭建电路仿真网表步骤中的电路仿真网表。

获取实际的IBIS模型，将IBIS模型通过仿真语言配置至上述所述的电路仿真网表。

经过如上步骤可以得到包含芯片模型、封装模型、PCB模型和IBIS模型的全链路仿真网表。

应当明确的是，设计人员可以通过仿真语言的不同描述方式实现搭建封装芯片的全链路仿真网表，搭建封装芯片的全链路仿真网表对设计人员而言也属于常规手段。本申请实施例的目的也不在于对搭建封装芯片的全链路仿真网表进行改进，因此对本申请实施例提供的统计眼图的仿真方法而言，只要能获取到包含芯片模型、封装模型、PCB模型和IBIS模型的全链路仿真网表即可。

步骤S2：对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型，具体地，全链路的通道响应模型即为全链路仿真网表时域仿真得到的波形结果。

在一些实施例中，本申请实施例提供的统计眼图的仿真方法，步骤S2：对所述全链路仿真网表进行时域仿真以获取所述全链路仿真网表的通道响应模型的步骤，包括：

设置所述时域仿真的仿真时间为N个伪随机码周期(如PRBS7)，1≤N≤128。

对所述全链路仿真网表进行时域仿真，存储所述时域仿真的仿真结果。

具体地，本申请实施例提供的统计眼图的仿真方法中，全链路仿真网表时域仿真的仿真时间可以设置在1至128个伪随机码周期内，设置的仿真时间越长，所得到的通道响应模型精度越高，链路仿真网表经过1至128个伪随机码周期的时域仿真所得到的仿真波形结果即为所需的通道响应模型。

其中，伪随机码周期(如PRBS7)是一种常用的高速串行总线测试码型，它是一种伪随机二进制序列，由7位二进制数字组成。PRBS7序列的周期为2^7-1，即127个位。

在一些实施例中，本申请实施例提供的统计眼图的仿真方法，步骤S2：对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型的步骤，还包括：

将所述通道响应模型存储为第一文件，以及将所述第一文件置于第一目录下，可选地，第一文件可以设置于计算机/存储设备的任意软件目录(或称软件路径)下。

步骤S3：配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本，向用于运行统计眼图仿真的统计眼图仿真脚本中加入步骤S2所得到的通道响应模型即可以得到封装芯片的统计眼图的仿真结果，进一步地，继续加入随机抖动参数即可以进一步得到更精确的封装芯片的统计眼图的仿真结果，可选地，随机抖动参数可以为设计人员实际测试所得的随机抖动参数，也可以为设计人员自定义的随机抖动参数。

统计眼图仿真脚本通过仿真语言描述，用于使仿真工具能识别到该脚本并执行统计眼图仿真，但应当明确的是，通过仿真语言描述一个用于使仿真工具能识别到并执行统计眼图仿真的统计眼图仿真脚本对于想要获取统计眼图的设计人员而言属于常规手段，该统计眼图仿真脚本包含用仿真语言描述的执行统计眼图仿真所需的配置语句和配置函数等，本申请实施例提供的统计眼图的仿真方法，其目的在于通过向统计眼图加入时域仿真得到的通道响应模型以及预设的随机抖动参数来使减少眼图仿真时间，因此不对统计眼图仿真脚本的具体脚本内容进行描述。

在一些实施例中，本申请实施例提供的统计眼图的仿真方法，步骤S3所述：将所述通道响应模型写入所述统计眼图仿真脚本的步骤，包括：

向所述统计眼图仿真脚本写入第一调用函数，所述第一调用函数用于调用所述第一目录下的第一文件，具体地，通过仿真语言描述一调用函数来调用通道响应模型对应的第一文件。

在一些实施例中，本申请实施例提供的统计眼图的仿真方法，步骤S3所述：将预设的随机抖动参数写入所述统计眼图仿真脚本的步骤，包括：

将存储所述随机抖动参数的第二文件置于第二目录下，可选地，第二文件可以设置于计算机/存储设备的任意软件目录(或称软件路径)下，即第一目录和第二目录可以为同一目录，也可以为不同目录。

向所述统计眼图仿真脚本写入第二调用函数，所述第二调用函数用于调用所述第二目录下的第二文件，具体地，通过仿真语言描述一调用函数来调用随机抖动参数对应的第二文件。

在一些实施例中，随机抖动参数还可以直接通过仿真语言写入统计眼图仿真脚本。

步骤S4：运行所述统计眼图仿真脚本以获取统计眼图，可选地，统计眼图仿真结果可以通过对应的波形分析工具查看。具体地，图2示出了本申请实施例提供的一种统计眼图的仿真方法所得到的统计眼图，如图2所示，图2上方的统计眼图为没有添加随机抖动参数时运行统计眼图仿真脚本所获取的统计眼图的一个示例，图2下方的统计眼图为添加随机抖动参数后运行统计眼图仿真脚本所获取的统计眼图的一个示例，根据仿真结果可知，加入随机抖动后统计眼图窗口减少14ps。事实上，具体随机抖动加入的大小值需要根据系统余量去计算或者根据类似项目实际测试结果拟合。

在一些实施例中，本申请实施例提供的统计眼图的仿真方法，描述所述全链路仿真网表和所述统计眼图仿真脚本的仿真语言为spice语言，具体地，适用spice语言的仿真工具皆能实现本申请实施例所述的统计眼图的仿真。

其中，spice语言是一种电路仿真语言。并且spice语言之下还分出了很多种小类如hspice/eldo/pspice/ltspice等，这每一种小分支的不同之处在于其拥有不同的库，不同的库中元件实现的方式不同，其参数和仿真的模型也不相同，但是他们大体的语言结构都是一样的，即本申请实施例还适用于spice语言之下小类语言。

本申请实施例提供的一种统计眼图的仿真方法，基于全链路的通道响应模型和预设的随机抖动参数来获取统计眼图，只需要通过时域仿真获取较短周期内的通道响应模型即可，大幅度减少了时域仿真时间，进而获取统计眼图的时间也得到了减少；如获取时域仿真眼图时，对全链路仿真网表进行时域仿真的仿真时间需要设置几百个乃至几千个伪随机码周期(如PRBS7)，耗时达到几天到几个星期，而本申请实施例提供的统计眼图的仿真方法，对全链路仿真网表进行时域仿真的仿真时间只需要设置1个至128个伪随机码周期(如PRBS7)，耗时只需要几小时到一天。另一方面，传统的时域仿真获取眼图的方法不能加入随机抖动参数，而本申请提供的统计眼图的仿真方法还加入了随机抖动参数，进一步提高了统计眼图的仿真精度。

基于上述所述的统计眼图的仿真方法，本申请实施例提供一种统计眼图的仿真装置，图3示出了本申请实施例提供的装置示意图，如图2所示，本申请实施例提供的统计眼图的仿真装置包括：

全链路仿真网表构建模块，用于构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；

时域仿真模块，用于对所述全链路仿真网表进行时域仿真以获取全链路的通道响应模型；

统计眼图仿真脚本配置模块，用于配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本；

眼图仿真模块，用于运行所述统计眼图仿真脚本以获取统计眼图。

关于上述眼图仿真装置中各模块实现上述技术方案的其他细节，可参见上述发明实施例中提供的统计眼图的仿真方法中的描述，此处不再赘述。

基于上述统计眼图的仿真方法，图4示出了本申请实施例提供的电子设备的示意图，如图4所示，该识别设备包括处理器41和与该处理器41耦合的存储器42。存储器42存储有计算机程序，计算机程序被处理器41执行时，使得处理器41执行上述实施例中的统计眼图的仿真方法的步骤。

关于上述电子设备中处理器41实现上述技术方案的其他细节，可参见上述发明实施例中提供的统计眼图的仿真方法中的描述，此处不再赘述。

图5示出了本申请实施例提供的计算机存储介质的示意图，如图5所示，本申请实施例还提供了一种计算机可读存储介质，该存储介质上存储有可读的计算机程序51；其中，该计算机程序51可以以软件产品的形式存储在上述存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应视为本申请的保护范围。

Claims (9)

1.一种统计眼图的仿真方法，其特征在于，包括：

构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；

对所述全链路仿真网表进行时域仿真以获取所述全链路的通道响应模型；

配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本；

运行所述统计眼图仿真脚本以获取统计眼图。

2.如权利要求1所述的统计眼图的仿真方法，其特征在于，所述对所述全链路仿真网表进行时域仿真以获取所述全链路仿真网表的通道响应模型的步骤，包括：

设置所述时域仿真的仿真时间为N个伪随机码周期，1≤N≤128；

对所述全链路仿真网表进行时域仿真，存储所述时域仿真的仿真结果。

3.如权利要求1所述的统计眼图的仿真方法，其特征在于，所述对所述全链路仿真网表进行时域仿真以获取所述全链路的通道响应模型的步骤，还包括：

将所述通道响应模型存储为第一文件，以及将所述第一文件置于第一目录下。

4.如权利要求3所述的统计眼图的仿真方法，其特征在于，所述将所述通道响应模型写入所述统计眼图仿真脚本的步骤，包括：

向所述统计眼图仿真脚本写入第一调用函数，所述第一调用函数用于调用所述第一目录下的第一文件。

5.如权利要求1所述的统计眼图的仿真方法，其特征在于，所述将预设的随机抖动参数写入所述统计眼图仿真脚本的步骤，包括：

将存储所述随机抖动参数的第二文件置于第二目录下；

向所述统计眼图仿真脚本写入第二调用函数，所述第二调用函数用于调用所述第二目录下的第二文件。

6.如权利要求1所述的统计眼图的仿真方法，其特征在于，描述所述全链路仿真网表和所述统计眼图仿真脚本的仿真语言为spice语言。

7.一种统计眼图的仿真装置，其特征在于，包括：

全链路仿真网表构建模块，用于构建封装芯片的全链路仿真网表，所述全链路仿真网表包括所述封装芯片的芯片模型、封装模型、PCB模型和IBIS模型；

时域仿真模块，用于对所述全链路仿真网表进行时域仿真以获取所述全链路的通道响应模型；

统计眼图仿真脚本配置模块，用于配置用于运行统计眼图仿真的统计眼图仿真脚本，将所述通道响应模型写入所述统计眼图仿真脚本，以及将预设的随机抖动参数写入所述统计眼图仿真脚本；

眼图仿真模块，用于运行所述统计眼图仿真脚本以获取统计眼图。

8.一种电子设备，其特征在于，包括存储器和处理器，其中：

所述存储器用于存储计算机程序；

所述处理器用于读取所述存储器中的计算机程序，并执行如权利要求1～6所述的任一统计眼图的仿真方法的步骤。

9.一种计算机可读存储介质，其特征在于，其上存储有可读的计算机程序，该程序被处理器执行时实现如权利要求1～6所述的任一统计眼图的仿真方法的步骤。