CN117642733A - 具有功率域之间的电信号低时延通信的接口模块 - Google Patents
具有功率域之间的电信号低时延通信的接口模块 Download PDFInfo
- Publication number
- CN117642733A CN117642733A CN202280048575.3A CN202280048575A CN117642733A CN 117642733 A CN117642733 A CN 117642733A CN 202280048575 A CN202280048575 A CN 202280048575A CN 117642733 A CN117642733 A CN 117642733A
- Authority
- CN
- China
- Prior art keywords
- power domain
- interface module
- integrated circuit
- electrical signals
- electrical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title description 11
- 238000012546 transfer Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 241001426544 Calma Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009750 upstream signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Abstract
描述了一种集成电路。该集成电路可以包括：具有第一功率域和第二功率域的接口模块。第一功率域可以包括数字控制器，并且第二功率域可以包括第一模拟前端(AFE)电路。此外，接口模块可以包括将包括DC分量的电信号从第一功率域传送到第二功率域的上/下电平移位器。在一些实施例中，集成电路可以提供全片上解决方案，以在全速模式和/或高速模式下传送电信号期间，在通用串行总线(USB)2.0中处理AFE电路和数字控制器之间的电平移位。
Description
技术领域
本公开涉及用于将包括直流(DC)内容的电信号在功率域之间传送的技术。
背景技术
目前，通用串行总线(USB)是许多手持电子装置的标准充电格式。USB连接器有三种标准尺寸：用于台式机或便携式设备的标准型；用于移动设备的迷你型；和用于智能装置和平板的微型。除了对电子装置进行充电之外，USB还能够进行五种速度的数据传输：低速、全速、高速、超高速和超高速+。与许多其他数据总线(诸如，以太网)不同，USB具有直接连接，这意味着主机电子装置具有面向下游端口，其与电子装置的上游端口连接。
此外，在USB 2.0模块之间可能出现显著的地电压差异，因为电力输送/充电配置共享用于传送电信号的同一总线。这在图1中有图示，该图示出现有电路，其中在电力输送系统的复杂接地网络中可能出现高于USB标准的接地电压差异。例如，由于在主机控制器(诸如，计算机)与端点(诸如，外围装置)之间的不同位置(通过线缆电耦接)处的接地回路，可能出现接地电压差异。此外，虽然USB型C电力传输规范因单根充电线缆中的电压降(例如，降至250mV)而限制了接地电压偏置，但在多个电力传输配置中偏置值可能增加至不能恢复通信的程度。此外，由于片上静电放电(ESD)二极管和接收器的输入范围内的泄漏，接地偏置可能会限制传送的电信号的幅值。
此外，在许多现有电路中，电平移位问题常常是使用串联电容器进行AC耦合来解决的。然而，在许多通信标准(诸如，USB 2.0)中，电信号在从DC至高速信号频率的整个频谱内传递或携带信息。在这些应用中，AC耦合电容器的使用将阻挡电信号的DC分量，这通常使得这些方法不合适。类似地，试图使用变压器或光电耦合来处理与接地回路相关联的接地偏置电压也将阻挡电信号的DC分量。
发明内容
描述了一种集成电路的实施例。该集成电路包括接口模块，所述接口模块具有：第一功率域中的数字控制器；第二功率域中的第一模拟前端(AFE)电路；和上/下电平移位器，所述上/下电平移位器将包括DC分量的电信号从所述第一功率域传送到所述第二功率域。
注意的是，接口模块可以与USB 2.0标准兼容。
此外，接口模块不包括串联电容器。
此外，接口模块可以包括第二功率域中的第二AFE电路。
另外，上/下电平移位器可以包括缓冲器。
在一些实施例中，数字控制器可以经由并行数字接口传送电信号。
注意的是，第一AFE电路可以电耦接到接口模块外部的信号线，并且可以串行地驱动或接收信号线上的电信号。
此外，接口模块可以包括：第一功率域中的第一电压调节器；以及第二功率域中的第二电压调节器。
此外，第一AFE电路可以电耦接到接口模块外部的信号线，并且第一电压调节器和第二电压调节器可以经由信号线接收电力。
另外，对于具有超过预定义值的允许时延的电信号，上/下电平移位器可以使用电平移位后的电信号在第一功率域和第二功率域之间驱动消息并且更新状态信息。在一些实施例中，接口模块可以包括存储状态信息的存储器。注意的是，上/下电平移位器的数量可以小于电信号的数量，并且消息可以在第一功率域和第二功率域之间被串行地驱动。
另一实施例提供一种包括集成电路的电子装置。
另一实施例提供了一种包括集成电路的系统。
另一实施例提供了一种用于将包括DC分量的电信号从第一功率域传送到第二功率域的方法。该方法包括由接口模块执行的操作中的至少一些。
提供该发明内容是出于例示一些示例性实施例的目的，以提供本文描述的主题的一些方面的基本理解。因此，将理解的是，上述特征是示例并且不应该被解释为以任何方式缩小本文描述的主题的范围或精神。根据以下的具体实施方式、附图和权利要求书，本文描述的主题的其他特征、方面和优点将变得清楚。
附图说明
图1是图示具有接地电压差异的现有电路的示例的框图。
图2是图示现有通信模块的框图。
图3是图示图2的通用串行总线(USB)模拟前端(AFE)电路中的现有的面向上游端口的框图。
图4是图示根据本公开的一些实施例的接口模块的示例的框图。
图5是图示根据本公开的一些实施例的上/下电平移位器对图4的接口模块中电信号的发送和接收的影响的示例的框图。
图6是图示根据本公开的一些实施例的接口模块的示例的框图。
图7是图示根据本公开的一些实施例的上/下电平移位器对图6的接口模块中电信号的发送和接收的影响的示例的框图。
图8是图示根据本公开的一些实施例的用于将包括DC分量的电信号从第一功率域传送到第二功率域的方法的示例的流程图。
注意的是，在图中，类似的参考标号始终是指对应的部分。此外，同一部分的多个实例由以破折号与实例标号分隔开的公共前缀指定。
具体实施方式
描述了一种集成电路。该集成电路可以包括：具有第一功率域和第二功率域的接口模块。第一功率域可以包括数字控制器，并且第二功率域可以包括第一模拟前端(AFE)电路。此外，接口模块可以包括将包括DC分量的电信号从第一功率域传送到第二功率域的上/下电平移位器。在一些实施例中，集成电路可以提供全片上解决方案，以在全速模式和/或高速模式下传送电信号期间，在通用串行总线(USB)2.0中处理AFE电路和数字控制器之间的电平移位。
通过在第一功率域和第二功率域之间传送电信号，这些电路技术甚至可以使得在存在显著接地电压差的情况下能够传递DC分量。该能力可以使USB 2.0模块能够用在各种电力输送/充电配置中，同时使得在第二功率域中能够恢复电信号。尤其是，电路技术可以避免使用串联电容器、变压器或光电耦合。这可以简化和降低接口模块的成本，并且可以提高通信性能。因此，电路技术可以使USB 2.0模块更具鲁棒性和可靠性，因此可以促成USB2.0在各种各样的系统、电子装置和应用中使用。
现在描述电路技术的实施例。图2呈现图示现有通信模块的框图。尤其是，该通信模块可以是USB 2.0收发器宏单元接口(UTMI)。注意的是，通信模块可以包括AFE电路和数字控制器。在一些实施例中，通信模块可选地包括电压调节器。
此外，图3呈现图示图2的USB AFE电路中的现有的面向上游端口的框图。该面向上游端口可以包括在正数据端子/负数据端子(DP/DM)信号对上发送和接收电信号的多个电路。注意的是，包括该DP/DM信号对的线缆还包括地。另外，注意的是，USB AFE电路中的电路是信号中继器。因此，这些电路不存储和恢复电信号。替代地，以极少时延或没有时延地发送或接收电信号。然而，结果是，在传递电信号的DC分量的同时，难以通过将电信号上变频并随后对所传送的电信号进行整流以恢复DC分量来处理具有串联电容器的不同功率域中的可能的接地回路。
在图3中，接地偏置电压可能在多个位置对USB AFE电路中的电路有不利影响。例如，用于上游信令的DP上的上拉电阻应该相对于线缆地施加有+3.3V。然而，如果线缆地偏置或移位(例如，达2V)，则可能导致不正确的信令。此外，对于低速/全速信令模式，在用于DP/DM信号对的驱动器中，“低”电信号相对于线缆地为0V，而“高”电信号相对于线缆地为3.3V。此外，对于高速信令模式，在用于DP/DM信号对的驱动器中，“低”电信号相对于线缆地为0V，而“高”电信号相对于线缆地为0.4V。另外，还存在相对于线缆地的交叉差分信号。同样，如果线缆地偏置或移位，则可导致不正确的信令。
原则上，线缆地对于比较器接收电路的影响是不同的。然而，如果存在大的线缆接地偏置，则由于共模范围，可能难以实现这些高速接收电路。此外，电流源中的线缆终端器和USB AFE电路中的多路复用器应该具有90Ω的差分阻抗。这些线缆终端器针对驱动器模式J或K驱动电流进入DP/DM信号对，而不针对驱动器模式SE0提供电流。同样，如果线缆地偏置或移位，则可能出现不正确的电压降。
图4呈现图示根据本公开的一些实施例的接口模块400的示例的框图。该接口模块可以包括具有数字控制器412的第一功率域410和具有AFE电路416的第二功率域414。此外，接口模块400可以包括在第一功率域410和第二功率域414之间传递包括DC分量的电信号的上/下电平移位器(LS)418。例如，上/下电平移位器418可以包括缓冲器。在一些实施例中，给定的电平移位器可以将单端电信号转换成差分电信号，该差分电信号跨第一功率域410与第二功率域414之间的功率域边界被差分接收，并且接着被转换回单端电信号。因此，上/下电平移位器418可以电隔离第一功率域410与第二功率域414。注意的是，接口模块400可以与诸如USB 2.0之类的USB标准兼容。因此，上/下电平移位器418可以按USB标准的比特率传递包括DC分量的电信号，比特率诸如：低速(1.5Mb/s)、全速(12Mb/s)或高速(480Mb/s)。在一些实施例中，第一功率域包括电压调节器420并且第二功率域414包括电压调节器422。
图5呈现图示根据本公开的一些实施例的上/下电平移位器510和512对接口模块400中电信号的发送和接收的影响的示例的框图。尤其是，图5可以图示具有用于校正接地偏置电压的上/下电平移位器510和512的USB 2.0接口模块。在图5中，标记为“H”的组件可以是延迟在纳秒范围内并且抖动在皮秒范围内的低时延(高速)电平移位器(LS)510，并且可以在标记为“T”的位置处施加微调或校准信号。例如，集线器电子装置和相关联的传输线的总延迟可能是最大44ns(当集线器具有可拆卸的USB线缆时)，并且总集线器差分驱动器抖动(用于对转换)可在±1ns抖动内。低时延电平移位器510可消耗延迟和抖动预算的一小部分。注意的是，可以使用经由微调存储器接口518配置的寄存器存储器514和状态机516来控制上/下电平移位器510和/或512。该微调存储器接口可以包括：使能信号、模式选择信号、微调位和校准位。在一些实施例中，校准可以将高速模式终止电阻调节为45Ω(因为工艺变化可能大于规格范围)，并且微调可以设置或限定接收器比较器阈值电压值、高速发送器电流源偏置等。
例如，在图5中，用于数据分组(诸如，hs_txse0)的电信号可以具有超低时延。在一些实施例中，这些电信号可以被复用。然而，一些电信号(诸如，fs_term、fs_ena和hs_ena)可能缓慢地变化(诸如，当功率状态有变化时)。另外，微调位和校准位可能缓慢地变化。
在一些实施例中，电路技术可以创建消息接口以将通向寄存器存储器514的较少数量的消息序列化，这些消息被存储，并且接着跨第一功率域410和第二功率域414之间的边界而被驱动。例如，对于具有超过预定义值的允许时延的电信号(诸如，缓慢变化的电信号以及微调位和校准位)，上/下电平移位器510和/或512可以使用电平移位后的电信号在第一功率域410和第二功率域414之间驱动消息，并且更新例如32位寄存器存储器中的状态信息。注意的是，上/下电平移位器510和/或512的数量可以小于电信号的数量，并且消息可以在第一功率域410和第二功率域414之间被串行地驱动。
前面的实施例图示了具有数字控制器与AFE电路之间的功率域边界的接口模块，但在其他实施例中，AFE电路的至少一部分可以被包括在第一功率域中。尤其是，功率域边界(进而，上/下电平移位器)可以位于第一功率域中的AFE电路的第一部分和第二功率域中的AFE电路的第二部分之间。这在图6中示出，其呈现图示根据本公开的一些实施例的接口模块600的示例的框图。尤其是，接口模块600包括第一功率域410中的AFE电路的第一部分(AFE电路610)和第二功率域414中的AFE电路的第二部分(AFE电路612)。此外，可以使用上/下电平移位器(LS)614跨第一功率域410与第二功率域414之间的功率域边界传送电信号。
图7呈现图示根据本公开的一些实施例的上/下电平移位器对接口模块600中电信号的发送和接收的影响的示例的框图。在图7中，标记为“H”的组件可以是延迟在纳秒范围内并且抖动在皮秒范围内的低时延电平移位器710，并且标记为“A”的组件可以实现高速模拟共模移位712或调整，并且可以在标记为“T”的位置处施加微调或校准信号。
现在，描述方法的实施例。图8呈现图示使用接口模块(诸如接口模块400(图4)或接口模块600(图6))将包括DC分量的电信号从第一功率域传送到第二功率域的方法800的示例的流程图。在操作期间，接口模块可以将包括DC分量的电信号(操作810)从第一功率域中的数字控制器传送到第二功率域中的第一AFE。此外，传送(操作810)可以包括使用上/下电平移位器对包括DC分量的电信号(操作812)执行从第一功率域到第二功率域的电平移位。
在方法800的一些实施例中，可以有附加的或更少的操作。此外，操作的顺序可以改变，和/或两个或更多个操作可以被组合成单个操作。
所公开的接口模块和电路技术可以是(或可以被包括在)任何电子装置或系统中。例如，电子装置可以包括：蜂窝电话或智能电话、平板计算机、膝上型计算机、笔记本计算机、个人或台式计算机、上网本计算机、媒体播放器装置、电子书装置、装置、智能手表、可穿戴计算装置、便携式计算装置、消费电子装置、接入点、路由器、交换机、通信设备、测试设备、车辆、船舶、飞机、汽车、卡车、公共汽车、摩托车、制造设备、农场设备、建筑设备或另一种类型的电子装置。
尽管使用特定组件来描述接口模块和/或包括接口模块的集成电路的实施例，但在替代实施例中，在接口模块和/或包括接口模块的集成电路中可以存在不同的组件和/或子系统。因此，接口模块和/或包括接口模块的集成电路可以包括更少的组件、附加的组件、不同的组件，两个或更多个组件可以被组合成单个组件，单个组件可以被分离成两个或更多个组件，一个或更多个组件的一个或更多个位置可以改变，和/或可以存在不同类型的组件。
此外，接口模块和/或包括接口模块的集成电路的实施例中的电路和组件可以使用模拟和/或数字电路的任何组合来实现，包括：双极型、PMOS和/或NMOS门或晶体管。此外，这些实施例中的信号可以包括具有近似离散值的数字信号和/或具有连续值的模拟信号。另外，组件和电路可以是单端或差分的，并且电源可以是单极或双极型的。注意的是，前述实施例中的电耦接或连接可以是直接或间接的。在前述实施例中，对应于走线的单线可以指示一条或更多条单线或走线。
如前所述，集成电路可以实现电路技术的功能中的一些或全部。该集成电路可以包括用于实现与电路技术相关联的功能的硬件和/或软件机制。
在一些实施例中，用于设计包括本文描述的电路中的一个或更多个的集成电路或集成电路的一部分的过程的输出可以是计算机可读介质，诸如磁带或光盘或磁盘。计算机可读介质可以用描述可以被物理地实例化为集成电路或集成电路的一部分的电路的数据结构或其他信息来编码。尽管可以使用各种格式进行这种编码，但这些数据结构一般按以下格式编写：加州理工学院中间格式(Caltech Intermediate Format)(CIF)、卡尔马GDSII流格式(Calma GDS II Stream Format)(GDSII)、电子设计交换格式(EDIF)、开放存取(OpenAccess)(OA)或开放艺术品系统交换标准(Open Artwork System InterchangeStandard)(OASIS)。集成电路设计领域中的技术人员可以根据以上详述类型的示意图和对应的描述开发这种数据结构，并且在计算机可读介质上编码该数据结构。集成电路制造领域的技术人员可以使用这样的编码数据来制造包括本文描述的电路中的一个或更多个的集成电路。
虽然前述实施例中的一些操作是在硬件或软件中实现的，但通常前述实施例中的操作可以在各种各样的配置和架构中实现。因此，前述实施例中的一些或全部操作可以在硬件、软件或二者中执行。例如，可以使用由处理器执行或在集成电路中的固件中执行的程序指令来实现电路技术中的操作中的至少一些。
此外，尽管在前述讨论中提供了数值的示例，但在其他实施例中使用了不同的数值。因此，所提供的数值并不旨在是限制。
在前述描述中，提到“一些实施例”。注意的是，“一些实施例”描述了所有可能实施例的子集，但并不总是指定实施例的同一子集。
前述描述旨在使得本领域的任何技术人员能够实现并使用本公开，并且在特定应用及其要求的背景中提供。此外，本公开的实施例的前述描述只是出于图示和描述的目的而呈现的。它们不旨在是穷尽性的或者将本公开限于所公开的形式。因此，对于本领域的技术人员，许多修改和变化将是清楚的，并且在不脱离本公开的精神和范围的情况下，本文中定义的一般原理可以应用于其他实施例和应用。另外，前述实施例的讨论不旨在限制本公开。因此，本公开不旨在限于所示出的实施例，而是将被赋予与本文公开的原理和特征一致的最广范围。
Claims (20)
1.一种集成电路，包括：
接口模块，所述接口模块包括：
第一功率域中的数字控制器；
第二功率域中的第一模拟前端AFE电路；以及
上/下电平移位器，所述上/下电平移位器被配置为将包括DC分量的电信号从所述第一功率域传送到所述第二功率域。
2.根据权利要求1所述的集成电路，其中，所述接口模块与通用串行总线USB 2.0标准兼容。
3.根据权利要求1所述的集成电路，其中，所述接口模块不包括串联电容器。
4.根据权利要求1所述的集成电路，其中，所述接口模块包括所述第二功率域中的第二AFE电路。
5.根据权利要求1所述的集成电路，其中，所述上/下电平移位器包括缓冲器。
6.根据权利要求1所述的集成电路，其中，所述数字控制器被配置为经由并行数字接口传送电信号。
7.根据权利要求1所述的集成电路，其中，所述第一AFE电路被配置为电耦接到所述接口模块外部的信号线，并且被配置为串行地驱动或接收所述信号线上的电信号。
8.根据权利要求1所述的集成电路，其中，所述接口模块包括：
所述第一功率域中的第一电压调节器；以及
所述第二功率域中的第二电压调节器。
9.根据权利要求8所述的集成电路，其中，所述第一AFE电路被配置为电耦接到所述接口模块外部的信号线，并且所述第一电压调节器和所述第二电压调节器被配置为经由所述信号线接收电力。
10.根据权利要求1所述的集成电路，其中，对于具有超过预定义值的允许时延的电信号，所述上/下电平移位器被配置为使用电平移位后的电信号在所述第一功率域和所述第二功率域之间驱动消息并且更新状态信息。
11.根据权利要求10所述的集成电路，其中，所述接口模块包括被配置为存储所述状态信息的存储器。
12.根据权利要求10所述的集成电路，其中，所述上/下电平移位器的数量小于所述电信号的数量，并且所述消息在所述第一功率域和所述第二功率域之间被串行地驱动。
13.一种系统，包括：
集成电路，所述集成电路包括接口模块，其中，所述接口模块包括：
第一功率域中的数字控制器；
第二功率域中的第一模拟前端AFE电路；以及
上/下电平移位器，所述上/下电平移位器被配置为将包括DC分量的电信号从所述第一功率域传送到所述第二功率域。
14.根据权利要求13所述的系统，其中，所述接口模块与通用串行总线USB 2.0标准兼容。
15.根据权利要求13所述的系统，其中，所述接口模块不包括串联电容器。
16.根据权利要求13所述的系统，其中，所述上/下电平移位器包括缓冲器。
17.根据权利要求13所述的系统，其中，所述数字控制器被配置为经由并行数字接口传送电信号。
18.根据权利要求13所述的系统，其中，对于具有超过预定义值的允许时延的电信号，所述上/下电平移位器被配置为使用电平移位后的电信号在所述第一功率域和所述第二功率域之间驱动消息并且更新状态信息。
19.一种用于将包括DC分量的电信号从第一功率域传送到第二功率域的方法，包括：
通过接口模块：
将包括所述DC分量的电信号从所述第一功率域中的数字控制器传送到所述第二功率域中的第一模拟前端AFE，其中，所述传送包括使用上/下电平移位器执行包括所述DC分量的电信号从所述第一功率域到所述第二功率域的电平移位。
20.根据权利要求19所述的方法，其中，所述接口模块与通用串行总线USB 2.0标准兼容。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163197637P | 2021-06-07 | 2021-06-07 | |
| US63/197,637 | 2021-06-07 | ||
| US17/576,702 US11921651B2 (en) | 2021-06-07 | 2022-01-14 | Interface module with low-latency communication of electrical signals between power domains |
| US17/576,702 | 2022-01-14 | ||
| PCT/US2022/017788 WO2022260726A1 (en) | 2021-06-07 | 2022-02-25 | Interface module with low-latency communication of electrical signals between power domains |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117642733A true CN117642733A (zh) | 2024-03-01 |
Family
ID=84285100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280048575.3A Pending CN117642733A (zh) | 2021-06-07 | 2022-02-25 | 具有功率域之间的电信号低时延通信的接口模块 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11921651B2 (zh) |
| EP (1) | EP4352623A1 (zh) |
| KR (1) | KR20240017850A (zh) |
| CN (1) | CN117642733A (zh) |
| WO (1) | WO2022260726A1 (zh) |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245172B2 (en) * | 2005-11-08 | 2007-07-17 | International Business Machines Corporation | Level shifter apparatus and method for minimizing duty cycle distortion |
| US8730978B2 (en) | 2010-09-30 | 2014-05-20 | Maxim Integrated Products, Inc | Analog front end protocol converter/adapter for SLPI protocol |
| US20140211862A1 (en) | 2011-05-25 | 2014-07-31 | The Silanna Group Pty Ltd. | Usb isolator integrated circuit with usb 2.0 high speed mode and automatic speed detection |
| US8683091B2 (en) | 2012-06-30 | 2014-03-25 | Intel Corporation | Device disconnect detection |
| US9202555B2 (en) * | 2012-10-19 | 2015-12-01 | Qualcomm Incorporated | Write word-line assist circuitry for a byte-writeable memory |
| US8872570B2 (en) * | 2012-12-28 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple power domain circuit and related method |
| US20140281601A1 (en) | 2013-03-14 | 2014-09-18 | Apple Inc. | Power boundary cell operation in multiple power domain integrated circuits |
| US9460037B2 (en) | 2013-09-26 | 2016-10-04 | Delphi Technologies, Inc. | Flexible mobile device connectivity to automotive systems with USB hubs |
| US9606955B2 (en) | 2014-02-10 | 2017-03-28 | Intel Corporation | Embedded universal serial bus solutions |
| US9971730B2 (en) | 2014-06-16 | 2018-05-15 | Qualcomm Incorporated | Link layer to physical layer (PHY) serial interface |
| US9917588B2 (en) * | 2015-07-08 | 2018-03-13 | Nxp B.V. | Level shifter and approach therefor |
| US9753510B2 (en) | 2015-08-26 | 2017-09-05 | Intel Corporation | Apparatus and method to reduce power losses in an integrated voltage regulator |
| US9438240B1 (en) * | 2015-08-31 | 2016-09-06 | Cypress Semiconductor Corporation | Biasing circuit for level shifter with isolation |
| US9996138B2 (en) * | 2015-09-04 | 2018-06-12 | Mediatek Inc. | Electronic system and related clock managing method |
| US20170293445A1 (en) | 2016-04-07 | 2017-10-12 | Intel Corporation | Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads |
| JP2017207963A (ja) * | 2016-05-19 | 2017-11-24 | ソニー株式会社 | データ伝送回路、データ伝送システムおよびデータ伝送回路の制御方法 |
| FI127771B (en) * | 2016-06-23 | 2019-02-15 | Turun Yliopisto | Level converter and method for converting the voltage level |
| WO2018023089A1 (en) * | 2016-07-29 | 2018-02-01 | Apple Inc. | Touch sensor panel with multi-power domain chip configuration |
| US9935550B2 (en) * | 2016-08-25 | 2018-04-03 | Dell Products, Lp | System and method for preventing cross-conduction when switching circuitry during voltage regulation |
| US10033155B2 (en) * | 2016-11-23 | 2018-07-24 | Stmicroelectronics (Research & Development) Limited | Circuit and method of operating a laser diode |
| US10833664B2 (en) * | 2017-08-14 | 2020-11-10 | Apple Inc. | Supply tracking delay element in multiple power domain designs |
| CN111316234B (zh) * | 2017-09-12 | 2024-03-12 | 恩倍科微公司 | 极低功率微控制器系统 |
| US10990221B2 (en) * | 2017-09-29 | 2021-04-27 | Apple Inc. | Multi-power domain touch sensing |
| US11016616B2 (en) * | 2018-09-28 | 2021-05-25 | Apple Inc. | Multi-domain touch sensing with touch and display circuitry operable in guarded power domain |
| US10854246B1 (en) * | 2019-05-23 | 2020-12-01 | Qualcomm Incorporated | Memory with high-speed and area-efficient read path |
-
2022
- 2022-01-14 US US17/576,702 patent/US11921651B2/en active Active
- 2022-02-25 KR KR1020237043915A patent/KR20240017850A/ko unknown
- 2022-02-25 EP EP22820715.5A patent/EP4352623A1/en active Pending
- 2022-02-25 CN CN202280048575.3A patent/CN117642733A/zh active Pending
- 2022-02-25 WO PCT/US2022/017788 patent/WO2022260726A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US11921651B2 (en) | 2024-03-05 |
| WO2022260726A1 (en) | 2022-12-15 |
| US20220391335A1 (en) | 2022-12-08 |
| KR20240017850A (ko) | 2024-02-08 |
| EP4352623A1 (en) | 2024-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110277988B (zh) | 具有从低功率待机到低频信号传输的快速转换的中继器 | |
| US20200356516A1 (en) | Reconfigurable transmitter | |
| JP2011529298A (ja) | 受信側の供給負荷の分散方法及びシステム | |
| US20170364141A1 (en) | Physical Layer for Peripheral Interconnect with Reduced Power and Area | |
| CN103686037A (zh) | 驱动器电路 | |
| US6552582B1 (en) | Source follower for low voltage differential signaling | |
| US6229845B1 (en) | Bus driver with data dependent drive strength control logic | |
| CN117642733A (zh) | 具有功率域之间的电信号低时延通信的接口模块 | |
| US8564583B2 (en) | Bias circuit for a complementary current mode logic drive circuit | |
| Parkes | High-speed, low-power, excellent EMC: LVDS for on-board data handling | |
| US20190042521A1 (en) | Asymmetrical embedded universal serial bus (eusb) link | |
| KR101841382B1 (ko) | 중첩을 통한 버스 상의 주파수 제어를 위한 시스템들 및 방법들 | |
| US9490967B1 (en) | Communication system and method | |
| CN115459798B (zh) | 用于高速收发器的共模电压控制 | |
| US8755474B2 (en) | Signal conditioning by combining precursor, main, and post cursor signals without a clock signal | |
| US10897252B1 (en) | Methods and apparatus for an auxiliary channel | |
| CN217821590U (zh) | 一种多类型数字信号收发变换电路 | |
| US11824530B2 (en) | Low latency, broadband power-domain offset-correction signal level circuit implementation | |
| US9065441B2 (en) | Voltage scale-down circuit | |
| US10411876B2 (en) | Embedded clock in digital communication system | |
| KR100687631B1 (ko) | 저전력 대신호를 위한 구동기 및 이를 탑재한 이더넷송수신기 | |
| CN115842545A (zh) | 电平移位器 | |
| CN117691987A (zh) | 信号驱动器电路 | |
| CN116488677A (zh) | 串行器/解串器的数据收发电路 | |
| Yasufuku et al. | A UHS-II SD card controller with 240MB/s write throughput and 260MB/s read throughput |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |