CN116488677A - 串行器/解串器的数据收发电路 - Google Patents

串行器/解串器的数据收发电路 Download PDF

Info

Publication number
CN116488677A
CN116488677A CN202310281367.4A CN202310281367A CN116488677A CN 116488677 A CN116488677 A CN 116488677A CN 202310281367 A CN202310281367 A CN 202310281367A CN 116488677 A CN116488677 A CN 116488677A
Authority
CN
China
Prior art keywords
pull
voltage
low
switch
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310281367.4A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Biren Intelligent Technology Co Ltd
Original Assignee
Shanghai Biren Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Biren Intelligent Technology Co Ltd filed Critical Shanghai Biren Intelligent Technology Co Ltd
Priority to CN202310281367.4A priority Critical patent/CN116488677A/zh
Publication of CN116488677A publication Critical patent/CN116488677A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种串行器/解串器的数据收发电路，涉及高速数据通信技术领域，所述串行器/解串器的数据收发电路包括：发送模块、传输模块和接收模块，其中：发送模块包括低压开关设备和保护设备；低压开关设备为芯片内部使用的设备，保护设备用于确保目标数据经过低压开关设备到达传输模块的信道上；接收模块的工作电压为高压或低压，接收模块用于接收信道传输的目标数据。本发明可以在兼容高压和低压的同时提升带宽。

Description

串行器/解串器的数据收发电路
技术领域
本发明涉及高速数据通信技术领域，尤其涉及一种串行器/解串器的数据收发电路。
背景技术
目前，随着电子信息技术的发展，串行器/解串器(SerDes，SE Rializer/DESerializer)的应用场景也越来越广泛，各种SerDes协议也层出不穷。发布比较早的协议，需要支持高压，常见的高压范围为1～5V，例如1.2V、1.8V、3.3V、5V等，最高不能超过电源电压。近年来发布的新协议为了性能优先，支持低压，常见的低压范围为0～1V，例如0.75V、0.85V等。
如图1所示，为串行器/解串器的数据收发电路示意图之一。发送端接驱动器，直接由低压驱动，经过传输线连接接收端接入的终端完成数据传输。在图1所示的电路中，虽然数据管使用的是低压开关设备，可以提升带宽，但是不支持高压。
如图2所示，为串行器/解串器的数据收发电路示意图之二。接收端接入包括电压电源(高压或低压)和固定阻抗的终端，经过传输线连接到发送端接入的驱动器，数据管采用高压开关设备，数据以电流模式传递出去。在图2所示的电路中，虽然可以兼容高压和低压，但是数据管使用的是高压开关设备，导致带宽下降。
现有技术的不足在于：不能在兼容高压和低压的同时提升带宽。
发明内容
本发明提供一种串行器/解串器的数据收发电路，用以解决现有技术中不能在兼容高压和低压的同时提升带宽的缺陷，实现在兼容高压和低压的同时提升带宽。
本发明提供一种串行器/解串器的数据收发电路，包括：发送模块、传输模块和接收模块，其中：
所述发送模块包括低压开关设备和保护设备；所述低压开关设备为芯片内部使用的设备，所述保护设备用于确保目标数据经过所述低压开关设备到达所述传输模块的信道上；
所述接收模块的工作电压为高压或低压，所述接收模块用于接收所述信道传输的所述目标数据。
根据本发明提供的一种串行器/解串器的数据收发电路，所述低压开关设备的数量为两个，所述保护设备包括两个交流耦合电容，所述传输模块包括两条传输线，所述接收模块包括共模电平保持电路，两个所述低压开关设备的供电电压均为低压，两个所述交流耦合电容用于将所述目标数据耦合到所述共模电平保持电路；
其中，第一所述低压开关设备的数据输出端与第一所述交流耦合电容的第一端相连，第一所述交流耦合电容的第二端与第一所述传输线的第一端相连；第二所述低压开关设备的数据输出端与第二所述交流耦合电容的第一端相连，第二所述交流耦合电容的第二端与第二所述传输线的第一端相连；第一所述传输线和第二所述传输线的第二端与所述共模电平保持电路耦接。
根据本发明提供的一种串行器/解串器的数据收发电路，两个所述交流耦合电容均设置于印制电路板上。
根据本发明提供的一种串行器/解串器的数据收发电路，第一所述低压开关设备包括第一开关和第二开关，第二所述低压开关设备包括第三开关和第四开关，所述共模电平保持电路包括第一上拉电阻、第二上拉电阻、第一下拉电阻和第二下拉电阻；
其中，所述第一开关的第一端接低压，所述第一开关的第二端和所述第二开关的第一端均与第一所述低压开关设备的数据输出端相连，所述第二开关的第二端接地；所述第三开关的第一端接低压，所述第三开关的第二端和所述第四开关的第一端均与第二所述低压开关设备的数据输出端相连，所述第四开关的第二端接地；所述第一上拉电阻和所述第二上拉电阻的第一端均接高压或低压，所述第一上拉电阻的第二端和所述第一下拉电阻的第一端均与第一所述传输线的第二端相连，所述第二上拉电阻的第二端和所述第二下拉电阻的第一端均与第二所述传输线的第二端相连，所述第一下拉电阻和所述第二下拉电阻的第二端均接地。
根据本发明提供的一种串行器/解串器的数据收发电路，所述低压开关设备的数量为两个，所述保护设备包括两个交流耦合电容和共模电平保持电路的下拉单元，所述传输模块包括两条传输线，所述接收模块包括所述共模电平保持电路的上拉单元，两个所述低压开关设备的供电电压均为低压，两个所述交流耦合电容用于将所述目标数据耦合到所述共模电平保持电路；
其中，第一所述低压开关设备的数据输出端与第一所述交流耦合电容的第一端相连，第二所述低压开关设备的数据输出端与第二所述交流耦合电容的第一端相连，第一所述交流耦合电容的第二端和第一所述传输线的第一端均与所述下拉单元的第一端相连，第二所述交流耦合电容的第二端和第二所述传输线的第一端均与所述下拉单元的第二端相连，所述下拉单元的第三端接地；所述上拉单元的第一端与第一所述传输线的第二端相连，所述上拉单元的第二端与第二所述传输线的第二端相连，所述上拉单元的第三端接高压或低压。
根据本发明提供的一种串行器/解串器的数据收发电路，两个所述交流耦合电容和所述下拉单元均设置于印制电路板上。
根据本发明提供的一种串行器/解串器的数据收发电路，第一所述低压开关设备包括第一开关和第二开关，第二所述低压开关设备包括第三开关和第四开关，所述上拉单元包括第一上拉电阻和第二上拉电阻，所述下拉单元包括第一下拉电阻和第二下拉电阻；
其中，所述第一开关的第一端接低压，所述第一开关的第二端和所述第二开关的第一端均与第一所述低压开关设备的数据输出端相连，所述第二开关的第二端接地；所述第三开关的第一端接低压，所述第三开关的第二端和所述第四开关的第一端均与第二所述低压开关设备的数据输出端相连，所述第四开关的第二端接地；所述第一上拉电阻和所述第二上拉电阻的第一端均接高压或低压，所述第一上拉电阻的第二端与第一所述传输线的第二端相连，所述第二上拉电阻的第二端与第二所述传输线的第二端相连，第一所述交流耦合电容的第二端和第一所述传输线的第一端均与所述第一下拉电阻的第一端相连，第二所述交流耦合电容的第二端和第二所述传输线的第一端均与所述第二下拉电阻的第一端相连，所述第一下拉电阻和所述第二下拉电阻的第二端均接地。
根据本发明提供的一种串行器/解串器的数据收发电路，所述发送模块还包括电流源，所述保护设备包括高压开关设备，所述接收模块包括上拉电路，所述高压开关设备用于防止所述低压开关设备被高压击穿；
其中，所述低压开关设备的第一端与所述电流源的正极相连，所述电流源的负极接地，所述低压开关设备的第二端与所述高压开关设备的第一端相连，所述高压开关设备的第二端接内部偏置电压，所述高压开关设备的第三端与所述传输模块的第一端相连，所述传输模块的第二端与所述上拉电路的第一端相连，所述上拉电路的第二端接高压或低压。
根据本发明提供的一种串行器/解串器的数据收发电路，所述低压开关设备包括第一晶体管和第二晶体管，所述高压开关设备包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述传输模块包括两条传输线，所述上拉电路包括第三上拉电阻和第四上拉电阻；
其中，所述第一晶体管和所述第二晶体管的栅极接所述目标数据，所述第一晶体管和所述第二晶体管的源极均与所述电流源的正极相连，所述第一晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管的漏极与所述第六晶体管的源极相连，所述第四晶体管的漏极与所述第三晶体管的源极相连，所述第六晶体管的漏极与所述第五晶体管的源极相连，所述第三晶体管的漏极与第一所述传输线的第一端相连，所述第五晶体管的漏极与第二所述传输线的第一端相连，所述第三晶体管和所述第四晶体管的栅极接所述内部偏置电压，第一所述传输线的第二端与所述第三上拉电阻的第一端相连，第二所述传输线的第二端与所述第四上拉电阻的第一端相连，所述第三上拉电阻和所述第四上拉电阻的第二端接高压或低压。
根据本发明提供的一种串行器/解串器的数据收发电路，两个所述交流耦合电容的取值范围为75～200nF。
本发明提供的串行器/解串器的数据收发电路，包括：发送模块、传输模块和接收模块，其中：发送模块包括低压开关设备和保护设备；低压开关设备为芯片内部使用的设备，保护设备用于确保目标数据经过低压开关设备到达传输模块的信道上；接收模块的工作电压为高压或低压，接收模块用于接收信道传输的目标数据。一方面，接收模块兼容高压和低压；另一方面，数据管使用的低压开关设备，可能会导致目标数据不能经过低压开关设备到达传输模块的信道上，而本发明使用保护设备确保目标数据经过低压开关设备到达传输模块的信道上，由于低压开关设备的带宽较大，能够有效提升带宽。本发明可以在兼容高压和低压的同时提升带宽。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的串行器/解串器的数据收发电路示意图之一；
图2是现有技术提供的串行器/解串器的数据收发电路示意图之二
图3是本发明实施例提供的串行器/解串器的数据收发电路示意图之一；
图4是本发明实施例提供的串行器/解串器的数据收发电路示意图之二；
图5是本发明实施例提供的串行器/解串器的数据收发电路示意图之三；
图6是本发明实施例提供的串行器/解串器的数据收发电路示意图之四。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图3至图6描述本发明的串行器/解串器的数据收发电路。
请参照图3，图3是本发明实施例提供的串行器/解串器的数据收发电路示意图之一。如图3所示，串行器/解串器的数据收发电路可以包括：发送模块1、传输模块2和接收模块3，其中：
发送模块1包括低压开关设备11和保护设备12；低压开关设备11为芯片内部使用的设备，保护设备12用于确保目标数据经过低压开关设备11到达传输模块2的信道上；
接收模块3的工作电压为高压或低压，接收模块3用于接收信道传输的目标数据。
具体地，目标数据为待传输数据，例如差分信号(Data_p，Data_n)。
发送模块1可以选用速度最高的低压开关设备11，来保证带宽。其中，低压开关设备11的氧化层为薄栅氧化层，支持电压较低，例如：支持电压0.75V、0.85V等。但是，低压开关设备11的带宽较大，采用低压开关设备11作为数据管，能够有效提升带宽。并且，由于低压开关设备11的面积更小，使得前级驱动电路的功耗也更小。
接收模块3接高压或低压，可以根据实际场景切换不同的工作电压。其中，高压为输入/输出(I/O)电压，例如1.2V、1.8V、3.3V、5V等。低压为核心(core)电压，例如0.75V、0.85V等。
在数据管使用低压开关设备11的情况下，接收模块3接高压时，可能会导致低压开关设备11被击穿，使得目标数据无法传递到接收模块3。或者，低压开关设备11在低压的驱动下产生振幅为Vpp的信号波形，无法直接传递到接收模块3。针对这些情况，本实施例采用保护设备12来确保目标数据经过低压开关设备11到达传输模块2的信道上。
在本实施例中，一方面，接收模块兼容高压和低压；另一方面，数据管使用的低压开关设备，可能会导致目标数据不能经过低压开关设备到达传输模块的信道上，而本实施例使用保护设备确保目标数据经过低压开关设备到达传输模块的信道上，由于低压开关设备的带宽较大，能够有效提升带宽。因此，本实施例可以在兼容高压和低压的同时提升带宽。
在一实施例中，如图4所示，低压开关设备的数量为两个，保护设备12包括两个交流耦合电容，传输模块2包括两条传输线，接收模块3包括共模电平保持电路31，两个低压开关设备的供电电压均为低压，两个交流耦合电容用于将目标数据耦合到共模电平保持电路；
其中，第一低压开关设备111的数据输出端与第一交流耦合电容Cpcb1的第一端相连，第一交流耦合电容Cpcb1的第二端与第一传输线21的第一端相连；第二低压开关设备112的数据输出端与第二交流耦合电容Cpcb2的第一端相连，第二交流耦合电容Cpcb2的第二端与第二传输线22的第一端相连；第一传输线21和第二传输线22的第二端与共模电平保持电路31耦接。
由于发送端的两个低压开关设备的供电电压均为低压，两个低压开关设备在低压的驱动下产生振幅为Vpp的信号波形，无法直接传递到接收端的共模电平保持电路31，在第一低压开关设备111和第一传输线21之间增加第一交流耦合电容Cpcb1，在第二低压开关设备112和第二传输线22之间增加第二交流耦合电容Cpcb2，可以将发送端振幅为Vpp的信号波形(即目标数据)耦合到接收端的共模电平保持电路31。
并且，无论共模电平保持电路31切换为高压或者低压，由于发送端的电源域为低压，可以选用带宽更高的第一低压开关设备111和第二低压开关设备112来提升带宽，而不存在过压风险。由于不存在过压风险，所以保护设备12无需使用垂直级联结构(Cascode)的保护管，使得带宽更高。
示例性地，第一交流耦合电容Cpcb1和第二交流耦合电容Cpcb2的取值范围均为75～200nF。优选地，第一交流耦合电容Cpcb1和第二交流耦合电容Cpcb2均设置于印制电路板上，可以降低电路制造成本。
在本实施例中，第一方面，两个低压开关设备的供电电压均为低压，接收模块包括共模电平保持电路，由于发送端的两个低压开关设备在低压的驱动下产生振幅为Vpp的信号波形，无法直接传递到接收端的共模电平保持电路，保护设备选用两个交流耦合电容，可以将发送端振幅为Vpp的信号波形(即目标数据)耦合到接收端的共模电平保持电路。第二方面，由于发送端的电源域为低压，可以选用带宽更高的第一低压开关设备和第二低压开关设备来提升带宽，而不存在过压风险；由于不存在过压风险，所以保护设备无需使用垂直级联结构(Cascode)的保护管，使得带宽更高。
在一实施例中，如图4所示，第一低压开关设备111包括第一开关K1和第二开关K2，第二低压开关设备112包括第三开关K3和第四开关K4，共模电平保持电路31包括第一上拉电阻Rsource1、第二上拉电阻Rsource2、第一下拉电阻Rload1和第二下拉电阻Rload2；
其中，第一开关K1的第一端接低压，第一开关K1的第二端和第二开关K2的第一端均与第一低压开关设备111的数据输出端相连，第二开关K2的第二端接地；第三开关K3的第一端接低压，第三开关K3的第二端和第四开关K4的第一端均与第二低压开关设备112的数据输出端相连，第四开关K4的第二端接地；第一上拉电阻Rsource1和第二上拉电阻Rsource2的第一端均接高压或低压，第一上拉电阻Rsource1的第二端和第一下拉电阻Rload1的第一端均与第一传输线21的第二端相连，第二上拉电阻Rsource2的第二端和第二下拉电阻Rload2的第一端均与第二传输线22的第二端相连，第一下拉电阻Rload1和第二下拉电阻Rload2的第二端均接地。
具体地，信号传输回路包括：①低压-第一开关K1-第一交流耦合电容Cpcb1-第一传输线21-第一下拉电阻Rload1-地；②高压或低压-第一上拉电阻Rsource1-第一传输线21-第一交流耦合电容Cpcb1-第二开关K2-地；③低压-第三开关K3-第二交流耦合电容Cpcb2-第二传输线22-第二下拉电阻Rload2-地；④高压或低压-第二上拉电阻Rsource2-第二传输线22-第二交流耦合电容Cpcb2-第四开关K4-地。在第一开关K1和第四开关K4导通时，信号传输回路①和④导通，完成数据传输。在第二开关K2和第三开关K3导通时，信号传输回路②和③导通，完成数据传输。
示例性地，第一上拉电阻Rsource1＝第二上拉电阻Rsource2＝Rsource，第一下拉电阻Rload1＝第二下拉电阻Rload2＝Rload。Rsource＝100ohm，Rload＝100ohm，Rsource//Rload＝50ohm。 也即，接收端的共模电平VCM由共模电平保持电路31保证。
发送端在低压域产生振幅为Vpp的信号波形，该波形通过两个交流耦合电容耦合到共模电平VCM上，最终在接收端观测到所需共模电平VCM上的信号。
在本实施例中，接收端的共模电平由共模电平保持电路保证，发送端在低压域产生振幅为Vpp的信号波形，该波形通过两个交流耦合电容耦合到共模电平上，最终可以在接收端观测到所需共模电平上的信号。
在一实施例中，如图5所示，低压开关设备的数量为两个，两个低压开关设备的供电电压均为低压，保护设备12包括两个交流耦合电容Cpcb和共模电平保持电路的下拉单元41，传输模块2包括两条传输线，接收模块3包括共模电平保持电路的上拉单元42，两个交流耦合电容用于将目标数据耦合到共模电平保持电路；
其中，第一低压开关设备111的数据输出端与第一交流耦合电容Cpcb1的第一端相连，第二低压开关设备112的数据输出端与第二交流耦合电容Cpcb2的第一端相连，第一交流耦合电容Cpcb1的第二端和第一传输线21的第一端均与下拉单元41的第一端相连，第二交流耦合电容Cpcb2的第二端和第二传输线22的第一端均与下拉单元41的第二端相连，下拉单元41的第三端接地；上拉单元42的第一端与第一传输线21的第二端相连，上拉单元42的第二端与第二传输线22的第二端相连，上拉单元42的第三端接高压或低压。
具体地，上拉单元42和下拉单元41共同组成共模电平保持电路。对于要求漏极开路的场景，上拉单元42设置在接收端，上拉单元42下未设置下拉单元41，可以满足漏极开路的需求。
优选地，两个交流耦合电容和下拉单元41均设置于印制电路板上，可以降低电路制造成本。
接收端的上拉单元42根据实际场景切换高压或低压，共模电平保持电路产生所需的共模电平VCM，由于发送端的两个低压开关设备的供电电压均为低压，两个低压开关设备在低压的驱动下产生振幅为Vpp的信号波形，该信号波形通过第一交流耦合电容Cpcb1和第二交流耦合电容Cpcb2耦合到共模电平VCM上，最终在接收端观测到所需共模电平VCM上的信号。
并且，无论接收端的上拉单元42切换为高压或者低压，由于发送端的电源域为低压，可以选用带宽更高的第一低压开关设备111和第二低压开关设备112来提升带宽，而不存在过压风险。由于不存在过压风险，所以保护设备12无需使用垂直级联结构的保护管，使得带宽更高。
示例性地，第一交流耦合电容Cpcb1和第二交流耦合电容Cpcb2的取值范围均为75～200nF。
在本实施例中，第一方面，上拉单元和下拉单元共同组成共模电平保持电路。对于要求漏极开路的场景，上拉单元设置在接收端，上拉单元下未设置下拉单元，可以满足漏极开路的需求。第二方面，共模电平保持电路产生所需的共模电平，两个低压开关设备在低压的驱动下产生振幅为Vpp的信号波形，该信号波形通过第一交流耦合电容和第二交流耦合电容耦合到共模电平上，最终在接收端观测到所需共模电平上的信号。第三方面，由于发送端的电源域为低压，可以选用带宽更高的第一低压开关设备和第二低压开关设备来提升带宽，而不存在过压风险；由于不存在过压风险，所以保护设备无需使用垂直级联结构的保护管，使得带宽更高。
在一实施例中，如图5所示，第一低压开关设备111包括第一开关K1和第二开关K2，第二低压开关设备112包括第三开关K3和第四开关K4，上拉单元42包括第一上拉电阻Rsource1和第二上拉电阻Rsource2，下拉单元41包括第一下拉电阻Rload1和第二下拉电阻Rload2；
其中，第一开关K1的第一端接低压，第一开关K1的第二端和第二开关K2的第一端均与第一低压开关设备111的数据输出端相连，第二开关K2的第二端接地；第三开关K3的第一端接低压，第三开关K3的第二端和第四开关K4的第一端均与第二低压开关设备112的数据输出端相连，第四开关K4的第二端接地；第一上拉电阻Rsource1和第二上拉电阻Rsource2的第一端均接高压或低压，第一上拉电阻Rsource1的第二端与第一传输线21的第二端相连，第二上拉电阻Rsource2的第二端与第二传输线22的第二端相连，第一交流耦合电容Cpcb1的第二端和第一传输线21的第一端均与第一下拉电阻Rload1的第一端相连，第二交流耦合电容Cpcb2的第二端和第二传输线22的第一端均与第二下拉电阻Rload2的第一端相连，第一下拉电阻Rload1和第二下拉电阻Rload2的第二端均接地。
具体地，信号传输回路包括：①低压-第一开关K1-第一交流耦合电容Cpcb1-第一下拉电阻Rload1-地；②高压或低压-第一上拉电阻Rsource1-第一传输线21-第一交流耦合电容Cpcb1-第二开关K2-地；③低压-第三开关K3-第二交流耦合电容Cpcb2-第二下拉电阻Rload2-地；④高压或低压-第二上拉电阻Rsource2-第二传输线22-第二交流耦合电容Cpcb2-第四开关K4-地。在第一开关K1和第四开关K4导通时，信号传输回路①和④导通，完成数据传输。在第二开关K2和第三开关K3导通时，信号传输回路②和③导通，完成数据传输。
示例性地，第一上拉电阻Rsource1＝第二上拉电阻Rsource2＝Rsource，第一下拉电阻Rload1＝第二下拉电阻Rload2＝Rload。针对高清多媒体接口(High Definition MultimediaInterface，HDMI)，Rsource＝50ohm，Rload＝500ohm。
在本实施例中，共模电平保持电路产生所需的共模电平，两个低压开关设备在低压的驱动下产生振幅为Vpp的信号波形，该信号波形通过第一交流耦合电容和第二交流耦合电容耦合到共模电平上，最终在接收端观测到所需共模电平上的信号。
在一实施例中，如图6所示，发送模块1还包括电流源13，保护设备12包括高压开关设备121，接收模块3包括上拉电路51，高压开关设备121用于防止低压开关设备11被高压击穿；
其中，低压开关设备11的第一端与电流源13的正极相连，电流源13的负极接地，低压开关设备11的第二端与高压开关设备121的第一端相连，高压开关设备121的第二端接内部偏置电压Vcasc，高压开关设备121的第三端与传输模块2的第一端相连，传输模块2的第二端与上拉电路51的第一端相连，上拉电路51的第二端接高压或低压。
具体地，接收端连接包括电源和上拉电路51的终端，电源可以为高压或低压，通常使用高压。高压开关设备121的氧化层为厚栅氧化层，而栅氧化层越厚，支持电压越高，例如可以支持电压1.8V、3.3V、5V等。但是，高压开关设备121的带宽较小。
由于接收端的高压经过传输模块2会击穿低压开关设备11，在低压开关设备11和传输模块2之间增加高压开关设备121，高压开关设备121作为垂直级联结构的保护管，能够产生压降，可以保护低压开关设备11不被击穿。
低压开关设备11作为数据管，低压开关设备11下接电流源13，使得数据能够以电流模式传递出去。
在本实施例中，第一方面，低压开关设备和传输模块之间增加高压开关设备，可以保护低压开关设备不被击穿。第二方面，数据管使用低压开关设备，可以提升带宽。第三方面，低压开关设备下接电流源，使得数据能够以电流模式传递出去。
在一实施例中，如图6所示，低压开关设备11包括第一晶体管T1和第二晶体管T2，高压开关设备121包括第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6，传输模块2包括两条传输线，上拉电路51包括第三上拉电阻R1和第四上拉电阻R2；
其中，第一晶体管T1和第二晶体管T2的栅极接目标数据，第一晶体管T1和第二晶体管T2的源极均与电流源13的正极相连，第一晶体管T1的漏极与第四晶体管T4的源极相连，第二晶体管T2的漏极与第六晶体管T6的源极相连，第四晶体管T4的漏极与第三晶体管T3的源极相连，第六晶体管T6的漏极与第五晶体管T5的源极相连，第三晶体管T3的漏极与第一传输线21的第一端相连，第五晶体管T5的漏极与第二传输线22的第一端相连，第三晶体管T3和第四晶体管T4的栅极接内部偏置电压Vcasc，第一传输线21的第二端与第三上拉电阻R1的第一端相连，第二传输线22的第二端与第四上拉电阻R2的第一端相连，第三上拉电阻R1和第四上拉电阻R2的第二端接高压或低压。
具体地，信号传输回路包括：①高压或低压-第三上拉电阻R1-第一传输线21-第三晶体管T3-第四晶体管T4-第一晶体管T1-电流源13-地；②高压或低压-第四上拉电阻R2-第二传输线22-第五晶体管T5-第六晶体管T6-第二晶体管T2-电流源13-地。内部偏置电压Vcasc使第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6导通，在第一晶体管T1和第二晶体管T2导通时，信号传输回路①和②导通，完成数据传输。
在本实施例中，低压开关设备中的第一晶体管和第二晶体管，与第一传输线和第二传输线之间增加四个晶体管，这四个晶体管上产生压降，可以保护低压开关设备中的第一晶体管和第二晶体管不被击穿。并且，低压开关设备中的第一晶体管和第二晶体管的源极接电流源，使得数据能够以电流模式传递出去。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种串行器/解串器的数据收发电路，其特征在于，包括：发送模块、传输模块和接收模块，其中：
所述发送模块包括低压开关设备和保护设备；所述低压开关设备为芯片内部使用的设备，所述保护设备用于确保目标数据经过所述低压开关设备到达所述传输模块的信道上；
所述接收模块的工作电压为高压或低压，所述接收模块用于接收所述信道传输的所述目标数据。
2.根据权利要求1所述的串行器/解串器的数据收发电路，其特征在于，所述低压开关设备的数量为两个，所述保护设备包括两个交流耦合电容，所述传输模块包括两条传输线，所述接收模块包括共模电平保持电路，两个所述低压开关设备的供电电压均为低压，两个所述交流耦合电容用于将所述目标数据耦合到所述共模电平保持电路；
其中，第一所述低压开关设备的数据输出端与第一所述交流耦合电容的第一端相连，第一所述交流耦合电容的第二端与第一所述传输线的第一端相连；第二所述低压开关设备的数据输出端与第二所述交流耦合电容的第一端相连，第二所述交流耦合电容的第二端与第二所述传输线的第一端相连；第一所述传输线和第二所述传输线的第二端与所述共模电平保持电路耦接。
3.根据权利要求2所述的串行器/解串器的数据收发电路，其特征在于，两个所述交流耦合电容均设置于印制电路板上。
4.根据权利要求2或3所述的串行器/解串器的数据收发电路，其特征在于，第一所述低压开关设备包括第一开关和第二开关，第二所述低压开关设备包括第三开关和第四开关，所述共模电平保持电路包括第一上拉电阻、第二上拉电阻、第一下拉电阻和第二下拉电阻；
其中，所述第一开关的第一端接低压，所述第一开关的第二端和所述第二开关的第一端均与第一所述低压开关设备的数据输出端相连，所述第二开关的第二端接地；所述第三开关的第一端接低压，所述第三开关的第二端和所述第四开关的第一端均与第二所述低压开关设备的数据输出端相连，所述第四开关的第二端接地；所述第一上拉电阻和所述第二上拉电阻的第一端均接高压或低压，所述第一上拉电阻的第二端和所述第一下拉电阻的第一端均与第一所述传输线的第二端相连，所述第二上拉电阻的第二端和所述第二下拉电阻的第一端均与第二所述传输线的第二端相连，所述第一下拉电阻和所述第二下拉电阻的第二端均接地。
5.根据权利要求1所述的串行器/解串器的数据收发电路，其特征在于，所述低压开关设备的数量为两个，所述保护设备包括两个交流耦合电容和共模电平保持电路的下拉单元，所述传输模块包括两条传输线，所述接收模块包括所述共模电平保持电路的上拉单元，两个所述低压开关设备的供电电压均为低压，两个所述交流耦合电容用于将所述目标数据耦合到所述共模电平保持电路；
其中，第一所述低压开关设备的数据输出端与第一所述交流耦合电容的第一端相连，第二所述低压开关设备的数据输出端与第二所述交流耦合电容的第一端相连，第一所述交流耦合电容的第二端和第一所述传输线的第一端均与所述下拉单元的第一端相连，第二所述交流耦合电容的第二端和第二所述传输线的第一端均与所述下拉单元的第二端相连，所述下拉单元的第三端接地；所述上拉单元的第一端与第一所述传输线的第二端相连，所述上拉单元的第二端与第二所述传输线的第二端相连，所述上拉单元的第三端接高压或低压。
6.根据权利要求5所述的串行器/解串器的数据收发电路，其特征在于，两个所述交流耦合电容和所述下拉单元均设置于印制电路板上。
7.根据权利要求5或6所述的串行器/解串器的数据收发电路，其特征在于，第一所述低压开关设备包括第一开关和第二开关，第二所述低压开关设备包括第三开关和第四开关，所述上拉单元包括第一上拉电阻和第二上拉电阻，所述下拉单元包括第一下拉电阻和第二下拉电阻；
其中，所述第一开关的第一端接低压，所述第一开关的第二端和所述第二开关的第一端均与第一所述低压开关设备的数据输出端相连，所述第二开关的第二端接地；所述第三开关的第一端接低压，所述第三开关的第二端和所述第四开关的第一端均与第二所述低压开关设备的数据输出端相连，所述第四开关的第二端接地；所述第一上拉电阻和所述第二上拉电阻的第一端均接高压或低压，所述第一上拉电阻的第二端与第一所述传输线的第二端相连，所述第二上拉电阻的第二端与第二所述传输线的第二端相连，第一所述交流耦合电容的第二端和第一所述传输线的第一端均与所述第一下拉电阻的第一端相连，第二所述交流耦合电容的第二端和第二所述传输线的第一端均与所述第二下拉电阻的第一端相连，所述第一下拉电阻和所述第二下拉电阻的第二端均接地。
8.根据权利要求1所述的串行器/解串器的数据收发电路，其特征在于，所述发送模块还包括电流源，所述保护设备包括高压开关设备，所述接收模块包括上拉电路，所述高压开关设备用于防止所述低压开关设备被高压击穿；
其中，所述低压开关设备的第一端与所述电流源的正极相连，所述电流源的负极接地，所述低压开关设备的第二端与所述高压开关设备的第一端相连，所述高压开关设备的第二端接内部偏置电压，所述高压开关设备的第三端与所述传输模块的第一端相连，所述传输模块的第二端与所述上拉电路的第一端相连，所述上拉电路的第二端接高压或低压。
9.根据权利要求8所述的串行器/解串器的数据收发电路，其特征在于，所述低压开关设备包括第一晶体管和第二晶体管，所述高压开关设备包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述传输模块包括两条传输线，所述上拉电路包括第三上拉电阻和第四上拉电阻；
其中，所述第一晶体管和所述第二晶体管的栅极接所述目标数据，所述第一晶体管和所述第二晶体管的源极均与所述电流源的正极相连，所述第一晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管的漏极与所述第六晶体管的源极相连，所述第四晶体管的漏极与所述第三晶体管的源极相连，所述第六晶体管的漏极与所述第五晶体管的源极相连，所述第三晶体管的漏极与第一所述传输线的第一端相连，所述第五晶体管的漏极与第二所述传输线的第一端相连，所述第三晶体管和所述第四晶体管的栅极接所述内部偏置电压，第一所述传输线的第二端与所述第三上拉电阻的第一端相连，第二所述传输线的第二端与所述第四上拉电阻的第一端相连，所述第三上拉电阻和所述第四上拉电阻的第二端接高压或低压。
10.根据权利要求4所述的串行器/解串器的数据收发电路，其特征在于，两个所述交流耦合电容的取值范围为75～200nF。
CN202310281367.4A 2023-03-21 2023-03-21 串行器/解串器的数据收发电路 Pending CN116488677A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310281367.4A CN116488677A (zh) 2023-03-21 2023-03-21 串行器/解串器的数据收发电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310281367.4A CN116488677A (zh) 2023-03-21 2023-03-21 串行器/解串器的数据收发电路

Publications (1)

Publication Number Publication Date
CN116488677A true CN116488677A (zh) 2023-07-25

Family

ID=87224159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310281367.4A Pending CN116488677A (zh) 2023-03-21 2023-03-21 串行器/解串器的数据收发电路

Country Status (1)

Country Link
CN (1) CN116488677A (zh)

Similar Documents

Publication Publication Date Title
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US10033552B2 (en) Driving data of multiple protocols through a single set of pins
US8416005B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US10990560B2 (en) USB type-C sideband signal interface circuit
US10338656B1 (en) USB type-C signal interface circuit
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
WO2014124580A1 (en) Driving circuit and display device of using same
US9294598B2 (en) Switch circuit
WO2021196958A1 (zh) 一种电容隔离电路、接口模块、芯片和系统
US7999569B2 (en) Edge rate suppression for open drain buses
US20240204780A1 (en) Reset Signal Transmission Circuits, Chips, And Electronic Devices
US10892759B1 (en) Bus driver module with controlled circuit and transition controlled circuit thereof
CN107872218B (zh) 电流模式逻辑电路
US7449916B2 (en) Voltage level shift circuit
US20180069552A1 (en) Low power general purpose input/output level shifting driver
CN116488677A (zh) 串行器/解串器的数据收发电路
US20200264643A1 (en) Controller area network (can) transceiver
TWI770824B (zh) 匯流排驅動裝置
CN111431522B (zh) 一种能够兼容输出的mipi驱动电路
CN107437894A (zh) 过电压保护装置
US11921651B2 (en) Interface module with low-latency communication of electrical signals between power domains
CN101819743B (zh) 显示面板的接口电路及显示面板
US20240056077A1 (en) Off-chip driver
US11909388B2 (en) Terminal resistance circuit, chip and chip communication device
CN113346893B (zh) 驱动输出电路、芯片及驱动输出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai

Applicant after: Shanghai Bi Ren Technology Co.,Ltd.

Address before: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai

Applicant before: Shanghai Bilin Intelligent Technology Co.,Ltd.

Country or region before: China