TWI770824B - 匯流排驅動裝置 - Google Patents

匯流排驅動裝置 Download PDF

Info

Publication number
TWI770824B
TWI770824B TW110105612A TW110105612A TWI770824B TW I770824 B TWI770824 B TW I770824B TW 110105612 A TW110105612 A TW 110105612A TW 110105612 A TW110105612 A TW 110105612A TW I770824 B TWI770824 B TW I770824B
Authority
TW
Taiwan
Prior art keywords
side output
coupled
low
output drivers
voltage
Prior art date
Application number
TW110105612A
Other languages
English (en)
Other versions
TW202224356A (zh
Inventor
李哲政
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Publication of TW202224356A publication Critical patent/TW202224356A/zh
Application granted granted Critical
Publication of TWI770824B publication Critical patent/TWI770824B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明係揭露一種匯流排驅動裝置，其係包含至少三個高壓側輸出驅動器與至少三個低壓側輸出驅動器。部分之高壓側輸出驅動器與部分之低壓側輸出驅動器交替串聯耦接，其餘之高壓側輸出驅動器與其餘之低壓側輸出驅動器交替串聯耦接。部分之高壓側輸出驅動器與部分之低壓側輸出驅動器接收一輸入數位訊號，並根據輸入數位訊號依序驅動第一供應匯流排與第二供應匯流排，其餘之高壓側輸出驅動器與其餘之低壓側輸出驅動器接收反向之輸入數位訊號，並根據反向之輸入數位訊號依序驅動第一供應匯流排與第二供應匯流排。

Description

匯流排驅動裝置
本發明係關於一種驅動裝置，且特別關於一種匯流排驅動裝置。
控制器區域網路(CAN)，其係由國際標準化組織(ISO)所發佈(ISO-11898)，早期是歐洲車廠為了解決歐系車於極嚴苛的環境下傳遞訊息所發展的通訊系統，將車上的多個控制器或電腦整合在網路中，藉由各個電腦分擔及分享資訊以達成所須執行的功能，CAN可在電氣條件惡劣或是不穩定的情況下提供相當穩定的訊號傳輸量，常用於各種交通工具的控制系統中，CAN係利用雙線差分(Two-Wire Differential)傳輸的技術規格，資料利用差分訊號傳輸，雙線上的共模訊號可維持在一個直流電壓值，因此傳輸線散溢出的高頻電磁波極低；當差動匯流排受到外部共模訊號干擾時，仍可以持續傳輸訊號。
在車用環境中，通訊網路上各通訊節點的接地端電位，彼此間常存在有很大的電壓差(Ground Shift)。接地電壓差之最大等級將會根據應用在未來車輛中具有較高輸出電壓之電池而增加。舉例來說，應用在傳統汽油車之電池之輸出電壓為12伏特。然而，應用在現代電性車輛中的電池之輸出電壓等級，為了較長的電池壽命，已經增加到了48伏特。因此應用於CAN的接收電路，必需具有極寬的共模輸入範圍，才能在各通訊節點間有很大接地端電位差時，使通訊網路仍能正常傳輸資料。另外，為降低通訊網路上的電磁散溢(Electromagnetic Emission，EME)程度，在資料傳輸時，CAN網路上的共模訊號必需要維持在一個直流電壓值，儘量避免共模訊號上有不必要的高頻擾動。
高速控制器區域網路(HS-CAN)之傳輸器必須具有高速資料傳輸率與低電磁干擾(EMI)性能。如第1圖與第2圖所示，傳輸器1包含一高壓側輸出驅動器10與一低壓側輸出驅動器12。高壓側輸出驅動器10與低壓側輸出驅動器12分別接收一輸入數位訊號TXD與反向之輸入數位訊號TXD。當輸入數位訊號TXD為高準位電壓時，傳輸器1處於隱性(recessive)狀態。當輸入數位訊號TXD為低準位電壓時，傳輸器1處於顯性(dominant)狀態。高壓側輸出驅動器10與低壓側輸出驅動器12分別連接第一控制器區域網路匯流排與第二控制器區域網路匯流排，並分別傳送第一匯流排電壓CANH與第二匯流排電壓CANL至第一控制器區域網路匯流排與第二控制器區域網路匯流排。第一匯流排電壓CANH與第二匯流排電壓CANL之總和等於共模電壓。然而，當傳輸器1從隱性狀態轉變為顯性狀態，或從顯性狀態轉變為隱性狀態時，高壓側輸出驅動器10與低壓側輸出驅動器12不會同時啟動或同時關閉，由高壓側輸出驅動器10與低壓側輸出驅動器12所產生的匯流排訊號斜率也會不同。因此，共模電壓具有高雜訊，以降低電磁干擾性能。
因此，本發明係在針對上述的困擾，提出一種匯流排驅動裝置，以解決習知所產生的問題。
本發明提供一種匯流排驅動裝置，其係以高資料傳輸率，例如5百萬位元/秒，完美地產生對稱式匯流排訊號。
在本發明之一實施例中，一種匯流排驅動裝置包含至少三個高壓側輸出驅動器與至少三個低壓側輸出驅動器。高壓側輸出驅動器耦接一第一供應匯流排，低壓側輸出驅動器耦接一第二供應匯流排。高壓側輸出驅動器之部分與低壓側輸出驅動器之部分交替串聯耦接，高壓側輸出驅動器之其餘者與低壓側輸出驅動器之其餘者交替串聯耦接，高壓側輸出驅動器之部分與低壓側輸出驅動器之部分之數量等同於高壓側輸出驅動器之其餘者與低壓側輸出驅動器之其餘者之數量。高壓側輸出驅動器之部分與低壓側輸出驅動器之部分用於接收一輸入數位訊號，並根據輸入數位訊號依序驅動第一供應匯流排與第二供應匯流排。高壓側輸出驅動器之其餘者與低壓側輸出驅動器之其餘者用於接收反向之輸入數位訊號，並根據反向之輸入數位訊號依序驅動第一供應匯流排與第二供應匯流排。
在本發明之一實施例中，每一高壓側輸出驅動器包含一第一電流源、一第一電子開關、一第一電流鏡與一第一電流感測電路。第一電流源耦接一低電壓端，第一電流源用於產生一第一定電流。第一電子開關耦接第一電流源，其中第一電子開關用於接收輸入數位訊號或耦接低壓側輸出驅動器的其中一者，輸入數位訊號或低壓側輸出驅動器的其中一者用於導通或關斷第一電子開關。第一電流鏡耦接第一供應匯流排、一高電壓端與第一電子開關。在第一電子開關導通時，第一電流鏡根據第一定電流驅動第一供應匯流排。在第一電子開關關斷時，第一電流鏡停止驅動第一供應匯流排。第一電流感測電路耦接第一電流鏡之第一控制端、高電壓端、低電壓端與低壓側輸出驅動器的其中一者。在第一電子開關導通時，第一電流感測電路啟動低壓側輸出驅動器的其中一者。在第一電子開關關斷時，第一電流感測電路關閉低壓側輸出驅動器的其中一者。
在本發明之一實施例中，第一電流鏡包含一第一P通道金氧半場效電晶體與一第二P通道金氧半場效電晶體。第一P通道金氧半場效電晶體之源極耦接高電壓端，汲極耦接第一電子開關。第二P通道金氧半場效電晶體之源極耦接高電壓端，閘極耦接第一電流感測電路與第一P通道金氧半場效電晶體之閘極與汲極，第二P通道金氧半場效電晶體之汲極耦接第一供應匯流排。第一P通道金氧半場效電晶體之閘極作為第一控制端。在第一電子開關導通時，第一P通道金氧半場效電晶體與第二P通道金氧半場效電晶體根據第一定電流驅動第一供應匯流排。在第一電子開關關斷時，第一P通道金氧半場效電晶體與第二P通道金氧半場效電晶體停止驅動第一供應匯流排。
在本發明之一實施例中，第一電流感測電路包含一第三P通道金氧半場效電晶體、一第一反向器與一第二反向器。第三P通道金氧半場效電晶體之閘極耦接第一控制端，源極耦接高電壓端，汲極透過第一電阻耦接低電壓端。第一反向器耦接高電壓端、低電壓端、第一電阻與第三P通道金氧半場效電晶體之汲極。第二反向器耦接高電壓端、低電壓端、第一反向器與低壓側輸出驅動器之其中一者。在第一電子開關導通時，第三P通道金氧半場效電晶體、第一電阻、第一反向器與第二反向器啟動低壓側輸出驅動器之其中一者。在第一電子開關關斷時，第三P通道金氧半場效電晶體、第一電阻、第一反向器與第二反向器關閉低壓側輸出驅動器之其中一者。
在本發明之一實施例中，每一低壓側輸出驅動器包含一第二電流源、一第二電子開關、一第二電流鏡與一第二電流感測電路。第二電流源耦接高電壓端，第二電流源用於產生一第二定電流。第二電子開關耦接第二電流源。第二電子開關用於接收反向之輸入數位訊號或耦接高壓側輸出驅動器之其中一者，反向之輸入數位訊號或高壓側輸出驅動器之其中一者用於導通或關斷第二電子開關。第二電流鏡耦接第二供應匯流排、低電壓端與第二電子開關。在第二電子開關導通時，第二電流鏡根據第二定電流驅動第二供應匯流排。在第二電子開關關斷時，第二電流鏡停止驅動第二供應匯流排。第二電流感測電路耦接第二電流鏡之第二控制端、高電壓端、低電壓端與高壓側輸出驅動器之其中一者。在第二電子開關導通時，第二電流感測電路啟動高壓側輸出驅動器之其中一者。在第二電子開關關斷時，第二電流感測電路關閉高壓側輸出驅動器之其中一者。
在本發明之一實施例中，第二電流鏡包含一第一N通道金氧半場效電晶體與一第二N通道金氧半場效電晶體。第一N通道金氧半場效電晶體之源極耦接低電壓端，汲極耦接第二電子開關。第二N通道金氧半場效電晶體之源極耦接低電壓端，閘極耦接第二電流感測電路及第一N通道金氧半場效電晶體之閘極與汲極，汲極耦接第二供應匯流排。第一N通道金氧半場效電晶體之閘極作為第二控制端。在第二電子開關導通時，第一N通道金氧半場效電晶體與第二N通道金氧半場效電晶體根據第二定電流驅動第二供應匯流排。在第二電子開關關斷時，第一N通道金氧半場效電晶體與第二N通道金氧半場效電晶體根據第二定電流停止驅動第二供應匯流排。
在本發明之一實施例中，第二電流感測電路包含一第三N通道金氧半場效電晶體、一第三反向器與一第四反向器。第三N通道金氧半場效電晶體之閘極耦接第二控制端，源極耦接低電壓端，汲極透過第二電阻耦接高電壓端。第三反向器耦接高電壓端、低電壓端、第二電阻與第三N通道金氧半場效電晶體之汲極。第四反向器耦接高電壓端、低電壓端、第三反向器與高壓側輸出驅動器之其中一者。在第二電子開關導通時，第三N通道金氧半場效電晶體、第二電阻、第三反向器與第四反向器啟動高壓側輸出驅動器之其中一者。在第二電子開關關斷時，第三N通道金氧半場效電晶體、第二電阻、第三反向器與第四反向器關閉高壓側輸出驅動器之其中一者。
在本發明之一實施例中，匯流排驅動裝置更包含一第一高電壓保護電路與一第二高電壓保護電路。第一高電壓保護電路耦接於第一供應匯流排與一第一輸出端之間。第一高電壓保護電路用於防止第一供應匯流排上的極負電壓通過第一輸出端。第二高電壓保護電路耦接於第二供應匯流排與一第二輸出端之間，第二高電壓保護電路用於防止第二供應匯流排上的極正電壓通過第二輸出端。
在本發明之一實施例中，第一高電壓保護電路包含一P通道金氧半場效電晶體與其串聯之一二極體，第二高電壓保護電路包含一N通道金氧半場效電晶體與其串聯之一二極體。
在本發明之一實施例中，高壓側輸出驅動器之數目為3×N，低壓側輸出驅動器之數目為3×M，N與M皆為正整數。
基於上述，匯流排驅動裝置包含高壓側輸出驅動器與低壓側輸出驅動器，其中高壓側輸出驅動器耦接第一供應匯流排，低壓側輸出驅動器耦接第二供應匯流排。高壓側輸出驅動器與低壓側輸出驅動器交替式串聯耦接。因此，匯流排驅動裝置可以固定迴轉率(slew rate)驅動第一供應匯流排與第二供應匯流排，以產生低共模雜訊。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
揭露特別以下述例子加以描述，這些例子僅係用以舉例說明而已，因為對於熟習此技藝者而言，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。在通篇說明書與申請專利範圍中，除非內容清楚指定，否則「一」以及「該」的意義包含這一類敘述包括「一或至少一」該元件或成分。此外，如本揭露所用，除非從特定上下文明顯可見將複數個排除在外，否則單數冠詞亦包括複數個元件或成分的敘述。而且，應用在此描述中與下述之全部申請專利範圍中時，除非內容清楚指定，否則「在其中」的意思可包含「在其中」與「在其上」。在通篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供從業人員(practitioner)在有關本揭露之描述上額外的引導。在通篇說明書之任何地方之例子，包含在此所討論之任何用詞之例子的使用，僅係用以舉例說明，當然不限制本揭露或任何例示用詞之範圍與意義。同樣地，本揭露並不限於此說明書中所提出之各種實施例。
此外，若使用「電(性)耦接」或「電(性)連接」一詞在此係包含任何直接及間接的電氣連接手段。舉例而言，若文中描述一第一裝置電性耦接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。另外，若描述關於電訊號之傳輸、提供，熟習此技藝者應該可了解電訊號之傳遞過程中可能伴隨衰減或其他非理想性之變化，但電訊號傳輸或提供之來源與接收端若無特別敘明，實質上應視為同一訊號。舉例而言，若由電子電路之端點A傳輸(或提供)電訊號S給電子電路之端點B，其中可能經過一電晶體開關之源汲極兩端及/或可能之雜散電容而產生電壓降，但此設計之目的若非刻意使用傳輸(或提供)時產生之衰減或其他非理想性之變化而達到某些特定的技術效果，電訊號S在電子電路之端點A與端點B應可視為實質上為同一訊號。
可了解如在此所使用的用詞「包含(comprising)」、「包含(including)」、「具有(having)」、「含有(containing)」、「包含(involving)」等等，為開放性的(open-ended)，即意指包含但不限於。另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制發明作之申請專利範圍。
除非另有說明，否則某些條件句子或單詞，例如“可以”、“可能”、“可能”或“可能”，通常試圖表達本發明中的實施例具有的特徵，但也可以解釋為可能不需要的元素、特徵或步驟。在其他實施例中，可能不需要這些特徵、元件或步驟。
在下面的描述中，將提供一種匯流排驅動裝置，其係包含高壓側輸出驅動器與低壓側輸出驅動器，其中高壓側輸出驅動器耦接第一供應匯流排，低壓側輸出驅動器耦接第二供應匯流排。高壓側輸出驅動器與低壓側輸出驅動器交替式串聯耦接。因此，匯流排驅動裝置可以固定迴轉率(slew rate)驅動第一供應匯流排與第二供應匯流排，以產生低共模雜訊。
第3圖為本發明之一實施例之匯流排驅動裝置之示意圖。請參閱第3圖，匯流排驅動裝置2包含複數個高壓側輸出驅動器20_1~20_n與複數個低壓側輸出驅動器22_1~22_n，其中高壓側輸出驅動器20_1~20_n耦接第一供應匯流排21，低壓側輸出驅動器22_1~22_n耦接第二供應匯流排23。高壓側輸出驅動器20_1~20_n之數量為至少三個，低壓側輸出驅動器22_1~22_n之數量為至少三個。此外，高壓側輸出驅動器20_1~20_n之數量為3×N，低壓側輸出驅動器22_1~22_n之數量為3×M。N與M皆為正整數。高壓側輸出驅動器20_1~20_n之部分與低壓側輸出驅動器22_1~22_n之部分交替串聯耦接，高壓側輸出驅動器20_1~20_n之其餘者與低壓側輸出驅動器22_1~22_n之其餘者交替串聯耦接，高壓側輸出驅動器20_1~20_n之部分與低壓側輸出驅動器22_1~22_n之部分之數量等同於高壓側輸出驅動器20_1~20_n之其餘者與低壓側輸出驅動器22_1~22_n之其餘者之數量。
高壓側輸出驅動器20_1~20_n之部分與低壓側輸出驅動器22_1~22_n之部分接收一輸入數位訊號TXD，並根據輸入數位訊號TXD依序驅動第一供應匯流排21與第二供應匯流排23，高壓側輸出驅動器20_1~20_n之其餘者與低壓側輸出驅動器22_1~22_n之其餘者接收反向之輸入數位訊號TXD’，並根據反向之輸入數位訊號TXD’依序驅動第一供應匯流排21與第二供應匯流排23。當輸入數位訊號TXD為高準位電壓時，匯流排驅動裝置2操作在隱性(Rec)狀態。當輸入數位訊號TXD為低準位電壓時，匯流排驅動裝置2操作在顯性(Dom)狀態。
假設匯流排驅動裝置2包含高壓側輸出驅動器20_1~20_4與低壓側輸出驅動器22_1~22_4。高壓側輸出驅動器20_1、低壓側輸出驅動器22_2、高壓側輸出驅動器20_3與低壓側輸出驅動器22_4彼此串聯。低壓側輸出驅動器22_1、高壓側輸出驅動器20_2、低壓側輸出驅動器22_3與高壓側輸出驅動器20_4彼此串聯。高壓側輸出驅動器20_1、低壓側輸出驅動器22_2、高壓側輸出驅動器20_3與低壓側輸出驅動器22_4接收一輸入數位訊號TXD，並根據輸入數位訊號TXD依序驅動第一供應匯流排21與第二供應匯流排23。低壓側輸出驅動器22_1、高壓側輸出驅動器20_2、低壓側輸出驅動器22_3與高壓側輸出驅動器20_4接收反向之輸入數位訊號TXD’，並根據反向之輸入數位訊號TXD’依序驅動第一供應匯流排21與第二供應匯流排23。
匯流排驅動裝置2可更包含一第一高電壓保護電路24與一第二高電壓保護電路25。第一高電壓保護電路24耦接於第一供應匯流排21與一第一輸出端CANH之間。第一高電壓保護電路24防止第一供應匯流排21上的極負電壓通過第一輸出端CANH。第二高電壓保護電路25耦接於第二供應匯流排23與一第二輸出端CANL之間。第二高電壓保護電路25防止第二供應匯流排23上的極正電壓通過第二輸出端CANL。在本發明之某些實施例中，第一高電壓保護電路24可包含一P通道金氧半場效電晶體與其串聯之一二極體，第二高電壓保護電路25可包含一N通道金氧半場效電晶體與其串聯之一二極體。
第4圖為本發明之一實施例之第一輸出端之第一輸出電壓與第二輸出端之第二輸出電壓之波形圖。如第3圖與第4圖所示，第一輸出端CANH之第一輸出電壓會逐步增加或降低。類似地，第二輸出端CANL之第二輸出電壓會逐步增加或降低。當高壓側輸出驅動器20_1啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第一輸出端CANH之第一輸出電壓將增加。當高壓側輸出驅動器20_1與20_2啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第一輸出端CANH之第一輸出電壓將進一步增加。當高壓側輸出驅動器20_1~20_n啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第一輸出端CANH之第一輸出電壓將到達最大值。當高壓側輸出驅動器20_1關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第一輸出端CANH之第一輸出電壓將下降。當高壓側輸出驅動器20_1與20_2關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第一輸出端CANH之第一輸出電壓將進一步下降。當高壓側輸出驅動器20_1~20_n關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第一輸出端CANH之第一輸出電壓將到達最小值。當低壓側輸出驅動器22_1啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第二輸出端CANL之第二輸出電壓將下降。當低壓側輸出驅動器22_1與22_2啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第二輸出端CANL之第二輸出電壓將進一步下降。當低壓側輸出驅動器22_1~22_n啟動，且匯流排驅動裝置2從隱性狀態轉變為顯性狀態時，第二輸出端CANL之第二輸出電壓將到達最小值。當低壓側輸出驅動器20_1關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第二輸出端CANL之第二輸出電壓將增加。當低壓側輸出驅動器22_1與22_2關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第二輸出端CANL之第二輸出電壓將進一步增加。當低壓側輸出驅動器22_1~22_n關閉，且匯流排驅動裝置2從顯性狀態轉變為隱性狀態時，第二輸出端CANL之第二輸出電壓將到達最大值。
第5圖為本發明之一實施例之當匯流排驅動裝置從隱性狀態轉變為顯性狀態時，第一輸出電壓與第二輸出電壓之波形圖。如第3圖與第5圖所示，高壓側輸出驅動器20_1、低壓側輸出驅動器22_2、高壓側輸出驅動器20_3與低壓側輸出驅動器22_4接收一輸入數位訊號TXD，並根據輸入數位訊號TXD依序驅動第一供應匯流排21與第二供應匯流排23。低壓側輸出驅動器22_1、高壓側輸出驅動器20_2、低壓側輸出驅動器22_3與高壓側輸出驅動器20_4接收反向之輸入數位訊號TXD’，並根據反向之輸入數位訊號TXD’依序驅動第一供應匯流排21與第二供應匯流排23。高壓側輸出驅動器20_1與低壓側輸出驅動器22_1在時間點t0，根據輸入數位訊號TXD與反向之輸入數位訊號TXD’分別啟動，使高壓側輸出驅動器20_1與低壓側輸出驅動器22_1分別驅動第一供應匯流排21與第二供應匯流排23。假設由於製程變異，造成高壓側輸出驅動器20_1~20_n之每一者之速度低於低壓側輸出驅動器22_1~22_n之每一者之速度。Th代表設定高壓側輸出驅動器20_1~20_n之每一者的時間區間。Tl代表設定低壓側輸出驅動器22_1~22_n之每一者的時間區間。Tl小於Th。在時間點t0加上Tl後，低壓側輸出驅動器22_1啟動高壓側輸出驅動器20_2，以在時間點t1驅動第一供應匯流排。在時間點t0加上Th後，高壓側輸出驅動器20_1啟動低壓側輸出驅動器22_2，以在時間點t2驅動第二供應匯流排23。Tl加上Th等於同步時間ΔV=Vd/(2×Num)，其中Vd表示第一輸出端CANH之第一輸出電壓之最大值與第二輸出端CANL之第二輸出電壓之最小值之間的電壓差，Num表示高壓側輸出驅動器20_1~20_n與低壓側輸出驅動器22_1~22_n之總數量。第一輸出端CANH之第一輸出電壓之上升斜率等於第二輸出端CANL之第二輸出電壓之下降斜率之絕對值。第一輸出端CANH之第一輸出電壓之上升斜率等於2×ΔV/(Tl+Th)。在時間點t2加上Tl後，低壓側輸出驅動器22_2啟動高壓側輸出驅動器20_3，以在時間點t3驅動第一供應匯流排21。在時間點t1加上Th後，高壓側輸出驅動器20_2啟動低壓側輸出驅動器22_3，以在時間點t3驅動第二供應匯流排23。換句話說，第三個高壓側輸出驅動器20_3與第三個低壓側輸出驅動器22_3會同時啟動，使第一輸出端CANH與第二輸出端CANL之電壓仍然保持固定迴轉率(slew rate)，並產生低共模雜訊。以此類推，每三個高壓側輸出驅動器與每三個低壓側輸出驅動器可以完美地以高資料傳輸率產生對稱式匯流排訊號，例如5百萬位元/秒。在時間點t3加上Tl後，低壓側輸出驅動器22_3啟動高壓側輸出驅動器20_4，以在時間點t4驅動第一供應匯流排21。在時間點t3加上Th後，高壓側輸出驅動器20_3啟動低壓側輸出驅動器22_4，以在時間點t5驅動第二供應匯流排23。
第6圖為本發明之一實施例之高壓側輸出驅動器之示意圖。請參閱第6圖與第3圖，每一高壓側輸出驅動器20可包含一第一電流源201、一第一電子開關202、一第一電流鏡203與一第一電流感測電路204。第一電流源201耦接一低電壓端，低電壓端具有電壓VSS。第一電子開關202耦接第一電流源201。第一電流鏡203耦接第一供應匯流排21、一高電壓端與第一電子開關202，其中高電壓端具有電壓VDD。第一電流感測電路204耦接第一電流鏡203之第一控制端Gh、高電壓端、低電壓端與低壓側輸出驅動器22_1~22_n的其中一者。
第一電流源201產生一第一定電流。第一電子開關202接收輸入數位訊號TXD或耦接低壓側輸出驅動器22_1~22_n的其中一者。輸入數位訊號TXD或低壓側輸出驅動器22_1~22_n的其中一者導通或關斷第一電子開關202。在第一電子開關202導通時，第一電流鏡203根據第一定電流驅動第一供應匯流排21。在第一電子開關202關斷時，第一電流鏡203停止驅動第一供應匯流排21。在第一電子開關202導通時，第一電流感測電路204啟動低壓側輸出驅動器22_1~22_n的其中一者。在第一電子開關202關斷時，第一電流感測電路204關閉低壓側輸出驅動器22_1~22_n的其中一者。
在本發明之某些實施例中，第一電流鏡203可包含一第一P通道金氧半場效電晶體2031與一第二P通道金氧半場效電晶體2032。第一P通道金氧半場效電晶體2031之源極耦接高電壓端，汲極耦接第一電子開關202。第二P通道金氧半場效電晶體2032之源極耦接高電壓端，閘極耦接第一電流感測電路204與第一P通道金氧半場效電晶體2031之閘極與汲極，第二P通道金氧半場效電晶體2032之汲極耦接第一供應匯流排21。第一P通道金氧半場效電晶體2031之閘極作為第一控制端Gh。在第一電子開關202導通時，第一P通道金氧半場效電晶體2031與第二P通道金氧半場效電晶體2032根據第一定電流驅動第一供應匯流排21。在第一電子開關202關斷時，第一P通道金氧半場效電晶體2031與第二P通道金氧半場效電晶體2032停止驅動第一供應匯流排21。
在本發明之某些實施例中，第一電流感測電路204可包含一第三P通道金氧半場效電晶體2041、一第一電阻2042、一第一反向器2043與一第二反向器2044。第三P通道金氧半場效電晶體2041之閘極耦接第一控制端Gh，源極耦接高電壓端，汲極透過第一電阻2042耦接低電壓端。第一反向器2043耦接高電壓端、低電壓端、第一電阻2042與第三P通道金氧半場效電晶體2041之汲極。第二反向器2044耦接高電壓端、低電壓端、第一反向器2043與低壓側輸出驅動器22_1~22_n之其中一者。在第一電子開關202導通時，第三P通道金氧半場效電晶體2041、第一電阻2042、第一反向器2043與第二反向器2044啟動低壓側輸出驅動器22_1~22_n之其中一者。在第一電子開關202關斷時，第三P通道金氧半場效電晶體2041、第一電阻2042、第一反向器2043與第二反向器2044關閉低壓側輸出驅動器22_1~22_n之其中一者。
第7圖為本發明之一實施例之高壓側輸出驅動器之閘極電壓與觸發電壓之波形圖。請參閱第6圖與第7圖，第二反向器2044之輸出端Dh耦接低壓側輸出驅動器22_1~22_n之其中一者，並產生一觸發電壓，以啟動或關閉低壓側輸出驅動器22_1~22_n之其中一者。從隱性狀態至顯示狀態時，第一電子開關202從關斷狀態轉變為導通狀態，且第一控制端Gh之電壓從VDD降至VDD-|Vgs|。|Vgs|表示第一P通道金氧半場效電晶體2031之閘源電壓。因此，輸出端Dh之觸發電壓從VSS轉變為VDD，以啟動低壓側輸出驅動器22_1~22_n之其中一者。從顯性狀態至隱性狀態時，第一電子開關202從導通狀態轉變為關斷狀態，且第一控制端Gh之電壓從VDD-|Vgs|升至VDD。因此，輸出端Dh之觸發電壓從VDD轉變為VSS，以關閉低壓側輸出驅動器22_1~22_n之其中一者。第一電流鏡203之速度取決於第一定電流與寄生電容。第三P通道金氧半場效電晶體2041反應第一電流鏡203之速度。若第一控制端Gh之電壓很快設定為其穩定狀態，則輸出端Dh之電壓亦很快改變其狀態。
第8圖為本發明之一實施例之低壓側輸出驅動器之示意圖。請參閱第8圖、第6圖與第3圖，每一低壓側輸出驅動器22可包含一第二電流源221、一第二電子開關222、一第二電流鏡223與一第二電流感測電路224。第二電流源221耦接高電壓端。第二電子開關222耦接第二電流源221。第二電子開關222可耦接輸出端Dh。第二電流鏡223耦接第二供應匯流排23、低電壓端與第二電子開關222。第二電流感測電路224耦接第二電流鏡223之第二控制端Gl、高電壓端、低電壓端與高壓側輸出驅動器20_1~20_n.之其中一者。
第二電流源221產生一第二定電流。第二電子開關222接收反向之輸入數位訊號TXD’或耦接高壓側輸出驅動器20_1~20_n之其中一者，反向之輸入數位訊號TXD’或高壓側輸出驅動器20_1~20_n之其中一者之輸出端Dh之電壓導通或關斷第二電子開關222。在第二電子開關222導通時，第二電流鏡223根據第二定電流驅動第二供應匯流排23。在第二電子開關222關斷時，第二電流鏡223停止驅動第二供應匯流排23。在第二電子開關222導通時，第二電流感測電路224啟動高壓側輸出驅動器20_1~20_n之其中一者。在第二電子開關222關斷時，第二電流感測電路224關閉高壓側輸出驅動器20_1~20_n之其中一者。
在本發明之某些實施例中，第二電流鏡223可包含一第一N通道金氧半場效電晶體2231與一第二N通道金氧半場效電晶體2232。第一N通道金氧半場效電晶體2231之源極耦接低電壓端，汲極耦接第二電子開關222。第二N通道金氧半場效電晶體2232之源極耦接低電壓端，閘極耦接第二電流感測電路224及第一N通道金氧半場效電晶體2231之閘極與汲極，汲極耦接第二供應匯流排23。第一N通道金氧半場效電晶體2231之閘極作為第二控制端Gl。在第二電子開關222導通時，第一N通道金氧半場效電晶體2231與第二N通道金氧半場效電晶體2232根據第二定電流驅動第二供應匯流排23。在第二電子開關222關斷時，第一N通道金氧半場效電晶體2231與第二N通道金氧半場效電晶體2232根據第二定電流停止驅動第二供應匯流排23。
在本發明之某些實施例中，第二電流感測電路224可包含一第三N通道金氧半場效電晶體2241、一第二電阻2242、一第三反向器2243與一第四反向器2244。第三N通道金氧半場效電晶體2241之閘極耦接第二控制端Gl，源極耦接低電壓端，汲極透過第二電阻2242耦接高電壓端。第三反向器2243耦接高電壓端、低電壓端、第二電阻2242與第三N通道金氧半場效電晶體2241之汲極。第四反向器2244耦接高電壓端、低電壓端、第三反向器2243與高壓側輸出驅動器20_1~20_n之其中一者。在第二電子開關222導通時，第三N通道金氧半場效電晶體2241、第二電阻2242、第三反向器2243與第四反向器2244啟動高壓側輸出驅動器20_1~20_n之其中一者。在第二電子開關222關斷時，第三N通道金氧半場效電晶體2241、第二電阻2242、第三反向器2243與第四反向器2244關閉高壓側輸出驅動器20_1~20_n之其中一者。
第9圖為本發明之一實施例之低壓側輸出驅動器之閘極電壓與觸發電壓之波形圖。請參閱第6圖、第8圖與第9圖，第四反向器2244之輸出端Dl耦接高壓側輸出驅動器20_1~20_n之其中一者之第一電子開關202，並產生一觸發電壓，以導通或關斷高壓側輸出驅動器20_1~20_n之其中一者之第一電子開關202。從隱性狀態至顯性狀態時，第二電子開關222從關斷狀態改變為導通狀態，且第二控制端Gl之電壓從VSS升至VSS+Vgs’，其中Vgs’表示第一N通道金氧半場效電晶體2231之閘源電壓。因此，輸出端Dl之觸發電壓從VDD改變為VSS，以啟動高壓側輸出驅動器20_1~20_n之其中一者。從顯性狀態至隱性狀態時，第二電子開關從導通狀態變為關斷狀態，且第二控制端Gl之電壓從VSS+Vgs’降至VSS。因此，輸出端Dl之觸發電壓從VSS變為VDD，以關閉高壓側輸出驅動器20_1~20_n之其中一者。第二電流鏡223之速度取決於第二定電流與寄生電容。第三N通道金氧半場效電晶體2241反應第二電流鏡223之速度。若第二控制端Gl之電壓很快設定為穩態，則輸出端Dl之電壓很快改變其狀態。
根據上述實施例，匯流排驅動裝置包含高壓側輸出驅動器與低壓側輸出驅動器，其中高壓側輸出驅動器耦接第一供應匯流排，低壓側輸出驅動器耦接第二供應匯流排。高壓側輸出驅動器與低壓側輸出驅動器交替式串聯耦接。因此，匯流排驅動裝置可以固定迴轉率(slew rate)驅動第一供應匯流排與第二供應匯流排，以產生低共模雜訊。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
1…傳輸器 10…高壓側輸出驅動器 12…低壓側輸出驅動器 2…匯流排驅動裝置 20_1~20_n…高壓側輸出驅動器 201…第一電流源 202…第一電子開關 203…第一電流鏡 2031…第一P通道金氧半場效電晶體 2032…第二P通道金氧半場效電晶體 204…第一電流感測電路 2041…第三P通道金氧半場效電晶體 2042…第一電阻 2043…第一反向器 2044…第二反向器 21…第一供應匯流排 22_1~22_n… 低壓側輸出驅動器 221…第二電流源 222…第二電子開關 223…第二電流鏡 2231…第一N通道金氧半場效電晶體 2232…第二N通道金氧半場效電晶體 224…第二電流感測電路 2241…第三N通道金氧半場效電晶體 2242…第二電阻 2243…第三反向器 2244…第四反向器 23…第二供應匯流排 24…第一高電壓保護電路 25…第二高電壓保護電路
第1圖為先前技術之傳輸器之示意圖。 第2圖為先前技術之數位電壓、第一匯流排電壓、第二匯流排電壓與共模電壓之波形圖。 第3圖為本發明之一實施例之匯流排驅動裝置之示意圖。 第4圖為本發明之一實施例之第一輸出電壓與第二輸出電壓之波形圖。 第5圖為本發明之一實施例之當匯流排驅動裝置從隱性狀態轉變為顯性狀態時，第一輸出電壓與第二輸出電壓之波形圖。 第6圖為本發明之一實施例之高壓側輸出驅動器之示意圖。 第7圖為本發明之一實施例之高壓側輸出驅動器之閘極電壓與觸發電壓之波形圖。 第8圖為本發明之一實施例之低壓側輸出驅動器之示意圖。 第9圖為本發明之一實施例之低壓側輸出驅動器之閘極電壓與觸發電壓之波形圖。
2…匯流排驅動裝置 20_1~20_n…高壓側輸出驅動器 21…第一供應匯流排 22_1~22_n… 低壓側輸出驅動器 23…第二供應匯流排 24…第一高電壓保護電路 25…第二高電壓保護電路

Claims (9)

  1. 一種匯流排驅動裝置，包含：至少三個高壓側輸出驅動器，其係耦接一第一供應匯流排；以及至少三個低壓側輸出驅動器，其係耦接一第二供應匯流排，其中該至少三個高壓側輸出驅動器之部分與該至少三個低壓側輸出驅動器之部分交替串聯耦接，該至少三個高壓側輸出驅動器之其餘者與該至少三個低壓側輸出驅動器之其餘者交替串聯耦接，該至少三個高壓側輸出驅動器之該部分與該至少三個低壓側輸出驅動器之該部分之數量等同於該至少三個高壓側輸出驅動器之該其餘者與該至少三個低壓側輸出驅動器之該其餘者之數量，該至少三個高壓側輸出驅動器之該部分與該至少三個低壓側輸出驅動器之該部分用於接收一輸入數位訊號，並根據該輸入數位訊號依序驅動該第一供應匯流排與該第二供應匯流排，該至少三個高壓側輸出驅動器之該其餘者與該至少三個低壓側輸出驅動器之該其餘者用於接收反向之該輸入數位訊號，並根據該反向之該輸入數位訊號依序驅動該第一供應匯流排與該第二供應匯流排；每一該高壓側輸出驅動器包含：一第一電流源，耦接一低電壓端，該第一電流源用於產生一第一定電流；一第一電子開關，耦接該第一電流源，其中該第一電子開關用於接收該輸入數位訊號或耦接該至少三個低壓側輸出驅動器的其中一者，該輸入數位訊號或該至少三個低壓側輸出驅動器的其中一者用於導通或關斷該第一電子開關； 一第一電流鏡，耦接該第一供應匯流排、一高電壓端與該第一電子開關，在該第一電子開關導通時，該第一電流鏡根據該第一定電流驅動該第一供應匯流排，在該第一電子開關關斷時，該第一電流鏡停止驅動該第一供應匯流排；以及一第一電流感測電路，耦接該第一電流鏡之第一控制端、該高電壓端、該低電壓端與該至少三個低壓側輸出驅動器的其中一者，其中在該第一電子開關導通時，該第一電流感測電路啟動該至少三個低壓側輸出驅動器的其中一者，在該第一電子開關關斷時，該第一電流感測電路關閉該至少三個低壓側輸出驅動器的其中一者。
  2. 如請求項1所述之匯流排驅動裝置，其中該第一電流鏡包含：一第一P通道金氧半場效電晶體，其源極耦接該高電壓端，汲極耦接該第一電子開關；以及一第二P通道金氧半場效電晶體，其源極耦接該高電壓端，閘極耦接該第一電流感測電路與該第一P通道金氧半場效電晶體之閘極與汲極，該第二P通道金氧半場效電晶體之汲極耦接該第一供應匯流排，其中該第一P通道金氧半場效電晶體之該閘極作為該第一控制端，在該第一電子開關導通時，該第一P通道金氧半場效電晶體與該第二P通道金氧半場效電晶體根據該第一定電流驅動該第一供應匯流排，在該第一電子開關關斷時，該第一P通道金氧半場效電晶體與該第二P通道金氧半場效電晶體停止驅動該第一供應匯流排。
  3. 如請求項2所述之匯流排驅動裝置，其中該第一電流感測電 路包含：一第三P通道金氧半場效電晶體，其閘極耦接該第一控制端，源極耦接該高電壓端，汲極透過第一電阻耦接該低電壓端；一第一反向器，耦接該高電壓端、該低電壓端、該第一電阻與該第三P通道金氧半場效電晶體之該汲極；以及一第二反向器，耦接該高電壓端、該低電壓端、該第一反向器與該至少三個低壓側輸出驅動器之其中一者，其中在該第一電子開關導通時，該第三P通道金氧半場效電晶體、該第一電阻、該第一反向器與該第二反向器啟動該至少三個低壓側輸出驅動器之其中一者，在該第一電子開關關斷時，該第三P通道金氧半場效電晶體、該第一電阻、該第一反向器與該第二反向器關閉該至少三個低壓側輸出驅動器之其中一者。
  4. 如請求項1所述之匯流排驅動裝置，其中每一該低壓側輸出驅動器包含：一第二電流源，耦接該高電壓端，其中該第二電流源用於產生一第二定電流；一第二電子開關，耦接該第二電流源，其中該第二電子開關用於接收該反向之該輸入數位訊號或耦接該至少三個高壓側輸出驅動器之其中一者，該反向之該輸入數位訊號或該至少三個高壓側輸出驅動器之其中一者用於導通或關斷該第二電子開關；一第二電流鏡，耦接該第二供應匯流排、該低電壓端與該第二電子開關，其中在該第二電子開關導通時，該第二電流鏡根據該第二定電流驅動該第二供應匯流排，在該第二電子開關關斷時，該第二 電流鏡停止驅動該第二供應匯流排；以及一第二電流感測電路，耦接該第二電流鏡之第二控制端、該高電壓端、該低電壓端與該至少三個高壓側輸出驅動器之其中一者，其中在該第二電子開關導通時，該第二電流感測電路啟動該至少三個高壓側輸出驅動器之其中一者，在該第二電子開關關斷時，該第二電流感測電路關閉該至少三個高壓側輸出驅動器之其中一者。
  5. 如請求項4所述之匯流排驅動裝置，其中該第二電流鏡包含：一第一N通道金氧半場效電晶體，其源極耦接該低電壓端，汲極耦接該第二電子開關；以及一第二N通道金氧半場效電晶體，其源極耦接該低電壓端，閘極耦接該第二電流感測電路及該第一N通道金氧半場效電晶體之閘極與該汲極，汲極耦接該第二供應匯流排，其中該第一N通道金氧半場效電晶體之該閘極作為該第二控制端，在該第二電子開關導通時，該第一N通道金氧半場效電晶體與該第二N通道金氧半場效電晶體根據該第二定電流驅動該第二供應匯流排，在該第二電子開關關斷時，該第一N通道金氧半場效電晶體與該第二N通道金氧半場效電晶體根據該第二定電流停止驅動該第二供應匯流排。
  6. 如請求項5所述之匯流排驅動裝置，其中該第二電流感測電路包含：一第三N通道金氧半場效電晶體，其閘極耦接該第二控制端，源極耦接該低電壓端，汲極透過第二電阻耦接該高電壓端； 一第三反向器，耦接該高電壓端、該低電壓端、該第二電阻與該第三N通道金氧半場效電晶體之該汲極；以及一第四反向器，耦接該高電壓端、該低電壓端、該第三反向器與該至少三個高壓側輸出驅動器之其中一者，其中在該第二電子開關導通時，該第三N通道金氧半場效電晶體、該第二電阻、該第三反向器與該第四反向器啟動該至少三個高壓側輸出驅動器之其中一者，在該第二電子開關關斷時，該第三N通道金氧半場效電晶體、該第二電阻、該第三反向器與該第四反向器關閉該至少三個高壓側輸出驅動器之其中一者。
  7. 如請求項1所述之匯流排驅動裝置，更包含：一第一高電壓保護電路，耦接於該第一供應匯流排與一第一輸出端之間，其中該第一高電壓保護電路用於防止該第一供應匯流排上的極負電壓通過該第一輸出端；以及一第二高電壓保護電路，耦接於該第二供應匯流排與一第二輸出端之間，其中該第二高電壓保護電路用於防止該第二供應匯流排上的極正電壓通過該第二輸出端。
  8. 如請求項7所述之匯流排驅動裝置，其中該第一高電壓保護電路包含一P通道金氧半場效電晶體與其串聯之一二極體，該第二高電壓保護電路包含一N通道金氧半場效電晶體與其串聯之一二極體。
  9. 如請求項1所述之匯流排驅動裝置，其中該至少三個高壓側輸出驅動器之數目為3×N，該至少三個低壓側輸出驅動器之數目為3×M，N與M皆為正整數。
TW110105612A 2020-12-07 2021-02-19 匯流排驅動裝置 TWI770824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/114,188 US11462900B2 (en) 2020-12-07 2020-12-07 Bus driving device
US17/114,188 2020-12-07

Publications (2)

Publication Number Publication Date
TW202224356A TW202224356A (zh) 2022-06-16
TWI770824B true TWI770824B (zh) 2022-07-11

Family

ID=76461364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105612A TWI770824B (zh) 2020-12-07 2021-02-19 匯流排驅動裝置

Country Status (3)

Country Link
US (1) US11462900B2 (zh)
CN (1) CN113037272B (zh)
TW (1) TWI770824B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4236214A1 (en) * 2022-02-23 2023-08-30 Nxp B.V. Controller area network transceiver and method for the transceiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051130B1 (en) * 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US20100085098A1 (en) * 2008-10-07 2010-04-08 Adtran, Inc. Digital delay line driver
CN111726111A (zh) * 2020-02-19 2020-09-29 晶焱科技股份有限公司 具有控制电路的汇流排驱动器模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074914B2 (ja) * 2007-12-21 2012-11-14 川崎マイクロエレクトロニクス株式会社 出力ドライバ回路
CN101470141B (zh) * 2007-12-28 2011-04-06 震一科技股份有限公司 过电流侦测装置
CN101533598B (zh) * 2009-03-26 2011-01-19 华映光电股份有限公司 显示器的源极驱动集成电路架构
US9501443B2 (en) 2012-06-27 2016-11-22 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
TWI545541B (zh) * 2015-06-02 2016-08-11 瑞鼎科技股份有限公司 應用於顯示裝置之閘極驅動器的電源開啓重置電路
TWI561952B (en) * 2015-08-27 2016-12-11 Self-feedback control circuit
CN105141303B (zh) * 2015-08-31 2018-08-03 晶焱科技股份有限公司 斜率控制电路
CN105159384B (zh) * 2015-08-31 2016-12-07 晶焱科技股份有限公司 自回授控制电路
US10075139B2 (en) * 2016-11-08 2018-09-11 Stmicroelectronics, Inc. Linear high voltage driver with programmable differential and common mode gain
IT201800001660A1 (it) * 2018-01-23 2019-07-23 St Microelectronics Grenoble 2 Circuito di pilotaggio, sistema e procedimento corrispondenti

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051130B1 (en) * 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US20100085098A1 (en) * 2008-10-07 2010-04-08 Adtran, Inc. Digital delay line driver
CN111726111A (zh) * 2020-02-19 2020-09-29 晶焱科技股份有限公司 具有控制电路的汇流排驱动器模块

Also Published As

Publication number Publication date
US11462900B2 (en) 2022-10-04
US20220181868A1 (en) 2022-06-09
CN113037272B (zh) 2023-09-26
TW202224356A (zh) 2022-06-16
CN113037272A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US6307395B1 (en) Termination circuits and methods for bused and networked devices
US10120434B2 (en) Semiconductor device chip package with electronic switching using dedicated ground pin coupled to a virtual ground node
US10341165B2 (en) CAN transmitter with fast CANL control loop
US7383371B2 (en) Physical layer circuit, data transfer control device, and electronic instrument
US9608606B2 (en) Slope control circuit
US20180083628A1 (en) Signal processing devices and methods
US10892759B1 (en) Bus driver module with controlled circuit and transition controlled circuit thereof
TWI770824B (zh) 匯流排驅動裝置
US20150171830A1 (en) Apparatus for high voltage tolerant driver
US11310072B2 (en) Bus transceiver with ring suppression
US7999569B2 (en) Edge rate suppression for open drain buses
US7449916B2 (en) Voltage level shift circuit
US6552582B1 (en) Source follower for low voltage differential signaling
US11290108B2 (en) Negative voltage protection for bus interface devices
US6717456B2 (en) Level conversion circuit
US10305481B2 (en) Pre-driver for driving low voltage differential signaling (LVDS) driving circuit
US6331786B1 (en) Termination circuits and methods therefor
US6323676B1 (en) Termination circuits and methods therefor
CN113364445B (zh) 控制芯片及其相关的耐高压输出电路
US9344081B2 (en) Line driver with separate pre-driver for feed-through capacitance
JP2643779B2 (ja) バス接続システム
EP3629479B1 (en) Data interface, chip and chip system
US7436215B2 (en) Transmitter
CN116488677A (zh) 串行器/解串器的数据收发电路
CN118300573A (zh) 一种驱动电路、lin总线以及驱动方法