CN115842545A - 电平移位器 - Google Patents

电平移位器 Download PDF

Info

Publication number
CN115842545A
CN115842545A CN202211161226.0A CN202211161226A CN115842545A CN 115842545 A CN115842545 A CN 115842545A CN 202211161226 A CN202211161226 A CN 202211161226A CN 115842545 A CN115842545 A CN 115842545A
Authority
CN
China
Prior art keywords
stage
output
circuit
differential
predriver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211161226.0A
Other languages
English (en)
Inventor
张旭
刘晓群
赛马克·德尔沙特伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN115842545A publication Critical patent/CN115842545A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一个例子公开一种电平移位器电路，所述电平移位器电路包括：前置驱动器级，所述前置驱动器级被配置成接收差分输入并且生成差分前置驱动器输出；第一输出级，所述第一输出级经耦合以接收差分前置驱动器输出并且生成单端第一级输出；第二输出级，所述第二输出级经耦合以接收差分前置驱动器输出并且生成单端第二级输出；并且其中所述第一级输出和所述第二级输出一起形成差分输出。

Description

电平移位器
技术领域
本说明书涉及用于电平移位的系统、方法、设备、装置、制品和指令。
背景技术
电平移位、逻辑转换、信号介接等均指确保一个或多个电路、模块或系统之间的电兼容性。在本文中的论述中，将大体上使用短语电平移位；然而，所论述的概念和例子应用于广泛多种此类电介接。现在针对通用串行总线(USB)接口呈现采用此类电平移位器的仅一个例子应用。
发明内容
根据例子实施例，一种电平移位器包括：前置驱动器级，所述前置驱动器级被配置成接收差分输入并且生成差分前置驱动器输出；第一输出级，所述第一输出级经耦合以接收差分前置驱动器输出并且生成单端第一级输出；第二输出级，所述第二输出级经耦合以接收差分前置驱动器输出并且生成单端第二级输出；并且其中所述第一级输出和所述第二级输出一起形成差分输出。
在另一例子实施例中，所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载，所述二极管连接的MOS装置被配置成设置用于所述单端第一级输出和所述单端第二级输出的最小电压。
在另一例子实施例中，所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载，所述二极管连接的MOS装置被配置成设置用于所述第一输出级和所述第二输出级的共模电压。
在另一例子实施例中，所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载；所述两个电阻器负载具有相等电阻；所述第一输出级和所述第二输出级各自包括电阻器负载；并且在所述前置驱动器级中的所述两个电阻器负载中的所述电阻器负载为所述输出级的所述电阻器负载的整数倍。
在另一离子实施例中，所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载；所述第一输出级和所述第二输出级各自包括一组MOS装置；并且在所述前置驱动器级中的所述MOS装置的宽度为所述输出级中的每个所述MOS装置的宽度的整数倍。
在另一例子实施例中，所述前置驱动器级包括耦合到二极管连接的MOS装置(M0)的两个电阻器负载(R1、R2)；所述两个电阻器负载具有相等电阻(R1＝R2)；所述第一输出级和所述第二输出级各自包括电阻器负载(R3、R4)以及一组MOS装置(M1、M2、M3、M4)；并且R1＝R2＝2*R3＝2*R4；；并且M1、M2、M3以及M4的宽度各自等于0.5*M0。
在另一例子实施例中，所述第一输出级和所述第二输出级被配置成消耗与所述前置驱动器级大体上相同的电流量。
在另一例子实施例中，所述差分输入和差分输出为eUSB或USB信号。
在另一例子实施例中，所述差分输入和差分输出为电流模式逻辑(CML)或CMOS信号。
在另一例子实施例中，所述电平移位器嵌入在信号中继器中。
在另一例子实施例中，所述电平移位器嵌入在逻辑转换器中。
在另一例子实施例中，所述电平移位器另外包括被配置成缓冲差分输出的一组逆变器。
在另一例子实施例中，前置驱动器、所述第一级和/或所述第二级包括被配置成控制从电力供应器接收的电力的启用/停用电路。
在另一例子实施例中，所述第一级和/或所述第二级包括上拉电路，所述上拉电路被配置成上拉所述单端第一级输出和/或所述单端第二级输出到预定信号电平。
在另一例子实施例中，所述第一级和/或所述第二级包括下拉电路，所述下拉电路被配置成将所述单端第一级输出和/或所述单端第二级输出下拉到预定信号电平。
在另一例子实施例中，所述电路另外包括控制器，所述控制器被配置成将电平移位器置于断开模式、闲置模式或作用模式中。
在另一例子实施例中，在所述闲置模式中，所述前置驱动器级接通，并且所述第一输出级和所述第二输出级断开。
以上论述并不意图呈现在当前或将来权利要求集的范围内的每一例子实施例或每一实施方案。附图和具体实施方式还举例说明了各种例子实施例。
考虑以下结合附图的具体实施方式可以更全面地理解各种例子实施例。
附图说明
图1A和1B表示需要电平移位的两个eUSB到USB配置的例子。
图2表示例子双向eUSB中继器。
图3表示第一例子电平移位器。
图4表示第二例子电平移位器。
图5表示第三例子电平移位器。
虽然本发明容许各种修改和替代形式，但其细节已经借助于例子在附图中示出且将详细地描述。然而，应理解，也可能存在除所描述的特定实施例以外的其它实施例。本发明也涵盖属于所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
具体实施方式
USB(例如v2.0)在过去20年已经成为最成功的有线接口中的一个，并且当今几乎所有SoC配备有USB 2.0接口。USB标准演进保持了原始3.3-V I/O USB 1.0接口的向后兼容性，从而有助于实现更广泛的采用和更大的生态系统，同时还保持装置互操作性。随着工艺节点趋近更高级节点(例如5nm)，维持USB 2.0 3.3V I/O信令的制造成本呈指数增长。
嵌入式USB2(eUSB2)为USB 2.0规范的补充规范，通过使USB 2.0接口能够在1V或1.2V而不是3.3V的I/O电压下工作，解决了与高级系统芯片(SoC)工艺节点的接口控制器集成相关的问题。eUSB2可实现更小、功率更高效的SoC，继而使工艺节点能够继续调节大小，同时提高例如智能手机、平板计算机和笔记本计算机等应用的性能。在一些例子中，设计者在装置层级集成eUSB2接口，同时在系统层级利用和重复使用USB 2.0接口。eUSB2可以通过直接连接以及通过用于执行电平移位的eUSB2到USB 2.0中继器的暴露连接器接口支持板载装置间连接。
下表呈现USB 2.0与eUSB2之间的一些差异：
Figure BDA0003856499510000041
图1A和1B表示需要电平移位的两个eUSB到USB配置102、104的例子100。
第一配置102包括系统芯片(SoC)，所述系统芯片具有两个eUSB嵌入式接口(如图所示)。芯片106被配置成耦合到外部eUSB装置108，且耦合到旧版USB2装置110。需要eUSB2中继器112来将差分eUSB信号(eD+/eD-)转换成差分USB信号(D+/D-)。在一些例子中，eUSB2中继器112在与芯片106相同的PC板上，同时eUSB装置108与USB2装置110经由电缆耦合。
第二配置104大体上类似于第一配置102，只是现在SoC 114包括两个USB2嵌入式接口(如图所示)。
在一些例子应用中，eUSB2中继器112需要执行电流模式逻辑(CML)到CMOS逻辑转换。在此类应用中，低抖动为eUSB2中继器112中的电平移位器的关键要求。许多CML到CMOS转换器电平移位器遭受跨越不同工艺、电压和温度(PVT)拐角的抖动升高问题或电力/电流损失。
举例来说，一些CML到CMOS转换器电平移位器遭受严重电力损失，因为所述CML到CMOS转换器电平移位器的输出级在PVT上具有广泛变化。非差分应用可能具有甚至更差的抖动性能，因为非差分应用基本上依赖于单个逆变器级用于电平移位/转换。其它CML到CMOS转换器电平移位器的例子包括二极管连接的MOS装置，所述MOS装置作为前置驱动器级中的负载，也会使抖动性能劣化。
图2表示例子双向eUSB中继器200。本例子中继器遵循图1A中的第一配置102例子，但在另一例子实施例中，可遵循图1B中的第二配置104。
中继器200包括发射数据路径202、接收数据路径204、eUSB2端口206、数据路径交换矩阵208、USB2端口210以及控制器212。中继器200被配置成耦合到低电压域中的差分eUSB信号(eD+/eD-)214和高电压域中的差分USB信号(D+/D-)216。还示出电力供应器VDD1.8V、VDD 3.3V和模式控制218信号。
发射数据路径202与接收数据路径204大体上类似并且包括：限幅器220、电平移位器222、数据路径交换机224以及线路驱动器226。在各种实施例中，数据路径202、204还包括(未示出)连续时间线性等化器(CTLE)、用于去除大多数符号间干扰(ISI)的前馈等化器(FFE)、输入和终端电阻器(RT)。RT对于不同标准可以为不同的(例如，对于USB2到eUSB中继器，输入RT＝40Ω，输出RT＝45Ω)。
限幅器220进行(非线性)硬决策并且使数据信号为高或低，这避免振幅噪声的传播并且允许预强调(pre-emphasis)的再生，但将残余符号间干扰(ISI)变成定时抖动。由于在限幅器220之后的数据信号取决于数据路径202、204而处于较低电压域(例如，1.8V)或高电压域(例如，3V)中，因此电平移位器222在线路驱动器226之前按需要使信号电压步升或步降。
图3表示第一例子电平移位器300。在一些例子实施例中，电平移位器300可以用作图2中的任一数据路径202、204中的电平移位器222。
电平移位器300包括：前置驱动器级302、第一输出级304、第二输出级306、差分输入308、输出缓冲器310、差分输出312、供电电压(VDD)314和接地电位316。
前置驱动器级302包括MP0、MP1、MP2、M0、R1和R2。前置驱动器级302接收差分输入308和偏压信号318，并且生成差分前置驱动器输出320、322。前置驱动器级302具有两个电阻器负载和二极管连接的MOS装置(MO)，所述二极管连接的MOS装置(MO)被配置成设置前置驱动器级302的最小单端输出电压和输出级304、306的共模电压。
第一输出级304包括M1、M2、R3、MP3和MP4。第一输出级304接收差分前置驱动器输出320、322，并且生成单端第一级输出324。
第二输出级306包括M3、M4、R4、MP5和MP6。第二输出级306也接收差分前置驱动器输出320、322，但接着生成单端第二级输出326。
输出缓冲器310接收第一级输出324和第二级输出326，并且生成差分输出312。输出缓冲器310逆变器的大小设计成用于驱动耦合到差分输出312的额外电路。如果此类额外电路不会对电平移位器300加重度负载，那么可以移除输出缓冲器310。
电平移位器300的各种例子实施例可以经调谐以处置许多工艺、电压、温度(PVT)相关电流变化，并且针对单位功率消耗和总体抖动性能进行调谐。在使PVT上的电流扩展最小化的一些例子实施例中，将电阻器设置为R1＝R2＝2*R3＝2*R4，并且将MOS装置宽度设置为0.5*M0＝M1＝M2＝M3＝M4。使用此类比率设置，两个输出级304、306各自分别消耗与前置驱动器级302大约相同量的电流，并且输出级304、306的电流消耗将不会在PVT上显著变化，因为级302的电流消耗是偏压电流的按比例缩放版本。
可以通过调整在第一输出级304和第二输出级306的前置驱动器级302中的MOS装置与电阻器之间的比率来控制电流消耗。前置驱动器级302的电流消耗通常为偏压电流的整数倍，所述偏压电流与偏压生成电路一起设置MP0晶体管的偏压信号318。在各种例子实施例中，可以设置不同的电阻和宽度比率，使得输出级304、306比前置驱动器级302消耗更多或更少的电流。
在各种例子实施例中，在前置驱动器级302中的MP0、MP1、MP2、R1和R2充当正常电流模式逻辑(CML)电路，此举保持低抖动特征。前置驱动器级302避开二极管连接的MOS装置以实现良好抖动性能。在一些例子实施例中，电平移位器300调谐可以在具有480Mbps数据速率的USB2/eUSB通信系统中实现几微微秒抖动。
在一些例子实施例中，控制器212(见图2)被配置成将电平移位器300置于断开模式、闲置模式或作用模式。
在断开模式中，将MP0处的偏压信号318拉高以完全断开前置驱动器级302，并且使用停用/启用信号(例如，图4和5中示出)断开输出级304、306。
在闲置模式中，通过在MP0处的318处设置偏压电压来接通前置驱动器级302以提供偏压电流。在闲置模式中，输出级304、306仍断开。在闲置模式中，电平移位器300部分地接通以便准备好从闲置模式到作用模式的快速转变。
在作用模式中，前置驱动器级302接通，且使用停用/启用信号接通输出级304、306。
虽然电平移位器300被示出为用特定PMOS和NMOS晶体管实施，但在其它例子实施例中，可以容易地修改NMOS和PMOS晶体管的实施方案。
图4表示第二例子电平移位器400。第二例子电平移位器400大体上类似于例子电平移位器300，只是第二例子电平移位器400另外包括启用/停用电路402。启用/停用电路402包括MP7、MP8、MP9和MP10，并且由启用/停用信号404控制。
在一些例子实施例中，当电平移位器300被置于作用模式中时，对于MP4和MP6，热载流子劣化可能为一个问题，因为当这些MOS装置的源极-栅极电压接近供电电压(VDD)314的一半并且它们的源极-漏极电压接近供电电压(VDD)314时，这些MOS装置将接着经历非零电流。
在一些例子实施例中，由于M1、M2、M3和M4可能在闲置模式中经历由于失配而显著不同的电流，因此添加开关装置MP7、MP8、MP9和MP10以切断来自供电电压(VDD)314的电流。MP7、MP8、MP9和MP10还显著减小在作用模式中MP4和MP6的源极-漏极电压。因此，可以大体上改进热载流子劣化。
图5表示第三例子电平移位器500。第三个实例电平移位器500大体上类似于例子电平移位器300，只是第三例子电平移位器500另外包括响应于上拉信号504的第一启用/停用电路502和响应于下拉信号508的第二启用/停用电路506。
当在输出级304、306中不存在晶体管的显著热载流子劣化时，第三例子电平移位器500为最适用的。如果MP4和MP6并不具有相当大的热载流子劣化，那么上拉信号504和下拉信号508可以用于切断到M0到M4的电流路径以避免不对称应力并且最小化闲置模式中的电流消耗。
应注意，在各种例子实施例中，电平移位器300、400、500可在任一数据路径202、204中被图2的电平移位器222取代。
除非明确地陈述具体次序，否则可按任何次序执行在以上图中所论述的各种指令和/或操作性步骤。另外，本领域的技术人员将认识到，虽然已经论述了一些例子指令集/步骤，但是在本说明书中的材料可以各种方式组合以同样产生其它例子，并且应在由此详细描述提供的上下文内来进行理解。
在一些例子实施例中，这些指令/步骤实施为功能和软件指令。在其它实施例中，指令可以使用逻辑门、应用特定芯片、固件以及其它硬件形式实施。
当指令实施为非暂时性计算机可读或计算机可用媒体中的可执行指令集时，这些指令在编程有所述可执行指令且受所述可执行指令控制的计算机或机器上实现。所述指令被加载用于在处理器(例如，一个或多个CPU)上执行。所述处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器)、或其它控制或计算装置。处理器可指代单个组件或多个组件。所述计算机可读或计算机可用存储媒体被视为物品(或制造物品)的部分。物品或制品可以指任何所制造出的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号，但此类媒体能够接收并处理来自信号和/或其它暂时性媒体的信息。
容易理解的是，如本文中大体描述且在附图中示出的实施例的组成部分可以用各种各样不同的配置来布置和设计。因此，如图所表示的各种实施例的详细描述并不意图限制本公开的范围，而仅仅是表示各种实施例。尽管在图式中呈现了实施例的各个方面，但是除非特别地说明，否则图式未必按比例绘制。
在不脱离本发明的精神或基本特性的情况下，可以其它特定形式体现本发明。所描述的实施例在所有方面均被认为仅仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述来指示。存在于所述权利要求的等效含义和范围内的所有变化都应包括在所述权利要求的范围内。
贯穿本说明书对特征、优点或类似语言的涉及并不暗示可以本发明实现的所有特征和优点都应该在或在本发明的任何单个实施例中。相反地，涉及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征、优点的论述和类似语言可以是(但不一定必须是)参考同一实施例。
此外，本发明的所描述的特征、优点和特性可以任何合适方式在一或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文的描述，本发明可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践。在其它情况下，在某些实施例中可以认识到可能不是存在于本发明的所有实施例中的另外的特征和优点。
贯穿本说明书对“一个实施例”、“一实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可以(但未必)全部参考同一个实施例。

Claims (10)

1.一种电平移位器电路，其特征在于，所述电平移位器电路包括：
前置驱动器级，所述前置驱动器级被配置成接收差分输入并且生成差分前置驱动器输出；
第一输出级，所述第一输出级经耦合以接收所述差分前置驱动器输出并且生成单端第一级输出；
第二输出级，所述第二输出级经耦合以接收所述差分前置驱动器输出并且生成单端第二级输出；并且
其中，所述第一级输出和所述第二级输出一起形成差分输出。
2.根据权利要求1所述的电路，其特征在于：
所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载，所述二极管连接的MOS装置被配置成设置用于所述单端第一级输出和所述单端第二级输出的最小电压。
3.根据权利要求1所述的电路，其特征在于：
所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载，所述二极管连接的MOS装置被配置成设置用于所述第一输出级和所述第二输出级的共模电压。
4.根据权利要求1所述的电路，其特征在于：
所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载；
所述两个电阻器负载具有相等电阻；
所述第一输出级和所述第二输出级各自包括电阻器负载；并且
所述前置驱动器级中的所述两个电阻器负载中的所述电阻器负载为用于所述输出级的所述电阻器负载的整数倍。
5.根据权利要求1所述的电路，其特征在于：
所述前置驱动器级包括耦合到二极管连接的MOS装置的两个电阻器负载；
所述第一输出级和所述第二输出级各自包括一组MOS装置；并且
所述前置驱动器级中的所述MOS装置的宽度为所述输出级中的每个所述MOS装置的宽度的整数倍。
6.根据权利要求1所述的电路，其特征在于：
所述前置驱动器级包括耦合到二极管连接的MOS装置(M0)的两个电阻器负载(R1、R2)；
所述两个电阻器负载具有相等电阻(R1＝R2)；
所述第一输出级和所述第二输出级各自包括电阻器负载(R3、R4)以及一组MOS装置(M1、M2、M3、M4)；并且
R1＝R2＝2*R3＝2*R4；并且
M1、M2、M3以及M4的宽度各自等于0.5*M0。
7.根据权利要求1所述的电路，其特征在于：
所述第一输出级和所述第二输出级被配置成消耗与所述前置驱动器级大体上相同的电流量。
8.根据权利要求1所述的电路，其特征在于：
所述差分输入和差分输出为以下之一：eUSB、USB信号、电流模式逻辑CML、CMOS信号。
9.根据权利要求1所述的电路，其特征在于：
所述电平移位器嵌入在信号中继器或逻辑转换器中。
10.根据权利要求1所述的电路，其特征在于：
所述电路另外包括一组逆变器，所述逆变器被配置成缓冲所述差分输出。
CN202211161226.0A 2021-09-22 2022-09-21 电平移位器 Pending CN115842545A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/448,515 US11863181B2 (en) 2021-09-22 2021-09-22 Level-shifter
US17/448,515 2021-09-22

Publications (1)

Publication Number Publication Date
CN115842545A true CN115842545A (zh) 2023-03-24

Family

ID=85573664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211161226.0A Pending CN115842545A (zh) 2021-09-22 2022-09-21 电平移位器

Country Status (2)

Country Link
US (1) US11863181B2 (zh)
CN (1) CN115842545A (zh)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333239B2 (ja) * 1991-12-05 2002-10-15 株式会社東芝 可変利得回路
WO1996010865A1 (en) * 1994-10-03 1996-04-11 Motorola Inc. Method and apparatus for providing a low voltage level shift
JP3668612B2 (ja) * 1998-06-29 2005-07-06 株式会社東芝 光半導体素子駆動回路及び光送受信モジュール
US6897697B2 (en) * 1999-06-28 2005-05-24 Broadcom Corporation Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process
US6911855B2 (en) * 1999-06-28 2005-06-28 Broadcom Corporation Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process
US6433611B1 (en) * 2000-03-24 2002-08-13 Sige Microsystems Inc. Voltage level shifting circuit
JP3717781B2 (ja) * 2000-10-30 2005-11-16 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路
US7301370B1 (en) * 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
US7026848B2 (en) * 2004-05-18 2006-04-11 Rambus Inc. Pre-driver circuit
US7248076B2 (en) * 2005-02-23 2007-07-24 Taiwan Semiconductor Manufacturing Company Dual-voltage three-state buffer circuit with simplified tri-state level shifter
US7183817B2 (en) * 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
US7642828B2 (en) * 2006-06-07 2010-01-05 Nec Electronics Corporation Level conversion circuit with duty correction
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
US8222954B1 (en) * 2009-01-29 2012-07-17 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
JP5363879B2 (ja) * 2009-06-03 2013-12-11 ルネサスエレクトロニクス株式会社 ドライバ回路
JP2011223430A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US9300331B2 (en) * 2012-11-09 2016-03-29 Omnivision Technologies, Inc. Method, apparatus and system for providing pre-emphasis in a signal
US9582454B2 (en) * 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter
US9608611B1 (en) * 2016-01-28 2017-03-28 Xilinx, Inc. Phase interpolator and method of implementing a phase interpolator
CN107800654B (zh) * 2016-08-31 2021-09-21 美国莱迪思半导体公司 具有合并的馈通电容和前馈均衡的线路驱动器装置
JP7238553B2 (ja) * 2019-04-02 2023-03-14 セイコーエプソン株式会社 Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
KR20210109328A (ko) * 2020-02-27 2021-09-06 에스케이하이닉스 주식회사 클럭 생성 회로, 이를 이용하는 반도체 장치
US11139843B1 (en) * 2020-07-13 2021-10-05 Qualcomm Incorporated SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain

Also Published As

Publication number Publication date
US11863181B2 (en) 2024-01-02
US20230090949A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
CN110277988B (zh) 具有从低功率待机到低频信号传输的快速转换的中继器
US11126581B2 (en) Reconfigurable transmitter
US10200025B2 (en) Pulse-amplitude modulated hybrid comparator circuit
WO2012103106A1 (en) Multi-modal communication interface
WO2013074073A1 (en) Voltage level shift with interim-voltage-controlled contention interrupt
Song et al. An 8–16 Gb/s, 0.65–1.05 pJ/b, voltage-mode transmitter with analog impedance modulation equalization and sub-3 ns power-state transitioning
US6294933B1 (en) Method and apparatus for low power differential signaling to reduce power
CN115842545A (zh) 电平移位器
US11368145B1 (en) Deglitch circuit for a differential-signal-detection circuit
US7595674B1 (en) Universal serial bus (USB) driver circuit, system, and method
US10063253B1 (en) Summer circuit including linearized load
US8755474B2 (en) Signal conditioning by combining precursor, main, and post cursor signals without a clock signal
CN111431522A (zh) 一种能够兼容输出的mipi驱动电路
EP4336370A1 (en) Signal driver circuit
US11747372B2 (en) Differential-signal-detection circuit
US11886368B2 (en) Crossover point correction of differential signal
US11921651B2 (en) Interface module with low-latency communication of electrical signals between power domains
US20230058343A1 (en) Nmos low swing voltage mode tx driver
US11671092B2 (en) Fast startup technique and circuit for a receiver
US10944402B1 (en) Reconfigurable interconnect structure in integrated circuits
Papi et al. Reduced-sized voltage-mode driver for high-speed I/O utilizing dynamic current-driven bulk biasing
Nidagundi Efficient Design of LVDS Transmitter in Compliance with IEEE Standard 1596.3-1996
CN116935922A (zh) 具有自校正的数字缓冲器装置
CN102402239B (zh) 具高输出电压的低电压传输装置
KR20130043924A (ko) 지연된 심볼 전송을 이용하는 인터커넥션부

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication