CN117638796A - 晶体管开关保护设备与使用其的电路设备 - Google Patents

Abstract

一种晶体管开关保护设备，其包括电压/电流检测设备与判读设备。电压/电流检测设备电连接所述晶体管开关，用于检测晶体管开关的栅极、体极、源极或漏极的电压，或者检测晶体管开关的源极或漏极的电流，并生成相应的参考电压。判读设备电连接电压/电流检测设备与晶体管开关，用于判断参考电压是否超出使用者设定的过流电压或对应晶体管开关的最大接面温度的固定的最大接面温度电压。当判读设备判断检测到的参考电压超过最大接面温度电压或过流电压时，判读设备生成相应的控制信号给晶体管开关的栅极、体极、源极或漏极。

Description

晶体管开关保护设备与使用其的电路设备

技术领域

本申请涉及一种防止电路设备烧毁的电路保护技术，且特别是一种锁定电路系统设备中的晶体管开关的最大接面温度，并以最大接面温度为比较基准来防止晶体管开关烧毁的晶体管开关保护设备与使用其的电路设备。

背景技术

对于电路系统设备来说，安全供应及可靠的电源是非常重要的，当负载过大时，电路系统设备中的晶体管开关上的跨压，也随之变大。以晶体管开关为MOS晶体管为例，MOS晶体管的跨压为漏极源极电压VDS，且VDS＝Vin-Vout，其中Vin为输入电压且Vout为输出电压。此时，若过大的负载电流流经晶体管开关便会生成较大的功耗，从而导致晶体管开关过热。晶体管开关的消耗功率会使晶体管开关随着时间越长而越热(即，晶体管开关的接面温度会越高)，故晶体管开关若长期使用，则整体元件特性会有折损。

现有的电路保护设备会设计成确保晶体管开关操作于安全工作区内(SafeOperating Area，SOA)，其中安全工作区由晶体管开关能够承受的最大接面温度来决定晶体管开关的最大消耗功率。上述这种电路保护设备实际上是一种功率限制保护设备，用于避免开关功率晶体管于安全工作区之外进行操作。除了上述做法，电路保护设备可以设计成过流保护(Over Current Protection，OCP)设备或过温保护设备(Over TemperatureProtection，OTP)，但不论那种做法都需要使用复杂的安全工作区资料来设计，且无法确保让晶体管开关操作于安全工作区内的最大边际(maximum margin)。

发明内容

基于本申请的至少一个目的，本申请提供一种晶体管开关保护设备，用于保护电路设备中的晶体管开关，其包括电压/电流检测设备与判读设备。电压/电流检测设备电连接所述晶体管开关，用于检测晶体管开关之栅极、体极、源极或漏极的电压，或者检测晶体管开关的源极或漏极的电流，并生成相应的参考电压。判读设备电连接电压/电流检测设备与晶体管开关，用于判断参考电压是否超出过流电压或对应晶体管开关的最大接面温度的最大接面温度电压。当判读设备判断检测到的参考电压超过最大接面温度电压或过流电压时，判读设备生成控制信号给晶体管开关的栅极、体极、源极或漏极。

基于本申请的至少一个目的，本申请提供一种电路设备，此电路设备包括上述晶体管开关保护设备与上述功能电路。

综上所述，本申请实施例提供的晶体管开关保护设备及其电路可以利用“单温”参数同时达成功率限制、过温保护与过流保护机制，因此具有参数取得简单与实现最大边际等技术效果。

为了进一步理解本申请的技术、手段和效果，可以参考以下详细描述和附图，从而可以彻底和具体地理解本申请的目的、特征和概念。然而，以下详细描述和附图仅用于参考和说明本申请的实现方式，其并非用于限制本申请。

附图说明

提供的附图用以使本申请所属技术领域具有通常知识者可以进一步理解本申请，并且被并入与构成本申请的说明书的一部分。附图示出了本申请的示范实施例，并且用以与本申请的说明书一起用于解释本申请的原理。

图1是本申请第一实施例的晶体管开关保护设备与使用其的电路设备的方块图。

图2是本申请第二实施例的晶体管开关保护设备与使用其的电路设备的电路图。

图3是本申请第二实施例的电路设备内的部分信号的波形图。

图4是本申请第三实施例的晶体管开关保护设备与使用其的电路设备的电路图。

图5是本申请第四实施例的晶体管开关保护设备与使用其的电路设备的电路图。

图6是本申请第五实施例的晶体管开关保护设备与使用其的电路设备的电路图。

1：电路设备

10：晶体管开关

12：晶体管开关保护设备

121：电压/电流检测设备

122：判读设备

123、125：滤波器

124、126：快拉电路

1221、1224：比较器

1222、1223：电流源

IOC：过流电流

ITJ：最大接面温度电流

VTOC：过流电压

VTJ：最大接面温度电压

Vin：输入电压

R1～R4：电阻

V1～V4：电压

T1～T6：时间

ILOAD、I2：电流

I1：感应电流

VREF、VREF1、VREF2、VREF3：参考电压

MS、MTSD、MTSD1、MTSD2：NMOS晶体管

Mt：PMOS晶体管

具体实施方式

现在将详细参考本申请的示范实施例，其示范实施例会在附图中被绘示出。在可能的情况下，在附图和说明书中使用相同的组件符号来指代相同或相似的部件。另外，示范实施例的做法仅是本申请的设计概念的实现方式的其中一者，下述的所述示范皆非用于限定本申请。

本申请的目的主要是想利用“单温”参数同时达成功率限制、过温保护与过流保护机制。在发生功率限制或过流保护时，相应的功率与电流实际可以转换成对应的特定温度，因此只要限定并将晶体管开关的温度锁在特定温度即可，实作上则是基于特定温度来设定相应的过流电流或过流电压，而不让晶体管开关回馈的电压或电流超出过流电压或过流电流。在发生过温保护时，可以直接使用晶体管开关的最大接面温度对应的特定电压或特定电流来做为限制要件，避免晶体管开关回馈的电压或电流超出最大接面温度对应的特定电压或特定电流，以将晶体管开关的温度锁定并接近于最大接面温度，借此得到先前技术没有办法达到的最大边际。

另外一方面，晶体管开关的最大接面温度对应的特定电压或特定电流则是固定的参数，最大接面温度是取物理参数，并非晶体管开关的复杂且难以取得的制程参数。再者，上述过流电压或过流电流可以由客户决定，因此本申请是利用“单温”参数同时达成功率限制、过温保护与过流保护机制，完全不用取用其他参数来达成功率限制、过温保护与过流保护机制。

首先，请参照本申请图1，图1是本申请第一实施例的晶体管开关保护设备与使用其的电路设备的方块图。电路设备1包括功能电路(未绘示)与至少一个晶体管开关保护设备12，且功能电路至少包括一个晶体管开关10。晶体管开关10电连接晶体管开关保护设备12。晶体管开关保护设备12包括电压/电流检测设备121与判读设备122，电压/电流检测设备121与判读设备122电连接，以及晶体管开关10电连接电压/电流检测设备121与判读设备122。

进一步地，电压/电流检测设备121用于检测晶体管开关10的栅极、体极(body)、源极或漏极的电压，或者检测晶体管开关10之的源极或漏极的电流，并生成相应的参考电压。判读设备122用于判断参考电压是否超出使用者设定的过流电压(可通过设定过流电流来生成)或固定的特定电压(由晶体管开关10的最大接面温度决定)。当判读设备122判断检测到的参考电压超过固定的特定电压与使用者设定的过流电压的其中一者时，判读设备122即生成相应的控制信号给晶体管开关10的栅极、体极、源极或漏极，以借此避免晶体管开关10继续操作而导致烧毁，从而实现晶体管开关10的保护作用。

在本申请中，需要使用者设定的，只有过流电流，而过流电流又实际上与温度相关，但由于最大接面温度(maximum junction temperature)是固定的(注：最大接面温度为半导体作动时最高的温度，其与半导体制程技术相关，在半导体元件出厂时即被确定)，非由使用者进行调整的，因此，即使过流电流设定的过大，也不用担心晶体管开关10会烧毁。因为，参考电压会先超过最大接面温度对应之固定的特定电压，故晶体管开关10会因此被阻断操作。

另外一方面，为了避免杂讯与短突波(glitch)干扰上述温度控制架构的准确和稳定度，在其他实施例中，可以在晶体管开关10之前设置滤波器，或在判读设备122及晶体管开关10之间设置滤波器，且滤波器可以由电阻与电容组成，或由电流源与电容组成，或由电流源、电阻与电容组成，或由晶体管开关、电阻、电容与电流源组成，且本申请不以滤波器的态样为限制。

除此之外，在一些情况，晶体管开关10的接面温度可能会骤升。在这个情况下，为了避免判读设备122来不及关闭晶体管开关10，因此，在本申请其他实施例中，可以在晶体管开关10之前设置快拉电路，或者在或在判读设备122及晶体管开关10之间设置快拉电路，以通过快拉电路来防止晶体管开关10的接面温度骤升导致烧毁的情况。快拉电路例如可以通过一个晶体管开关来实现，且本申请不以此为限制。

请参照图2，图2是本申请第二实施例的晶体管开关保护设备与使用其的电路设备的电路图。在此实施例中，晶体管开关保护设备12是一个电压检测型的晶体管开关保护设备，晶体管开关10以一个空乏型的NMOS晶体管MS来实现，且在操作时会生成电流ILOAD流过其源极与漏极，且NMOS晶体管MS的漏极上的电压V4被检测。电压/电流检测设备121包括了电阻R1、R2，通过电阻R1、R2，NMOS晶体管MS的漏极上的电压V4可以被检测，且相应地在电阻R2的一端可以生成参考电压VREF给判读设备122。

进一步地，电阻R1的一端接收输入电压Vin，电阻R1的另一端与电阻R2的另一端电连接，以及电阻R2的一端电连接判读设备122的比较器1221的正输入端。电阻R1的另一端与电阻R2的另一端电连接NMOS晶体管MS的漏极，以接收电压V4。在此实施例中，判读设备122生成的控制信号会传输给NMOS晶体管MS的栅极，以借此调整电压V1，从而避免NMOS晶体管MS的烧毁，但在其他实施例中，也可以是，判读设备122生成的控制信号会传输给NMOS晶体管MS的体极、源极或漏极，以借此调整电压V3、V2或V4，从而避免NMOS晶体管MS的烧毁。

判读设备122包括比较器1221、电阻R3、R4与电流源1222、1223。电阻R3的一端接收输入电压Vin，电阻R3的另一端电连接电流源1222的一端与比较器1221的负输入端。电阻R4的一端接收输入电压Vin，电阻R4的另一端电连接电流源1223的一端与比较器1221的另一负输入端。电流源1222与1223分别提供过流电流IOC与最大接面温度电流ITJ(即前面提到的由晶体管开关10的最大接面温度决定的特定电流)，以借此在电阻R3的另一端与电阻R4的另一端分别生成过流电压VTOC与最大接面温度电压VTJ(即前面提到的由晶体管开关10的最大接面温度决定的固定的特定电压)。过流电流IOC如前面所述，可以由使用者决定即调整，以及最大接面温度电流ITJ则是由晶体管开关10所决定，其为晶体管开关10的物理参数，故仅与晶体管开关10的类型有关。

请同时参照图2与图3，图3是本申请第二实施例的电路设备内的部分信号的波形图。时间T1为电路设备1的启动时点，在时间T1后，过流电压VTOC与最大接面温度电压VTJ开始上升到特定电位，晶体管开关10为导通状态，电压V1为逻辑高电位，且参考电压VREF往上上升。在时间T2时，参考电压VREF刚好接近且略大于过流电压VTOC，因此判读设备122输出控制信号将电压V1调整为逻辑低电位，以关闭晶体管开关10来进行保护。

通过关闭晶体管开关10进行保护会可以使得参考电压VREF在时间T3下降至启动时点时的低电位，此时，晶体管开关10又可以被导通，以进行开关操作。在时间T4，参考电压VREF又接近且略大于过流电压VTOC，但在与时间T4差异不大的时间T5骤升超过最大接面温度电压VTJ，故在时间T4至T6，判读设备122输出控制信号将电压V1调整为逻辑低电位，以关闭晶体管开关10来进行保护。通过关闭晶体管开关10进行保护可以使得参考电压VREF在时间T6下降至启动时点时的低电位，此时，晶体管开关10又可以被导通，以进行开关操作。在此请注意，因为参考电压VREF在与时间T4差异不大的时间T5骤升超过最大接面温度电压VTJ，因此，在这个例子中，时间T4至T5的期间，并没有过电流情况发生。

请参照图4，图4是本申请第三实施例的晶体管开关保护设备与使用其的电路设备的电路图。在此实施例中，晶体管开关保护设备12更包括滤波器123与快拉电路124。滤波器123与快拉电路124可以设置在NMOS晶体管MS的栅极之前，以接收晶体管开关10的开关控制信号。滤波器123用于避免杂讯与短突波对晶体管开关保护设备12的影响，故将开关控制信号进行滤波后，输出经过滤波的开关控制信号给晶体管开关10的NMOS晶体管MS的栅极。快拉电路124使用NMOS晶体管MTSD实现。NMOS晶体管MTSD的栅极接收开关控制信号，NMOS晶体管MTSD的源极电连接低电压，低电压可以例如是接地电压，且NMOS晶体管MTSD的漏极电连接NMOS晶体管MS的栅极。NMOS晶体管MTSD可以在NMOS晶体管MS的接面温度骤升时，被开启，以快速地将晶体管开关10关闭，防止晶体管开关10烧毁。

请接着参照图5，图5是本申请第四实施例的晶体管开关保护设备与使用其的电路设备的电路图。在此实施例中，晶体管开关保护设备12是一个电流检测型的晶体管开关保护设备，晶体管开关10以一个空乏型的NMOS晶体管来实现，且在操作时会生成电流流过其源极与漏极。电压/电流检测设备121包括了电流感应器，电流感应器通过检测流过晶体管开关10的电流生成感应电流I1，感应电流I1可以是流过晶体管开关10的电流的K倍，K为正整数，且取决于电流感应器的线圈的匝数比。电流感应器是双向的(但本申请不以此为限制，也可以是单向的电流感应器)，也就是说，当感应电流I1改变，流过晶体管开关10的电流也会改变，反之，当流过晶体管开关10的电流改变，感应电流I1也会改变。

电压/电流检测设备121还包括参考电压生成器，用以生成相应的三个参考电压VREF1～VREF3。进一步地，参考电压VREF3是检测如图4的NMOS晶体管MS(作为开关使用的晶体管)的负载电流ILOAD所生成的参考电压，例如等同于图4的NMOS晶体管MS的漏极上的电压V4。参考电压VREF1是由使用者决定的过温温度所对应的电压，以及参考电压VREF2则是使用者决定的过温温度后所对应的电压，其用于生成迟滞效果，也就是让比较器1221生成迟滞效果。

判读设备122包括比较器1221、1224、PMOS晶体管Mt与电流源1222。比较器1221的两个负输入端接收参考电压VREF1、VREF2，比较器1221的正输入端接收最大接面温度电压VTJ，比较器1221的输出端则是电连接PMOS晶体管Mt的栅极。PMOS晶体管Mt的源极接收输入电压Vin，电流源1222的一端电连接PMOS晶体管Mt的漏极与电压/电流检测设备121输出感应电流I1的一端，而电流源1222的另一端则电连接低电压，例如接地电压。比较器1224的负输入端电连接电流源1222的一端，比较器的正输入端接收参考电压VREF3，以及比较器1221的输出端电连接晶体管开关10，以输出控制信号给晶体管开关10的栅极、体极、源极或漏极。

参考电压VREF1、VREF2代表着晶体管开关10的接面温度高低，若两个参考电压VREF1、VREF2小于最大接面温度电压VTJ，表示晶体管开关10的接面温度小于最大接面温度，此时，PMOS晶体管Mt会被关闭，使得PMOS晶体管Mt的电流I2为0，而致使电流源1222提供的过流电流IOC等同于感应电流I1。此时，晶体管开关保护设备12操作于过流保护机制，若参考电压VREF3大于使用者设定的过流电压VTOC，则会生成控制信号来控制晶体管开关10关闭，以借此降低晶体管开关10的温度。

当两个参考电压VREF1、VREF2的任一者大于最大接面温度电压VTJ，表示晶体管开关10的接面温度大于最大接面温度，此时，PMOS晶体管Mt会导通，而致使电流源1222提供的过流电流IOC等同于感应电流I1加上电流I2。此时，若接面温度上升，就会使得电流I2上升，而电流I2的上升会导致感应电流I1下降。因此，对应地使得流过晶体管开关10的电流下降，从而使得晶体管开关10的温度得以降低。另外，此时参考电压VREF3原则上也会大于过流电压VTOC，故也会同时间控制晶体管开关10关闭，以借此降低晶体管开关10的温度。附带一提的是，在其中一个实施例中，参考电压VREF1～VREF3可以是同一个参考电压，比较器1221可以仅有一个负输入端，且本申请不以此为限制。

请接着参照图6，图6是本申请第五实施例的晶体管开关保护设备与使用其的电路设备的电路图。不同于前一个实施例，在此实施例中，晶体管开关保护设备12更包括滤波器123、125与快拉电路124、126。滤波器123设置在比较器1221的输出端与PMOS晶体管Mt的栅极之间，用以避免杂讯与短突波误开或误关PMOS晶体管Mt而造成晶体管开关10的烧毁。快拉电路124包括NMOS晶体管MTSD1，NMOS晶体管MTSD1的栅极电连接比较器1221的输出端，NMOS晶体管MTSD1的源极电连接低电压，例如接地电压，NMOS晶体管MTSD1的漏极电连接PMOS晶体管Mt的栅极。在晶体管开关10的接面温度骤升时，通过快拉电路124，可以快速地将PMOS晶体管Mt打开，以降低晶体管开关10的温度。

滤波器125设置在比较器1224的输出端与晶体管开关10的栅极之间，用以避免杂讯与短突波误开或误关晶体管开关10而造成晶体管开关10的烧毁。快拉电路126包括NMOS晶体管MTSD2，NMOS晶体管MTSD2的栅极电连接比较器1221的输出端，NMOS晶体管MTSD2的源极电连接低电压，例如接地电压，NMOS晶体管MTSD2的漏极电连接晶体管开关10的栅极。在晶体管开关10的接面温度骤升时，透过快拉电路126，可以快速地将晶体管开关10关闭，以降低晶体管开关10的温度。

综合以上所述，本申请实施例提供的晶体管开关保护设备及其电路可以利用“单温”参数同时达成功率限制、过温保护与过流保护机制，其不用再设法取得晶体管开关的复杂且难以取得的制程参数。由于本申请实施例提供的晶体管开关保护设备及其电路直接使用晶体管开关的最大接面温度对应的特定电压或特定电流来做为限制要件，避免晶体管开关回馈的电压或电流超出最大接面温度对应的特定电压或特定电流，以将晶体管开关的温度锁定并接近于最大接面温度，借此得到先前技术没有办法达到的最大边际。再者，在一些实施例中，晶体管开关保护设备及其电路还设置有滤波器与快拉电路来增加效能表现。

因此，将理解的是，上述实施方式仅作为示例被引用，并且本申请不限于上文已经具体示出和描述的内容。相反，本申请的范围包括上述各种特征的组合和子组合，本领域技术人员在阅读前述说明后将想到的这些变化及其变形和修改在现有技术中未公开。通过引用并入本专利申请的文件应被认为是本申请的组成部分，除了在这些并入文件中以与本说明书中明确或隐含的定义相抵触的方式定义任何术语的范围外，应考虑本说明书中的定义。

Claims (10)

1.一种晶体管开关保护设备，用于保护电路设备中的晶体管开关，其特征在于，所述晶体管开关保护设备包括：

电压/电流检测设备，电连接所述晶体管开关，用于检测所述晶体管开关的栅极、体极、源极或漏极的电压，或者检测所述晶体管开关的所述源极或所述漏极的电流，并生成相应的至少一参考电压；以及

判读设备，电连接所述电压/电流检测设备与所述晶体管开关，用于判断所述参考电压是否超出过流电压或对应所述晶体管开关的最大接面温度的最大接面温度电压；

其中当所述判读设备判断检测到的所述参考电压超过所述最大接面温度电压或所述过流电压时，所述判读设备生成控制信号给所述晶体管开关的所述栅极、所述体极、所述源极或所述漏极。

2.如权利要求1所述的晶体管开关保护设备，其特征在于，其中所述电压/电流检测设备包括多个电阻，所述判读设备包括比较器，所述多个电阻电连接所述晶体管开关，以生成所述参考电压，所述比较器用以比较所述参考电压、所述过流电压与所述最大接面温度电压。

3.如权利要求2所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括滤波器，所述滤波器电连接所述晶体管开关的所述栅极，并用于接收所述晶体管开关的开关控制信号。

4.如权利要求3所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括由NMOS晶体管构成的快拉电路，所述NMOS晶体管的栅极用于接收所述开关控制信号，所述NMOS晶体管的漏极与源极用于分别电连接所述晶体管开关的所述栅极与低电压。

5.如权利要求1所述的晶体管开关保护设备，其特征在于，其中所述电压/电流检测设备包括电流感应器，以及所述判读设备包括第一比较器、第二比较器、电流源与PMOS晶体管，所述电流感应器用于通过检测流过所述晶体管开关的电流以生成感应电流，所述感应电流与流过所述晶体管开关的所述电流彼此响应而变化，所述电流源的一端连接所述第二比较器的负输入端、所述PMOS晶体管的漏极及所述电流感应器生成所述感应电流的一端，并提供所述过流电压，所述电压/电流检测设备用于生成第一参考电压、第二参考电压与第三参考电压，所述第二比较器比较所述第三参考电压与所述过流电压，以生成所述控制信号，所述第一比较器的输出端电连接所述PMOS晶体管的栅极，所述第一比较器用于比较所述第一参考电压或所述第二参考电压是否大于所述最大接面温度电压，以控制所述PMOS晶体管的开启与关闭。

6.如权利要求5所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括第一滤波器，所述第一滤波器电连接所述第一比较器的所述输出端与所述PMOS晶体管的所述栅极之间。

7.如权利要求6所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括由第一NMOS晶体管构成的第一快拉电路，所述第一NMOS晶体管的栅极电连接所述第一比较器的所述输出端，所述第一NMOS晶体管的漏极与源极用于分别电连接所述PMOS晶体管的所述栅极与低电压。

8.如权利要求7所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括第二滤波器，所述第二滤波器电连接所述第二比较器的所述输出端与所述晶体管开关的所述栅极之间。

9.如权利要求8所述的晶体管开关保护设备，其特征在于，其中所述晶体管开关保护设备更包括由第二NMOS晶体管构成的第二快拉电路，所述第二NMOS晶体管的栅极电连接所述第二比较器的所述输出端，所述第二NMOS晶体管的漏极与源极用于分别电连接所述晶体管开关的所述栅极与所述低电压。

10.一种电路设备，其特征在于，所述电路设备包括：

如权利要求1至9其中一项所述的晶体管开关保护设备；以及

功能电路，包括所述晶体管开关。