CN117631437A - 一种掩膜版结构及半导体晶圆的对位标记的摆放方法 - Google Patents
一种掩膜版结构及半导体晶圆的对位标记的摆放方法 Download PDFInfo
- Publication number
- CN117631437A CN117631437A CN202410101478.7A CN202410101478A CN117631437A CN 117631437 A CN117631437 A CN 117631437A CN 202410101478 A CN202410101478 A CN 202410101478A CN 117631437 A CN117631437 A CN 117631437A
- Authority
- CN
- China
- Prior art keywords
- alignment marks
- cutting channel
- scribe line
- region
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000011159 matrix material Substances 0.000 claims abstract description 73
- 235000012431 wafers Nutrition 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 10
- 239000003550 marker Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及半导体技术领域，特别涉及一种掩膜版结构及半导体晶圆的对位标记的摆放方法。掩膜版结构，包括：芯片图形区；内切割道区，设置于相邻芯片图形区之间；外切割道区，设置于多个芯片图形区四周；矩阵对位标记，呈矩形阵列布置于内切割道区或者外切割道区；对称对位标记，呈对称布置于内切割道区或者外切割道区；固定对位标记，布置于一个芯片图形区的一边或者一角；以及空白对位标记，布置于内切割道区或者外切割道区的空白区域。本发明可提高对位标记的摆放效率，使得对位标记自动化摆放的重复性能得到增强。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种掩膜版结构及半导体晶圆的对位标记的摆放方法。
背景技术
在半导体晶圆的光照、显影制程工艺中，需要利用掩膜版以实现对位标记（Mark）的转移。然后在曝光单元（shot）的切割道上设置对位标记，以便于在后续制程过程中进行晶圆上芯片的切割。对于现有半导体厂内的加工平台，在半导体制程项目的开发阶段无法形成对位标记的固定摆放规则，存在对位标记摆放时间长且重复性作业效率低下的问题。因此，存在待改进之处。
发明内容
本发明的目的在于提供一种掩膜版结构及半导体晶圆的对位标记的摆放方法，用于解决现有技术中存在的对位标记摆放时间长且重复性作业效率低下的问题。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提出一种掩膜版结构，包括：
芯片图形区；
内切割道区，设置于相邻所述芯片图形区之间；
外切割道区，设置于多个所述芯片图形区四周；
矩阵对位标记，呈矩形阵列布置于所述内切割道区或者所述外切割道区；
对称对位标记，呈对称布置于所述内切割道区或者所述外切割道区；
固定对位标记，布置于所述内切割道区，且位于一个所述芯片图形区的一边或者一角位置处；以及
空白对位标记，布置于所述内切割道区或者所述外切割道区的空白区域。
在本发明的一个实施例中，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记、所述对称对位标记、所述固定对位标记和/或所述空白对位标记，按照预设通用命名进行设置，所述通用命名表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向。
在本发明的一个实施例中，当所述内切割道区或者所述外切割道区为单切割道时，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记或者所述对称对位标记，使其位于同一直线上。
在本发明的一个实施例中，当所述内切割道区或者所述外切割道区为多切割道时，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记或者所述对称对位标记，沿所述多切割道的排列顺序进行周期布置。
在本发明的一个实施例中，在一个所述内切割道区或者所述外切割道区的同一位置处，当布置多个所述矩阵对位标记或者多个所述对称对位标记时，多个所述矩阵对位标记或者多个所述对称对位标记沿切割道的切割方向延续排列布置。
本发明还提出一种半导体晶圆的对位标记的摆放方法，包括：
提供一掩膜版；
在所述掩膜版上设置芯片图形区；
在所述芯片图形区之间设置内切割道区，在多个所述芯片图形区四周设置外切割道区；
在所述内切割道区或者所述外切割道区上设置矩阵对位标记，所述矩阵对位标记呈矩形阵列布置；
在所述内切割道区或者所述外切割道区上设置对称对位标记，所述对称对位标记呈对称布置；
在所述内切割道区设置固定对位标记，其中，所述固定对位标记位于所述芯片图形区的一边或者一角位置处；以及
在所述内切割道区或者所述外切割道区的空白位置处设置空白对位标记。
在本发明的一个实施例中，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤，包括：
将所述矩阵对位标记按照预设通用命名进行选取，所述通用命名表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向；
根据选取的所述矩阵对位标记，在所述内切割道区或者所述外切割道区上进行布置。
在本发明的一个实施例中，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤，包括：
在一个所述内切割道区或者所述外切割道区的同一位置处，选取多个所述矩阵对位标记；
将多个所述矩阵对位标记沿切割道的切割方向延续排列布置。
在本发明的一个实施例中，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤中，包括：
当所述内切割道区或者所述外切割道区为单切割道时，将所述内切割道区或者所述外切割道区内的所述矩阵对位标记布置于同一直线上。
在本发明的一个实施例中，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤中，包括：
当所述内切割道区或者所述外切割道区为多切割道时，将所述矩阵对位标记沿所述多切割道的排列顺序进行周期布置。
本发明提出一种掩膜版结构及半导体晶圆的对位标记的摆放方法，意想不到的效果是可提高对位标记的摆放效率，使得对位标记自动化摆放的重复性能得到增强。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中掩膜版结构的结构示意图。
图2为本发明一实施例中掩膜版结构的矩阵对位标记的结构示意图。
图3为本发明又一实施例中掩膜版结构的矩阵对位标记的结构示意图。
图4为本发明一实施例中掩膜版结构的对称对位标记的结构示意图。
图5为本发明一实施例中掩膜版结构的固定对位标记和空白对位标记的结构示意图。
图6为本发明一实施例中掩膜版结构的矩阵对位标记的第一种状态示意图。
图7为本发明一实施例中掩膜版结构的对称对位标记的第二种状态示意图。
图8为本发明一实施例中掩膜版结构的多切割道的结构示意图。
图9为本发明一实施例中半导体晶圆的对位标记的摆放方法的步骤示意图。
图10为本发明图9中步骤S30的步骤示意图。
图中：10、芯片图形区；20、内切割道区；30、外切割道区；
410、九宫格标记；420、四象限标记；430、第一矩阵标记；440、第二矩阵标记；
510、第一中心对称标记；520、第二中心对称标记；530、第一轴对称标记；
610、第一固定标记；620、第二固定标记；
710、第一空白标记；720、单切割道标记；730、第二空白标记。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1至图10所示，本发明提出一种掩膜版结构及半导体晶圆的对位标记的摆放方法，可应用于半导体晶圆上芯片分割领域，具体可应用在半导体晶圆的光照、显影制程工艺中，利用掩膜版以实现对位标记（Mark）的转移。本发明可实现半导体制程中对位标记的自动化摆放，即对位标记自动化摆放的重复性能强，以使得晶圆上芯片分割的生产效率得到提高。
请参阅图1所示，在本发明的一个实施例中，本发明提出一种掩膜版结构，可包括芯片图形区10、内切割道区20和外切割道区30。在半导体晶圆的光照、显影制程工艺中，通过掩膜版上芯片图形区10的遮挡作用，以在后续制程中使得晶圆上形成芯片区域。在一个曝光单元（shot）中，芯片图形区10的数量为多个，并且多个芯片图形区10可呈矩形阵列进行设置。在多个芯片图形区10内，相邻的芯片图形区10之间可设置有内切割道区20，多个芯片图形区10的四周可设置有外切割道区30。在内切割道区20或者外切割道区30内可设置矩阵对位标记，矩阵对位标记可呈矩形阵列排列。在内切割道区20或者外切割道区30内可设置对称对位标记，对称对位标记可呈对称排列。在一个芯片图形区10的一边或者一角位置处，可设置固定对位标记。在内切割道区20或者外切割道区30的空白区域，可设置空白对位标记。例如，在内切割道区20或者外切割道区30未设置矩阵对位标记、对称对位标记和固定对位标记的空白区域，可随机摆放空白对位标记。通过矩阵对位标记、对称对位标记、固定对位标记和空白对位标记的摆放，可提高对位标记的摆放效率，并且自动化摆放的重复性能得到增强。
请参阅图2所示，在本发明的一个实施例中，可对一个曝光单元（shot）进行区域划分。例如，将左侧区域用L（Left）表示，将右侧区域用R（Right）表示，将顶部区域用T（Top）表示，将底部区域用B（Bottom）表示，将中心区域用C（Center）表示。在一个曝光单元中，可将内切割道用I（In）表示，将外切割道用O（Out）表示，将水平方向的切割道用H（Horizontal）表示，将垂直方向的切割道用V（Vertical）表示。矩阵对位标记可包括九宫格标记410。在一个曝光单元中，可将九宫格标记410按照九宫格形状进行布局，可用9LT表示九宫格标记410中位于左侧顶部的对位标记，九宫格标记410的位置可分别表示为9LT、9LC、9LB、9CT、9CC、9CB、9RT、9RC、9RB。应当理解的是，9LB与9BL的表达含义相一致。对于内切割道区20或者外切割道区30内的矩阵对位标记，可按照预设通用命名进行摆放。通用命名可表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向。由于九宫格标记410都在内切割道中，九宫格标记410的通用命名可分别表示为：TRY_I_9LT_V、TRY_I_9LC_V、……、TRY_I_9RB_V。另外，在实际应用中，还可将常用的位置点组合起来重新进行命名，例如，可用TRY_I_3I_TCB_V表示TRY_I_9CT_V、TRY_I_9CC_V、TRY_I_9CB_V。再例如，可用TRY_I_9I_V表示全部的九宫格标记410。
请参阅图3所示，在本发明的一个实施例中，矩阵对位标记还可包括四象限标记420、第一矩阵标记430和第二矩阵标记440。在一个曝光单元中，可将四象限标记420按照四象限形状进行布局，可将第一矩阵标记430按照四象限形状进行布局，可将第二矩阵标记440按照四象限（quadrant）形状进行布局。可用Q1表示四象限标记420中位于第一象限的对位标记，四象限标记420的位置可分别表示为Q1、Q2、Q3和Q4。由于四象限标记420和第一矩阵标记430都在内切割道中，四象限标记420的通用命名可分别表示为：TRY_I_Q1_H、TRY_I_Q2_H、TRY_I_Q3_H、TRY_I_Q4_H。另外，在实际应用中，还可将常用的位置点组合起来重新进行命名，例如，可用TRY_I_4I_H表示TRY_I_Q1_H、TRY_I_Q2_H、TRY_I_Q3_H、TRY_I_Q4_H。第一矩阵标记430的通用命名可分别表示为：TRY_I_UL_H、TRY_I_LL_H、TRY_I_LR_H、TRY_I_UR_H。由于第二矩阵标记440都在外切割道中，第二矩阵标记440的通用命名可分别表示为：TRY_O_LB_V、TRY_O_LT_V、TRY_O_RT_V、TRY_O_RB_V。另外第二矩阵标记440的通用命名还可分别表示为：TRY_O_TL_H、TRY_O_TR_H、TRY_O_BR_H、TRY_O_BL_H。可通过组合的形式，用TRY_O_LR4_V表示TRY_O_LB_V、TRY_O_LT_V、TRY_O_RT_V、TRY_O_RB_V。
请参阅图4所示，在本发明的一个实施例中，对于内切割道区20或者外切割道区30内的对称对位标记，可按照预设通用命名进行摆放。对称对位标记可包括第一中心对称标记510、第二中心对称标记520和第一轴对称标记530。在一个曝光单元中，可将第一中心对称标记510按照中心对称进行布局，可将第二中心对称标记520按照中心对称进行布局，可将第一轴对称标记530按照轴对称进行布局。由于第一中心对称标记510、第二中心对称标记520是中心对称并且在外切割道中，第二中心对称标记520的通用命名可分别表示为：TRY_O_TCR_H、TRY_O_TCL_H、TRY_O_BCL_H、TRY_O_BCR_H。第二中心对称标记520的通用命名还可分别表示为：TRY_O_RCT_V、TRY_O_RCB_V、TRY_O_LCT_V、TRY_O_LCB_V。第二中心对称标记520的通用命名可分别表示为：TRY_O_LC_V、TRY_O_RC_V、TRY_O_TC_H、TRY_O_BC_H。由于第一轴对称标记530、第一轴对称标记530是轴对称并且在内切割道中，第一轴对称标记530的通用命名可分别表示为：TRY_I_TC_V、TRY_I_BC_V、TRY_I_LC_H、TRY_I_RC_H和TRY_I_CC_H。
请参阅图5所述，在本发明的一个实施例中，对于内切割道区20内的固定对位标记和空白对位标记，可按照预设通用命名进行摆放。固定对位标记可包括第一固定标记610和第二固定标记620，在一个曝光单元中，可将芯片图形区10的一边位置处设置第一固定标记610，可将芯片图形区10的一角位置处设置第二固定标记620。第一固定标记610的通用命名可表示为：COLROW_M_T，表示第一固定标记610位于一个芯片图形区10的顶部位置。第二固定标记620的通用命名可表示为：COLROW_M_TRN，表示第二固定标记620位于一个芯片图形区10的右上角位置处，T（Top）表示顶部，R（Right）表示右侧，N（Corner）表示拐角。空白对位标记可包括第一空白标记710、单切割道标记720和第二空白标记730。第一空白标记710、单切割道标记720和第二空白标记730，可随机设置于内切割道区20或者外切割道区30的空白区域中。第一空白标记710的通用命名可表示为：TRY_I_H，单切割道标记720的通用命名可表示为：TRY_I_SL_H，其中SL（Single Length）表示为单切割道。第二空白标记730的通用命名可表示为：TRY_2I，即表示第二空白标记730的数量具有两个。
请参阅图6和图7所示，在本发明的一个实施例中，在一个内切割道区20或者外切割道区30的同一位置处，当布置多个矩阵对位标记或者多个对称对位标记时，多个矩阵对位标记或者多个对称对位标记可沿切割道的切割方向排列布置。例如，对于呈九宫格布局的九宫格标记410中的对位标记TRY_I_9LB_V，当在此处布局三个TRY_I_9LB_V，则该位置处的对位标记会沿着垂直的切割方向进行延伸。当内切割道区20或者外切割道区30为单切割道时，对于内切割道区20或者外切割道区30内的矩阵对位标记或者所述对称对位标记，可位于同一直线上。
请参阅图8所示，在本发明的一个实施例中，当内切割道区20或者外切割道区30为多切割道时，对于内切割道区20或者外切割道区30内的矩阵对位标记或者对称对位标记，沿多切割道的摆放顺序进行周期布置。例如，当内切割道区20或者外切割道区30为双切割道时，水平切割道内的对位标记可按照从上到下的方向进行周期性摆放，垂直切割道内的对位标记可按照从左到右的方向进行周期性摆放。
请参阅图9所示，在本发明的一个实施例中，本发明还可提出一种半导体晶圆的对位标记的摆放方法，可包括以下的步骤。
步骤S10、提供一掩膜版，在所述掩膜版上设置芯片图形区。
步骤S20、在所述芯片图形区之间设置内切割道区，在多个所述芯片图形区四周设置外切割道区。
步骤S30、在所述内切割道区或者所述外切割道区上设置矩阵对位标记，所述矩阵对位标记呈矩形阵列布置。
步骤S40、在所述内切割道区或者所述外切割道区上设置对称对位标记，所述对称对位标记呈中心对称布置。
步骤S50、在所述内切割道区设置固定对位标记，其中，所述固定对位标记位于所述芯片图形区的一边或者一角位置处。
步骤S60、在所述内切割道区或者所述外切割道区的空白位置处设置空白对位标记。
步骤S10、提供一掩膜版，在所述掩膜版上设置芯片图形区。
在本发明的一个实施例中，掩膜版可包括芯片图形区10、内切割道区20和外切割道区30。在半导体晶圆的光照、显影制程工艺中，通过掩膜版上芯片图形区10的遮挡作用，以在后续制程中使得晶圆上形成芯片区域。在一个曝光单元中，芯片图形区10的数量为多个，并且多个芯片图形区10可呈矩形阵列进行设置。
步骤S20、在所述芯片图形区之间设置内切割道区，在多个所述芯片图形区四周设置外切割道区。
在本发明的一个实施例中，在多个芯片图形区10内，相邻的芯片图形区10之间可设置有内切割道区20，多个芯片图形区10的四周可设置有外切割道区30。
步骤S30、在所述内切割道区或者所述外切割道区上设置矩阵对位标记，所述矩阵对位标记呈矩形阵列布置。
在本发明的一个实施例中，矩阵对位标记可包括九宫格标记410。在一个曝光单元中，可将九宫格标记410按照九宫格形状进行布局，可用9LT表示九宫格标记410中位于左侧顶部的对位标记，九宫格标记410的位置可分别表示为9LT、9LC、9LB、9CT、9CC、9CB、9RT、9RC、9RB。应当理解的是，9LB与9BL的表达含义相一致。
在本发明的又一个实施例中，矩阵对位标记还可包括四象限标记420、第一矩阵标记430和第二矩阵标记440。在一个曝光单元中，可将四象限标记420按照四象限形状进行布局，可将第一矩阵标记430按照四象限形状进行布局，可将第二矩阵标记440按照四象限（quadrant）形状进行布局。可用Q1表示四象限标记420中位于第一象限的对位标记，四象限标记420的位置可分别表示为Q1、Q2、Q3和Q4。
步骤S40、在所述内切割道区或者所述外切割道区上设置对称对位标记，所述对称对位标记呈对称布置。
在本发明的一个实施例中，对称对位标记可包括第一中心对称标记510、第二中心对称标记520和第一轴对称标记530。在一个曝光单元中，可将第一中心对称标记510按照中心对称进行布局，可将第二中心对称标记520按照中心对称进行布局，可将第一轴对称标记530按照轴对称进行布局。
步骤S50、在所述内切割道区设置固定对位标记，其中，所述固定对位标记位于所述芯片图形区的一边或者一角位置处。
在本发明的一个实施例中，固定对位标记可包括第一固定标记610和第二固定标记620，在一个曝光单元中，可将芯片图形区10的一边位置处设置第一固定标记610，可将芯片图形区10的一角位置处设置第二固定标记620。
步骤S60、在所述内切割道区或者所述外切割道区的空白位置处设置空白对位标记。
在本发明的一个实施例中，在内切割道区20或者外切割道区30未设置矩阵对位标记、对称对位标记和固定对位标记的空白区域，可随机摆放空白对位标记。通过矩阵对位标记、对称对位标记、固定对位标记和空白对位标记的摆放，可提高对位标记的摆放效率，并且自动化摆放的重复性能得到增强。
请参阅图10所示，在本发明的一个实施例中，步骤S30可包括步骤S310、步骤S320，步骤S310可表示为将矩阵对位标记按照预设通用命名进行选取，通用命名可表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向。步骤S320可表示为根据选取的矩阵对位标记，在内切割道区20或者外切割道区30上进行布置。
本发明提出一种掩膜版结构及半导体晶圆的对位标记的摆放方法，意想不到的效果是可提高对位标记的摆放效率，使得对位标记自动化摆放的重复性能得到增强。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种掩膜版结构，其特征在于，包括：
芯片图形区；
内切割道区，设置于相邻所述芯片图形区之间；
外切割道区，设置于多个所述芯片图形区四周；
矩阵对位标记，呈矩形阵列布置于所述内切割道区或者所述外切割道区；
对称对位标记，呈对称布置于所述内切割道区或者所述外切割道区；
固定对位标记，布置于所述内切割道区，且位于一个所述芯片图形区的一边或者一角位置处；以及
空白对位标记，布置于所述内切割道区或者所述外切割道区的空白区域。
2.根据权利要求1所述的掩膜版结构，其特征在于，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记、所述对称对位标记、所述固定对位标记和/或所述空白对位标记，按照预设通用命名进行设置，所述通用命名表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向。
3.根据权利要求1所述的掩膜版结构，其特征在于，当所述内切割道区或者所述外切割道区为单切割道时，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记或者所述对称对位标记，使其位于同一直线上。
4.根据权利要求1所述的掩膜版结构，其特征在于，当所述内切割道区或者所述外切割道区为多切割道时，对于所述内切割道区或者所述外切割道区内的所述矩阵对位标记或者所述对称对位标记，沿所述多切割道的排列顺序进行周期布置。
5.根据权利要求1所述的掩膜版结构，其特征在于，在一个所述内切割道区或者所述外切割道区的同一位置处，当布置多个所述矩阵对位标记或者多个所述对称对位标记时，多个所述矩阵对位标记或者多个所述对称对位标记沿切割道的切割方向延续排列布置。
6.一种半导体晶圆的对位标记的摆放方法，其特征在于，包括：
提供一掩膜版；
在所述掩膜版上设置芯片图形区；
在所述芯片图形区之间设置内切割道区，在多个所述芯片图形区四周设置外切割道区；
在所述内切割道区或者所述外切割道区上设置矩阵对位标记，所述矩阵对位标记呈矩形阵列布置；
在所述内切割道区或者所述外切割道区上设置对称对位标记，所述对称对位标记呈对称布置；
在所述内切割道区设置固定对位标记，其中，所述固定对位标记位于所述芯片图形区的一边或者一角位置处；以及
在所述内切割道区或者所述外切割道区的空白位置处设置空白对位标记。
7.根据权利要求6所述的半导体晶圆的对位标记的摆放方法，其特征在于，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤，包括：
将所述矩阵对位标记按照预设通用命名进行选取，所述通用命名表示为规则_内切割道或外切割道_切割点位_水平方向或垂直方向；
根据选取的所述矩阵对位标记，在所述内切割道区或者所述外切割道区上进行布置。
8.根据权利要求6所述的半导体晶圆的对位标记的摆放方法，其特征在于，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤，包括：
在一个所述内切割道区或者所述外切割道区的同一位置处，选取多个所述矩阵对位标记；
将多个所述矩阵对位标记沿切割道的切割方向延续排列布置。
9.根据权利要求6所述的半导体晶圆的对位标记的摆放方法，其特征在于，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤中，包括：
当所述内切割道区或者所述外切割道区为单切割道时，将所述内切割道区或者所述外切割道区内的所述矩阵对位标记布置于同一直线上。
10.根据权利要求6所述的半导体晶圆的对位标记的摆放方法，其特征在于，所述在所述内切割道区或者所述外切割道区上设置矩阵对位标记的步骤中，包括：
当所述内切割道区或者所述外切割道区为多切割道时，将所述矩阵对位标记沿所述多切割道的排列顺序进行周期布置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101478.7A CN117631437B (zh) | 2024-01-25 | 2024-01-25 | 一种半导体晶圆的对位标记的摆放方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101478.7A CN117631437B (zh) | 2024-01-25 | 2024-01-25 | 一种半导体晶圆的对位标记的摆放方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117631437A true CN117631437A (zh) | 2024-03-01 |
| CN117631437B CN117631437B (zh) | 2024-05-07 |
Family
ID=90025532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410101478.7A Active CN117631437B (zh) | 2024-01-25 | 2024-01-25 | 一种半导体晶圆的对位标记的摆放方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117631437B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100010841A (ko) * | 2008-07-23 | 2010-02-02 | 삼성전자주식회사 | 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩 |
| US20100207284A1 (en) * | 2009-02-19 | 2010-08-19 | International Business Machines Corporation | Method for providing rotationally symmetric alignment marks for an alignment system that requires asymmetric geometric layout |
| US20150037713A1 (en) * | 2013-08-05 | 2015-02-05 | Kabushiki Kaisha Toshiba | Method for designing mask set, recording medium, template, and method for manufacturing template |
| CN108459463A (zh) * | 2017-02-22 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种光罩及其制备方法 |
| CN113534601A (zh) * | 2020-04-13 | 2021-10-22 | 长鑫存储技术有限公司 | 一种掩膜版的布局方法及装置、掩膜版 |
| CN114420673A (zh) * | 2022-01-06 | 2022-04-29 | 中国科学院微电子研究所 | 半导体器件、布局方法、位置测量方法及电子设备 |
| CN115172362A (zh) * | 2022-08-05 | 2022-10-11 | 长鑫存储技术有限公司 | 版图结构和版图结构的布局方法 |
| CN115544944A (zh) * | 2022-09-27 | 2022-12-30 | 长鑫存储技术有限公司 | 切割道标记的位置确定方法及确定装置 |
| CN116068844A (zh) * | 2023-03-10 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 一种掩模板及晶圆的制备方法 |
| CN116859681A (zh) * | 2023-07-26 | 2023-10-10 | 长鑫科技集团股份有限公司 | 外围切割道曝光区域面积确定方法 |
| CN117406552A (zh) * | 2022-07-08 | 2024-01-16 | 长鑫存储技术有限公司 | 对准标记的布局方法及装置 |
| CN117406545A (zh) * | 2023-12-14 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体掩膜版及其制作方法 |
-
2024
- 2024-01-25 CN CN202410101478.7A patent/CN117631437B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100010841A (ko) * | 2008-07-23 | 2010-02-02 | 삼성전자주식회사 | 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩 |
| US20100207284A1 (en) * | 2009-02-19 | 2010-08-19 | International Business Machines Corporation | Method for providing rotationally symmetric alignment marks for an alignment system that requires asymmetric geometric layout |
| US20150037713A1 (en) * | 2013-08-05 | 2015-02-05 | Kabushiki Kaisha Toshiba | Method for designing mask set, recording medium, template, and method for manufacturing template |
| CN108459463A (zh) * | 2017-02-22 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种光罩及其制备方法 |
| CN113534601A (zh) * | 2020-04-13 | 2021-10-22 | 长鑫存储技术有限公司 | 一种掩膜版的布局方法及装置、掩膜版 |
| CN114420673A (zh) * | 2022-01-06 | 2022-04-29 | 中国科学院微电子研究所 | 半导体器件、布局方法、位置测量方法及电子设备 |
| CN117406552A (zh) * | 2022-07-08 | 2024-01-16 | 长鑫存储技术有限公司 | 对准标记的布局方法及装置 |
| CN115172362A (zh) * | 2022-08-05 | 2022-10-11 | 长鑫存储技术有限公司 | 版图结构和版图结构的布局方法 |
| CN115544944A (zh) * | 2022-09-27 | 2022-12-30 | 长鑫存储技术有限公司 | 切割道标记的位置确定方法及确定装置 |
| CN116068844A (zh) * | 2023-03-10 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 一种掩模板及晶圆的制备方法 |
| CN116859681A (zh) * | 2023-07-26 | 2023-10-10 | 长鑫科技集团股份有限公司 | 外围切割道曝光区域面积确定方法 |
| CN117406545A (zh) * | 2023-12-14 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体掩膜版及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117631437B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8043928B2 (en) | Efficient provision of alignment marks on semiconductor wafer | |
| CN103019052B (zh) | 光刻对准标记以及包含其的掩模板和半导体晶片 | |
| CN103165417B (zh) | 多层图案化覆盖拆分方法 | |
| US20110069314A1 (en) | Multilayer alignment and overlay target and measurement method | |
| WO2021208692A1 (zh) | 一种掩膜版的布局方法及装置、掩膜版 | |
| US8298920B2 (en) | Chip ID applying method suitable for use in semiconductor integrated circuit | |
| CN112731759B (zh) | 光掩膜版的形成方法及光掩膜版 | |
| CN1085849C (zh) | 制造光掩模的方法 | |
| JP2022503370A (ja) | 表示基板マザーボード及びその製造方法 | |
| US11295996B2 (en) | Systems and methods for bonding semiconductor elements | |
| CN117631437B (zh) | 一种半导体晶圆的对位标记的摆放方法 | |
| CN115097691A (zh) | 一种掩模板及形成方法 | |
| CN112799279B (zh) | 掩膜版 | |
| CN102136409B (zh) | 一种在晶圆上制作定位标记的方法 | |
| CN104865789A (zh) | 掩模版和光刻方法 | |
| CN110587835A (zh) | 一种光栅硅片的切割方法 | |
| CN201955619U (zh) | 半导体制造中光刻套刻图形的版图结构 | |
| CN114935875A (zh) | 一种光刻验证版图和光刻版 | |
| CN115036251B (zh) | 扇出封装晶圆的对位方法及扇出封装晶圆 | |
| CN115729030A (zh) | 带有光刻自对准精度测量结构的掩膜版及光刻方法 | |
| CN108461479A (zh) | 一种对准标记的制备方法 | |
| CN111816599A (zh) | 晶粒定位器及晶粒的定位方法 | |
| CN201945799U (zh) | 一种光刻版 | |
| CN113782545B (zh) | 阵列基板及显示面板 | |
| CN217007958U (zh) | 一种光刻板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |