CN117613036A - 键合结构及键合结构的制造方法 - Google Patents

键合结构及键合结构的制造方法 Download PDF

Info

Publication number
CN117613036A
CN117613036A CN202311694029.XA CN202311694029A CN117613036A CN 117613036 A CN117613036 A CN 117613036A CN 202311694029 A CN202311694029 A CN 202311694029A CN 117613036 A CN117613036 A CN 117613036A
Authority
CN
China
Prior art keywords
layer
bonding
conductive
bonding layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311694029.XA
Other languages
English (en)
Inventor
庄凌艺
刘莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Technology Group Co ltd
Original Assignee
Changxin Technology Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Technology Group Co ltd filed Critical Changxin Technology Group Co ltd
Priority to CN202311694029.XA priority Critical patent/CN117613036A/zh
Publication of CN117613036A publication Critical patent/CN117613036A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例涉及芯片集成领域，提供一种键合结构及键合结构制造方法，键合结构包括：第一半导体结构，第一半导体结构包括第一器件层、第一介质层和第一键合层，第一半导体结构还包括贯穿第一键合层以及第一介质层的第一导电层；第二半导体结构，第二半导体结构包括第二器件层、第二介质层和第二键合层，第二半导体结构还包括贯穿第二键合层以及第二介质层的第二导电层；第一键合层与第二键合层接触固定，第一导电层与第二导电层接触固定。本公开实施例提供的键合结构及其制造方法有利于提高键合结构的性能。

Description

键合结构及键合结构的制造方法
技术领域
本公开实施例涉及芯片集成领域，特别涉及一种键合结构及键合结构的制造方法。
背景技术
由于需要提供具有高数据处理容量的电子设备，在电子设备中使用的半导体器件被要求高度集成。然而，由于半导体集成技术的限制，使用单个半导体芯片可能无法满足期望的容量。因此，可以广泛地制造包括至少两个半导体芯片的集成结构。
尽管半导体封装体可以包括多个半导体芯片，可以满足诸如操作精度、速度快、尺寸小、工艺简单或者成本低等的需要。然而，目前的集成结构存在集成度需进一步提高以及集成度增加导致寄生电容大等问题，制约着集成结构电学性能的进一步提升。
发明内容
本公开实施例提供一种键合结构及键合结构的制造方法，至少有利于减少键合结构中的寄生电容，以改善键合结构的电学性能。
根据本公开一些实施例，本公开实施例一方面提供一种键合结构，包括：第一半导体结构，第一半导体结构包括第一器件层、第一介质层和第一键合层，第一半导体结构还包括贯穿第一键合层以及第一介质层的第一导电层，第一介质层的介电常数小于第一键合层的介电常数；第二半导体结构，第二半导体结构包括第二器件层、第二介质层和第二键合层，第二半导体结构还包括贯穿第二键合层以及第二介质层的第二导电层，第二介质层的介电常数小于第二键合层的介电常数；第一键合层与第二键合层接触固定，第一导电层与第二导电层接触固定；其中，第一器件层内具有多层互连的第一连接层，第一导电层连接第一连接层，第二器件层内具有多层互连的第二连接层，第二导电层连接第二连接层，且第一器件层中的第一连接层的层数小于第二器件层中的第二连接层的层数。
在一些实施例中，第一导电层包括依次连接的第一导电结构和第二导电结构，第一导电结构连接第一连接层，第一导电结构位于第一介质层中，第二导电结构至少部分位于第一键合层中，且第二导电结构在第一键合层中的厚度等于或大于第二导电结构总厚度的30％；和/或，第二导电层包括依次连接的第三导电结构和第四导电结构，第三导电结构连接第二连接层，第三导电结构位于第二介质层中，第四导电结构至少部分位于第二键合层中，且第四导电结构在第二键合层中的厚度等于或大于第四导电结构总厚度的30％。
在一些实施例中，第一导电层在第一键合层所处的平面上的最大横截面积大于第二导电层在第二键合层所处的平面上的最大横截面积。
在一些实施例中，半导体结构还包括：第一键合层延伸部，第一键合层延伸部位于第一介质层中，并环绕包覆第一导电层；和/或，第二键合层延伸部，第二键合层延伸部位于第二介质层中，并环绕包覆第二导电层。
在一些实施例中，第一键合层延伸部和/或，第二键合层延伸部具有非连续的表面。
在一些实施例中，第一键合层延伸部在水平方向上的最大厚度小于第二键合层延伸部在水平方向上的最大厚度。
在一些实施例中，第一键合层和第二键合层材料相同，第一介质层与第二介质层材料相同，第一键合层和第一介质层材料不同，和/或第二键合层和第二介质层材料不同。
根据本公开一些实施例，本公开实施例另一方面还提供一种键合结构的制造方法，包括：提供第一半导体结构，第一半导体结构包括第一器件层、第一介质层和第一键合层，第一半导体结构还包括贯穿第一键合层以及第一介质层的第一导电层；提供第二半导体结构，第二半导体结构包括第二器件层、第二介质层和第二键合层，第二半导体结构还包括贯穿第二键合层以及第二介质层的第二导电层；进行键合处理，以使第一键合层与第二键合层接触固定，第一导电层与第二导电层接触固定；其中，第一器件层内形成有多层互连的第一连接层，第一导电层连接第一连接层，第二器件层内形成有多层互连的第二连接层，第二导电层连接第二连接层，且第一器件层中的第一连接层的层数小于第二器件层中的第二连接层的层数。
在一些实施例中，形成第一键合层以及第一导电层的步骤包括：在第一器件层上形成第一介质层；图形化第一介质层，形成第一通孔；在第一介质层顶面形成第一键合层，刻蚀第一键合层；形成填充满第一通孔的第一导电层；和/或，形成第二键合层以及第二导电层的步骤包括：在第二器件层上形成第二介质层；图形化第二介质层，形成第二通孔；在第二介质层顶面形成第二键合层，刻蚀第二键合层；形成填充满第二通孔的第二导电层。
在一些实施例中，形成第一通孔的步骤包括：刻蚀第一介质层形成第一通孔结构以及第二通孔结构，且第一通孔结构的底部与第一器件层的顶部接触，第一通孔结构与第二通孔结构作为第一通孔；和/或，形成第二通孔的步骤包括：刻蚀第二介质层形成第三通孔结构以及第四通孔结构，且第三通孔结构的底部与第二器件层的顶部接触，第三通孔结构与第四通孔结构作为第二通孔；其中，第一通孔结构与第三通孔结构的纵截面形状相同，第二通孔结构与第四通孔结构的纵截面形状相同。
在一些实施例中，形成第一键合层和第一导电层的步骤包括：形成第一键合层，第一键合层位于第一介质层顶面，且还保形覆盖于第一通孔的底部和侧壁；去除位于第一通孔底部的第一键合层，保留位于第一介质层顶面的第一键合层，保留位于第一通孔侧壁的第一键合层作为第一键合层延伸部，其中，第一键合层延伸部位于第一导电层朝向第一介质层的侧壁；形成填充满第一通孔的第一导电层；和/或，形成第二键合层和第二导电层的步骤包括：形成第二键合层，第二键合层位于第二介质层顶面，且还保形覆盖于第二通孔的底部和侧壁；去除位于第二通孔底部的第二键合层，保留位于第二介质层顶面的第二键合层，保留位于第二通孔侧壁的第二键合层作为第二键合层延伸部，其中，第二键合层延伸部位于第二导电层朝向第二介质层的侧壁；形成填充满第二通孔的第二导电层；其中，第二键合层延伸部的厚度大于第一键合层延伸部的厚度。
在一些实施例中，形成第一通孔以及第一键合层的步骤包括：刻蚀第一介质层形成第一通孔结构以及第二通孔结构，且第一通孔结构的底部与第一器件层的顶部接触，第一通孔结构与第二通孔结构作为第一通孔；形成第一键合层，第一键合层位于第一介质层顶面，且还保形覆盖于第一通孔的底部和侧壁；去除位于第一通孔底部的第一键合层，保留位于第一介质层顶面的第一键合层，保留位于第一通孔侧壁的第一键合层作为第一键合层延伸部，其中，第一键合层延伸部位于第一导电层朝向第一介质层的侧壁；和/或，形成第二通孔以及第二键合层的步骤包括：刻蚀第二介质层形成第三通孔结构以及第四通孔结构，其中，第四通孔结构的纵截面面积小于第二通孔结构的纵截面面积，且第三通孔结构的底部与第二器件层的顶部接触，第三通孔结构与第四通孔结构作为第二通孔；形成第二键合层，第二键合层位于第二介质层顶面，且还保形覆盖于第二通孔的底部和侧壁；去除位于通孔底部的第二键合层，去除位于第四通孔结构侧壁的第二键合层，保留位于第二介质层顶面的第二键合层，保留位于第三通孔结构侧壁的第二键合层作为第二键合层延伸部，其中，第二键合层延伸部位于第二导电层朝向第二介质层的侧壁。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的键合结构的技术方案中，键合结构中包括第一半导体结构，第一半导体结构包括第一器件层、第一介质层和第一键合层，第一半导体结构还包括贯穿第一键合层以及第一介质层的第一导电层，第一介质层的介电常数小于第一键合层的介电常数；第二半导体结构，第二半导体结构包括第二器件层、第二介质层和第二键合层，第二半导体结构还包括贯穿第二键合层以及第二介质层的第二导电层，第二介质层的介电常数小于第二键合层的介电常数；第一键合层与第二键合层接触固定，第一导电层与第二导电层接触固定；其中，第一器件层内具有多层互连的第一连接层，第一导电层连接第一连接层，第二器件层内具有多层互连的第二连接层，第二导电层连接第二连接层，且第一器件层中的第一连接层的层数小于第二器件层中的第二连接层的层数。本公开实施例提供的键合结构具有多层互连的第一连接层以及多层互连的第二连接层，第一连接层和/或第二连接层的层数越多，键合结构的集成度越高，对键合可靠性的要求更高。本公开实施例还设置了第一键合层以及第二键合层，在键合过程中，第一导电层与第二导电层键合连接，第一键合层与第二键合层也键合连接，至少有利于提高第一半导体结构与第二半导体结构的键合强度，以此提高键合结构的键合效果，从而提高键合结构的可靠性。另外，本公开实施例提供的键合结构还具有介电常数小于第一键合层的第一介质层和介电常数小于第二键合层的第二介质层，至少有利于减少键合结构中的寄生电容。当多层互连的第一连接层将信号传输到第一导电层中时，具有较低介电常数的第一介质层可以减少信号传输过程中的串扰；当多层互连的第二连接层将信号传输到第二导电层中时，具有较低介电常数的第二介质层也可以减少信号传输过程中的串扰，有利于提高键合结构信号传输的性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的一种键合结构的结构示意图；
图2至图5为本公开一实施例提供的另一些键合结构的结构示意图；
图6至图17为本公开另一实施例提供的一种键合结构的制造方法中各个步骤对应的键合结构的结构示意图。
具体实施方式
由背景技术可知，减少半导体结构中的寄生电容对于提高键合结构的性能具有积极意义。
在一些技术中，为克服半导体制程能力带来的限制，可以在两片不同的晶圆(wafer)上分别制造不同的半导体结构，然后通过键合(bonding)工艺将两片晶圆进行键合以得到堆叠结构，两片晶圆上的半导体结构之间经由电连接结构实现电连接，这种键合工艺称为晶圆对晶圆(WOW，Wafer on Wafer)键合工艺。在WOW键合工艺结束之后，可以进行切割处理，以得到具有不同半导体结构的复合结构。这种技术可以在有限的半导体制程能力的前提下，提高单位面积的集成度。
以存储器为例，存储器包括阵列器件和外围电路器件，阵列器件和外围电路器件分别在不同的晶圆上制造，制造完成后，通过WOW键合工艺形成电连接的堆叠结构，这种连接方式可以有效的缩短器件之间的传输距离，提高传输速度。但是，阵列器件和外围电路器件之间的信号传输需要通过键合界面传输，因此键合界面周围的介质层的相对介电常数将直接影响存储晶粒内信号的传输损耗，且由于相邻的信号传输通道之间间距较小，相邻通道之间的信号串扰也是需要关注的因素之一。另外，阵列器件和外围电路器件中的堆叠层数通常不同。在键合过程中，如果只通过导电层键合，阵列器件与外围电路器件的键合可靠性通常不佳。
分析发现，导致上述的信号的传输损耗以及信号串扰的主要原因包括：键合界面周围的信号传输导通道(通常为导电层)周围的介质层的相对介电常数较大，导致信号传输通道周围的寄生电容较大，这就带来的信号传输损耗以及信号串扰问题。
本公开实施例提供一种键合结构，第一半导体结构的第一导电层和第二半导体结构的第二导电层接触固定，即第一导电层和第二导电层作为键合界面周围的信号传输通道。且第一导电层周围的介质层为第一介质层，第一介质层的介电常数小于第一键合层的介电常数，第二导电层周围的介质层为第二介质层，第二介质层的介电常数小于第二键合层的介电常数，如此，信号传输通道周围的介质层具有低相对介电常数，因此有利于减小寄生电容，从而改善信号传输损耗以及信号串扰问题。并且，键合结构中还包括用于键合接触的第一键合层和第二键合层，相较于第一介质层和第二低介电常数层直接键合的方案而言，采用第一键合层和第二键合层相键合的方案可以提高键合界面的结合力，提高键合强度。也就是说，本公开实施例中，既可以在一定程度上可以克服半导体制程能力带来的单位面积集成度有限的问题，即，可以提高单位面积集成度，且同时在保证键合界面的键合强度的前提下可以减小寄生电容，即可以降低信号的传输损耗和信号串扰。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的一种键合结构的结构示意图。
参考图1，键合结构包括：第一半导体结构100，第一半导体结构100包括第一器件层101、第一介质层102和第一键合层103，第一半导体结构100还包括贯穿第一键合层103以及第一介质层102的第一导电层104，第一介质层102的介电常数小于第一键合层103的介电常数；第二半导体结构200，第二半导体结构200包括第二器件层201、第二介质层202和第二键合层203，第二半导体结构200还包括贯穿第二键合层203以及第二介质层202的第二导电层204，第二介质层202的介电常数小于第二键合层203的介电常数；第一键合层103与第二键合层203接触固定，第一导电层104与第二导电层204接触固定；其中，第一器件层101内具有多层互连的第一连接层111，第一导电层104连接第一连接层111，第二器件层201内具有多层互连的第二连接层211，第二导电层204连接第二连接层211，且第一器件层101中的第一连接层111的层数小于第二器件层201中的第二连接层211的层数。
键合结构可以为具有存储器的键合结构，存储器可以为易失性存储器，易失性存储器例如为DRAM(Dynamic Random Access Memory)存储器。在一些实施例中，第一半导体结构100和第二半导体结构200可以均是晶圆，相应的，通过WOW键合工艺可以形成键合结构。
在另一些实施例中，第一半导体结构100和第二半导体结构200也可以均是芯片。可以通过芯片对晶圆(Chip On wafer，COW)键合工艺形成堆叠结构之后，对堆叠结构进行切割处理，以形成键合结构；或者，可以采用芯片对芯片(Chip On Wafer，COC)键合工艺形成键合结构。
第一器件层101内具有多层互连的第一连接层111。第一连接层111用于实现第一半导体结构100内的信号传输，第一连接层111与第一导电层104连接。第二器件层201内具有多层互连的第二连接层211。第二连接层211用于实现第二半导体结构200内的信号传输，第二连接层211与第二导电层204连接。通过第一导电层104与第二导电层204的键合，第一半导体结构100中的信号可以通过第一连接层111传输到第一导电层104内，再通过与第一导电层104键合连接的第二导电层204传输到第二连接层211中，同理，第二半导体结构200中的信号可以通过第二连接层211传输到第二导电层204内，再通过与第二导电层204键合连接的第一导电层104传输到第一连接层111内。如此，可以实现第一半导体结构100与第二半导体结构200的信息交流。
在一些实施例中，第一连接层111的导电布线层数可以小于第二连接层211内的导电布线层数，第二连接层211可以实现更多层级的信号传输。与第一连接层111连接的第一导电层104的最大横截面积可以大于与第二连接层211连接的第二导电层204的最大横截面积，如此，可以尽可能地提高第一连接层111内信号输出的效率，从而提高第一半导体结构100对第二半导体结构200的信号传输效率。
在一些实施例中，第一连接层111内导电布线层数可以大于等于2，例如，可以是4；第二连接层211内导电布线层数可以大于等于3，例如，可以是8。
在另一些实施例中，第一连接层111内的导电布线层数可以小于第二连接层211内的导电布线层数，且与第一连接层111连接的第一导电层104的最大横截面积可以小于与第二连接层211连接的第二导电层204的最大横截面积。由于第二连接层211内的导电布线层数较多，第二连接层211内的信号传输密度也较大，增大第二导电层204的最大横截面积，可以尽可能地提高第二导电层204信号输出的效率，从而提高第二半导体结构200对第一半导体结构100的信号传输效率。
第一介质层102的材料是低介电常数材料。低介电常数材料具有较低的介电常数，能够减小键合结构中的寄生电容。通常参考二氧化硅的介电常数(k＝3.9)以区分高介电常数材料以及低介电常数材料，低介电常数材料的介电常数小于或者等于3.9。低介电常数材料可以包括SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)、a-C:F(氟碳化合物)、聚酰亚胺或者SiLK等材料。其中，SiOF(掺氟二氧化硅)的介电常数约为3.0。SiOC(掺碳二氧化硅)的介电常数与薄膜密度有线性关系，范围在2.5到3.0之间，例如2.5、2.6、2.7、2.8或3.0等。a-C:F(氟碳化合物)的介电常数约为3。
第二器件层201上具有第二介质层202。
第二介质层202的材料也可以是低介电常数材料，例如SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)、a-C:F(氟碳化合物)、聚酰亚胺或者SiLK等材料。如此，第二介质层202能够减小键合结构中的寄生电容，以此提高键合结构的性能。
在一些实施例中，第一介质层102的材料和第二介质层202的材料可以相同，如此至少能够提高工艺的通用性，以提高生产效率。
第一键合层103可以位于第一介质层102的顶部，用于为第一半导体结构100提供键合接触面。第一键合层103的材料既具有绝缘性，以避免影响第一导电层104与第二导电层204之间的电信号传输，又具有较好的成键能力，以提高键合结构的键合效果。
在一些实施例中，第一键合层103的材料可以是氮化硅(SiN)、碳化硅(SiC)或者碳氮化硅(SiCN)等材料。例如，当第一键合层103的材料为SiCN，第二键合层203的材料也为SiCN时，第一键合层103能够与第二键合层203在常温下键合，并固定第一半导体结构100与第二半导体结构200的相对位置，避免高温退火的过程中第一导电层104与第二导电层204发生热膨胀形变改变第一半导体结构100与第二半导体结构200的相对位置，以提高键合的对准程度，进而提高键合结构的键合效果。
在一些实施例中，第一键合层103的材料与第一介质层102的材料不同，第一键合层103的材料可以较第一介质层102的材料具有更优良的成键能力。更优良的成键能力，例如更短的键合时间或者更低的键合温度等。
在一些实施例中，第一键合层103的厚度可以在50nm-200nm之间。例如，50nm、75nm、100nm、125nm、185nm或者200nm等。
第二键合层203可以位于第二介质层202的顶部，用于为第二半导体结构200提供键合接触面。第二键合层203的材料既具有绝缘性，以避免影响第一导电层104与第二导电层204之间的电信号传输，又具有较好的成键能力，以提高键合结构的键合效果。在一些实施例中，第二键合层203的材料也可以是氮化硅(SiN)、碳化硅(SiC)或者碳氮化硅(SiCN)等材料。
在一些实施例中，第一键合层103的材料与第二键合层203的材料可以相同，以便于成键。
在一些实施例中，第二键合层203的材料也可以与第二介质层202的材料不同，第二键合层203的材料可以较第二介质层202的材料具有更优良的成键能力。更优良的成键能力，例如更短的键合时间或者更低的键合温度等。
在一些实施例中，第二键合层203的厚度可以在50nm-200nm之间。例如，50nm、75nm、100nm、125nm、185nm或者200nm等。
第一导电层104位于第一器件层101上，用于与第二导电层204键合形成信号通路，以实现第一半导体结构100与第二半导体结构200之间的信号传输。
在一些实施例中，第一导电层104包括依次连接的第一导电结构114和第二导电结构124。第一导电结构114位于第一介质层102中，且与第一器件层101中的第一连接层111电连接。第一导电结构114常常通过焊盘与第一器件层101中的第一连接层111电连接，由于第一器件层101的尺寸限制，焊盘的尺寸通常设计得较小，因此第一导电结构114与第一器件层101接触的部分的横截面积通常较小。在一些实施例中，第一导电结构114通常设计为剖面视图为梯形的形状，以尽可能增大信号通路的宽度，从而提升键合结构的信号传输性能。第二导电结构124与第一导电结构114连接，且第二导电结构124至少部分位于第一键合层103中。第二导电结构124与第一导电结构114的材料相同，材质均匀，由同一工艺同时形成。第二导电结构124较第一导电结构114具有更大的横截面积，以增加第一导电层104的键合面积，提高第一导电层104与第二导电层204的键合效果。
在一些实施例中，第二导电结构124在第一键合层103中的厚度可以大于或等于第二导电结构124厚度的30％，即第一键合层103的厚度可以大于或等于第二导电结构的厚度的30％，如此至少能够提高第一键合层103与第二键合层203键合后的牢固性，以此提高键合结构的键合效果。
在一些实施例中，第一导电结构114的厚度可以在200-500nm之间。例如200nm、250nm、300nm、395nm或者500nm等。
在一些实施例中，第二导电结构124的厚度可以在50-300nm之间。例如，50nm、75nm、200nm、295nm或者300nm等。
在一些实施例中，第一导电层104的材料可以包括钨(W)、钴(Co)、铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)、镍(Ni)、硅化物(例如，WSix、CoSix、NiSix、AlSix等)、金属合金或其任何组合。
第二导电层204位于第二器件层201上，用于与第一导电层104键合形成信号通路，以实现第一半导体结构100与第二半导体结构200之间的信号传输。
在一些实施例中，第二导电层204包括依次连接的第三导电结构214和第四导电结构224。第三导电结构214位于第二介质层202中，且与第二器件层201中的第二连接层211电连接。第三导电结构214常常通过焊盘与第二器件层201中的第二连接层211电连接，由于第二器件层201的尺寸限制，焊盘的尺寸通常设计得较小，因此第三导电结构214与第二器件层201接触的部分的横截面积通常较小。在一些实施例中，第三导电结构214通常设计为剖面视图为梯形的形状，以尽可能增大信号通路的宽度，从而提升键合结构的信号传输性能。第四导电结构224与第三导电结构214连接，且第四导电结构224至少部分位于第二键合层203中。第四导电结构224与第三导电结构214的材料相同，材质均匀，由同一工艺同时形成。第四导电结构224较第三导电结构214具有更大的横截面积，以增加第二导电层204的键合面积，提高第一导电层104与第二导电层204的键合效果。
在一些实施例中，第四导电结构224在第二键合层203中的厚度可以大于或等于第四导电结构224厚度的30％，即第二键合层203的厚度可以大于或等于第四导电结构224的厚度的30％，如此至少能够提高第二键合层203与第一键合层103键合后的牢固性，以此提高键合结构的键合效果。
在一些实施例中，第三导电结构214的厚度可以在200-500nm之间。例如200nm、250nm、300nm、395nm或者500nm等。
在一些实施例中，第四导电结构224的厚度可以在50-300nm之间。例如，50nm、75nm、200nm、295nm或者300nm等。
在一些实施例中，第二导电层204的材料可以包括钨(W)、钴(Co)、铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)、镍(Ni)、硅化物(例如，WSix、CoSix、NiSix、AlSix等)、金属合金或其任何组合。
图2至图6为本公开一实施例提供的另一些键合结构的结构示意图。
在一些实施例中，参考图2，为适应特定的产品需求，第一导电层104在第一键合层103所处平面上的最大横截面积可以大于第二导电层204在第二键合层203所处平面上的最大横截面积。
在另一些实施例中，为适应另一种特定的产品需求，第一导电层104在第一键合层103所处平面上的最大横截面积可以小于第二导电层204在第二键合层203所处平面上的最大横截面积。
在一些实施例中，第一半导体结构100还包括第一键合层延伸部105，第一键合层延伸部105位于第一介质层102中，并环绕包覆第一导电层104。第一键合层延伸部105的材料较第一介质层102的材料具有更高的刚度，至少有利于降低第一导电层104发生热膨胀形变产生间接施加给第一介质层102的应力作用，以避免引起第一半导体结构100发生严重形变，从而避免键合结构键合时的对准问题，进而有利于提高键合结构的性能。
在一些实施例中，参考图2，第一键合层延伸部105的厚度小于或等于第一键合层103的厚度，以避免第一键合层延伸部105过度挤占第一导电层104的空间，进而避免第一导电层104过小导致键合结构中的信号传输通道过窄，从而避免对键合结构中的信号传输产生影响。
在一些实施例中，第一键合层延伸部105与第一键合层103为一体膜层。一体膜层即在形成第一键合层103的过程中，保留位于第一介质层102侧壁上的材料作为第一键合层延伸部105。第一键合层延伸部105与第一键合层103具有同样的材料，且与第一键合层103同属于同一膜层中，因此一体膜层内组织均匀。一方面，一体膜层各部分的力学性能均匀，能够均匀承受应力作用而避免变形或断裂。第一键合层延伸部105与第一键合层103作为一体膜层，当受到第一介质层102热膨胀形变的应力作用时，第一键合层延伸部105与第一键合层103能够较好地抵抗应力作用以避免第一介质层102受应力作用改变原有形状，从而避免影响第一半导体结构100与第二半导体结构200的键合效果，以此提高键合结构的性能。另一方面，一体膜层能够降低生产成本，形成一体膜层所需进行的工艺步骤以及需要使用的原料更少，可以减少生产过程中材料的浪费，从而提高生产效率。
在另一些实施例中，第一键合层延伸部105与第一键合层103为不同膜层。如此，可以选择较第一键合层103的材料具有更高刚度的材料作为第一键合层延伸部105的材料，以避免第一介质层102受第一导电层104热膨胀形变的影响改变形状，至少有利于提高第一键合层延伸部105对第一介质层102的保护效果，进而提高第一半导体结构100与第二半导体结构200的键合吻合率，以此提升键合结构的性能。
在一些实施例中，第一键合层延伸部105的材料可以包括SiCN或者其他具有较第一介质层102更高刚度的材料。
在一些实施例中，参考图3，第一键合层延伸部105可以受制造工艺的制约而具有非连续的表面，且不影响第一键合层延伸部105起到降低第一介质层102所受应力的作用。
在一些实施例中，第二半导体结构200还包括第二键合层延伸部205，第二键合层延伸部205位于第二导电层204朝向第二介质层202的侧壁。第二键合层延伸部205的材料较第二介质层202的材料具有更高的刚度，至少有利于降低第二导电层204发生热膨胀形变产生间接施加给第二介质层202的应力作用，以避免引起第二半导体结构200发生严重形变，从而避免键合结构键合时的对准问题，进而有利于提高键合结构的性能。
在一些实施例中，再次参考图2，第二键合层延伸部205的厚度小于或等于第二键合层203的厚度，以避免第二键合层延伸部205过度挤占第二导电层204的空间，进而避免第二导电层204过细导致键合结构中的信号传输通道过窄，从而避免对键合结构中的信号传输产生影响。
在一些实施例中，第二键合层延伸部205与第二键合层203为一体膜层。第二键合层延伸部205与第二键合层203由同一工艺同时形成，第二键合层延伸部205与第二键合层203具有相同的材料且同属于同一膜层中，因此一体膜层内材质均匀。一方面，由于一体膜层材质均匀，所以一体膜层内各部分的力学性能也均匀，能够均匀承受应力作用以避免变形或者断裂，从而保护第二介质层202避免发生形变。另一方面，一体膜层的形成工艺需要进行的步骤较少，需要使用的原料也较小，能够降低生产成本，提高生产效率。
在另一些实施例中，第二键合层延伸部205与第二键合层203也可以为不同膜层。如此，可以选择较第二键合层203的材料具有更高刚度的材料作为第二键合层延伸部205的材料，以避免第二介质层202受第二导电层204热膨胀形变的影响改变形状，至少有利于提高第二键合层延伸部205对第二介质层202的保护效果，进而提高第二半导体结构200与第一半导体结构100的键合吻合率，以此提升键合结构的性能。
在一些实施例中，第二键合层延伸部205的材料可以包括SiCN或者其他较第二介质层202具有更高刚度的材料。
在一些实施例中，再次参考图3，第二键合层延伸部205可以受制造工艺的制约而具有非连续的表面，且不影响第二键合层延伸部205起到降低第二介质层202所受应力的作用。
在一些实施例中，参考图4，当第一导电层104在第一键合层103所处平面上的最大横截面积大于第二导电层204在第二键合层203所处平面上的最大横截面积时，第一键合层延伸部105在水平方向上的最大厚度小于第二键合层延伸部205在水平方向上的最大厚度。如此，可以简化第二半导体结构200的制造工艺，使用同样的光罩即可制造两种不同的半导体结构，有利于降低生产成本。
在另一些实施例中，参考图5，当第一导电层104在第一键合层103所处平面上的最大横截面积大于第二导电层204在第二键合层203所处平面上的最大横截面积时，第二导电结构124被第一键合层延伸部105环绕包覆，第四导电结构224与第二介质层202直接接触。第二导电结构124在第一键合层103所处平面上的横截面积更大，由此可知第二导电结构124的体积较大，在键合过程中横向的膨胀量较大，对第一介质层102的应力作用较大。第四导电结构224在第二键合层203所处平面上的最大横截面积更小，由此可知第四导电结构224的体积较小，在键合过程中横向的膨胀量也较小，对第二介质层202的应力作用较小。因此，更需要在第二导电结构124与第一介质层102之间形成第一键合层延伸部105，以保护第一介质层102。
在另一些实施例中，当第一连接层111内的导电布线层数可以小于第二连接层211内的导电布线层数时，第二连接层211内与第二导电层204连接的导电布线层的厚度可以大于第二连接层211内其他的导电布线层，且与第一连接层111连接的第一导电层104的最大横截面积可以小于与第二连接层211连接的第二导电层204的最大横截面积，如此，有利于提高第二连接层211内信号输出的效率，从而有利于提高第二半导体结构200对第一半导体结构100的信号传输效率。由于第二连接层211内与第二导电层204连接的导电布线层的厚度较大，因此在键合过程中，第二导电层204的膨胀量较第一导电层104的膨胀量更大，可以在第二半导体结构200内设置第二键合层延伸部205，第二导电层204被第二键合层延伸部205环绕包裹，以抵消第二导电层204在键合过程中对第二介质层202施加的应力作用，避免第二介质层202在键合过程中发生过大形变，有利于提高键合结构的性能。
可以理解的是，在实际加工过程中，可以根据实际半导体产品的需要以及加工工艺的制约选择不同的第一键合层延伸部的形态和/或第二键合层延伸部的形态，而均在本申请的保护范围内。
在一些实施例中，第一半导体结构100还可以包括第一基底11。第一基底11位于第一器件层101下方，第一基底11与第一连接层111连接。第一基底11内可以具有多个电容结构以及多个晶体管。
在一些实施例中，第二半导体结构200还可以包括第二基底21。第二基底21位于第二器件层201下方，第二基底21与第二连接层211连接。第二基底21内可以具有多个电容结构以及多个晶体管。
上述公开实施例提供的键合结构，第一半导体结构100具有第一导电层104，第二半导体结构200具有第二导电层204。通过第一导电层104与第二导电层204的接触键合使第一半导体结构100与第二半导体结构200间形成电流通路，能够让第一半导体结构100与第二半导体结构200间进行信号传输。第一导电层104周围具有第一介质层102，第二导电层204周围具有第二介质层202，第一介质层102和第二介质层202由低介电常数材料形成，至少能够减少键合结构中的寄生电容，从而达到提升键合结构性能的目的。第一介质层102上还具有第一键合层103，第二介质层202还具有第二键合层203。通过第一键合层103与第二键合层203的接触键合，能够固定第一半导体结构100和第二半导体结构200的相对位置，至少有利于提高键合结构的键合效果，进而提升键合结构的性能。
相应的，本公开另一实施例还提供一种键合结构的制造方法，由本公开另一实施例提供的键合结构的制造方法可以制成前述实施例提供的键合结构。以下将结合附图对本公开另一实施例提供的键合结构的制造方法进行详细说明，与前一实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。图6至图17为本公开另一实施例提供的一种键合结构的制造方法对应的流程图。
参考图6至图10，提供第一半导体结构100，第一半导体结构100包括第一器件层101、第一介质层102和第一键合层103，第一器件层101内形成有多层互连的第一连接层111，第一半导体结构100还包括贯穿第一键合层103以及第一介质层102的第一导电层104，第一导电层104与第一连接层111电连接。参考图11至图17，还提供第二半导体材料200，第二半导体结构200包括第二器件层201、第二介质层202和第二键合层203，第二器件层201内形成有多层互连的第二连接层211，第二半导体结构200还包括贯穿第二键合层203以及第二介质层202的第二导电层204，第二导电层204与第二连接层211电连接。
以下将结合附图对一种实施例中第一键合层103和第一导电层104的形成步骤进行说明。
参考图6，在第一器件层101上形成第一介质层102。
在一些实施例中，形成第一介质层102可以采用化学气相沉积工艺。化学气相沉积包括但不限于例如等离子体气相沉积。等离子体气相沉积能够稳定形成精度较高且均匀度较高的膜层，至少有利于提高键合结构的可靠性。
在一些实施例中，第一介质层102的材料可以包括SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)、a-C:F(氟碳化合物)、聚酰亚胺或者SiLK等低介电常数材料。如此至少能够降低键合结构中的电容效应，从而减少键合结构中的寄生电容，以此提升键合结构的性能。
参考图7，图形化第一介质层102以形成第一通孔106，使得第一通孔106贯穿第一介质层102，并暴露第一器件层101的表面。第一器件层101的表面上可以具有焊盘，以便于外部与第一器件层101内部的器件电连接。在一些实施例中，第一通孔106可以为至少两种不同的连续通孔结构的组合。例如，第一通孔106可以为第一通孔结构116以及第二通孔结构126依次连接的组合，且第二通孔结构126在水平方向上的横截面积大于第一通孔结构116在水平方向上的横截面积，如此能够增大第一导电层104与相邻的第二导电层204的接触面积，至少能够增加第一半导体结构100与第二半导体结构200的键合率，从而提高键合结构的性能。
在一些实施例中，图形化第一介质层102的工艺可以包括湿法刻蚀。在另一些实施例中，图形化第一介质层102的工艺可以包括干法刻蚀。例如，干法刻蚀可以包括等离子体刻蚀。等离子体刻蚀形成的图形精度较高，至少能够有效避免由于刻蚀时长不稳定等原因导致的设计结构产生变形的情况发生，从而提高键合结构的性能。
参考图8，在第一介质层102上形成第一键合层103，且第一键合层103位于第一介质层102顶面，还保形覆盖于第一通孔106的底部和侧壁。
在一些实施例中，第一键合层103的材料可以包括二氧化硅(SiO2)、氮化硅(SiN)、碳化硅(SiC)或者碳氮化硅(SiCN)等绝缘材料。其中，SiCN可以在常温下与SiCN键合，如此至少能够使得第一键合层103与第二键合层203在常温下完成部分键合，至少能够避免第一键合层103和第二键合层203因意外发生位置偏移导致接触面积减小的情况发生，从而提升第一半导体结构100与第二半导体结构200的键合效果，进而提升封装结构键合结构的可靠性。
在一些实施例中，第一键合层103的厚度可以在50-200nm之间。例如，50nm、70nm、100nm、150nm或者200nm。
参考图9，刻蚀第一键合层103，去除位于第一通孔106底部的第一键合层103，保留位于第一介质层102顶面上的第一键合层103，还保留位于第一通孔106侧壁的第一键合层103作为第一键合层延伸部105。
在一些实施例中，刻蚀第一键合层103时，可以通过延长刻蚀时间等手段，对位于第一介质层102侧壁的第一键合层103进行过刻蚀，使得第一键合层延伸部105的厚度小于第一键合层103的厚度。如此至少能够避免第一键合层延伸部105过多挤占第一导电层104等相邻膜层的空间，从而避免影响封装结构间的信号传输。
参考图10，在第一器件层101上形成第一导电层104，使得第一导电层104填充满第一通孔106。第一导电层104与位于第一器件层101上的第一连接层111相接触，用于实现键合结构间的电连接。
在一些实施例中，形成第一导电层104的工序可以包括在第一器件层101上电镀形成第一导电膜层，使得第一导电膜层覆盖第一键合层103的表面且填充满第一通孔106，再通过化学机械抛光法去除高于第一键合层103的第一导电膜层，剩余的第一导电膜层作为第一导电层104。
在一些实施例中，第一导电膜层的材料包括钨(W)、钴(Co)、铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)、镍(Ni)、硅化物(例如，WSix、CoSix、NiSix、AlSix等)、金属合金或其任何组合。以下将结合附图对一种实施例中第二键合层和第二导电层的形成步骤进行说明。
参考图11，在第二器件层201上形成第二介质层202。
在一些实施例中，形成第二介质层202可以采用化学气相沉积工艺。化学气相沉积包括但不限于例如等离子体气相沉积。等离子体气相沉积能够稳定形成精度较高且均匀度较高的膜层，至少有利于提高键合结构的可靠性。
在一些实施例中，第二介质层202的材料可以包括SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)、a-C:F(氟碳化合物)、聚酰亚胺或者SiLK等低介电常数材料。如此至少能够降低键合结构中的电容效应，从而减少键合结构中的寄生电容，以此提升键合结构的性能。
参考图12，图形化第二介质层202以形成第二通孔206，使得第二通孔贯穿第二介质层202，并暴露第二器件层201的表面。第二器件层201的表面上可以具有焊盘，以便于外部与第二器件层201内的器件电连接。
在一些实施例中，第二通孔206可以为至少两种不同的连续通孔结构的组合。例如，第二通孔206可以为第三通孔结构216以及第四通孔结构226依次连接的组合，且第四通孔结构226在水平方向上的横截面积大于第三通孔结构216在水平方向上的横截面积，如此能够增大第二导电层204与相邻的第一导电层104的接触面积，至少能够增加第二半导体结构200与第一半导体结构100的键合率，从而提高键合结构的性能。
在一些实施例中，形成的第一通孔结构116与第三通孔结构216的纵截面形状相同，形成的第二通孔结构126与第四通孔结构226的纵截面形状相同。
在另一些实施例中，形成的第一通孔结构116与第三通孔结构216的纵截面形状相同，形成的第二通孔结构126的纵截面面积大于第四通孔结构226的纵截面面积。
在一些实施例中，图形化第二介质层202的工艺可以包括湿法刻蚀。在另一些实施例中，图形化第二介质层202的工艺可以包括干法刻蚀。例如，干法刻蚀可以包括等离子体刻蚀。等离子体刻蚀形成的图形精度较高，至少能够有效避免由于刻蚀时长不稳定等原因导致的设计结构产生变形的情况发生，从而提高键合结构的性能。
参考图13，在第二介质层202上形成第二键合层203，且第二键合层203位于第二介质层202顶面，还保形覆盖于第二通孔206的底部和侧壁。
在一些实施例中，可以通过增加沉积时间等手段使得形成的第二键合层203的厚度大于第一键合层103的厚度，以便于后续形成的第二键合层延伸部205在水平方向上的厚度大于第一键合层延伸部105在水平方向上的厚度。
在一些实施例中，第二键合层203的材料可以包括二氧化硅(SiO2)、氮化硅(SiN)、碳化硅(SiC)或者碳氮化硅(SiCN)等绝缘材料。其中，SiCN可以在常温下与SiCN键合，如此至少能够使得第二键合层203与第一键合层103在常温下完成部分键合，至少能够避免第二键合层203和第一键合层103因意外发生位置偏移导致接触面积减小的情况发生，从而提升第二半导体结构200与第一半导体结构100的键合效果，进而提升键合结构的可靠性。
在一些实施例中，第二键合层203的厚度可以在50-200nm之间。例如，50nm、70nm、100nm、150nm或者200nm。
参考图14，刻蚀第二键合层203，去除位于第二通孔206底部的第二键合层203，保留位于第二介质层202顶面上的第二键合层203，还保留位于第二通孔206侧壁的第二键合层203作为第二键合层延伸部205。
在一些实施例中，刻蚀第二键合层203时，可以通过延长刻蚀时间等手段，对位于第二介质层202侧壁的第二键合层203进行过刻蚀，使得第二键合层延伸部205的厚度小于第二键合层203的厚度。如此至少能够避免第二键合层延伸部205过多挤占第二导电层204等相邻膜层的空间，从而避免影响封装结构间的信号传输。
在一些实施例中，可以参考图15，刻蚀第二键合层203时，可以去除位于第二通孔206底部的第二键合层203，还去除位于第四通孔结构226侧壁上的第二键合层203，保留位于第二介质层202顶面上的第二键合层203，还保留位于第三通孔结构216侧壁的第二键合层203作为第二键合层延伸部205。
在另一些实施例中，还可以参考图16，刻蚀第二键合层203时，可以去除位于第二通孔206底部的第二键合层203，保留位于第二介质层202顶面上的第二键合层203，还保留位于第三通孔结构216侧壁的第二键合层203作为第二键合层延伸部205，且通过减小刻蚀时长等手段使得第二键合层延伸部205在水平方向上的厚度大于第一键合层延伸部105在水平方向上的厚度。
参考图17，在第二器件层201上形成第二导电层204，使得第二导电层204填充满第二通孔206。第二导电层204与位于第二器件层201上的第二连接层211相接触，用于实现键合结构间的电连接。
在一些实施例中，形成第二导电层204的工序可以包括在第二器件层201上电镀形成第二导电膜层，使得第二导电膜层覆盖第二键合层203的表面且填充满第二通孔206，再通过化学机械抛光法去除高于第二键合层203的第二导电膜层，剩余的第二导电膜层作为第二导电层204。
在一些实施例中，第二导电膜层的材料包括钨(W)、钴(Co)、铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)、镍(Ni)、硅化物(例如，WSix、CoSix、NiSix、AlSix等)、金属合金或其任何组合。
参考图2将第一键合层103与第二键合层203接触固定，第一导电层104与第二导电层204接触固定；其中，第一器件层101内具有存储器件，第二器件层201内具有逻辑器件。对第一半导体结构100和第二半导体结构200进行键合处理。键合处理通常包括表面清洗、表面活化以及高温退火等步骤。
例如，对第一半导体结构100和/或第二半导体结构200进行表面清洗，以清除所有的微量污染物，例如微粒、金属离子、有机物或自然氧化物，并控制表面形成的薄氧化层厚度，使得第一半导体结构100和/或第二半导体结构200具有较清洁的键合表面，有利于提升键合效果。有机污染物多来自光阻的残留物，另外机油、塑胶容器以及工作人员的身体和衣物都是可能的来源。金属离子污染物主要来自离子注入、干式刻蚀。微粒的污染是因范德华力、虹吸现象或化学键而吸附于晶圆表面，或者陷入晶圆表面细微凹凸而生成的沟渠中，一般来自工艺过程中所使用的水、气体、化学品以及工作人员。而自然氧化层则是由于晶圆表面暴露于空气中，或与水中溶解的氧气发生反应。
表面活化可以形成亲水性键合表面，第一键合层103与第二键合层203正对相接触，再对第一半导体结构100或第二半导体结构200进行高温退火，使得第一导电层104与第二导电层204键合并形成电接触。
在一些实施例中，第一键合层103与第二键合层203正对相接触时可以发生常温键合。例如，当第一键合层103与第二键合层203的材料均为SiCN时，SiCN与SiCN可以在常温下发生化学键合，使第一半导体结构100与第二半导体结构200在高温退火前形成较为稳定的键合结构，避免第一半导体结构100与第二半导体结构200在高温退火中受意外导致位置偏移的情况发生，至少能有效提升键合结构的可靠性。
上述公开实施例提供的键合结构的制造方法，提供第一半导体材料100，第一半导体结构100包括第一器件层101、第一介质层102和第一键合层103，第一器件层101内形成有多层互连的第一连接层111，第一半导体结构100还包括贯穿第一键合层103以及第一介质层102的第一导电层104，第一导电层104与第一连接层111电连接；还提供第二半导体结构200，第二半导体结构200包括第二器件层201、第二介质层202和第二键合层203，第二器件层201内形成有多层互连的第二连接层211，第二半导体结构200还包括贯穿第二键合层203以及第二介质层202的第二导电层204，第二导电层204与第二连接层211电连接；第一键合层103与第二键合层203接触固定，第一导电层104与第二导电层204接触固定；其中，第一器件层101内具有存储器件，第二器件层201内具有逻辑器件。本公开实施例提供的键合结构的制造方法，通过形成第一介质层102以及第二介质层202以降低键合结构中的电容效应，从而减少键合结构中的寄生电容，以此提升键合结构的性能。形成第一键合层103和第二键合层203至少能够提升第一半导体结构100和第二半导体结构200的键合强度，以此提升键合结构的键合效果，从而进一步提升键合结构的可靠性。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各种改动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (12)

1.一种键合结构，其特征在于，包括：
第一半导体结构，所述第一半导体结构包括第一器件层、第一介质层和第一键合层，所述第一半导体结构还包括贯穿所述第一键合层以及所述第一介质层的第一导电层，所述第一介质层的介电常数小于所述第一键合层的介电常数；
第二半导体结构，所述第二半导体结构包括第二器件层、第二介质层和第二键合层，所述第二半导体结构还包括贯穿所述第二键合层以及所述第二介质层的第二导电层，所述第二介质层的介电常数小于所述第二键合层的介电常数；
所述第一键合层与所述第二键合层接触固定，所述第一导电层与所述第二导电层接触固定；
其中，所述第一器件层内具有多层互连的第一连接层，所述第一导电层连接所述第一连接层，所述第二器件层内具有多层互连的第二连接层，所述第二导电层连接所述第二连接层，且所述第一器件层中的所述第一连接层的层数小于所述第二器件层中的所述第二连接层的层数。
2.根据权利要求1所述的键合结构，其特征在于，所述第一导电层包括依次连接的第一导电结构和第二导电结构，所述第一导电结构连接所述第一连接层，所述第一导电结构位于所述第一介质层中，所述第二导电结构至少部分位于所述第一键合层中，且所述第二导电结构在所述第一键合层中的厚度等于或大于所述第二导电结构总厚度的30％；
和/或，
所述第二导电层包括依次连接的第三导电结构和第四导电结构，所述第三导电结构连接所述第二连接层，所述第三导电结构位于所述第二介质层中，所述第四导电结构至少部分位于所述第二键合层中，且所述第四导电结构在所述第二键合层中的厚度等于或大于所述第四导电结构总厚度的30％。
3.根据权利要求1所述的键合结构，其特征在于，所述第一导电层在所述第一键合层所处的平面上的最大横截面积大于所述第二导电层在所述第二键合层所处的平面上的最大横截面积。
4.根据权利要求1至3任一项所述的键合结构，其特征在于，所述半导体结构还包括：
第一键合层延伸部，所述第一键合层延伸部位于所述第一介质层中，并环绕包覆所述第一导电层；和/或，
第二键合层延伸部，所述第二键合层延伸部位于所述第二介质层中，并环绕包覆所述第二导电层。
5.根据权利要求4所述的键合结构，其特征在于，所述第一键合层延伸部和/或所述第二键合层延伸部具有非连续的表面。
6.根据权利要求4所述的键合结构，其特征在于，所述第一键合层延伸部在水平方向上的最大厚度小于所述第二键合层延伸部在水平方向上的最大厚度。
7.根据权利要求1至5任一项所述的键合结构，其特征在于，所述第一键合层和所述第二键合层材料相同，所述第一介质层与所述第二介质层材料相同；所述第一键合层和所述第一介质层材料不同，和/或，所述第二键合层和所述第二介质层材料不同。
8.一种键合结构的制造方法，其特征在于，包括：
提供第一半导体结构，所述第一半导体结构包括第一器件层、第一介质层和第一键合层，所述第一半导体结构还包括贯穿所述第一键合层以及所述第一介质层的第一导电层；
提供第二半导体结构，所述第二半导体结构包括第二器件层、第二介质层和第二键合层，所述第二半导体结构还包括贯穿所述第二键合层以及所述第二介质层的第二导电层；
进行键合处理，以使所述第一键合层与所述第二键合层接触固定，所述第一导电层与所述第二导电层接触固定；
其中，所述第一器件层内形成有多层互连的第一连接层，所述第一导电层连接所述第一连接层，所述第二器件层内形成有多层互连的第二连接层，所述第二导电层连接所述第二连接层，且所述第一器件层中的所述第一连接层的层数小于所述第二器件层中的所述第二连接层的层数。
9.根据权利要求8所述的键合结构的制造方法，其特征在于，形成所述第一键合层以及所述第一导电层的步骤包括：
在所述第一器件层上形成所述第一介质层；
图形化所述第一介质层，形成第一通孔；
在所述第一介质层顶面形成所述第一键合层，刻蚀所述第一键合层；
形成填充满所述第一通孔的所述第一导电层；
和/或，形成所述第二键合层以及所述第二导电层的步骤包括：
在所述第二器件层上形成第二介质层；
图形化所述第二介质层，形成第二通孔；
在所述第二介质层顶面形成所述第二键合层，刻蚀所述第二键合层；
形成填充满所述第二通孔的所述第二导电层。
10.根据权利要求9所述的键合结构的制造方法，其特征在于，形成所述第一通孔的步骤包括：
刻蚀所述第一介质层形成第一通孔结构以及第二通孔结构，且所述第一通孔结构的底部与所述第一器件层的顶部接触，所述第一通孔结构与所述第二通孔结构作为所述第一通孔；和/或，
形成所述第二通孔的步骤包括：
刻蚀所述第二介质层形成第三通孔结构以及第四通孔结构，且所述第三通孔结构的底部与所述第二器件层的顶部接触，所述第三通孔结构与所述第四通孔结构作为所述第二通孔；
其中，所述第一通孔结构与所述第三通孔结构的纵截面形状相同，所述第二通孔结构与所述第四通孔结构的纵截面形状相同。
11.根据权利要求10所述的键合结构的制造方法，其特征在于，形成所述第一键合层和所述第一导电层的步骤包括：
形成第一键合层，所述第一键合层位于所述第一介质层顶面，且还保形覆盖于所述第一通孔的底部和侧壁；
去除位于所述第一通孔底部的所述第一键合层，保留位于所述第一介质层顶面的所述第一键合层，保留位于所述第一通孔侧壁的所述第一键合层作为第一键合层延伸部，其中，所述第一键合层延伸部位于所述第一导电层朝向所述第一介质层的侧壁；
形成填充满所述第一通孔的所述第一导电层；
和/或，形成所述第二键合层和所述第二导电层的步骤包括：
形成第二键合层，所述第二键合层位于所述第二介质层顶面，且还保形覆盖于所述第二通孔的底部和侧壁；
去除位于所述第二通孔底部的所述第二键合层，保留位于所述第二介质层顶面的所述第二键合层，保留位于所述第二通孔侧壁的所述第二键合层作为第二键合层延伸部，其中，所述第二键合层延伸部位于所述第二导电层朝向所述第二介质层的侧壁；
形成填充满所述第二通孔的所述第二导电层；
其中，所述第二键合层延伸部在水平方向上的最大厚度大于所述第一键合层延伸部在水平方向上的最大厚度。
12.根据权利要求9所述的键合结构的制造方法，其特征在于，形成所述第一通孔以及所述第一键合层的步骤包括：
刻蚀所述第一介质层形成第一通孔结构以及第二通孔结构，且所述第一通孔结构的底部与所述第一器件层的顶部接触，所述第一通孔结构与所述第二通孔结构作为所述第一通孔；
形成第一键合层，所述第一键合层位于所述第一介质层顶面，且还保形覆盖于所述第一通孔的底部和侧壁；
去除位于所述第一通孔底部的所述第一键合层，保留位于所述第一介质层顶面的所述第一键合层，保留位于所述第一通孔侧壁的所述第一键合层作为第一键合层延伸部，其中，所述第一键合层延伸部位于所述第一导电层朝向所述第一介质层的侧壁；
和/或，
形成所述第二通孔以及所述第二键合层的步骤包括：
刻蚀所述第二介质层形成第三通孔结构以及第四通孔结构，其中，所述第四通孔结构的纵截面面积小于所述第二通孔结构的纵截面面积，且所述第三通孔结构的底部与所述第二器件层的顶部接触，所述第三通孔结构与所述第四通孔结构作为所述第二通孔；
形成第二键合层，所述第二键合层位于所述第二介质层顶面，且还保形覆盖于所述第二通孔的底部和侧壁；
去除位于所述通孔底部的所述第二键合层，去除位于所述第四通孔结构侧壁的所述第二键合层，保留位于所述第二介质层顶面的所述第二键合层，保留位于所述第三通孔结构侧壁的所述第二键合层作为第二键合层延伸部，其中，所述第二键合层延伸部位于所述第二导电层朝向所述第二介质层的侧壁。
CN202311694029.XA 2023-12-08 2023-12-08 键合结构及键合结构的制造方法 Pending CN117613036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311694029.XA CN117613036A (zh) 2023-12-08 2023-12-08 键合结构及键合结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311694029.XA CN117613036A (zh) 2023-12-08 2023-12-08 键合结构及键合结构的制造方法

Publications (1)

Publication Number Publication Date
CN117613036A true CN117613036A (zh) 2024-02-27

Family

ID=89959766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311694029.XA Pending CN117613036A (zh) 2023-12-08 2023-12-08 键合结构及键合结构的制造方法

Country Status (1)

Country Link
CN (1) CN117613036A (zh)

Similar Documents

Publication Publication Date Title
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US9379042B2 (en) Integrated circuit devices having through silicon via structures and methods of manufacturing the same
JP5285829B2 (ja) インターポーザおよびその製造方法
KR100564188B1 (ko) 반도체집적회로장치및그제조방법
JP6072265B2 (ja) 犠牲プラグを用いた基板貫通ビアの形成に係るデバイス、システム、および方法
KR100491458B1 (ko) 반도체 장치
US8354730B2 (en) Manufacturing method of semiconductor device and semiconductor device
US7319271B2 (en) Semiconductor device
US7268434B2 (en) Semiconductor device and method of manufacturing the same
KR20130010298A (ko) 반도체 장치 및 그 형성방법
EP2319075A1 (en) Through silicon via and method of fabricating same
US9972528B2 (en) Semiconductor devices
CN114520219A (zh) 半导体封装
US6828222B2 (en) Method for manufacturing multilayer wiring structure semiconductor device
KR20120061609A (ko) 집적회로 칩 및 이의 제조방법
JP2010114352A (ja) 半導体装置の製造方法および半導体装置
US20100140775A1 (en) Semiconductor device and method for manufacturing the same
JP3645129B2 (ja) 半導体装置の製造方法
JP4848137B2 (ja) 半導体装置およびその製造方法
US8674404B2 (en) Additional metal routing in semiconductor devices
JP5388478B2 (ja) 半導体装置
KR20150019089A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
KR100679257B1 (ko) 매립형 커패시터의 제조방법
CN117613036A (zh) 键合结构及键合结构的制造方法
WO2011027193A1 (en) Reduction of fluorine contamination of bond pads of semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination