CN117594355A - 多层电容器和用于制造该多层电容器的方法 - Google Patents

多层电容器和用于制造该多层电容器的方法 Download PDF

Info

Publication number
CN117594355A
CN117594355A CN202310721413.8A CN202310721413A CN117594355A CN 117594355 A CN117594355 A CN 117594355A CN 202310721413 A CN202310721413 A CN 202310721413A CN 117594355 A CN117594355 A CN 117594355A
Authority
CN
China
Prior art keywords
green sheet
dielectric
dielectric green
electrode
inner electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310721413.8A
Other languages
English (en)
Inventor
金璟俊
金董奎
金美京
郑显九
田镐仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN117594355A publication Critical patent/CN117594355A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供了一种多层电容器和用于制造该多层电容器的方法。根据实施例的多层电容器包括电容器主体以及位于所述电容器主体的一个表面上的外电极，所述电容器主体包括介电层、第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间。所述第一内电极具有贯穿所述第一内电极的第一贯通部，所述介电层的电介质设置在所述第一贯通部的至少一部分中，并且所述第一贯通部设置在所述第一内电极的不与所述第二内电极叠置的区域中。

Description

多层电容器和用于制造该多层电容器的方法
本申请要求于2022年8月12日在韩国知识产权局提交的第10-2022-0101047号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种多层电容器和用于制造该多层电容器的方法。
背景技术
因为多层电容器小且具有高容量，所以它们被用于各种电子装置中。
特别地，通过如下方式来制造用于车用电气装置的高压多层电容器：将导电膏涂覆到介电生片上以形成用于内电极的印刷膜，然后层叠数十至数百层的介电生片。
在此，当向多层电容器施加高压电场时，在厚度(T)方向(电场方向)上发生长度膨胀，而在宽度(W)方向上发生长度收缩(逆压电效应)。
发生这种现象是因为例如BaTiO3的铁电体中的偶极子通过电场而沿着平行于电场方向的方向排列。
此时，当向多层电容器施加大于阈值的应力时，可能产生裂纹。因此，在用于电气用途的高压多层电容器中，需要抑制由于这样的压电现象而产生的裂纹。
发明内容
本公开的一方面可提供一种多层电容器，该多层电容器能够通过增强内电极与介电层之间的结合力来减少多层电容器的压电现象，从而抑制由于压电现象引起的变形和破裂。
根据一方面的多层电容器包括电容器主体以及位于所述电容器主体的一个表面上的外电极，所述电容器主体包括第一介电层以及第一内电极和第二内电极，且所述第一介电层介于所述第一内电极与所述第二内电极之间。所述第一内电极具有贯穿所述第一内电极的第一贯通部，所述第一介电层的电介质设置在所述第一贯通部的至少一部分中。
所述第一贯通部可设置在所述第一内电极的不与所述第二内电极叠置的区域中。
所述第二内电极可具有贯穿所述第二内电极的第二贯通部，所述第一介电层的电介质可设置在所述第二贯通部的至少一部分中。所述第二贯通部可设置在所述第二内电极的不与所述第一内电极叠置的区域中。
所述电容器主体可包括有效区域，在所述有效区域中，所述第一内电极和所述第二内电极叠置。
所述电容器主体可包括第一端部区域，所述第一内电极的一部分位于所述第一端部区域中并且不与所述第二内电极叠置。
所述电容器主体可包括第二端部区域，所述第二内电极的一部分位于所述第二端部区域中并且不与所述第一内电极叠置。
所述第一贯通部可设置在所述第一端部区域中。
所述第二贯通部可设置在所述第二端部区域中。
所述第一贯通部可不设置在所述有效区域中。
所述第二贯通部可不设置在所述有效区域中。
所述第一贯通部可在所述第一内电极的厚度方向上延伸以连接所述第一介电层和第二介电层，并且所述第一内电极可设置在所述第一介电层和所述第二介电层之间。
所述第二贯通部可在所述第二内电极的厚度方向上延伸以连接所述第一介电层和第三介电层，并且所述第二内电极可设置在所述第一介电层与所述第三介电层之间。
所述电容器主体可包括多个第一内电极，并且位于所述多个第一内电极的第一贯通部中的电介质可彼此连接以具有在所述多个第一内电极的堆叠方向上延伸的柱形状。
所述电容器主体可包括多个第二内电极，并且位于所述多个第二内电极的第二贯通部中的电介质可彼此连接以具有在所述多个第二内电极的堆叠方向上延伸的柱形状。
所述第一内电极可包括多个第一贯通部。
所述第二内电极可包括多个第二贯通部。
所述多个第一贯通部可在所述第一内电极的宽度方向上彼此间隔开。
所述多个第二贯通部可在所述第二内电极的宽度方向上彼此间隔开。
在所述第一内电极的长度方向上，所述第一贯通部的平均长度可小于所述第一端部区域的平均长度。
在所述第二内电极的长度方向上，所述第二贯通部的平均长度可小于所述第二端部区域的平均长度。
在所述第一内电极的宽度方向上，所述多个第一贯通部的宽度与所述多个第一贯通部之间的距离之和可小于所述第一端部区域的平均宽度。
在所述第二内电极的宽度方向上，所述多个第二贯通部的宽度与所述多个第二贯通部之间的距离之和可小于所述第二端部区域的平均宽度。
根据另一方面，一种用于制造多层电容器的方法包括：在第一介电生片的表面上形成具有第一通孔的第一导电膏层，并且在第二介电生片的表面上形成具有第二通孔的第二导电膏层；通过将所述第一介电生片和所述第二介电生片层叠为使得所述第一通孔不与所述第二导电膏层叠置来制备介电生片层叠体；烧结所述介电生片层叠体以制造电容器主体；以及在所述电容器主体的一个表面上形成外电极。所述第一介电生片和/或所述第二介电生片穿入所述第一通孔中。
在制造所述介电生片层叠体时，可将所述第一介电生片和所述第二介电生片层叠为使得所述第二通孔不与所述第一导电膏层叠置。
所述第一介电生片和/或所述第二介电生片可穿入所述第二通孔中。
在制造所述介电生片层叠体时，可将所述第一介电生片和所述第二介电生片层叠为使得所述第一导电膏层和所述第二导电膏层至少部分地叠置。
所述用于制造多层电容器的方法还可包括压制所述介电生片层叠体。
在制造所述介电生片层叠体和/或压制所述介电生片层叠体时，所述第一介电生片和/或所述第二介电生片可穿入所述第一通孔中。
在制造所述介电生片层叠体和/或压制所述介电生片层叠体时，所述第一介电生片和/或所述第二介电生片可穿入所述第二通孔中。
所述用于制造多层电容器的方法还可包括将所述介电生片层叠体切割为使得所述第一内电极的一端暴露于所述介电生片层叠体的一侧。
切割所述介电生片层叠体的步骤还可包括将所述介电生片层叠体切割为使得所述第二内电极的一端暴露于所述介电生片层叠体的另一侧。
根据一个方面的多层电容器，通过加强内电极与介电层之间的结合力来减少多层电容器的压电现象，能够抑制由于压电现象引起的变形和裂纹。
附图说明
图1是示出根据实施例的多层电容器的立体图。
图2是沿着图1的线I-I'截取的多层电容器的截面图。
图3是示出图1的电容器主体中的内电极的层叠结构的分解立体图。
图4是示出图3的内电极的另一示例的平面图。
图5是示出示例1中制造的多层电容器的在X-Z方向上的切割表面的照片。
图6是示出示例1中制造的多层电容器的在X-Y方向上的切割表面的照片。
图7是示出示例2中制造的多层电容器的在X-Y方向上的切割表面的照片。
图8是示出示例1和示例2以及比较示例1和比较示例2中制造的多层电容器的压电曲线的图。
图9是示出示例1和示例2以及比较示例1和比较示例2中制造的多层电容器的绝缘击穿电压(BDV)的图。
具体实施方式
在下文中，将参照附图更全面地描述本公开，在附图中示出了本公开的实施例。附图和描述本质上被认为是说明性的而不是限制性的。在整个说明书中，相同的附图标记表示相同的要素。此外，提供附图仅是为了使本说明书中公开的实施例易于理解，并且附图不应被解释为限制本说明书中公开的精神，并且应当理解的是，在不脱离本公开的范围和精神的情况下，本公开包括所有的变型、等同方案和替代方案。
包括诸如第一、第二等序数词的术语将仅用于描述各种组成要素，并且不应被解释为限制这些组成要素。这些术语仅用于将一个组成要素与其他组成要素区分开。
应当理解的是，当一个组成要素被称为“连接”或“结合”到另一组成要素时，该要素可直接连接或直接结合到所述另一组成要素，或者可连接或结合到所述另一组成要素且其他组成要素介于它们之间。相比之下，应当理解的是，当描述了要素“直接结合”或“直接连接”到另一要素时，在该要素和所述另一要素之间不存在任何其他要素。
在整个说明书中，应当理解的是，术语“包括”、“包含”、“具有”或“配备有”表示存在说明书中描述的特征、数量、步骤、操作、组成要素、部分或它们的组合，但不事先排除存在或添加一个或更多个其他特征、数量、步骤、操作、组成要素、部分或它们的组合的可能性。除非明确相反地描述，否则词语“包括”及诸如“包含”或“具有”的变体将被理解为意味着包括所陈述的要素但不排除任何其他要素。
图1是示出根据实施例的多层电容器100的立体图，图2是沿着图1的线I-I'截取的多层电容器100的截面图，图3是示出根据实施例的多层电容器100中的内电极121和122的层叠结构的分解立体图，并且图4是示出图3的内电极121和122的另一示例的平面图。
为了清楚地描述本实施例，附图中的X方向、Y方向和Z方向分别被定义为电容器主体110的长度(L)方向、宽度(W)方向和厚度(T)方向。在此，厚度方向(Z方向)可按照与层叠介电层111所沿的层叠方向相同的概念来使用。长度方向(X方向)可被定义为大致垂直于厚度方向(Z方向)的方向，并且宽度方向(Y方向)可被定义为大致垂直于厚度方向(Z方向)和长度方向(X方向)的方向。另外，长度方向(X方向)可表示：在与厚度方向(Z方向)大致垂直的方向中的具有最大尺寸的方向。
参照图1至图4，根据本实施例的多层电容器100可包括电容器主体110以及第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在电容器主体110的在X方向上彼此面对的两端处。
电容器主体110通过在Z方向上层叠多个介电层111然后烧结它们而形成，并且电容器主体110包括多个介电层111以及在Z方向上交替地介于多个介电层111之间的多个第一内电极121和第二内电极122。在此，第一内电极121和第二内电极122可具有不同的极性。
在此，电容器主体110的彼此相邻的各介电层111可被一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别它们之间的边界的程度。
此外，电容器主体110可包括有效区域151以及覆盖区域112和113。
有效区域151对形成多层电容器100的电容有贡献。例如，有效区域151是第一内电极121和第二内电极122沿Z方向彼此层叠并叠置的区域。
覆盖区域112和113可分别设置在有效区域151的在厚度方向(Z方向)上的第一表面和第二表面上作为边缘部分。覆盖区域112和113可通过分别在有效区域151的上表面和下表面上层叠单个介电层111或者两个或更多个介电层111来形成。
此外，电容器主体110还可包括侧覆盖区域154和155。侧覆盖区域154和155可分别设置在有效区域151的在宽度方向(Y方向)上的第五表面和第六表面上作为边缘部分。这些侧覆盖区域154和155可通过如下方式形成：将用于在介电生片的表面上形成内电极的导电膏层仅涂覆到介电生片的表面的一部分上，层叠涂覆有导电膏层的介电生片以形成层叠体，在层叠体的两个侧表面上层叠未涂覆导电膏层的介电生片并将其烧结。
覆盖区域112和113以及侧覆盖区域154和155用于防止第一内电极121和第二内电极122由于物理应力或化学应力而损坏。
电容器主体110可具有例如大致六面体的形状。
在本实施例中，为了更好地理解和容易描述，电容器主体110的在厚度方向(Z方向)上彼此面对的两个表面被定义为第一表面和第二表面，电容器主体110的在长度方向(X方向)上彼此面对并连接到第一表面和第二表面的表面被定义为第三表面和第四表面，并且电容器主体110的连接到第一表面和第二表面以及第三表面和第四表面并在宽度方向(Y方向)上彼此面对的表面被定义为第五表面和第六表面。例如，第一表面(底表面)可以是安装表面。
电容器主体110的形状和尺寸以及层叠的介电层111的数量不限于本实施例的附图中所示的形状、尺寸和数量。
例如，介电层111可包括具有高介电常数的陶瓷材料。例如，陶瓷材料可包括包含诸如BaTiO3、CaTiO3、SrTiO3、CaZrO3等的成分的介电陶瓷。此外，除了这些成分之外，还可包括诸如Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等的辅助成分。例如，可包括Ca和Zr部分溶于BaTiO3基介电陶瓷中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3、Ba(Ti1-yZry)O3等。
此外，在介电层111中，可进一步添加陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等。陶瓷添加剂可以是例如过渡金属氧化物或过渡金属碳化物、稀土元素、镁(Mg)、铝(Al)等。
例如，介电层111的平均厚度可以是约0.5μm至约10μm。
第一内电极121和第二内电极122是具有不同极性的电极，在厚度方向(Z方向)上交替地设置为彼此面对且介电层111位于它们中间，并且第一内电极121的端部和第二内电极122的端部可分别通过电容器主体110的第三表面和第四表面暴露(或分别从电容器主体110的第三表面和第四表面延伸或分别与电容器主体110的第三表面和第四表面接触)。
第一内电极121和第二内电极122可通过设置在它们之间的介电层111而电绝缘。
第一内电极121和第二内电极122的通过电容器主体110的第三表面和第四表面交替地暴露的端部可分别电连接到第一外电极131和第二外电极132。
第一内电极121和第二内电极122可包括导电金属(例如，诸如Ni、Cu、Ag、Pd或Au的金属或者它们的合金(例如，Ag-Pd合金))。
另外，第一内电极121和第二内电极122可包括具有与包括在介电层111中的陶瓷材料相同组成的介电颗粒。
例如，第一内电极121和第二内电极122的平均厚度可以是约0.1μm至约2μm。
根据上述构造，当向第一外电极131和第二外电极132施加预定电压时，电荷积聚在第一内电极121与第二内电极122之间。在此，多层电容器100的电容与有效区域151中第一内电极121和第二内电极122沿着厚度方向(Z方向)层叠的叠置面积成比例。
然而，在用于车用电气装置的高压多层电容器100的情况下，电容器主体110通过层叠几十至几百层的第一内电极121和第二内电极122而形成。在这种情况下，由于压电现象，可能产生裂纹。
为了解决该问题，已知通过在电容器主体110的有效区域151的中间插入比其它介电层111厚的介电层111作为缓冲层来减少压电现象的技术。然而，这种中间缓冲层的缺点在于：由于烧结性与其它介电层111不同，容易在界面处产生裂纹。
因此，根据本实施例的多层电容器100采用了一种新型的竖直缓冲部，即，第一内电极121中的第一贯通部121a。介电层111的电介质设置在第一贯通部121a的至少一部分中。例如，在第一贯通部121a中，介电层111的电介质可形成为穿过第一内电极121。第一贯通部121a设置在第一内电极121的不与第二内电极122叠置的区域中。
另外，第二内电极122具有第二贯通部122a。介电层111的电介质设置在第二贯通部122a的至少一部分中。例如，在第二贯通部122a中，介电层111的电介质可形成为穿过第二内电极122。第二贯通部122a设置在第二内电极122的不与第一内电极121叠置的区域中。
通常，第一内电极121和第二内电极122与介电层111之间的结合力倾向于低于介电层111之间的结合力。在本公开的实施例中，第一贯通部121a和第二贯通部122a用作竖直缓冲部以加强第一内电极121和第二内电极122与介电层111之间的结合力，从而抑制由于压电现象引起的变形。
电容器主体110包括：有效区域151，第一内电极121和第二内电极122彼此叠置的；第一端部区域152，第一内电极121的一部分位于第一端部区域152中并且不与第二内电极122叠置；以及第二端部区域153，第二内电极122的一部分位于第二端部区域153中并且不与第一内电极121叠置。
第一端部区域152和第二端部区域153是边缘部分，并且可分别设置在有效区域151的在长度方向(X方向)上的端部处。第一端部区域152和第二端部区域153可通过以下方式形成：当通过层叠涂覆有用于形成内电极的导电膏层的介电生片来制造介电生片层叠体时，使用于形成第一内电极的导电膏层和用于形成第二内电极的导电膏层的至少一些区域彼此不叠置。
第一贯通部121a可设置在第一端部区域152中，并且第二贯通部122a可设置在第二端部区域153中。此外，第一贯通部121a可不设置在有效区域151中，并且第二贯通部122a可不设置在有效区域151中。也就是说，第一贯通部121a可仅设置在第一端部区域152中，并且第二贯通部122a可仅设置在第二端部区域153中。
第一贯通部121a和第二贯通部122a通过如下方式形成：当将导电膏涂覆到介电生片的表面(如稍后将描述的)时，不将导电膏涂覆到将要形成第一贯通部121a和第二贯通部122a的部分；或者可选地，在涂覆导电膏之后，使用激光钻孔等去除将要形成第一贯通部121a和第二贯通部122a的部分中的导电膏。由于导电膏和介电生片的收缩开始温度的差异，第一贯通部121a和第二贯通部122a的结构和形状不同于在烧结期间第一内电极121和第二内电极122的一部分破裂时形成的随机破裂部分的结构和形状。
此外，因此，第一贯通部121a可仅设置在第一端部区域152中，并且第二贯通部122a可仅设置在第二端部区域153中，但是破裂部分随机地形成在第二内电极121和122的整个区域上，并且难以控制破裂部分的形成位置，特别地，更难以将它们仅设置在第一端部区域152和第二端部区域153中。
第一贯通部121a在第一内电极121的厚度方向(Z方向)上延伸，并且第一贯通部121a中的电介质可连接在位于第一内电极121的厚度方向(Z方向)上的两侧上的两个介电层111之间。
另外，第二贯通部122a在第二内电极122的厚度方向(Z方向)上延伸，并且第二贯通部122a中的电介质可连接在位于第二内电极122的厚度方向(Z方向)上的两侧上的两个介电层111之间。
此时，第一贯通部121a和第二贯通部122a中的电介质与连接到其的介电层111被一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别它们之间的边界的程度。
第一内电极121的第一贯通部121a中的电介质可基本上彼此连接，并且可具有在第一内电极121的厚度方向(Z方向)上延伸的柱形状。在此，柱形状可意味着具有二面体对称性的偶数多面体的形状，并且可具有诸如圆柱、椭圆柱或多边形柱的各种形状。电介质基本上彼此连接的事实意味着第一贯通部121a在厚度方向(Z方向)上布置成一条线，这意味着第一贯通部121a中的电介质连续地连接或者通过介电层111中的电介质不连续地连接。
另外，第二内电极122的第二贯通部122a中的电介质也可彼此连接，以具有在第二内电极122的厚度方向(Z方向)上延伸的柱形状。
第一内电极121可包括多个第一贯通部121a。此外，第二内电极122可包括多个第二贯通部122a。例如，图4示出了第一内电极121包括三个第一贯通部121a并且第二内电极122包括三个第二贯通部122a的情况。
多个第一贯通部121a可在第一内电极121的宽度方向(Y方向)上彼此间隔开。此外，多个第二贯通部122a可在第二内电极122的宽度方向(Y方向)上彼此间隔开。即使在这种情况下，第一贯通部121a可仅设置在第一端部区域152中，并且第二贯通部122a可仅设置在第二端部区域153中。
在第一内电极121的长度方向(X方向)上，第一贯通部121a的平均长度小于第一端部区域152的平均长度。
第一贯通部121a的长度通过如下方式来确定：在大致垂直于Z方向的平面方向上打磨多层电容器100直到任意第一内电极121暴露，然后暴露的第一内电极121的切割表面中的任意第一贯通部121a的在长度方向(X方向)上的最大尺寸(例如，最大直径)可以是第一贯通部121a的长度。
第一贯通部121a的平均长度可以是分别在不同的第一内电极121中的任意三个、五个或十个第一贯通部121a的长度的算术平均值，并且当一个第一内电极121包括多个第一贯通部121a时，第一贯通部121a的平均长度可以是一个第一内电极121中的多个第一贯通部121a的长度的算术平均值。
第一端部区域152的长度可通过如下方式获得：在大致垂直于Y方向的平面方向上打磨多层电容器100直到第一内电极121暴露，从暴露的第一内电极121的切割表面随机选择任意第一内电极121，并且测量该第一内电极121的不与相邻的第二内电极122叠置的区域的X方向长度。
第一端部区域152的平均长度可以是在选自暴露的切割表面的任意三个、五个或十个不同的第一内电极121中测量的第一端部区域152的长度的算术平均值。
在一个示例中，可通过光学显微镜或扫描电子显微镜(SEM)测量元件的长度或尺寸。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其他方法和/或工具来测量元件的长度或尺寸。
另外，在第二内电极122的长度方向(X方向)上，第二贯通部122a的平均长度短于第二端部区域153的平均长度。此外，第二贯通部122a的长度和第二端部区域153的长度可通过与如上所述的方法类似的方法来获得。
在第一内电极121和第二内电极122的长度方向(X方向)上，第一贯通部121a和第二贯通部122a可具有约0.1mm至约1.0mm的平均长度。当第一贯通部121a和第二贯通部122a的平均长度小于约0.1mm时，第一贯通部121a和第二贯通部122a中的电介质可能难以制造成柱状，并且当第一贯通部121a和第二贯通部122a的平均长度大于约1.0mm时，电介质可能侵入有效区域151，从而使多层电容器的容量劣化。
在第一内电极121和第二内电极122的长度方向(X方向)上，第一端部区域152和第二端部区域153的平均长度可以是约0.1mm至约1.0mm。当第一端部区域152和第二端部区域153的平均长度小于0.1mm时，第一贯通部121a和第二贯通部122a中的电介质可能难以制造成柱状，并且当第一端部区域152和第二端部区域153的平均长度大于约1.0mm时，电介质可能侵入有效区域151，从而使多层电容器的容量劣化。
在第一内电极121的宽度方向(Y方向)上，多个第一贯通部121a的宽度与多个第一贯通部121a之间的距离之和小于第一端部区域152的平均宽度。
多个第一贯通部121a的宽度可通过以下方式获得：在大致垂直于Z方向的平面方向上打磨多层电容器100直到任意第一内电极121暴露，并从暴露的第一内电极121的切割表面测量每个第一贯通部121a的在宽度方向(Y方向)上的最大尺寸(例如，最大直径)。
多个第一贯通部121a的宽度可以是分别设置在任意三个、五个或十个第一内电极121中的多个第一贯通部121a的宽度的算术平均值。
多个第一贯通部121a之间的距离通过以下方式获得：在大致垂直于Z方向的平面方向上打磨多层电容器100直到任意第一内电极121暴露，并在暴露的第一内电极121的切割表面上测量多个第一贯通部121a之间的最短距离。
多个第一贯通部121a之间的距离可以是设置在任意三个、五个或十个第一内电极121中的多个第一贯通部121a之间的距离的算术平均值。
另外，在第二内电极122的宽度方向(Y方向)上，多个第二贯通部122a的宽度与多个第二贯通部122a之间的距离之和小于第二端部区域153的平均宽度。此外，第一端部区域152的宽度、第二贯通部122a的宽度、第二贯通部122a之间的距离和第二端部区域153的宽度可分别通过与如上所述的方法类似的方法来获得。
第一外电极131和第二外电极132可被提供有具有不同极性的电压，并且分别电连接到第一内电极121的暴露部分和第二内电极122的暴露部分。
第一外电极131可包括设置在电容器主体110的第三表面上并连接到第一内电极121的第一连接部以及设置在电容器主体110的第一表面和第二表面与其第三表面相交的拐角处的第一带部，第二外电极132可包括设置在电容器主体110的第四表面上并连接到第二内电极122的第二连接部以及设置在电容器主体110的第一表面和第二表面与其第四表面相交的拐角处的第二带部。
第一带部和第二带部可分别从第一连接部和第二连接部延伸到电容器主体110的第一表面的一部分和第二表面的一部分。第一带部和第二带部可分别从第一连接部和第二连接部进一步延伸到电容器主体110的第五表面的一部分和第六表面的一部分。第一带部和第二带部可用于改善第一外电极131和第二外电极132的粘合强度。
例如，第一外电极131可包括与电容器主体110接触的第一基础电极以及覆盖第一基础电极的第一端子电极，第二外电极132可包括与电容器主体110接触的第二基础电极以及覆盖第二基础电极的第二端子电极。
第一基础电极和第二基础电极可包括铜(Cu)。另外，所述第一基础电极和所述第二基础电极可包括铜(Cu)(作为主要成分)、玻璃以及如下材料中的一种或更多种：镍(Ni)、锡(Sn)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、钨(W)、钛(Ti)、铅(Pb)和它们的合金。
例如，第一基础电极和第二基础电极可以以下方法形成：将电容器主体110浸入包括导电金属和玻璃的导电膏中；通过丝网印刷、凹版印刷等将导电膏印刷在电容器主体110的表面上；将导电膏涂覆到电容器主体110的表面上；或者将通过干燥导电膏形成的干膜转印到电容器主体110上。
第一基础电极和第二基础电极由上述导电膏形成，因此第一基础电极和第二基础电极可由于添加到导电膏中的玻璃而增加第一外电极131和第二外电极132的密度，并且可保持足够的导电性，从而有效地抑制镀覆溶液和/或外部湿气的渗透。
例如，包括在第一基础电极和第二基础电极中的玻璃成分可具有混合有氧化物的组合物，并且氧化物可以是选自氧化硅、氧化硼、氧化铝、过渡金属氧化物、碱金属氧化物和碱土金属氧化物中的一种或更多种。过渡金属可选自锌(Zn)、钛(Ti)、铜(Cu)、钒(V)、锰(Mn)、铁(Fe)和镍(Ni)中的至少一种，碱金属可以是选自锂(Li)、钠(Na)和钾(K)中的至少一种，碱土金属可以是选自镁(Mg)、钙(Ca)、锶(Sr)和钡(Ba)中的至少一种。
例如，第一端子电极和第二端子电极可包括镍(Ni)作为主要成分，并且还可包括单独的铜(Cu)、锡(Sn)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、钨(W)、钛(Ti)或铅(Pb)或者它们的合金。第一端子电极和第二端子电极可改善多层电容器100的板上安装性、结构可靠性、外部耐久性、耐热性和等效串联电阻(ESR)。
例如，第一端子电极和第二端子电极可通过镀覆形成。第一端子电极和第二端子电极可通过溅射或电镀(电沉积)形成。
在下文中，将描述制造根据本实施例的多层电容器100的方法。
制备多个介电生片。在烧结之后，介电生片成为电容器主体110的介电层111。
介电生片通过如下方式制成：将陶瓷粉末、陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等混合成膏体，并用刮刀、丝网印刷等方法将膏体形成为数微米厚的片材。
例如，陶瓷粉末可以是具有高介电常数的陶瓷材料的粉末。例如，陶瓷材料可包括具有诸如BaTiO3、CaTiO3、SrTiO3或CaZrO3等成分的介电陶瓷。另外，陶瓷粉末中还可包括诸如Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等的辅助成分。例如，可包括Ca、Zr等部分地溶解在BaTiO3基介电陶瓷中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3、Ba(Ti1-yZry)O3等。
陶瓷添加剂可包括例如过渡金属氧化物或过渡金属碳化物、稀土元素、镁(Mg)、铝(Al)等。
在介电生片的表面上形成导电膏层。在烧结之后，导电膏层成为第一内电极121和第二内电极122。
可通过用刮刀、丝网印刷等方法在介电生片的表面上涂覆包括导电金属的导电膏来形成导电膏层。
导电金属可包括例如诸如Ni、Cu、Ag、Pd或Au的金属或者它们的合金(例如，Ag-Pd合金)。
例如，第一导电膏层可以以第一图案涂覆到第一介电生片的表面上，并且第二导电膏层可以以第二图案涂覆到第二介电生片的表面上。
在此，第一图案和第二图案可具有例如条形状，并且当交替地层叠第一介电生片和第二介电生片时，第一图案和第二图案可对齐，使得第一导电膏层的一部分和第二导电膏层的一部分叠置，而其他部分不叠置。
在此，导电膏被涂覆成使得第一导电膏层和第二导电膏层可分别具有第一通孔和第二通孔。例如，第一通孔和第二通孔可通过以下方式形成：当涂覆导电膏时，在应该要形成第一通孔和第二通孔的地方不涂覆导电膏；或者将导电膏涂覆到第一介电生片和第二介电生片的整个表面上，然后通过使用激光钻孔等去除在应该要形成第一通孔和第二通孔的地方的导电膏。
层叠第一介电生片和第二介电生片，以制造介电生片层叠体。
在此，第一介电生片和第二介电生片被层叠为使得：第一导电膏层和第二导电膏层可叠置，但是它们的至少一部分可不叠置。
具体地，第一介电生片和第二介电生片被层叠为使得：第一通孔可不与第二导电膏层叠置。此外，第一介电生片和第二介电生片被层叠为使得：第二通孔可不与第一导电膏层叠置。因此，电容器主体110可包括有效区域151、第一端部区域152和第二端部区域153，在有效区域151中，第一内电极121与第二内电极122叠置，第一内电极121的一部分位于第一端部区域152中并且不与第二内电极122叠置，并且第二内电极122的一部分位于第二端部区域153中并且不与第一内电极121叠置。
可选地，压制介电生片层叠体。
在制造介电生片层叠体和/或压制介电生片层叠体时，第一介电生片和/或第二介电生片穿入第一通孔中。此外，在制造介电生片层叠体和/或压制介电生片层叠体时，第一介电生片和/或第二介电生片穿入第二通孔中。
在层叠或压制介电生片层叠体时，进行介电生片的孔塌陷、粘合剂流动和颗粒重排，其中，介电生片的这种流动可用于用介电生片填充第一导电膏层的第一通孔和第二导电膏层的第二通孔。
因此，第一内电极121包括通过第一介电生片和/或第二介电生片穿入第一通孔中而形成的第一贯通部121a，第二内电极122包括通过第一介电生片和/或第二介电生片穿入第二通孔而形成的第二贯通部122a中。
第一贯通部121a通过在第一介电生片和/或第二介电生片穿入第一通孔中之后烧结第一介电生片和第二介电生片而形成，并且可在第一内电极121的厚度方向上延伸，从而连接位于第一内电极121的在厚度方向(Z方向)上的两侧的两个介电层111，并且第二贯通部122a通过在第一介电生片和/或第二介电生片穿入第二通孔中之后烧结第一介电生片和第二介电生片而形成，并且可在第二内电极122的厚度方向上延伸，从而连接位于第二内电极122的在厚度方向(Z方向)上的两侧的两个介电层111。
另外，第一贯通部121a和第二贯通部122a和与其连接的介电层111可被一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别它们之间的边界的程度。
可选地，可将介电生片层叠体切割为使得第一导电膏层和第二导电膏层分别通过两个端表面暴露。
可在高温下烧结介电生片层叠体，从而制造电容器主体110。
分别在电容器主体110的分别暴露第一内电极121和第二内电极122的两个端表面上形成第一外电极131和第二外电极132。
例如，可通过在电容器主体110上涂覆导电膏并且烧结或镀覆导电膏来形成第一外电极131和第二外电极132。此外，可通过在介电生片层叠体上涂覆导电膏然后将导电膏与介电生片层叠体一起烧结来形成第一外电极131和第二外电极132。
在下文中，给出了具体示例。然而，下面描述的示例仅用于具体说明或解释本公开，并且本公开的范围不限于此。
【制备示例：多层电容器的制造】
(示例1)
将包括钛酸钡(BaTiO3)粉末的膏体涂覆到载体膜上并干燥，从而形成多个1.8μm厚的介电生片。
通过丝网印刷在介电生片上涂覆包括镍的导电膏，但导电膏不涂覆在应该要形成通孔的地方，从而形成具有通孔的导电膏层。
在此，通孔被成形为具有0.3mm的平均直径和1.5mm的平均长度，其中，针对每个导电膏层形成一个通孔。
通过层叠约100个介电生片来制造介电生片层叠体，使得通孔可不与导电膏层叠置。
在1000kgf/cm2的压力下，在85℃对介电生片层叠体进行等压压制。
将压制的介电生片层叠体切割成单个胚片，并且在空气气氛下，将单个胚片保持在230℃持续60小时以除去粘合剂。
随后，在还原气氛下，在比Ni/NiO平衡氧分压(10-11atm至10-10atm)低的氧分压下，在1200℃烧结获得的层叠体胚片，使得内电极不会被氧化。
然后，通过形成外电极的工艺(例如，镀覆等)来制造多层电容器(L×W×T＝3.2mm×1.6mm×1.6mm)。
(示例2)
除了针对每个导电膏层形成三个通孔之外，以与示例1相同的方式制造多层电容器。
(比较示例1)
除了针对每个导电膏层不形成通孔之外，以与示例1相同的方式制造多层电容器。
(比较示例2)
将包括钛酸钡(BaTiO3)粉末的膏体涂覆到载体膜上并干燥，以形成多个1.8μm厚的介电生片。
通过丝网印刷在介电生片上涂覆包括镍的导电膏，以形成导电膏层。
通过层叠约100个介电生片并插入没有导电膏层的介电生片作为缓冲层来制造介电生片层叠体。
在1000kgf/cm2的压力下，在85℃对插入有缓冲层的介电生片层叠体进行等压压制。
将压制的介电生片层叠体切割成单个胚片，并且在空气气氛下，将单个胚片保持在230℃持续60小时以除去粘合剂。
随后，在还原气氛下，在比Ni/NiO平衡氧分压(10-11atm至10-10atm)低的氧分压下，在1200℃烧结切割的层叠体胚片，使得内电极不会被氧化。
然后，通过形成外电极的工艺(例如，镀覆等)来制造多层电容器(L×W×T＝3.2mm×1.6mm×1.6mm)。
【试验示例1：多层电容器的内部结构】
图5是示出在示例1中制造的多层电容器的在X-Z方向上的切割表面的照片，图6是示出在示例1中制造的多层电容器的在X-Y方向上的切割表面的照片，并且图7是示出在示例2中制造的多层电容器的在X-Y方向上的切割表面的照片。
参照图5至图7，由于在层叠或压制过程中，介电生片流动并穿入未涂覆导电膏的通孔中，因此在端部区域中内电极包括通过介电层穿入通孔中而形成的贯通部。
另外，参照图5，多个第一内电极的第一贯通部中的电介质彼此连接并且具有在第一内电极的厚度方向上延伸的柱形状，多个第二内电极的第二贯通部中的电介质具有在第二内电极的厚度方向上延伸的柱形状。
【试验示例2：多层电容器的压电曲线的测量】
测量示例1和示例2以及比较示例1和比较示例2的多层电容器的压电曲线，并且结果在图8中示出。
压电曲线是示出每个多层电容器的相对于绝缘击穿电压(BDV)的长度方向(X方向)膨胀长度(mm)的曲线图。
绝缘击穿电压通过以下方式获得：以扫描法从0V开始以1.00000V的增量施加电压并用吉时利(Keithley)测量仪测量电流变为20mA时的电压。
参照图8，比较示例1的多层电容器在厚度方向上表现出最大程度的膨胀，示例1的多层电容器在厚度方向上表现出与比较示例2的多层电容器相同水平的膨胀，并且示例2的多层电容器在厚度方向上表现出最小的膨胀。
【试验示例3：多层电容器的绝缘击穿电压的测量】
测量示例1和示例2以及比较示例1和比较示例2的多层电容器的绝缘击穿电压(BDV)，结果在图9中示出。
绝缘击穿电压通过如下方式获得：以扫描法从0V开始以1.00000V的增量施加电压并用吉时利(Keithley)测量仪测量电流变为20mA时的电压。
参照图9，比较示例1和比较示例2的多层电容器表现出大的绝缘击穿电压的分布，并且示例1和示例2的多层电容器实现了与比较示例2的多层电容器的绝缘击穿电压相等或更高(例如，示例1和示例2的多层电容器的BDV的最小值大于比较示例2的多层电容器的BDV的最小值)的绝缘击穿电压，并表现出减小的绝缘击穿电压的分布。
虽然已经结合目前被认为是实际的示例实施例描述了本公开，但是应当理解，本公开不限于所公开的实施例。相反，旨在覆盖包括在所附权利要求的精神和范围内的各种变型和等同方案。

Claims (20)

1.一种多层电容器，包括：
电容器主体，包括第一介电层以及第一内电极和第二内电极，且所述第一介电层介于所述第一内电极与所述第二内电极之间；
外电极，位于所述电容器主体的一个表面上，
其中，所述第一内电极具有贯穿所述第一内电极的第一贯通部，所述第一介电层的电介质设置在所述第一贯通部的至少一部分中，并且
所述第一贯通部设置在所述第一内电极的不与所述第二内电极叠置的区域中。
2.如权利要求1所述的多层电容器，其中，
所述第二内电极具有贯穿所述第二内电极的第二贯通部，所述第一介电层的电介质设置在所述第二贯通部的至少一部分中，并且
所述第二贯通部设置在所述第二内电极的不与所述第一内电极叠置的区域中。
3.如权利要求2所述的多层电容器，其中，
所述电容器主体包括有效区域，在所述有效区域中，所述第一内电极和所述第二内电极叠置，
第一端部区域，所述第一内电极的一部分位于所述第一端部区域中并且不与所述第二内电极叠置，以及
第二端部区域，所述第二内电极的一部分位于所述第二端部区域中并且不与所述第一内电极叠置。
4.如权利要求3所述的多层电容器，其中，
所述第一贯通部设置在所述第一端部区域中，并且
所述第二贯通部设置在所述第二端部区域中。
5.如权利要求3所述的多层电容器，其中，
所述第一贯通部不设置在所述有效区域中，并且
所述第二贯通部不设置在所述有效区域中。
6.如权利要求2所述的多层电容器，其中，
所述第一贯通部在所述第一内电极的厚度方向上延伸，以连接所述第一介电层和第二介电层，
所述第二贯通部在所述第二内电极的厚度方向上延伸，以连接所述第一介电层和第三介电层，
所述第一内电极设置在所述第一介电层与所述第二介电层之间，并且
所述第二内电极设置在所述第一介电层与所述第三介电层之间。
7.如权利要求1所述的多层电容器，其中，
所述电容器主体包括多个第一内电极，并且
位于所述多个第一内电极的第一贯通部中的电介质彼此连接，以具有在所述多个第一内电极的堆叠方向上延伸的柱形状。
8.如权利要求2所述的多层电容器，其中，
所述电容器主体具有多个第二内电极，并且
位于所述多个第二内电极的第二贯通部中的电介质彼此连接，以具有在所述多个第二内电极的堆叠方向上延伸的柱形状。
9.如权利要求2所述的多层电容器，其中，
所述第一内电极包括多个第一贯通部，并且
所述第二内电极包括多个第二贯通部。
10.如权利要求9所述的多层电容器，其中，
所述多个第一贯通部在所述第一内电极的宽度方向上彼此间隔开，并且
所述多个第二贯通部在所述第二内电极的宽度方向上彼此间隔开。
11.如权利要求3所述的多层电容器，其中，
在所述第一内电极的长度方向上，所述第一贯通部的平均长度小于所述第一端部区域的平均长度，并且
在所述第二内电极的长度方向上，所述第二贯通部的平均长度小于所述第二端部区域的平均长度。
12.如权利要求9所述的多层电容器，其中，
在所述第一内电极的宽度方向上，所述多个第一贯通部的宽度与所述多个第一贯通部之间的距离之和小于所述第一端部区域的平均宽度，并且
在所述第二内电极的宽度方向上，所述多个第二贯通部的宽度与所述多个第二贯通部之间的距离之和小于所述第二端部区域的平均宽度。
13.一种用于制造多层电容器的方法，包括：
在第一介电生片的表面上形成具有第一通孔的第一导电膏层，并且在第二介电生片的表面上形成具有第二通孔的第二导电膏层；
通过将所述第一介电生片和所述第二介电生片层叠为使得所述第一通孔不与所述第二导电膏层叠置来制备介电生片层叠体；
烧结所述介电生片层叠体以制造电容器主体；以及
在所述电容器主体的一个表面上形成外电极，
其中，所述第一介电生片和/或所述第二介电生片穿入所述第一通孔中。
14.如权利要求13所述的方法，其中，
在制造所述介电生片层叠体时，将所述第一介电生片和所述第二介电生片层叠为使得所述第二通孔不与所述第一导电膏层叠置，并且
所述第一介电生片和/或所述第二介电生片穿入所述第二通孔中。
15.如权利要求13所述的方法，其中，
在制造所述介电生片层叠体时，将所述第一介电生片和所述第二介电生片层叠为使得所述第一导电膏层和所述第二导电膏层至少部分地叠置。
16.如权利要求13所述的方法，所述方法还包括压制所述介电生片层叠体。
17.如权利要求16所述的方法，其中，
在制造所述介电生片层叠体和/或压制所述介电生片层叠体时，所述第一介电生片和/或所述第二介电生片穿入所述第一通孔中。
18.如权利要求16所述的方法，其中，
在制造所述介电生片层叠体和/或压制所述介电生片层叠体时，所述第一介电生片和/或所述第二介电生片穿入所述第二通孔中。
19.如权利要求13所述的方法，所述方法还包括将所述介电生片层叠体切割为使得所述第一内电极的一端暴露于所述介电生片层叠体的一侧。
20.如权利要求19所述的方法，其中，
切割所述介电生片层叠体的步骤还包括：将所述介电生片层叠体切割为使得所述第二内电极的一端暴露于所述介电生片层叠体的另一侧。
CN202310721413.8A 2022-08-12 2023-06-16 多层电容器和用于制造该多层电容器的方法 Pending CN117594355A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220101047A KR20240022687A (ko) 2022-08-12 2022-08-12 적층형 커패시터 및 그 제조 방법
KR10-2022-0101047 2022-08-12

Publications (1)

Publication Number Publication Date
CN117594355A true CN117594355A (zh) 2024-02-23

Family

ID=85410277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310721413.8A Pending CN117594355A (zh) 2022-08-12 2023-06-16 多层电容器和用于制造该多层电容器的方法

Country Status (5)

Country Link
US (1) US20240055188A1 (zh)
EP (1) EP4322191A1 (zh)
JP (1) JP2024025641A (zh)
KR (1) KR20240022687A (zh)
CN (1) CN117594355A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640227A (en) * 1979-09-10 1981-04-16 Murata Manufacturing Co Production of layerrbuilt ceramic capacitor
JPS5822728U (ja) * 1981-08-04 1983-02-12 株式会社村田製作所 積層セラミツクコンデンサ
JPS5990916A (ja) * 1982-11-17 1984-05-25 松下電器産業株式会社 積層コンデンサ
JPH09260198A (ja) * 1996-03-25 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2005085823A (ja) * 2003-09-04 2005-03-31 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2017108011A (ja) * 2015-12-10 2017-06-15 株式会社村田製作所 セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2024025641A (ja) 2024-02-26
EP4322191A1 (en) 2024-02-14
KR20240022687A (ko) 2024-02-20
US20240055188A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US11393627B2 (en) Multilayer ceramic electronic component
US20220157529A1 (en) Multilayer ceramic electronic component
US11657974B2 (en) Multilayer ceramic capacitor
US11049657B2 (en) Multilayer ceramic electronic component
CN112185692B (zh) 电容器组件
US11682529B2 (en) Multilayer ceramic capacitor
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
US11495408B2 (en) Multilayer ceramic electronic component including external electrode having surface roughness
CN112242247B (zh) 多层陶瓷电子组件
CN116153666A (zh) 多层陶瓷电容器及其制造方法
CN214336569U (zh) 电容器组件
KR101973442B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
CN115527773A (zh) 多层陶瓷电容器
US11646158B2 (en) Multilayer ceramic capacitor
KR20200075287A (ko) 커패시터 부품
CN117594355A (zh) 多层电容器和用于制造该多层电容器的方法
KR102473420B1 (ko) 적층 세라믹 전자부품
EP4345855A2 (en) Multilayered capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication