CN117577587A - 芯片封装模块 - Google Patents
芯片封装模块 Download PDFInfo
- Publication number
- CN117577587A CN117577587A CN202311803087.1A CN202311803087A CN117577587A CN 117577587 A CN117577587 A CN 117577587A CN 202311803087 A CN202311803087 A CN 202311803087A CN 117577587 A CN117577587 A CN 117577587A
- Authority
- CN
- China
- Prior art keywords
- chip
- package
- patterned metal
- metal structure
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 15
- 230000035699 permeability Effects 0.000 claims abstract description 7
- 210000000746 body region Anatomy 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000010410 layer Substances 0.000 claims description 46
- 239000002356 single layer Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 3
- 230000009471 action Effects 0.000 abstract description 2
- 230000003313 weakening effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- QVYYOKWPCQYKEY-UHFFFAOYSA-N [Fe].[Co] Chemical compound [Fe].[Co] QVYYOKWPCQYKEY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0073—Shielding materials
- H05K9/0075—Magnetic shielding materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及一种芯片封装模块，包括：芯片、第一封装体和封装基板；所述第一封装体的底层中间区域设置有第二封装体区；所述芯片设置在第二封装体内部；所述芯片通过导电结构与封装基板进行连接；所述第一封装体为导磁性材料，本发明通过封装基板和第一封装体在高频磁场作用下产生涡流减弱磁场以及第一封装体提供低磁阻通路将磁场导向芯片封装模块的边缘，本发明提供的芯片封装模块可以全方向屏蔽芯片与外界之间的磁场干扰。
Description
技术领域
本发明属于涉及电气元件领域，特别是涉及一种芯片封装模块。
背景技术
集成磁性器件等磁场敏感器件在芯片中的使用越来越多。外界的高频磁场会对集成磁性器件等磁场敏感器件的工作造成干扰。集成磁性器件工作状态下也会在其附近产生高频磁场，进而可能对外界的敏感元器件造成干扰。因此，屏蔽芯片与外界之间的相互磁场干扰具有重要意义。
电子封装是指把构成系统的元器件和芯片按照电路要求布置、键合、互联、组装并且与外部环境隔离。电子封装能够为芯片提供机械支撑、环境保护和电气连接等重要功能。现有电子封装技术将芯片安装在封装基板的上表面，通过导电结构与封装基板上表面的金属结构连接，再用绝缘塑封材料对芯片和导电结构进行包覆。封装基板上的金属结构对该侧的高频磁场可以起到屏蔽作用，但是其它方向芯片与外界之间的相互磁场干扰没有受到任何屏蔽。因此，现有封装技术无法满足芯片与外界之间的全方向磁场屏蔽需求。
发明内容
有鉴于此，本发明提供了一种芯片封装模块，在绝缘塑封材料的外部设置导磁性材料结构，以实现芯片与外界之间的全方向磁场屏蔽。
为实现上述目的，本发明提供如下技术方案：
一种芯片封装模块，包括：芯片、第一封装体和封装基板；所述第一封装体的底层中间区域设置有第二封装体区；所述芯片设置在第二封装体内部；所述芯片通过导电结构与封装基板进行连接；所述第一封装体为导磁性材料。
优选地，所述芯片的上表面固定设置有第一绝缘介质层，所述第一绝缘介质层内部设置有集成磁性器件。
优选地，所述集成磁性器件包括：至少一个螺旋形金属线圈。
优选地，所述第一封装体的厚度大于500微米。
优选地，所述第一封装体相对磁导率大于5。
优选地，所述封装基板为单层图形化金属结构，所述单层图形化金属结构设置在第二封装体的底层中间区域，所述芯片在垂直于所述封装基板上表面方向上的投影区域位于所述封装基板在该方向的投影区域的内部。
优选地，所述单层图形化金属结构的厚度大于100微米。
优选地，所述封装基板包括：第二绝缘介质层；所述第二绝缘介质层的顶层和底层分别设置有图形化金属结构，所述顶层的图形化金属结构通过所述导电结构与芯片连接；所述底层的图形化金属结构用于和外部进行连接；所述顶层的图形化金属结构和底层的图形化金属结构通过金属导体进行连接；所述芯片在垂直于所述封装基板上表面方向上的投影区域位于所述顶层的图形化金属结构在该方向的投影区域的内部；所述顶层的图形化金属结构在垂直于所述封装基板上表面方向上的投影区域位于所述第二封装体在该方向的投影区域的内部。
优选地，所述顶层的图形化金属结构和底层的图形化金属结构的厚度为5～70微米。
优选地，所述第二封装体采用绝缘塑封材料。
本发明至少具有以下有益效果
本发明提供的芯片封装模块可以通过封装基板和第一封装体在高频磁场作用下产生涡流减弱磁场，通过第一封装体提供低磁阻通路将磁场导向芯片封装模块的边缘，全方向屏蔽外界磁场对芯片的干扰，当芯片上设置有集成磁性器件时，本发明提供的芯片封装模块可以通过封装基板和第一封装体全方向屏蔽集成磁性器件产生的高频磁场对外界的干扰。
附图说明
图1是本发明第一实施例提供的芯片封装模块的结构示意图；
图2是本发明第二实施例提供的芯片封装模块的结构示意图；
图3是本发明第三实施例提供的芯片封装模块的结构示意图；
图4是本发明实施例提供的设置有集成磁性器件的芯片的结构示意图；
图5是集成磁性器件中螺旋形金属线圈的结构示意图；
附图中各标记为：
100、芯片封装模块，110、芯片，111、集成磁性器件，112、第一绝缘介质层，120、封装基板，121、顶层的图形化金属结构，122、底层的图形化金属结构，123、第二绝缘介质层，130、第二封装体，140、第一封装体，150、导电结构。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1，请参阅图1，本发明提供一种芯片封装模块100的实施例，包括：芯片110、第一封装体140和封装基板120；所述第一封装体140的底层中间区域设置有第二封装体130；所述芯片110设置在第二封装体130内部；所述芯片110通过导电结构150与封装基板120进行连接；所述第二封装体130采用绝缘塑封材料；所述第一封装体140为导磁性材料。
优选地，所述导电结构150采用键合引线。
请参阅图4和图5，优选地，所述芯片110的上表面设置有第一绝缘介质层112，所述第一绝缘介质层112内部设置有集成磁性器件111。
优选地，所述集成磁性器件111包括：至少一个螺旋形金属线圈。
优选地，所述第一封装体的厚度大于500微米。
优选地，所述第一封装体相对磁导率大于5。
优选地，所述封装基板120为单层图形化金属结构，所述单层图形化金属结构设置在第二封装体130的底层中间区域，所述芯片110在垂直于所述封装基板120上表面方向上的投影区域位于所述封装基板120在该方向的投影区域的内部。
优选地，所述单层图形化金属结构的厚度大于100微米。
实施例2，请参阅图2，本发明提供一种芯片封装模块100的实施例，包括：在基于上述实施例1的基础上，本实施例2对封装基板120进行改进，所述改进后的封装基板120包括：第二绝缘介质层123；所述第二绝缘介质层123的顶层和底层分别设置有图形化金属结构121和122，所述顶层的图形化金属结构121通过所述导电结构150与芯片110连接；所述底层的图形化金属结构122用于和外部进行连接；所述顶层的图形化金属结构121和底层的图形化金属结构122通过金属导体进行连接；所述芯片110在垂直于所述封装基板120上表面方向上的投影区域位于所述顶层的图形化金属结构121在该方向的投影区域的内部；所述顶层的图形化金属结构121在垂直于所述封装基板120上表面方向上的投影区域位于所述第二封装体130在该方向的投影区域的内部。
优选地，所述顶层的图形化金属结构121和底层的图形化金属结构122的厚度为5～70微米。
实施例3，请参阅图3，本发明提供一种芯片封装模块100的实施例，包括：在基于上述实施例2的基础上，本实施例3对导电结构150进行改进，所述导电结构150包括：金属焊块。
在本发明中由于封装基板内包含图形化金属结构，所以来自下方的外界高频磁场会在封装基板120中产生涡流，涡流产生的磁场可以减弱高频磁场，因而图形化金属结构可以屏蔽来自下方的外界高频磁场对芯片110的干扰。第一封装体140为导磁性材料，其包覆第二封装体130的侧面和上面，因此第一封装体140可以将来自上方和侧面的外界高频磁场导向第一封装体140的边缘，因而第一封装体140可以屏蔽来自上方和侧面的外界高频磁场对芯片110的干扰；第一封装体140采用导磁性材料，导磁性材料通常具有较高的电导率，来自上方和侧面的外界高频磁场还会在第一封装体140内产生涡流，涡流产生的磁场可以减弱高频磁场，进一步屏蔽来自上方和侧面的外界高频磁场对芯片110的干扰。
第一封装体140为导磁性材料，所述导磁性材料可以由磁性材料颗粒和绝缘塑封材料混合组成，所述磁性材料包括：纯铁、铁钴系合金、软磁铁氧体等等，在本实施例中不做一一例举。
绝缘塑封材料包括：环氧树脂、二氧化硅、酚醛树脂型等等，在本实施例中不做一一例举。
本发明的一种制造方法，包括：
将芯片和封装基板键合之后，再放入第二封装体130对应的模具中进行绝缘塑封材料的注入，完成第二封装体130注入，注入完成后再放入第一封装体140对应的模具进行导磁性材料注入，完成芯片封装模块100的制作。
本发明的一种工作原理说明：制作好本发明的芯片封装模块100之后，来自下方的高频磁场由于封装基板120中图形化金属结构的涡流产生的磁场被减弱屏蔽，来自上方和侧面的高频磁场由于第一封装体140内的涡流产生的磁场被减弱屏蔽，实现对外界的高频磁场的屏蔽，基于同样的原理，芯片110上的集成磁性器件111产生的高频磁场同样会被第一封装体140和封装基板120中的图形化金属结构减弱屏蔽，实现芯片110和外界之间的高频磁场屏蔽。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种芯片封装模块，其特征在于，所述芯片封装模块包括：芯片、第一封装体和封装基板；所述第一封装体的底层中间区域设置有第二封装体区；所述芯片设置在第二封装体内部；所述芯片通过导电结构与封装基板进行连接；所述第一封装体为导磁性材料。
2.权利要求1所述的芯片封装模块，其特征在于，所述芯片的上表面设置有第一绝缘介质层，所述第一绝缘介质层内部设置有集成磁性器件。
3.权利要求2所述的芯片封装模块，其特征在于，所述集成磁性器件包括：至少一个螺旋形金属线圈。
4.权利要求1所述的芯片封装模块，其特征在于，所述第一封装体的厚度大于500微米。
5.权利要求1所述的芯片封装模块，其特征在于，所述第一封装体相对磁导率大于5。
6.权利要求1所述的芯片封装模块，其特征在于，所述封装基板为单层图形化金属结构，所述单层图形化金属结构设置在第二封装体的底层中间区域，所述芯片在垂直于所述封装基板上表面方向上的投影区域位于所述封装基板在该方向的投影区域的内部。
7.权利要求6所述的芯片封装模块，其特征在于，所述单层图形化金属结构的厚度大于100微米。
8.权利要求1所述的芯片封装模块，其特征在于，所述封装基板包括：第二绝缘介质层；所述第二绝缘介质层的顶层和底层分别设置有图形化金属结构，所述顶层的图形化金属结构通过所述导电结构与芯片连接；所述底层的图形化金属结构用于和外部进行连接；所述顶层的图形化金属结构和底层的图形化金属结构通过金属导体进行连接；所述芯片在垂直于所述封装基板上表面方向上的投影区域位于所述顶层的图形化金属结构在该方向的投影区域的内部；所述顶层的图形化金属结构在垂直于所述封装基板上表面方向上的投影区域位于所述第二封装体在该方向的投影区域的内部。
9.权利要求8所述的芯片封装模块，其特征在于，所述顶层的图形化金属结构和底层的图形化金属结构的厚度为5～70微米。
10.权利要求1所述的芯片封装模块，其特征在于，所述第二封装体采用绝缘塑封材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311803087.1A CN117577587A (zh) | 2023-12-26 | 2023-12-26 | 芯片封装模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311803087.1A CN117577587A (zh) | 2023-12-26 | 2023-12-26 | 芯片封装模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577587A true CN117577587A (zh) | 2024-02-20 |
Family
ID=89888273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311803087.1A Pending CN117577587A (zh) | 2023-12-26 | 2023-12-26 | 芯片封装模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577587A (zh) |
-
2023
- 2023-12-26 CN CN202311803087.1A patent/CN117577587A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114156045B (zh) | 电感器部件 | |
| CN104347540B (zh) | 电路模块以及电路模块的制造方法 | |
| CN100563405C (zh) | 立体电子电路装置及其中继基板和中继框 | |
| CN109671551A (zh) | 电感部件 | |
| JP2008092131A (ja) | アンテナ素子及び携帯情報端末 | |
| CN104067389A (zh) | 包括电磁吸收和屏蔽的半导体装置 | |
| TWI453836B (zh) | 半導體封裝件及其製法 | |
| JP2010267728A (ja) | 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法 | |
| CN104701273A (zh) | 一种具有电磁屏蔽功能的芯片封装结构 | |
| US11646273B2 (en) | Module | |
| JP2013105756A (ja) | 基板内蔵用電子部品および部品内蔵型基板 | |
| US10224604B2 (en) | Antenna device and communication terminal device | |
| JP6986385B2 (ja) | 半導体装置、半導体装置の実装構造 | |
| CN112992476B (zh) | 变压器，以及封装模块 | |
| CN205303447U (zh) | 一种指纹识别传感器的封装结构 | |
| JP4010624B2 (ja) | トランスあるいはトランスを備えた回路モジュールの製造方法 | |
| JP6244958B2 (ja) | 半導体装置 | |
| CN117577587A (zh) | 芯片封装模块 | |
| CN106449550A (zh) | 芯片封装模块 | |
| CN211088262U (zh) | 一种电磁屏蔽结构 | |
| KR101686140B1 (ko) | 반도체 칩 패키지 | |
| CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
| CN211238248U (zh) | 半导体封装 | |
| JP7414082B2 (ja) | インダクタ部品 | |
| CN217404899U (zh) | 指纹识别装置和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |