CN1175558C - 放大器输出级 - Google Patents
放大器输出级 Download PDFInfo
- Publication number
- CN1175558C CN1175558C CNB998087718A CN99808771A CN1175558C CN 1175558 C CN1175558 C CN 1175558C CN B998087718 A CNB998087718 A CN B998087718A CN 99808771 A CN99808771 A CN 99808771A CN 1175558 C CN1175558 C CN 1175558C
- Authority
- CN
- China
- Prior art keywords
- transistor
- control device
- control
- amplifier output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种包含前级、末级和控制装置的放大器输出级。流源末级晶体管的静态电流由前级来调节。为此,在控制装置中产生一个与静态电流成比例的电流,并由它来生成和调整控制电压。前级具有用于调节末级中静态电流的电流源,并由该控制电压来控制该电流源。
Description
本发明涉及放大器输出级。
欧洲专利EP-0115949 A1描述了一种带有高阻抗的缓冲电路。该缓冲电路具有一种由一对互补输入晶体管构成的主缓冲电路部分,该互补输入晶体管的基本联接点相互联接,此外,该电路还具有一种与主缓冲电路部分的电路构造相同的辅助电路部分。由所述辅助电路部分生成的反馈信号被传输给该辅助电路部分和主缓冲电路部分,从而辅助电路部分的输出信号具有一个预定的值。
在必须提供大电流来驱动大负载的放大器中,互补射极/源极跟随器通常作为末级而应用在推挽AB驱动中(U.Tietze,Ch.Schenck,“半导体电路技术”,第9版,516至518页和521页至523页)。在这种驱动方式中,互补末级晶体管在放大器的不调制状态时将固定流过一个漏电流,该漏电流被称为静态电流。该静态电流会带来消耗功率,从而使末级晶体管升温。若想跨越一个大的温度范围把该与温度有关的静态电流调节到小而恒定的值,以减少末级中的电流消耗和避免失真,这证明是非常困难的。
在IEEE固态电路期刊,第27卷,第4号,539-544页,1992年4月,“用于ISDN应用的具有80dB线性的CMOS线路驱动器”,作者H.Khorramabadi,公开了一种用于ISDN U接口的线路驱动放大器,其中应用了一种控制末级的所谓差错放大器。这种装置的缺点是:差错放大器直接位于放大器的信号回路中,并且影响放大器的带宽。此外,流过末级晶体管的静态电流依赖于差错放大器的偏置电压。
在IEEE固态电路期刊,第32卷,第32号,169-176页,1997年2月,“用于实时图像应用的、从轨到轨的增益恒定的缓冲运放”,作者L.Moldovan,H.H.Li,以及IEEE固态电路期刊,第29卷,第1号,63-65页,1994年1月,“具有轨到轨输入和输出范围的数字兼容的高性能运放”,作者W.-CH.S.Wu,W.J.Helms,J.A.Kuhn,B.E.Byrkett,其中描述了一些放大器,在这些放大器中,末级的静态电流由输入级来调节,并由此直接依赖于输入级的输入信号和电流及电压波动。
在“集成电路”,作者A.Schlachetzki,W.v.Muench,Teubner1978中,第144页的图4.8中描绘了一种带有静态电流调节的互补射极跟随器,其中,待调节的静态电流通过联接成二极管形式的晶体管T3和T4而被镜像到末级晶体管T1和T2中。然而在该装置中,静态电流不能自由地调节。
因此,本发明的任务在于,提供一种放大器输出级,它对末级静态电流具有较好的调节和控制功能,并且静态电流的控制和调节位于放大器的信号回路之外。
该任务由具有权利要求1的特征的放大器输出级而得到解决。该放大器输出级的优选扩展方案由各从属权利要求给出。
放大器输出级的一种实施方案包括前级、末级和控制装置。其中流过末级晶体管的静态电流由与控制装置相联的前级来调节。前级具有可控电流源,并通过它来调节末级晶体管的控制联接点上的电压。该电压确定了流经末级晶体管的静态电流。在控制装置中,调节与流经末级晶体管的静态电流成比例的控制电流。由此在前级中产生用来调节电流源的控制电压,再由该电压调节末级中的静态电流。有利的是,控制装置位于放大器输出级的信号回路之外,因而不会限制放大器输出级的带宽。此外,在控制装置中,控制电流可调节到一个任意的精确值,从而静态电流也可这样。
在本发明的一种优选实施方案中,放大器输出级的前级具有两个射极或源极跟随器电路,末级把它们从用于控制放大器输出级的放大器输入级脱离开来。由此放大器输入级被优选地去载,原因是,由放大器输入级控制的前级晶体管所呈现的容性负载要比输入级的末级晶体管小。各射极或源极跟随器电路具有一个调节流经末级晶体管的静态电流的可控电流源。在这种实施方案中,放大器输出级的信号回路中优选地只有一个晶体管,其极限频率高得使放大器的带宽不受限制。
控制装置的一种优选实施方案具有一个第一和第二射极或源极跟随器电路,它们均模拟了不调制状态时的前级的射极及源极跟随器电路。每个射极及源极跟随器电路均具有一个可控电流源。两个射极及源极跟随器电路的输入与一个电压相联,该电压与放大器输出级在静止状态时的输出电压相对应。有利的是,前级和控制装置的射极及源极跟随器电路具有相似的运行条件。
在一种优选的实施方案中,末级具有运行在推挽AB驱动模式下的第一和第二晶体管。优点是,其中的畸变系数比A类驱动的末级小,并且电流消耗比B类驱动的末级小。
在一种优选的实施方案中,控制装置还具有一个第一和第二晶体管以及一个接于第一晶体管和第二晶体管之间的可控电流源。其中这两个晶体管模拟了末级的两个晶体管,并且电流源给两个晶体管提供控制电流。有利的是,所提供的控制电流是可控的,并且与末级中的静态电流成比例。
在一种优选的实施方案中,控制装置具有一个第一和第二镜像晶体管,其中第一镜像晶体管通过第一晶体管来镜像电流,而第二镜像晶体管通过第二晶体管来镜像电流。有利的是,镜像晶体管的控制联接点上的电压被用来生成控制电压。
尤其优选的是,控制装置具有一个第一和第二控制晶体管,其中,控制晶体管把射极或源极跟随器电路的输入上的输入电压传送到第一和第二晶体管上。从而所模拟的末级具有一个静态输出电位,有利的是,该电位与射极或源极跟随器电路的输入上的输入电压相对应,并且该静态输出电位能够通过射极或源极跟随器电路的输入电压来进行调节。
在控制装置的一个特别优选的实施方案中,一个第一和第二运算放大器控制包含在射极或源极跟随器电路中的电流源,使得能够使用运算放大器的输出上的电压来调节前级中的电流源。其中有利的是,该电压只取决于几mV的运算放大器偏置电压、以及取决于电流镜像器的几个晶体管及末级晶体管的比值。控制电压的控制具有如下突出优点,即这种控制是非常精确的,并且干扰影响(运放偏置电压、晶体管比值)对控制电压的作用可忽略不计。
在本发明的一个实施方案中,尤其优选的是,放大器输出级以CMOS技术来实施。这种实施方案的优点在于:与其它CMOS技术电路的可集成性和对COMS的进一步扩展,以及与其它技术相比具有相对较小的面积要求。
在一种优选的实施方案中,放大器输出级的控制装置的电流镜像器具有如下的晶体管比值,该比值把馈入两个电流镜像器的电流几乎全部地导入电流镜像器的两个晶体管中的每一个。这样,有利的是,在两个电流镜像晶体管公共的控制接点上对一个电位进行调整,该电位被加到末级晶体管的控制接点上,并生成流经末级晶体管的一个确定的静态电流。
通过对电流镜像器的各晶体管及末级晶体管比值进行优选选择,流经末级晶体管的静态电流可以非常精确地进行调节。其中尤其优选的是比值为20,该比值可以非常简单地通过选择晶体管来调整。
把放大器输出级集成到集成电路中是一种优选的实施方案。在此,极大的优点是晶体管几何形状的比值有较好的可调节性。
在一个特别优选的实施方案中,前级的射极或源极跟随器电路和控制装置被位置相邻地放到集成电路中。这样,有利的是,处理过程的变化对流经末级晶体管的静态电流的影响降低了。此外,放大器输出级的各电路部分之间的温差对静态电流只有可忽略的影响。
结合附图,本发明的其它优点、特征和应用可能性可从下文实施例的说明中得出。在附图中,
图1示出了本发明放大器的实施例的电路图,
图2示出了本发明用来调节放大器末级中的静态电流的控制装置构造。
下文所述的实施例涉及的是在CMOS技术中实施本发明。
根据附图1,放大器输出级包含前级2、末级4和控制装置3,其中前级通过两个导线61和62与末级4相联,而控制装置3通过两个导线71和72与前级2相联。通过放大器输出级的输入1馈入信号,该信号比如来自高增益的输入级。在输出5上提供放大信号。
前级2由两个源极跟随器电路组成。
第一个源极跟随器电路包含一个第一n沟道MOSFET TN1A,其漏极接点与放大器的第一电压源VDD相联,并且其门极接点与放大器输出级的输入1相联。第一个晶体管TN1A还通过与源极接点相联的电阻RNA与第二个n沟道MOSFET晶体管TN2A的漏极接点相联,TN2A的源极接点与第二电压源VSS相联。
第二个源极跟随器与第一个源极跟随器成镜像地用p沟道技术来构造,并且包含有第一p沟道MOSFET TP1A,TP1A的漏极接点与放大器的第一电压源VDD相联,并且其源极接点通过电阻RPA与第二p沟道MOSFET TP2A的漏极接点相联,TP2A的源极接点也与第二电压源VSS相联。第二个晶体管TP2A的门极接点与放大器输出级的输入1相联。
前级2通过两个导线61和62与末级4相联。第一源极跟随器的第二个晶体管TN2A的门极接点和第二源极跟随的第一个晶体管TP1A的门极接点通过导线71和72与控制装置3相联。由控制装置3控制通过导线71和72加到晶体管TN2A和TP1A的门极接点上的电压,使得晶体管TN2A和TP1A象可控电流源一样工作。通过改变该电压来调节流经第一和第二源极跟随器的电流I10和I11。这样,通过导线61和62加到末级4的晶体管TPAUS和TNAUS的门极接点上的电压就能得到调节。通过调节该电压,流经末级的两个晶体管TPAUS和TNAUS的静态电流IQ就能被调节。另外,放大器末级4的接点5上的静态电位也得到了调节。
末级4是作为互补源极跟随器或共源极电路来构造的,并且包含有其漏极接点与放大器第一电压源VDD相联的p沟道MOSFET TPAUS,还包含有其源极接点与第二电压源VSS相联的n沟道MOSFET TNAUS。晶体管TPAUS的源极接点与晶体管TNAUS的漏极接点相联,并构成放大器的输出5。假如末级不调制,那么在两个晶体管TPAUS和TNAUS中将流过一个与末级的静态电流相对应的漏电流IQ。末级晶体管被设计成大电流强度型,并由此具有很大的沟道宽度。
控制装置3用于调节和控制末级4中的静态电流,并具有两个类似于前级的源极跟随器电路TN1B、RNB、TN2B和TP1B、RPB、TP2B,一个类似于末级的末级电路TP2S、TN2S,两个用于静态电流控制的运算放大器OPP、OPN,两个镜像晶体管TPS1、TNS1,还有两个控制晶体管TNS3、TPS3和一个可调电流源I2。
第一源极跟随器是如同前级的第一源极跟随器TN1A、RNA、TN2A一样来构造的,并且包含有其源极和漏极接点通过电阻RNB相联的n沟道MOSFET TN1B和TN2B。晶体管TN1B的漏极接点与放大器的第一电压源VDD相联,并且晶体管TN2B的源极接点与第二电压源VSS相联。
第二源极跟随器是如同前级的第二源极跟随器TP1A、RPA、TP2A一样来构造的,并且包含有其源极和漏极接点通过电阻RPB相联的p沟道MOSFET TP1B和TP2B。晶体管TP1B的漏极接点与放大器的第一电压源VDD相联,并且晶体管TP2B的源极接点与第二电压源VSS相联。
晶体管TN1B和TP2B的门极接点与电压源10相联。这两个源极跟随器电路13模拟了在放大器不调制、即静止状态时的前级2的两个源极跟随器电路。对此,电压源10的电压VCM被规定为由第一电压源VDD和第二电压源VSS所限定的范围内的一个值,并且对应于放大器输出级的静态输出电位。电压VCM优选地调节到电位(VDD+VSS)/2,当放大器不放大信号的时候,该电位可在放大器输出级的输出5上进行调节。
控制晶体管TPS3和TNS3的作用在于,在节点15和16上调节电压源10的电压VCM。所以,TPS2、I2和TNS2模拟了具有输出电位VCM和静态电流I2的静止状态时的末级4。为了在节点15和16上获得电位VCM,如此来设计控制晶体管TPS3和TNS3,使得通过晶体管TP2B和TN1B来消除截止电压损耗。
此时,通过末级4的晶体管TPAUS和TNAUS对由可调电流源馈入的电流I2进行调节,且与静态电流IQ成比例,即:I2=IQ/N。
由MOSFET TNS2和TNAUS的、以及TPS2和TPAUS的沟道宽/长比W/L得到系数N,即:
W/L(TNS2)=W/L(TNAUS)/N
W/L(TPS2)=W/L(TPAUS)/N。
为了获得晶体管TNS2和TNAUS的、以及TPS2和TPAUS的尽可能精确的比值,这些晶体管在集成电路中的位置尽可能地相邻。因而大大避免了由于工艺变化而产生的不精确性。
电流I2总是通过镜像晶体管TPS1和TNS1被镜像成一个很小的电流,并且可在节点12和11上调节与末级4的晶体管TPAUS和TNAUS的控制电压相对应的电压VGTPS2和VGTPS1,以获得流经末级晶体管的静态电流IQ。为此,MOSFET TNS1和TNS2的、以及TPS1和TPS2的宽/长比W/L适用于:
W/L(TNS1)<<W/L(TNS2)以及W/L(TPS1)<<W/L(TPS2)。
第一运算放大器OPP把电压VGTPS2与不调制的源极跟随器电路TP2B、RPB、TP1B的电压VDTP1B相比较,并通过馈接在晶体管TP1B的控制接点上的运放输出来象电压VGTPS2一样调节电压VDTP1B。反馈的输出电压通过接点720被用来控制前级2的电流源TP1A。采用这种方式,电压VGTPS2被传送到末级4的晶体管TPAUS上,并在那里调节所期望的静态电流IQ。
第二运算放大器OPN把电压VGTNS2与不调制的源极跟随器电路TN2B、RNB、TN1B的电压VDTN2B相比较,并通过馈接在晶体管TN2B的控制接点上的运放输出来象电压VGTNS2一样调节电压VDTN2B。反馈的输出电压通过接点710被用来控制前级2的电流源TN2A。采用这种方式,电压VGTNS2被传送到末级4的晶体管TNAUS上,并在那里调节所期望的静态电流IQ。
在电压源VDD和VSS较小或者晶体管截止电压绝对值较大的情况下,电阻RNA、RNB、RPA和RPB可省略。
因此,流经末级晶体管TPAUS和TNAUS的静态电流IQ的调节仅仅依赖于控制装置3的两个运放OPN和OPP的偏置电压,以及依赖于由晶体管TNAUS和TNS2的、及TPAUS和TPS2的比值得出的系数N的精度。
与晶体管TN2B和TN2A的、以及TP1B和TP1A的门极接点上的电压相比,两个运放的偏置电压非常微小(几mV或比门极电压小1-2个数量级),由此,偏置电压对于静态电流控制精度的影响可以忽略不计。
同样,温度波动仅在微小的程度内对静态电流产生影响,原因是,尤其在放大器输出级集成的情况下,各晶体管的温差由于其位置相邻而可以忽略。
在放大器的信号回路中,前级2的晶体管TN1A和TP2A自由放置在输入级和末级的晶体管旁边。由此所产生的极在放大器的传输功能中只对放大器带宽有微小的影响,因为该极具有非常高的频率。
为了实现放大器的低电流损耗,流经末级晶体管的静态电流IQ被调节得尽可能小。通过调节仅为静态电流IQ一小部分的可调电流源电流I2,可自由调节末级中的静态电流IQ。
Claims (12)
1.带有前级(2)的放大器输出级,所述前级具有多个可控制电流源(TN2A、TP1A),通过该可控电流源可以调节与前级(2)相联的末级(4)中的静态电流(IQ),
其中,在控制装置(3)中,利用控制电流(I2)并根据前级(2)的多个可控制电流源(TN2A、TP1A)来生成和调整控制电压(710、720),并且各控制电压(710、720)恰好控制前级(2)中可控电流源(TN2A、TP1A)中的一个,
其特征在于:
控制装置(3)中的控制电流(I2)与末级(4)中的静态电流(IQ)成比例。
2.根据权利要求1所述的放大器输出级,
其特征在于:
前级(2)具有两个射极或源极跟随器电路(TP1A、RPA、TP2A;TN1A、RNA、TN2A),其中每个射极或源极跟随器电路恰好包含多个可控电流源(TP1A、TN2A)之一。
3.根据权利要求2所述的放大器输出级,
其特征在于:
控制装置(3)具有两个射极或源极跟随器电路(TN1B、RNB、TN2B;TP1B、RPB、TP2B),其中两个射极或源极跟随器电路模拟了在不调制状态时的前级(2)的两个射极或源极跟随器电路(TN1A、RNA、TN2A;TP1A、RPA、TP2A)。
4.根据前述权利要求之一所述的放大器输出级,
其特征在于:
末级(4)具有推挽AB驱动的第一(TPAUS)和第二(TNAUS)晶体管。
5.根据权利要求4所述的放大器输出级,
其特征在于:
控制装置(3)具有第一晶体管(TPS2)和第二晶体管(TNS2)以及接于第一晶体管和第二晶体管之间的可控电流源(I2),其中,所述控制装置(3)的第一晶体管(TPS2)模拟末级(4)的第一晶体管(TPAUS),控制装置(3)的第二晶体管(TNS 2)模拟末级(4)的第二晶体管(TNAUS),并由可控电流源(IQ)提供所述控制装置(3)在这两个晶体管中的控制电流。
6.根据权利要求5所述的放大器输出级,
其特征在于:
控制装置(3)具有第一镜像晶体管(TPS1)和第二镜像晶体管(TNS1),其中第一镜像晶体管(TPS1)通过所述控制装置(3)的第一晶体管(TPS2)来镜像电流,第二镜像晶体管(TNS1)通过所述控制装置(3)的第二晶体管(TNS2)来镜像电流。
7.根据权利要求6所述的放大器输出级,
其特征在于:
控制装置(3)具有第一控制晶体管(TNS3)和第二控制晶体管(TPS3),其中第一控制晶体管(TNS3)调节流入第一镜像晶体管(TPS1)中的电流,第二控制晶体管(TPS3)调节流入第二镜像晶体管(TNS1)中的电流。
8.根据权利要求3-7之一所述的放大器输出级,
其特征在于:
控制装置(3)具有第一控制运放器(OPP)和第二控制运放器(OPN),其中第一控制运放器(OPP)调整所述控制装置(3)的第一射极或源极跟随器电路的可控电流源(TP1B)的控制电压(720),第二控制运放器(OPN)调整所述控制装置(3)的第二射极或源极跟随器电路的可控电流源(TN2B)的控制电压(710)。
9.根据前述权利要求之一所述的放大器输出级,
其特征在于:
放大器输出级具有采用CMOS技术的p沟道和n沟道MOSFET晶体管。
10.根据前述权利要求之一所述的放大器输出级,
其特征在于:
控制装置(3)中的控制电流(I2)是流经末级(4)晶体管(TNaus、TPaus)的静态电流(IQ)的N分之一,
其中分母N通过控制装置(3)的第二晶体管(TNS2)的沟道宽/长比W/L5和通过末级(4)的第二晶体管(TNaus)的沟道宽/长比W/L6来确定,以及
通过控制装置(3)的第一晶体管(TPS2)的沟道宽/长比W/L7和通过末级(4)的第一晶体管(TPaus)的沟道宽/长比W/L8来确定。
11.根据前述权利要求之一所述的放大器输出级,
其特征在于:
所述放大器输出级是作为集成电路来实施的。
12.根据权利要求11所述的放大器输出级,
其特征在于:
前级(2)的第一射极或源极跟随器电路(TN1A、TN2A)和控制装置(3)的第一射极或源极跟随器电路(TN1B、TN2B)、以及前级(2)的第二射极或源极跟随器电路(TP1A、TP2A)和控制装置(3)的第二射极或源极跟随器电路(TP1B、TP2B)直接相邻地位于集成电路中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19834209.8 | 1998-07-29 | ||
DE19834209A DE19834209C1 (de) | 1998-07-29 | 1998-07-29 | Verstärkerausgangsstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1309831A CN1309831A (zh) | 2001-08-22 |
CN1175558C true CN1175558C (zh) | 2004-11-10 |
Family
ID=7875747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB998087718A Expired - Fee Related CN1175558C (zh) | 1998-07-29 | 1999-07-09 | 放大器输出级 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6411167B2 (zh) |
EP (1) | EP1101279B1 (zh) |
JP (1) | JP2002521950A (zh) |
KR (1) | KR20010071056A (zh) |
CN (1) | CN1175558C (zh) |
AT (1) | ATE225989T1 (zh) |
DE (2) | DE19834209C1 (zh) |
WO (1) | WO2000007292A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9926956D0 (en) | 1999-11-13 | 2000-01-12 | Koninkl Philips Electronics Nv | Amplifier |
JP4565693B2 (ja) * | 2000-03-13 | 2010-10-20 | 株式会社日立国際電気 | Mos−fet増幅回路 |
EP1367710B1 (en) * | 2002-05-31 | 2008-02-06 | Telefonaktiebolaget LM Ericsson (publ) | Power amplifiers |
US7053699B2 (en) * | 2004-05-11 | 2006-05-30 | Elantec Semiconductor, Inc. | Current output stages |
US7009541B1 (en) * | 2004-10-21 | 2006-03-07 | Analog Devices, Inc. | Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter |
JP3936952B2 (ja) | 2004-11-26 | 2007-06-27 | 株式会社半導体理工学研究センター | Ab級cmos出力回路 |
JP5131274B2 (ja) * | 2007-08-07 | 2013-01-30 | 富士通株式会社 | バッファ装置 |
WO2010018528A1 (en) * | 2008-08-11 | 2010-02-18 | Nxp B.V. | Arrangement for calibrating the quiescent operating point of a push-pull amplifier |
US8854138B2 (en) * | 2012-12-03 | 2014-10-07 | Chi Ming John LAM | Buffer amplifier |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160112A (en) * | 1980-04-30 | 1981-12-09 | Sony Corp | Biasing circuit of electric power amplifier |
JPS59118315U (ja) * | 1983-01-28 | 1984-08-09 | ソニー株式会社 | バツフア回路 |
US4622482A (en) * | 1985-08-30 | 1986-11-11 | Motorola, Inc. | Slew rate limited driver circuit which minimizes crossover distortion |
US4827223A (en) * | 1988-03-21 | 1989-05-02 | Elantec | Buffer amplifier |
US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
JPH05191162A (ja) * | 1991-09-18 | 1993-07-30 | Hitachi Ltd | 演算増幅器および回線終端装置 |
US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
-
1998
- 1998-07-29 DE DE19834209A patent/DE19834209C1/de not_active Expired - Fee Related
-
1999
- 1999-07-09 DE DE59903041T patent/DE59903041D1/de not_active Expired - Fee Related
- 1999-07-09 WO PCT/DE1999/002129 patent/WO2000007292A1/de not_active Application Discontinuation
- 1999-07-09 EP EP99948647A patent/EP1101279B1/de not_active Expired - Lifetime
- 1999-07-09 JP JP2000562999A patent/JP2002521950A/ja active Pending
- 1999-07-09 AT AT99948647T patent/ATE225989T1/de not_active IP Right Cessation
- 1999-07-09 KR KR1020017001224A patent/KR20010071056A/ko not_active Application Discontinuation
- 1999-07-09 CN CNB998087718A patent/CN1175558C/zh not_active Expired - Fee Related
-
2001
- 2001-01-29 US US09/771,911 patent/US6411167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20010020870A1 (en) | 2001-09-13 |
ATE225989T1 (de) | 2002-10-15 |
US6411167B2 (en) | 2002-06-25 |
KR20010071056A (ko) | 2001-07-28 |
WO2000007292A1 (de) | 2000-02-10 |
EP1101279A1 (de) | 2001-05-23 |
DE59903041D1 (de) | 2002-11-14 |
JP2002521950A (ja) | 2002-07-16 |
DE19834209C1 (de) | 2000-04-20 |
EP1101279B1 (de) | 2002-10-09 |
CN1309831A (zh) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784500B2 (en) | High voltage integrated circuit amplifier | |
US3947778A (en) | Differential amplifier | |
US5642078A (en) | Amplifier having frequency compensation by gain degeneration | |
CN1908840A (zh) | 恒流电路 | |
CN1175558C (zh) | 放大器输出级 | |
US20020090034A1 (en) | High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation | |
CN1541443A (zh) | 施加复制增益胞元之开放回路可变增益放大器 | |
US20070132494A1 (en) | Duty cycle correction amplification circuit | |
KR0177511B1 (ko) | 선형 cmos 출력단 | |
US6756841B2 (en) | Variable offset amplifier circuits and their applications | |
EP1285492A1 (en) | High impedance bias device | |
JPS631766B2 (zh) | ||
JP2014030257A (ja) | 電流共有増幅器を用いた信号増幅 | |
US6452452B1 (en) | Negative feedback gain control for common electrode transistor | |
JP4401776B2 (ja) | 自動バイアス供給源調節機構を有する可変利得増幅器 | |
US6903539B1 (en) | Regulated cascode current source with wide output swing | |
KR100499858B1 (ko) | 가변 이득 증폭기 | |
US20060267568A1 (en) | Voltage regulating circuit and method thereof | |
US7420419B2 (en) | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion | |
US7622990B2 (en) | Amplifiers, methods of increasing current gain in amplifiers, and imaging devices | |
JP7306218B2 (ja) | 利得可変差動増幅回路 | |
US7429893B2 (en) | Variable-gain amplifier and related method | |
KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
US20010043088A1 (en) | Offset comparator and method for forming same | |
JP4159793B2 (ja) | 過渡速度を向上させた増幅器を備えた電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |