CN117546412A

CN117546412A - 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法

Info

Publication number: CN117546412A
Application number: CN202280003932.4A
Authority: CN
Inventors: 刘昊宇; 郑爽爽; 林良
Original assignee: Suzhou Huatai Electronics Co Ltd
Current assignee: Suzhou Huatai Electronics Co Ltd
Priority date: 2022-11-01
Filing date: 2022-11-01
Publication date: 2024-02-09
Also published as: WO2024092499A1

Abstract

本申请实施例提供了一种用于多赫蒂放大器的输出网络，该输出网络包括：组合节点、连接在多赫蒂放大器的主放大器的输出端和组合节点之间的主输出网络、连接在多赫蒂放大器的辅放大器的输出端和组合节点之间的辅输出网络、以及连接在组合节点和多赫蒂放大器的射频输出端之间的合路匹配网络，其中辅输出网络包括串联连接的第一子网络和第二子网络，第一子网络和主输出网络具有相同的电路拓扑并且均至少包括电感和电容，并且第二子网络至少包括电感，其中合路匹配网络被配置成使得组合节点处的节点阻抗为复数阻抗，主输出网络和辅输出网络被配置成使得节点阻抗匹配至主放大器和辅放大器的目标负载阻抗。

Description

多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法

技术领域

本申请涉及无线通信领域，具体地，涉及一种用于多赫蒂放大器的输出网络、包括该输出网络的多赫蒂放大器和一种设计多赫蒂放大器的方法。

背景技术

随着无线通信技术的发展，无线通信系统所需的通信带宽不断增长，无线通信系统采用的调制信号也越来越复杂。为了满足对无线通信系统的带宽、效率、体积等方面的要求，在无线通信网络的射频前端系统中，对功率放大器（PA）的效率、回退功率范围、工作带宽、尺寸等方面提出了越来越高的要求。

在相关技术中，可以在无线通信系统（包括基站、广播和移动终端等）的射频前端中使用多赫蒂放大器来提高无线通信系统的效率，但是由于射频前端系统包含的射频链路单元（包括功率放大器和天线等）的数量不断增长，而多赫蒂放大器使用的元器件较多、电路尺寸较大，因此难以满足小型化放大器的设计需求。另外，由于多赫蒂放大器的负载调制是由四分之一波长传输线来实现的，这种结构导致多赫蒂放大器的工作带宽较窄并且高效率的回退功率范围较小。因此，无线通信系统难以通过传统的多赫蒂放大器来满足在带宽、效率、体积等方面越来越高的要求。目前，存在一些通过改进多赫蒂放大器的负载调制网络来增加带宽的方法，但是往往使得多赫蒂放大器的尺寸增加，从而导致难以在放大器的效率、带宽、回退功率范围和电路尺寸之间达到较好的平衡。

发明内容

有鉴于此，本申请提供了一种用于多赫蒂放大器的输出网络、包括该输出网络的多赫蒂放大器和设计多赫蒂放大器的方法，以缓解、减轻、甚至消除上述问题。

本申请的实施例提供了一种用于多赫蒂放大器的输出网络，所述多赫蒂放大器包括主放大器和辅放大器，所述输出网络包括：组合节点、连接在所述主放大器的输出端和所述组合节点之间的主输出网络、连接在所述辅放大器的输出端和所述组合节点之间的辅输出网络、以及连接在所述组合节点和所述多赫蒂放大器的射频输出端之间的合路匹配网络，其中所述辅输出网络包括串联连接的第一子网络和第二子网络，所述第一子网络和所述主输出网络具有相同的电路拓扑并且均至少包括电感和电容，并且所述第二子网络至少包括电感，其中所述合路匹配网络被配置成使得所述组合节点处的节点阻抗为复数阻抗，所述主输出网络和所述辅输出网络被配置成使得所述节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗。

根据本申请的一些实施例，所述主输出网络在工作频段等效为第一传输线，所述辅输出网络在工作频段等效为第二传输线，所述第一传输线的电角度θ_M和所述第二传输线的电角度θ_A满足：70°< θ_M < 90°，并且135°< θ_A < 180°。

根据本申请的一些实施例，所述输出网络被配置成使得所述主放大器的输出电流I_M和所述辅放大器的输出电流I_A满足：I_M的幅值不大于I_A的幅值，并且I_M和I_A的相位差小于90°。

根据本申请的一些实施例，所述第一子网络和所述主输出网络均包括第一电容器、第二电容器和第一电感器，所述第一电容器的一端和所述第一电感器的一端均连接至所述主放大器或所述辅放大器的输出端，所述第一电容器的另一端接地，所述第一电感器的另一端连接至所述第二电容器的一端，所述第二电容器的另一端接地。

根据本申请的一些实施例，所述第一子网络和所述主输出网络均还包括第三电容器，所述第三电容器的一端连接至所述主放大器或所述辅放大器的输出端，所述第三电容器的另一端接地。

根据本申请的一些实施例，所述第一子网络和所述主输出网络均还包括第二电感器，所述第二电感器的一端连接至所述主放大器或所述辅放大器的输出端，所述第二电感器的另一端接地。

根据本申请的一些实施例，所述第二子网络包括第三电感器和第四电容器，所述第三电感器的一端连接至所述第一子网络的输出端，所述第三电感器的另一端连接至所述第四电容器的一端，所述第四电容器的另一端接地。

根据本申请的一些实施例，所述合路匹配网络包括第四电感器、第五电感器、第六电感器、第五电容器和第六电容器，所述第四电感器的一端连接至所述组合节点，所述第四电感器的另一端与所述第五电容器的一端和所述第五电感器的一端均连接，所述第五电容器的另一端接地，所述第五电感器的另一端与所述第六电容器的一端和所述第六电感器的一端均连接，所述第六电容器的另一端接地，所述第六电感器的另一端连接至直流电压端，所述直流电压端被配置成经由所述第六电感器、所述第五电感器、所述第四电感器、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

根据本申请的一些实施例，所述合路匹配网络包括第三传输线、第四传输线、第五传输线、第六传输线和第七电容器，所述第三传输线的一端连接至所述组合节点，所述第三传输线的另一端与所述第四传输线的一端和所述第五传输线的一端均连接，所述第四传输线的另一端连接至直流电压端和所述第七电容器的一端，所述第七电容器的另一端接地，所述第五传输线的另一端连接至所述第六传输线的一端，所述第六传输线的另一端浮接，所述直流电压端被配置成经由所述第四传输线、所述第三传输线、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

根据本申请的一些实施例，所述合路匹配网络包括第七电感器、第八电容器、第九电容器、第十电容器、第七传输线和第八传输线，所述第七电感器的一端连接至所述组合节点，所述第七电感器的另一端与所述第八电容器的一端和所述第七传输线的一端均连接，所述第八电容器的另一端接地，所述第七传输线的另一端与所述第九电容器的一端和所述第八传输线的一端均连接，所述第九电容器的另一端接地，所述第八传输线的另一端连接至直流电压端，所述第十电容器的一端连接至所述直流电压端，所述第十电容器的另一端接地，所述直流电压端被配置成经由所述第八传输线、所述第七传输线、所述第七电感器、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

根据本申请的一些实施例，所述第一至第十电容器中的至少一个电容器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件。

根据本申请的一些实施例，所述第一至第七电感器中的至少一个电感器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件、键合线、微带线、金属绕线、传输线。

根据本申请的一些实施例，所述第三至第八传输线中的至少一条传输线可以通过以下中的至少一种形式来实现：微带线、带状线、共面波导、基片集成波导。

本申请的另一实施例提供了一种多赫蒂放大器，包括：主放大器；辅放大器；以及根据前述实施例中任一实施例所述的输出网络，其中所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。

本申请的又一实施例提供了一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、辅放大器、以及如权利要求1所述的输出网络，其中所述方法包括：设置所述多赫蒂放大器的目标性能指标，所述目标性能指标至少包括所述多赫蒂放大器的工作频率、饱和功率、以及动态范围；根据所述目标性能指标，选取用于所述主放大器和所述辅放大器的晶体管；基于负载牵引测试或仿真分析，确定第一、第二和第三目标阻抗，其中所述第一目标阻抗为所述多赫蒂放大器处于回退功率状态时使得所述主放大器效率最高的负载阻抗，所述第二目标阻抗为所述主放大器输出功率达到饱和功率时使得所述主放大器效率最高的负载阻抗，所述第三目标阻抗为所述辅放大器输出功率达到饱和功率时使得所述辅放大器效率最高的负载阻抗；基于所述第一、第二和第三目标阻抗，确定所述辅输出网络中的各个子网络和所述主输出网络的电路拓扑和元件参数，并且确定所述合路匹配网络的电路拓扑和元件参数。

在根据本申请的一些实施例的用于多赫蒂放大器的输出网络中，设置了主输出网络、辅输出网络、以及合路匹配网络，其中所述辅输出网络包括串联连接的第一子网络和第二子网络，其中所述合路匹配网络被配置成使得所述组合节点处的节点阻抗为复数阻抗，所述主输出网络和所述辅输出网络被配置成使得所述节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗，从而使得多赫蒂放大器从低功率到高功率均能高效工作。另一方面，所述第一子网络和所述主输出网络具有相同的电路拓扑并且均至少包括电感和电容，并且所述第二子网络至少包括电感，从而有助于简化多赫蒂放大器的输出网络的结构以及相应的设计流程。

根据在下文中所描述的实施例，本申请的这些和其他方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

附图说明

在下面结合附图对于示例性实施例的描述中，本申请的技术方案更多细节、特征和优点被公开，在附图中：

图1示意性示出了相关技术中的多赫蒂放大器的示例性原理图；

图2示意性示出了根据本申请的一些实施例的用于多赫蒂放大器的输出网络的示例性原理图；

图3示意性示出了根据本申请的一些实施例的图2中的输出网络在低功率下实现负载调制的示例性原理图；

图4示意性示出了根据本申请的一些实施例的图2中的输出网络在高功率下实现负载调制的示例性原理图；

图5示意性示出了根据本申请的一些实施例的第一子网络和主输出网络的示例性电路拓扑图；

图6示意性示出了根据本申请的一些实施例的第二子网络的示例性电路拓扑图；

图7示意性示出了根据本申请的一些实施例的合路匹配网络的示例性电路拓扑图；

图8示意性示出了根据本申请的一些实施例的多赫蒂放大器的示例性原理图；

图9示意性示出了根据本申请的一些实施例的多赫蒂放大器包括的封装结构的示意图；

图10示意性示出了根据本申请的另一些实施例的多赫蒂放大器包括的封装结构的示意图；

图11示意性示出了根据本申请的又一些实施例的多赫蒂放大器包括的封装结构的示意图；

图12示意性示出了根据本申请的一些实施例的电感的多种实现方式的示意图；

图13示意性示出了根据本申请的一些实施例的多赫蒂放大器的结构示意图；

图14示意性示出了根据本申请的一些实施例的设计多赫蒂放大器的方法的流程图；

图15示意性示出了根据本申请的一些实施例的多赫蒂放大器的性能示例图；

图16示意性示出了根据本申请的一些实施例的多赫蒂放大器的性能示例图。

具体实施方式

下面将参照附图更详细地描述本申请的若干个实施例以便使得本领域技术人员能够实现本申请的技术方案。本申请的技术方案可以体现为许多不同的形式和目的，并且不应局限于本文所阐述的实施例。提供这些实施例是为了使得本申请的技术方案清楚完整，但所述实施例并不限定本申请的保护范围。

除非另有定义，本文中使用的所有术语（包括技术术语和科学术语）具有与本申请所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。

图1示意性示出了相关技术中的多赫蒂放大器的示例性原理图。如图1所示，多赫蒂放大器包括两个放大器（主放大器和辅放大器），主放大器和辅放大器分别接入功率分配器（未示出）的两个输出端口，主放大器和辅放大器的射频输出端口连接至由电容电感构成的功率合成网络，其中，C_dsM和C_dsA分别是主放大器和辅放大器对应的晶体管自身的寄生电容，C_addM和C_M-C_dsA是集总电容元件，L_M是集总电感元件，这些电容电感元件所构成的两端口网络在工作频段可以等效于一个特征阻抗为Z_M、电长度为90°的传输线（即四分之一波长传输线）。在相关技术中，主放大器工作在B类或者AB类，辅放大器工作在C类，随着输入功率的提升，辅放大器开启后输出的电流将对负载R_L产生调制作用，继而动态地调制两个放大器的各自负载（这一过程也被称为“动态负载调制”）。两个放大器不是轮流工作，而是主放大器一直工作，当输入功率达到设定的峰值时辅放大器开始工作。主放大器输出路径中的四分之一波长传输线可以起到相位补偿的作用，使得主放大器输出路径中的输出信号和辅放大器输出路径中的输出信号在合路点处相位相同。

随着通信技术的不断发展，多输入多输出（MIMO）系统得到越来越广泛的应用，MIMO系统的射频前端系统包含多个（例如，几十甚至上百个）射频链路单元，这对射频链路单元中的功率放大器的小型化设计提出了越来越高的要求，而传统方案复杂度高、使用元器件多、电路尺寸大，难以满足小型化放大器的设计需求。

另一方面，电路元器件的增多给功率放大器集成化设计带来更多问题，不仅设计难度加大，整体电路尺寸增大，芯片成本提高，而且电路的损耗也变得更大，功放的效率也会降低，这导致高效、节能、低成本的系统设计变得更加困难。

另外，随着通信系统的不断迭代，通信带宽在成倍的增长，例如，在5G场景下通信带宽已经达到500 MHz甚至更高，这对功率放大器的工作带宽提出了很高的挑战。在图1中，多赫蒂放大器的负载调制是由四分之一波长传输线实现的，而该结构只有较窄的工作带宽（往往小于200 MHz），因此这种架构远不能满足如今系统宽带工作的要求。

图2示意性示出了根据本申请的一些实施例的用于多赫蒂放大器的输出网络200的示例性原理图。如图2所示，输出网络200包括：组合节点230、连接在多赫蒂放大器的主放大器的输出端和组合节点230之间的主输出网络210、连接在多赫蒂放大器的辅放大器的输出端和组合节点230之间的辅输出网络220、以及连接在组合节点230和多赫蒂放大器的射频输出端之间的合路匹配网络240。

示例性地，辅输出网络220包括串联连接的第一子网络221和第二子网络222，第一子网络221和主输出网络210具有相同的电路拓扑并且均至少包括电感和电容，并且第二子网络222至少包括电感，其中合路匹配网络240被配置成使得组合节点230处的节点阻抗为复数阻抗Z_combine，主输出网络210和辅输出网络220被配置成使得节点阻抗匹配至主放大器和辅放大器的目标负载阻抗。示例性地，第二子网络222可以仅包括一个电感，该电感的一端连接至第一子网络221的输出端，该电感的另一端连接至组合节点230。替代地，第二子网络222可以包括电感和电容（例如，LC电路）。

如图2所示，Z_combine为从组合节点230向合路匹配网络240看去的等效阻抗，其在一些情形下可被视为组合节点230处的电压U_TC与流入合路匹配网络240的电流I_TC之比。合路匹配网络240可以包括适当类型和数量的电路器件，只要这些电路器件使得组合节点230处的节点阻抗为复数阻抗Z_combine。示例性地，合路匹配网络240可以包括LC电路，该电路使得多赫蒂放大器的射频输出端的负载（例如图1中的R_L）被变换为复数阻抗Z_combine，即使得组合节点230处的节点阻抗为复数阻抗Z_combine。

需要说明的是，在本申请中，表述“A和B具有相同的电路拓扑”指示A和B包括相同类型和相同数量的电路元件（器件，元器件），并且A和B中的这些电路元件之间的连接关系也相同。示例性地，具有相同的电路拓扑的第一子网络221和主输出网络210可以均包括LC电路或LLC电路。另外，尽管第一子网络221和主输出网络210具有相同的电路拓扑，但这并不意味着第一子网络221和主输出网络210的元件参数也是相同的，例如，它们可以都包括LC电路，但LC电路中相应的电感值和电容值可以是不相同的。

在图2所示的实施例中，第一子网络221和第二子网络222形成了辅输出网络220，但这并不排除辅输出网络220包括其他元件的情形（对于主输出网络210而言也是这样）。例如，在其他实施例中，主输出网络210还可以包括其他电路器件，例如用于隔离直流的电容器；同样地，辅输出网络220还可以包括其他电路器件，例如用于隔离直流的电容器。附加地或替代地，辅输出网络220还可以包括其他子网络，例如一个或多个第三子网络（其电路拓扑可以与第二子网络222的电路拓扑相同）。

另外，组合节点230指示主输出网络210、辅输出网络220和合路匹配网络240的公共连接点，示例性地，组合节点230可以是主输出网络210、辅输出网络220和合路匹配网络240在电气上的公共接点，组合节点230也可以是主输出网络210输出端的电气节点，组合节点230还可以是辅输出网络220的输出端的电气节点，甚至组合节点230可以是合路匹配网络240的输入端的电气节点。

具体地，下面结合图3和图4来阐明输出网络200的阻抗匹配过程。

如图3所示，在低功率下，辅放大器未开启，因此可以将其等效为开路状态，此时辅输出网络320所在支路（以下简称为辅路）在组合节点330处提供辅路阻抗Z_off，其与节点阻抗Z_combine并联接在主输出网络310所在支路（以下简称为主路）的一端。在回退功率下，主输出网络310可以将辅路阻抗Z_off和节点阻抗Z_combine的并联阻抗Z_off//Z_combine转换为主放大器在回退功率下的目标负载阻抗（图3中的Z_{goal, BO}）。对于主放大器或辅放大器（通常被实施为晶体管）而言，其目标负载阻抗指示特定功率水平下放大器的最佳功率匹配阻抗，即能够使得放大器在特定功率水平下效率达到最高值的负载阻抗。目标负载阻抗取决于放大器本身的参数和实际的功率水平，其可以通过理论计算或仿真分析的方式得到，也可以通过实验测定的方法（例如负载牵引测试）得到。主输出网络310通过将并联阻抗Z_off//Z_combine转换为主放大器在回退功率下的目标负载阻抗Z_{goal, BO}，可以使得主放大器在回退功率下仍然能够高效率地工作。

如图4所示，在高功率下辅放大器开启，流过辅路的电流为I_T2，流过主路的电流为I_T1，根据基尔霍夫电压定律和基尔霍夫电流定律，可以得到此时主路的合路等效阻抗为(1+I_T2/I_T1)*Z_combine，辅路的合路等效阻抗为(1+I_T1/I_T2)*Z_combine，因此电流I_T2可以动态地调制主路的合路等效阻抗和辅路的合路等效阻抗。在饱和功率下，主输出网络410可以将主路的合路等效阻抗(1+I_T2/I_T1)*Z_combine转换为主放大器在饱和功率下的目标负载阻抗（图4中的Z_{goal, M}）。辅输出网络420（包括第一子网络421和第二子网络422）可以将辅路的合路等效阻抗(1+I_T1/I_T2)*Z_combine转换为辅放大器在饱和功率下的目标负载阻抗（图4中的Z_{goal, A}）。主输出网络410和辅输出网络420分别通过将主路的合路等效阻抗和辅路的合路等效阻抗转换为主放大器和辅放大器在饱和功率下的对应目标负载阻抗，可以使得主放大器和辅放大器在饱和功率下均能够高效率地工作。

这里所提到的“合路等效阻抗”指示在某一路径上向合路节点（即组合节点430）看去的等效阻抗。示例性地，如图4所示，主路的合路等效阻抗即为主路输出端电压U_T1与主路输出电流I_T1之比，辅路的合路等效阻抗即为辅路输出端电压U_T2与辅路输出电流I_T2之比。

在本申请中，主放大器和辅放大器可以包括且不限于例如基于VDMOS、LDMOS或GaN的功率晶体管，不同的晶体管技术在输出功率、增益和性能方面提供不同的性能优势。例如，可以根据频率、带宽、成本等要求来选取晶体管的类型。根据本申请的一些实施例，主放大器和辅放大器可以是相同类型的功率晶体管（如基于GaN的功率晶体管），且用作主放大器的晶体管和用作辅放大器的晶体管的参数和尺寸可以完全相同。在其他实施例中，用作主放大器的晶体管和用作辅放大器的晶体管至少在晶体管类型、参数和尺寸等方面中的一个方面存在差异。根据本申请的另外的实施例，主放大器或辅放大器可包括多个晶体管。本文对主放大器和辅放大器的具体实施方式不作具体限制。

通过在多赫蒂放大器中使用图2所示的输出网络200，可以在不同功率水平下均将组合节点230处的节点阻抗Z_combine匹配至多赫蒂放大器的主放大器和辅放大器的目标负载阻抗，使得主放大器在回退功率下仍然能够高效率地工作，并且使得主放大器和辅放大器在饱和功率下均能够高效率地工作，即，使得多赫蒂放大器在不同功率水平下均能够高效率地工作。另一方面，第一子网络221和主输出网络210具有相同的电路拓扑并且均至少包括电感和电容，并且第二子网络222至少包括电感，从而有助于简化多赫蒂放大器的输出网络的结构以及相应的设计流程。此外，如将在下文中进一步描述的，通过合理设置主输出网络210、以及辅输出网络220中的各个子网络的电路拓扑与元件参数，可以使得多赫蒂放大器在高效率工作的同时，具备较大的工作带宽和更深的回退功率（即更大的回退功率范围）。

在一些实施例中，所述主输出网络在工作频段可以等效为第一传输线TL₁，所述辅输出网络在工作频段可以等效为第二传输线TL₂，并且第一传输线TL₁的电角度θ_M和第二传输线TL₂的电角度θ_A满足：70°< θ_M < 90°，并且135°< θ_A < 180°。可以通过适当地选取所述主输出网络、所述辅输出网络的电路拓扑和元件参数来实现上述范围，以图2所示的输出网络200为例，具体地，可以通过选取主输出网络210、第一子网络221和第二子网络222的电路拓扑和元件参数，使得主输出网络210和辅输出网络220在工作频段所等效的传输线（第一传输线TL₁和第二传输线TL₂）具有相应的特征阻抗和电长度，并且使得第一传输线TL₁的电角度θ_M和第二传输线TL₂的电角度θ_A满足上述范围。上述范围有助于使得多赫蒂放大器在高效率工作的同时，具备较大的工作带宽和更深的回退功率。

在一些实施例中，所述输出网络可以被配置成使得主放大器的输出电流I_M和辅放大器的输出电流I_A满足：I_M的幅值不大于I_A的幅值，并且I_M和I_A的相位差小于 90°，即I_A的相位减去I_M的相位所得结果小于 90°。与上文所述类似，可以通过适当地选取所述主输出网络、所述辅输出网络的电路拓扑和元件参数来实现对I_M和I_A的以上约束，这同样有助于使得多赫蒂放大器在高效率工作的同时，具备较大的工作带宽和更深的回退功率。

图5示意性示出了根据本申请的一些实施例的第一子网络和主输出网络的示例性电路拓扑图。

如图5所示，在一些实施例中，所述第一子网络和所述主输出网络可以具有电路拓扑510，即它们均包括第一电容器C₁、第二电容器C₂和第一电感器L₁，第一电容器C₁的一端和第一电感器L₁的一端均连接至所述主放大器或所述辅放大器的输出端（即所述主输出网络中的第一电容器C₁的一端和第一电感器L₁的一端均连接至所述主放大器的输出端，而所述第一子网络中的第一电容器C₁的一端和第一电感器L₁的一端均连接至所述辅放大器的输出端），第一电容器C₁的另一端接地，第一电感器L₁的另一端连接至第二电容器C₂的一端，第二电容器C₂的另一端接地。

在一些实施例中，所述第一子网络和所述主输出网络可以具有电路拓扑520，即相较于电路拓扑510，它们均还包括第三电容器C₃，第三电容器C₃的一端连接至所述主放大器或所述辅放大器的输出端（即所述主输出网络中的第三电容器C₃的一端连接至所述主放大器的输出端，而所述第一子网络中的第三电容器C₃的一端连接至所述辅放大器的输出端），第三电容器C₃的另一端接地。

在一些实施例中，所述第一子网络和所述主输出网络可以具有电路拓扑530，即相较于电路拓扑510，它们均还包括第二电感器L₂，第二电感器L₂的一端连接至所述主放大器或所述辅放大器的输出端（即所述主输出网络中的第二电感器L₂的一端连接至所述主放大器的输出端，而所述第一子网络中的第二电感器L₂的一端连接至所述辅放大器的输出端），第二电感器L₂的另一端接地。

图6示意性示出了根据本申请的一些实施例的第二子网络的示例性电路拓扑图。如图6所示，在一些实施例中，所述第二子网络可以具有电路拓扑610，即所述第二子网络包括第三电感器L₃，第三电感器L₃的一端连接至所述第一子网络的输出端，第三电感器L₃的另一端连接至所述组合节点。在另一些实施例中，所述第二子网络可以具有电路拓扑620，即相较于电路拓扑610，所述第二子网络还包括第四电容器C₄，如电路拓扑620所示，第三电感器L₃的一端连接至所述第一子网络的输出端，第三电感器L₃的另一端连接至第四电容器C₄的一端（第三电感器L₃的所述另一端也连接至所述组合节点），第四电容器C₄的另一端接地。

需要说明的是，尽管图6中所示的所述第二子网络的电路拓扑620包括由第三电感器L₃和第四电容器C₄组成的LC电路，但本领域技术人员应理解，所述第二子网络还可以包括其他电路器件，例如用于隔离直流的电容器。类似地，尽管未在图5的各个电路拓扑中示出，本领域技术人员应理解，图5所示的电路拓扑510、520和530中的至少一种可以包括其他电路器件，例如用于隔离直流的电容器。

图7示意性示出了根据本申请的一些实施例的合路匹配网络的示例性电路拓扑图。

如图7所示，在一些实施例中，所述合路匹配网络可以具有电路拓扑710，即所述合路匹配网络包括第四电感器L₄、第五电感器L₅、第六电感器L₆、第五电容器C₅和第六电容器C₆，第四电感器L₄的一端连接至所述组合节点，第四电感器L₄的另一端与第五电容器C₅的一端和第五电感器L₅的一端均连接，第五电容器C₅的另一端接地，第五电感器L₅的另一端与第六电容器C₆的一端和第六电感器L₆的一端均连接，第六电容器C₆的另一端接地，第六电感器L₆的另一端连接至直流电压端，所述直流电压端被配置成经由第六电感器L₆、第五电感器L₅、第四电感器L₄、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压V_DD。

在一些实施例中，所述合路匹配网络可以具有电路拓扑720，即所述合路匹配网络包括第三传输线TL₃、第四传输线TL₄、第五传输线TL₅、第六传输线TL₆和第七电容器C₇，第三传输线TL₃的一端连接至所述组合节点，第三传输线TL₃的另一端与第四传输线TL₄的一端和第五传输线TL₅的一端均连接，第四传输线TL₄的另一端连接至直流电压端和第七电容器C₇的一端，第七电容器C₇的另一端接地，第五传输线TL₅的另一端连接至第六传输线TL₆的一端，第六传输线TL₆的另一端浮接，所述直流电压端被配置成经由第四传输线TL₄、第三传输线TL₃、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压V_DD。

在一些实施例中，所述合路匹配网络可以具有电路拓扑730，即所述合路匹配网络包括第七电感器L₇、第八电容器C₈、第九电容器C₉、第十电容器C₁₀、第七传输线TL₇和第八传输线TL₈，第七电感器L₇的一端连接至所述组合节点，第七电感器L₇的另一端与第八电容器C₈的一端和第七传输线TL₇的一端均连接，第八电容器C₈的另一端接地，第七传输线TL₇的另一端与第九电容器C₉的一端和第八传输线TL₈的一端均连接，第九电容器C₉的另一端接地，第八传输线TL₈的另一端连接至直流电压端，第十电容器C₁₀的一端连接至所述直流电压端，第十电容器C₁₀的另一端接地，所述直流电压端被配置成经由第八传输线TL₈、第七传输线TL₇、第七电感器L₇、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压V_DD。

需要说明的是，尽管未在图7的各个电路拓扑中示出，本领域技术人员应理解，图7所示的电路拓扑710、720和730中的至少一种可以包括其他电路器件，例如用于隔离直流的电容器，利用这种用于隔离直流的电容器，来自所述直流电压端的直流信号不会被传输到所述多赫蒂放大器的射频输出端，从而可以保护敏感的射频元件（负载）免受直流电的影响。

此外，在上文关于图5和图6描述的实施例中，尽管没有公开向所述主放大器和所述辅放大器提供直流偏置电压V_DD的相关偏置电路，但这仅仅是示意性的，本领域技术人员应理解，可以根据实际应用在这些实施例中设置相关偏置电路。可以灵活调整相关偏置电路的数量和其在多赫蒂放大器电路中的位置。示例性地，当多赫蒂放大器的主放大器和辅放大器的配置参数不相同时（例如，当它们不是一种类型的晶体管时），可以为主放大器和辅放大器分别设置对应的直流偏置电路。示例性地，可以在所述主输出网络中设置相应的直流偏置电路来为主放大器提供直流偏置，在所述第一子网络或所述第二子网络中设置相应的直流偏置电路来为辅放大器提供直流偏置。替代地，可以在所述合路匹配网络中设置相应的直流偏置电路来为主放大器和辅放大器提供直流偏置（例如参见上文所述电路拓扑710、720和730）。

在一些实施例中，所述第一至第十电容器中的至少一个电容器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件。

在一些实施例中，所述第一至第七电感器中的至少一个电感器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件、键合线、微带线、金属绕线、传输线。

在一些实施例中，所述第三至第八传输线中的至少一条传输线可以通过以下中的至少一种形式来实现：微带线、带状线、共面波导、基片集成波导。

微带线是目前混合微波集成电路和单片微波集成电路使用最多的一种平面型传输线，它是一根带状导线（信号线），与地层之间用一种电介质隔离开。微带线可以通过PCB微带线和集成电路微带线等多种实现形式来实现。影响微带线的特性阻抗的因素包括微带线的厚度、宽度、与地层的距离以及电介质的介电常数等，微带线的长度可以对应于微带线的电角度。示例性地，可以用微带线来实现所述第三至第八传输线中的至少一条传输线。相应地，可以基于所述第三至第八传输线中的相应传输线的特性阻抗和电角度来配置微带线的长度、宽度等尺寸参数。通过使用微带线来实现所述第三至第八传输线中的相应传输线，可以获取满足特征参数要求的传输线，从而可以使得多赫蒂放大器具有较小的电路尺寸、较高的工作效率、较大的工作带宽和更深的回退功率（即更大的回退功率范围）。特别地，可以通过采用选取高介电常数的基材来实现微带线，以进一步减少相关电路的尺寸。

带状线是置于两个平行的接地平面（或电源平面）之间的电介质之间的高频传输导线。带状线具有体积小、重量轻、频带宽、品质因数高、工艺简单、成本低廉等优点，适于制作高性能（宽频带、高品质因数、高隔离度）无源元件。共面波导（CPW）通过在介质基片的一个面上制作出中心导体带、并在紧邻中心导体带的两侧制作出导体平面而构成，在毫米波频段，共面波导比微带线和带状线电路的损耗更小。基片集成波导（SIW）利用金属通孔在介质基片上实现波导的场传播模式，具有低差损、低辐射、高品质因数等优点。在一些实施例中，所述第三至第八传输线中的至少一条传输线可以仅由带状线、共面波导或基片集成波导中的一个构成。

本申请的另一实施例提供了一种多赫蒂放大器，包括：主放大器；辅放大器；以及根据前述实施例中任一实施例所述的输出网络，其中所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。由于所述多赫蒂放大器包括根据本申请前述实施例的输出网络，因此所述多赫蒂放大器具有相应的输出网络带来的优点。下面结合图8来进一步描述这种多赫蒂放大器。

如图8所示，射频输入信号经过功分器后分别连接至主放大器和辅放大器（这些放大器可以为单级晶体管也可以是多级晶体管级联实现），其中主放大器和辅放大器的输入侧还包含输入匹配网络（即图8所示的输入匹配网络1和输入匹配网络2）和移相器网络（即图8所示的移相器1和移相器2），其中移相器网络可以只设置在辅路或者只设置在主路（例如，仅设置在辅路）。主放大器和辅放大器的输出侧为根据本申请前述实施例中任一实施例所述的输出网络，所述输出网络包括主输出网络810和辅输出网络820，辅输出网络820包括串联连接的第一子网络821和第二子网络822。合路匹配网络840被配置成使得组合节点830处的节点阻抗为复数阻抗，主输出网络810和辅输出网络820被配置成使得节点阻抗匹配至主放大器和辅放大器的目标负载阻抗。示例性地，（漏极）直流偏置电压可以通过主输出网络810和第一子网络821（或者合路匹配网络840）中的直流偏置电路馈电。

主输出网络810和第一子网络821可以具有上文关于图5描述的电路拓扑中的任一种，第二子网络822可以具有上文关于图6描述的电路拓扑，合路匹配网络840可以具有上文关于图7描述的电路拓扑中的任一种。可以通过选取主输出网络810、第一子网络821和第二子网络822的电路拓扑和元件参数，使得主输出网络810和辅输出网络820在工作频段所等效的传输线具有相应的特征阻抗、电长度和电角度，从而使得多赫蒂放大器在高效率工作的同时，具备较大的工作带宽和较深的回退功率。

需要说明的是，尽管图8中示出的多赫蒂放大器仅包括一个辅放大器，但本领域技术人员应理解，本申请所公开的多赫蒂放大器可以包括更多个辅放大器（例如，两个辅放大器），在本申请前述实施例的基础上，这些辅放大器对应的多个辅路上的多个辅输出网络均可以采用本申请前述实施例中公开的电路结构。

图9示意性示出了根据本申请的一些实施例的多赫蒂放大器包括的封装结构的示意图。如图9所示，多赫蒂放大器包括封装载体900（其可以采用LGA结构或者QFN结构），封装载体900包括：金属焊盘901（主要目的为了承载电路元件，并提供散热和接地回路）；主放大器电路芯片902，其输出端通过一组键合线906（通过调整键合线数量、间距、高度、长度可以控制其寄生等效电感）连接至焊盘907；辅放大器电路芯片903，类似于主放大器电路芯片902，其输出端同样通过一组键合线908连接至焊盘；输出匹配单元芯片904。其中主输出网络和第一子网络的电路拓扑类似于上文关于图5描述的电路拓扑510（但不包括第一电容器C₁），第二子网络采用上文关于图6描述的电路拓扑600。其中，键合线906用于实现主输出网络中的第一电感器L₁，从图9中可以看出，由于不需要寄生电容C_dsM和C_dsA（即第一电容器C₁），主放大器电路芯片902和辅放大器电路芯片903的输出端可以和键合线906、908直接相连，键合线908和910分别用于实现第一子网络中的第一电感器L₁和第二子网络中的第三电感器L₃（L₁可以等于L₃），电容909用于实现第一子网络中的第二电容器C₂，电容911用于实现主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄，即电容911可以被视为主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄的并联电容（C₂+C₄），输出匹配单元芯片904通过键合线912连接至封装输出引脚；另外主放大器电路芯片902和辅放大器电路芯片903的输入端通过键合线等方式电气连接至输入电路芯片915上的焊盘916和917，其连接至输入匹配电路，本申请对输入匹配电路的具体实现形式不作限定。

图10示意性示出了根据本申请的另一些实施例的多赫蒂放大器包括的封装结构的示意图。如图10所示，多赫蒂放大器包括封装载体1000（其可以采用LGA结构或者QFN结构），封装载体1000包括：金属焊盘1001（主要目的为了承载电路元件，并提供散热和接地回路）；主放大器电路芯片1002，其输出端通过一组键合线1005连接至焊盘1006，这里键合线1005的高度、长度被控制的尽可能小，从而其寄生电感特性可以忽略不计；辅放大器电路芯片1003，类似于主放大器电路芯片1002，其输出端同样通过一组键合线连接至焊盘；输出匹配单元芯片1004，其中主输出网络和第一子网络采用上文关于图5描述的电路拓扑520，第二子网络采用上文关于图6描述的电路拓扑600。其中，主输出网络和第一子网络中的第一电容器C₁可以分别是主放大器电路芯片1002和辅放大器电路芯片1003中的晶体管的寄生电容C_dsM和C_dsA，电容1007用于实现主输出网络中的第三电容器C₃，键合线1008（通过调整键合线数量、间距、高度、长度可以控制其寄生等效电感）用于实现主输出网络中的第一电感器L₁，电容1011、1012分别用于实现第一子网络中的第三电容器C₃和第二电容器C₂，键合线1009和1010分别用于实现第一子网络中的第一电感器L₁和第二子网络中的第三电感器L₃，电容1013用于实现主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄，即电容1013可以被视为主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄的并联电容（C₂+C₄），输出匹配单元芯片1004通过键合线1014连接至封装输出引脚；另外主放大器电路芯片1002和辅放大器电路芯片1003的输入端通过键合线等方式电气连接至输入电路芯片1016上的焊盘1017和1018，其连接至输入匹配电路，本申请对输入匹配电路的具体实现形式不作限定。

图11示意性示出了根据本申请的又一些实施例的多赫蒂放大器包括的封装结构的示意图。如图11所示，多赫蒂放大器包括封装载体1100（其可以采用LGA结构或者QFN结构），封装载体1100包括：金属焊盘1101（主要目的为了承载电路元件，并提供散热和接地回路）；主放大器电路芯片1102，其输出端通过一组键合线1106（通过调整键合线数量、间距、高度、长度可以控制其寄生等效电感）连接至焊盘1107；辅放大器电路芯片1103，类似于主放大器电路芯片1102，其输出端同样通过一组键合线1108连接至焊盘；输出匹配单元芯片1104。其中主输出网络和第一子网络的电路拓扑类似于上文关于图5描述的电路拓扑530（但不包括第一电容器C₁），第二子网络采用上文关于图6描述的电路拓扑600。其中，键合线1106用于实现主输出网络中的第一电感器L₁，从图11中可以看出，由于不需要寄生电容C_dsM和C_dsA（即第一电容器C₁），主放大器电路芯片1102和辅放大器电路芯片1103的输出端可以和键合线1106、1108直接相连，键合线1108和1110分别用于实现第一子网络中的第一电感器L₁和第二子网络中的第三电感器L₃（L₁可以等于L₃），电容1109用于实现第一子网络中的第二电容器C₂，电容1111用于实现主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄，即电容1111可以被视为主输出网络中的第二电容器C₂和第二子网络中的第四电容器C₄的并联电容（C₂+C₄），输出匹配单元芯片1104通过键合线1112连接至封装输出引脚；另外主放大器电路芯片1102和辅放大器电路芯片1103的输入端通过键合线等方式电气连接至输入电路芯片1115上的焊盘1116和1117，其连接至输入匹配电路，本申请对输入匹配电路的具体实现形式不作限定。

此外，如图11所示，主放大器电路芯片1102的输出端还通过键合线1118连接至封装引脚1119，辅放大器电路芯片1103的输出端通过键合线1120连接至封装引脚1121，通过调整键合线1118、1120的数量、间距、高度、长度等，可以控制其寄生等效电感以实现主输出网络中的第二电感器L₂和第一子网络中的第二电感器L₂，封装引脚1119和1121可以通过外部电路直接或间接连接到地。

图12示意性示出了根据本申请的一些实施例的电感的多种实现方式的示意图。如图12所示，在输出匹配单元芯片1200和1210（它们可以用于实现上文关于图9-11中描述的任一输出匹配单元芯片）中，电感除了由键合线的寄生电感实现，还可以用金属线或者传输线的形式来实现。图12左侧示出了主输出网络中的第一电感器L₁由金属绕线1204实现的一个示例（第一子网络中的第一电感器L₁和第二子网络中的第三电感器L₃则依然由键合线1205和1207实现），通过调整金属绕线的长度、线宽和绕线形式（比如间距和长度）可以调整其等效电感。图12右侧则示出了全部电感（主输出网络中的第一电感器L₁、第一子网络中的第一电感器L₁和第二子网络中的第三电感器L₃）均由金属绕线（1214、1215和1217）实现的一个示例。

图13示意性示出了根据本申请的一些实施例的多赫蒂放大器的结构示意图。如图13所示，多赫蒂放大器包括电路载体1300，电路载体1300包括：封装结构1301（其可以是图9-11所示的任一种封装结构），其主要由输入电路1303a、晶体管放大器1303，1304和输出电路1302构成，输出电路1302通过键合线1305连接至引脚1306并连接至外围PCB电路以实现上文关于图7所描述的电路拓扑730，其中1305为第七电感器L₇，1308为第八电容器C₈，1307为第七传输线TL₇，1309为第九电容器C₉，第九电容器C₉的另一端连接在焊盘上并通过通孔1310连接到地，1311为第八传输线TL₈，1312为第十电容器C₁₀，1313为滤波电容，1316为隔直电容，1315为外部直流电压端口，其可以通过1311（第八传输线TL₈）、1307（第七传输线TL₇）为晶体管提供漏极电压，1317为SMA接头（其提供多赫蒂放大器的射频输出端口）。输入端1320通过传输线1319连接至相应的接头（其提供多赫蒂放大器的射频输入端口），另外1318所标记的多个直流端口可以为封装结构1301提供所需的直流偏置电压（如栅极电压以及驱动电路的直流电压）。

本申请的另外的实施例提供了一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、辅放大器、以及上文关于图2描述的输出网络200，图14示意性示出了根据本申请的一些实施例的设计多赫蒂放大器的方法的流程图1400。如图14所示，所述方法包括以下步骤：

在步骤1410，设置所述多赫蒂放大器的目标性能指标，所述目标性能指标至少包括所述多赫蒂放大器的工作频率、饱和功率、以及动态范围；在步骤1420，根据所述目标性能指标，选取用于所述主放大器和所述辅放大器的晶体管，晶体管的选取可以考虑多方面的设计需求，例如功率、成本、尺寸等，可以参考上文对不同类型晶体管的描述，本申请对此不作限定；在步骤1430，基于负载牵引测试或仿真分析，确定第一、第二和第三目标阻抗，其中所述第一目标阻抗为所述多赫蒂放大器处于回退功率状态时使得所述主放大器效率最高的负载阻抗，所述第二目标阻抗为所述主放大器输出功率达到饱和功率时使得所述主放大器效率最高的负载阻抗，所述第三目标阻抗为所述辅放大器输出功率达到饱和功率时使得所述辅放大器效率最高的负载阻抗；在步骤1440，基于所述第一、第二和第三目标阻抗，确定所述辅输出网络中的各个子网络和所述主输出网络的电路拓扑和元件参数，并且确定所述合路匹配网络的电路拓扑和元件参数。

利用本申请的实施例提出的设计多赫蒂放大器的方法，可以获得结构更加紧凑、电路结构和设计流程得以简化的多赫蒂放大器。另外，该多赫蒂放大器还能够实现从低功率到高功率范围内的高效工作，具有更深的回退功率和更宽的工作带宽。

以下给出使用上述设计方法，所获得的图13所示的输出电路1302的参数设计实例（在输出电路1302对应的输出网络中，主输出网络和辅输出网络的第一子网络采用上文关于图5描述的电路拓扑510，辅输出网络的第二子网络采用上文关于图6描述的电路拓扑600）：

所述输出网络对应的多赫蒂放大器可以应用于5G移动通信系统中（3.5 GHz频段、32T发射机阵列、基站放大器），主放大器为总栅宽4.8 mm的基于氮化镓（GaN）半导体工艺的晶体管，其饱和功率为50 W，寄生电容C_dsM为2 pF（这里C_dsM为主输出网络中的第一电容器）；辅放大器为总栅宽8.4 mm的基于氮化镓（GaN）半导体工艺的晶体管，其饱和功率为85 W，寄生电容C_dsA为3 pF（这里C_dsA为第一子网络中的第一电容器）；所述输出网络1100中各个子网络的其他元件参数如下：

L₁=0.926 nH（这里L₁为主输出网络中的第一电感器）；

C_M=2.03 pF（这里C_M为主输出网络中的第二电容器）；

L_A=0.358 nH（这里L_A为第一子网络中的第一电感器、以及第二子网络中的第三电感器）；

C₁=5.74 pF（这里C₁为第一子网络中的第二电容器）；

C₂=2.87 pF（这里C₂为第二子网络中的第四电容器）；

Z_combine=2.31-j2.49。

其中主输出网络在3.5 GHz频段其射频特征可等效为电长度为86°的传输线，辅输出网络在3.5 GHz频段其射频特征可等效为电长度为161°的传输线。

图15和图16示意性示出了根据本申请的一些实施例的多赫蒂放大器的性能示例图。如图15所示，根据本申请的一些实施例的多赫蒂放大器和传统的多赫蒂放大器的放大器直流-射频转换效率随着输出功率变化的情况分别如曲线1510、1520所示，可以看出，在低输出功率状态下，根据本申请的一些实施例的多赫蒂放大器的效率远高于传统方案。如图16所示，根据本申请的一些实施例的多赫蒂放大器和传统的多赫蒂放大器的放大器小信号增益分别如曲线1610、1620所示，可以看出，根据本申请的一些实施例的多赫蒂放大器的带宽远大于传统的多赫蒂放大器（是传统的多赫蒂放大器的带宽的两倍以上）。

将理解的是，尽管第一、第二、第三等术语在本文中可以用来描述各种设备、元件、部件或部分，但是这些设备、元件、部件或部分不应当由这些术语限制。这些术语仅用来将一个设备、元件、部件或部分与另一个设备、元件、部件或部分相区分。本文提到的“连接”包括“直接连接”或“间接连接”。

尽管已经结合一些实施例描述了本申请，但是其不旨在被限于在本文中所阐述的特定形式。相反，本申请的范围仅由所附权利要求来限制。附加地，尽管单独的特征可以被包括在不同的权利要求中，但是这些可以可能地被有利地组合，并且包括在不同权利要求中不暗示特征的组合不是可行的和/或有利的。特征在权利要求中的次序不暗示特征必须以其工作的任何特定次序。此外，在权利要求中，词“包括”不排除其他元件，并且术语“一”或“一个”不排除多个。权利要求中的附图标记仅作为明确的例子被提供，不应该被解释为以任何方式限制权利要求的范围。

Claims

1.一种用于多赫蒂放大器的输出网络，所述多赫蒂放大器包括主放大器和辅放大器，所述输出网络包括：组合节点、连接在所述主放大器的输出端和所述组合节点之间的主输出网络、连接在所述辅放大器的输出端和所述组合节点之间的辅输出网络、以及连接在所述组合节点和所述多赫蒂放大器的射频输出端之间的合路匹配网络，

其中所述辅输出网络包括串联连接的第一子网络和第二子网络，所述第一子网络和所述主输出网络具有相同的电路拓扑并且均至少包括电感和电容，并且所述第二子网络至少包括电感，

其中所述合路匹配网络被配置成使得所述组合节点处的节点阻抗为复数阻抗，所述主输出网络和所述辅输出网络被配置成使得所述节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗。

2. 根据权利要求1所述的输出网络，其中所述主输出网络在工作频段等效为第一传输线，所述辅输出网络在工作频段等效为第二传输线，所述第一传输线的电角度θ_M和所述第二传输线的电角度θ_A满足：70°< θ_M < 90°，并且135°< θ_A < 180°。

3. 根据权利要求1所述的输出网络，其中所述输出网络被配置成使得所述主放大器的输出电流I_M和所述辅放大器的输出电流I_A满足：I_M的幅值不大于I_A的幅值，并且I_M和I_A的相位差小于 90°。

4.根据权利要求1所述的输出网络，其中所述第一子网络和所述主输出网络均包括第一电容器、第二电容器和第一电感器，所述第一电容器的一端和所述第一电感器的一端均连接至所述主放大器或所述辅放大器的输出端，所述第一电容器的另一端接地，所述第一电感器的另一端连接至所述第二电容器的一端，所述第二电容器的另一端接地。

5.根据权利要求4所述的输出网络，其中所述第一子网络和所述主输出网络均还包括第三电容器，所述第三电容器的一端连接至所述主放大器或所述辅放大器的输出端，所述第三电容器的另一端接地。

6.根据权利要求4所述的输出网络，其中所述第一子网络和所述主输出网络均还包括第二电感器，所述第二电感器的一端连接至所述主放大器或所述辅放大器的输出端，所述第二电感器的另一端接地。

7.根据权利要求1所述的输出网络，其中所述第二子网络包括第三电感器和第四电容器，所述第三电感器的一端连接至所述第一子网络的输出端，所述第三电感器的另一端连接至所述第四电容器的一端，所述第四电容器的另一端接地。

8.根据权利要求1所述的输出网络，其中所述合路匹配网络包括第四电感器、第五电感器、第六电感器、第五电容器和第六电容器，所述第四电感器的一端连接至所述组合节点，所述第四电感器的另一端与所述第五电容器的一端和所述第五电感器的一端均连接，所述第五电容器的另一端接地，所述第五电感器的另一端与所述第六电容器的一端和所述第六电感器的一端均连接，所述第六电容器的另一端接地，所述第六电感器的另一端连接至直流电压端，所述直流电压端被配置成经由所述第六电感器、所述第五电感器、所述第四电感器、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

9.根据权利要求1所述的输出网络，其中所述合路匹配网络包括第三传输线、第四传输线、第五传输线、第六传输线和第七电容器，所述第三传输线的一端连接至所述组合节点，所述第三传输线的另一端与所述第四传输线的一端和所述第五传输线的一端均连接，所述第四传输线的另一端连接至直流电压端和所述第七电容器的一端，所述第七电容器的另一端接地，所述第五传输线的另一端连接至所述第六传输线的一端，所述第六传输线的另一端浮接，所述直流电压端被配置成经由所述第四传输线、所述第三传输线、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

10.根据权利要求1所述的输出网络，其中所述合路匹配网络包括第七电感器、第八电容器、第九电容器、第十电容器、第七传输线和第八传输线，所述第七电感器的一端连接至所述组合节点，所述第七电感器的另一端与所述第八电容器的一端和所述第七传输线的一端均连接，所述第八电容器的另一端接地，所述第七传输线的另一端与所述第九电容器的一端和所述第八传输线的一端均连接，所述第九电容器的另一端接地，所述第八传输线的另一端连接至直流电压端，所述第十电容器的一端连接至所述直流电压端，所述第十电容器的另一端接地，所述直流电压端被配置成经由所述第八传输线、所述第七传输线、所述第七电感器、所述主输出网络和所述辅输出网络向所述主放大器和所述辅放大器提供直流偏置电压。

11.根据权利要求4-10中任一项所述的输出网络，其中所述第一至第十电容器中的至少一个电容器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件。

12.根据权利要求4、6、7、8以及10中任一项所述的输出网络，其中所述第一至第七电感器中的至少一个电感器可以通过以下中的至少一种形式来实现：PCB表贴元件、集成电路器件、键合线、微带线、金属绕线、传输线。

13.根据权利要求9和10中任一项所述的输出网络，其中所述第三至第八传输线中的至少一条传输线可以通过以下中的至少一种形式来实现：微带线、带状线、共面波导、基片集成波导。

14.一种多赫蒂放大器，包括：

主放大器；

辅放大器；以及

根据权利要求1-13中任一项所述的输出网络，

其中所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。

15.一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、辅放大器、以及如权利要求1所述的输出网络，其中所述方法包括：

设置所述多赫蒂放大器的目标性能指标，所述目标性能指标至少包括所述多赫蒂放大器的工作频率、饱和功率、以及动态范围；

根据所述目标性能指标，选取用于所述主放大器和所述辅放大器的晶体管；

基于负载牵引测试或仿真分析，确定第一、第二和第三目标阻抗，其中所述第一目标阻抗为所述多赫蒂放大器处于回退功率状态时使得所述主放大器效率最高的负载阻抗，所述第二目标阻抗为所述主放大器输出功率达到饱和功率时使得所述主放大器效率最高的负载阻抗，所述第三目标阻抗为所述辅放大器输出功率达到饱和功率时使得所述辅放大器效率最高的负载阻抗；

基于所述第一、第二和第三目标阻抗，确定所述辅输出网络中的各个子网络和所述主输出网络的电路拓扑和元件参数，并且确定所述合路匹配网络的电路拓扑和元件参数。