CN117525005A - 带有真空腔均热板的芯片组件、封装结构及制备方法 - Google Patents

带有真空腔均热板的芯片组件、封装结构及制备方法 Download PDF

Info

Publication number
CN117525005A
CN117525005A CN202210879906.XA CN202210879906A CN117525005A CN 117525005 A CN117525005 A CN 117525005A CN 202210879906 A CN202210879906 A CN 202210879906A CN 117525005 A CN117525005 A CN 117525005A
Authority
CN
China
Prior art keywords
wafer
chip
substrate
chip assembly
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210879906.XA
Other languages
English (en)
Inventor
张雅文
符会利
郭健炜
黄成德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pingtouge Shanghai Semiconductor Co Ltd
Original Assignee
Pingtouge Shanghai Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pingtouge Shanghai Semiconductor Co Ltd filed Critical Pingtouge Shanghai Semiconductor Co Ltd
Priority to CN202210879906.XA priority Critical patent/CN117525005A/zh
Publication of CN117525005A publication Critical patent/CN117525005A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开实施例提供带有真空腔均热板的芯片组件、封装结构及制备方法。所述封装结构包括：基板，具有第一表面以及与第一表面相对的第二表面；芯片组件，所述裸片耦接到所述基板的第一表面，所述芯片组件包括裸片以及与所述裸片的表面键合的真空腔均热板，所述真空腔均热板采用硅蚀刻而成；多个连接件，耦接到所述基板的第二表面。该封装结构通过键合到裸片的表面的真空腔均热板，增强水平方向上的均热能力以及水平和垂直方向的导热能力。

Description

带有真空腔均热板的芯片组件、封装结构及制备方法
技术领域
本公开涉及半导体器件制备领域，具体而言，涉及一种带有真空腔均热板的芯片组件、封装结构及制备方法。
背景技术
随着芯片封装技术的飞速发展，目前封装技术已经从2D封装发展到2.5D/3D封装。在此过程中，随着封装尺寸越来越小，集成度越来越高，对封装结构的散热性能也提出了更高的要求。
发明内容
有鉴于此，本公开提供一种带有真空腔均热板的芯片组件、封装结构及制备方法，能够提高2D、2.5D和3D的封装结构的散热性能。
根据本公开的第一方面，提供一种芯片组件，包括：
裸片；
与所述裸片的表面键合的真空腔均热板，所述真空腔均热板采用硅蚀刻而成。
在一些实施例中，通过晶圆蚀刻所述真空腔均热板的上盖、下盖和支撑柱，以形成容纳工质的真空腔。
在一些实施例中，通过所述硅晶圆蚀刻出毛细结构，或者通过填充在所述真空腔的金属制造出所述毛细结构。
根据本公开的第二方面，提供一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
上述任意一项的芯片组件，所述裸片耦接到所述基板的第一表面；
多个连接件，耦接到所述基板的第二表面。
在一些实施例中，所述裸片与所述真空腔均热板采用以下键合方式中的一种：氧化硅键合、混合键合和铜对铜键合。
在一些实施例中，在所述芯片组件的所述真空腔均热板的表面上还覆盖有导热界面材料层。
在一些实施例中，还包括封盖，所述封盖包括上盖和侧壁，所述侧壁附接到所述基板的第一表面上的周边位置，以将所述导热界面材料层和所述芯片组件容纳在所述封盖界定的空间内。
在一些实施例中，还包括侧壁，所述侧壁附接到所述基板的第一表面的周边位置。
在一些实施例中，所述多个连接件为球栅阵列。
根据本公开的第三方面，提供一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面上；
上述任意一项的芯片组件，所述裸片耦接到所述互联层的第二表面上；
多个连接件，耦接到所述基板的第二表面。
在一些实施例中，所述互联层为中介层、重布线层或硅桥。
在一些实施例中，所述芯片组件中的所述真空腔均热板的表面上还覆盖有导热界面材料层。
在一些实施例中，还包括封盖，所述封盖包括上盖和侧壁，所述侧壁附接到所述基板的第一表面上的周边位置，以将所述导热界面材料层和所述芯片组件容纳在所述封盖界定的空间内。
根据本公开的第四方面，提供一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面；
多个上述任意一项的芯片组件，每个芯片组件中的裸片耦接到所述互联层的第二表面；
多个连接件，耦接到所述基板的第二表面。
根据本公开的第五方面，提供一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面上；
第一裸片，具有第一表面以及与第一表面相对的第二表面，所述第一裸片的第一表面耦接到所述互联层的第二表面上；
多个上述任意一项的芯片组件，每个芯片组件中的裸片耦接到所述第一裸片的第二表面；
多个连接件，耦接到所述基板的第二表面。
在一些实施例中，所述互联层为中介层、重布线层或硅桥。
在一些实施例中，所述芯片组件的所述真空腔均热板的表面上还覆盖有导热界面材料层。
根据本公开的第六方面，提供一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成一体化的多个真空腔均热板；
将所述第一晶圆键合到所述第二晶圆上，以形成晶圆结构体；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
根据本公开的第七方面，提供一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成彼此独立的多个真空腔均热板；
将所述多个真空腔均热板分别键合到第二晶圆上，以形成晶圆结构体；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
根据本公开的第八方面，提供一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成一体化的真空腔均热板；
基于第二晶圆形成多个彼此独立的裸片；
将所述多个裸片分别键合到第一晶圆，以形成晶圆结构体，所述多个裸片与所述多个真空腔均热板对应；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
根据本公开的第九方面，提供一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成彼此独立的多个真空腔均热板；
基于所述第二晶圆形成彼此独立的多个裸片；
将所述多个裸片与所述多个真空腔均热板结构分别键合，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
根据本公开的第十方面，提供种封装结构的制备方法，包括利用制备好的芯片组件制备所述封装结构。
本公开实施例提供的封装结构通过键合到裸片的表面的真空腔均热板，增强水平方向上的均热能力以及水平和垂直方向的导热能力，并且水平方向上的均热能力也有助于进一步提高封装结构在垂直方向上的散热效率。此外，由于真空腔均热板与裸片由于材质相同(均采用硅)而具有相同的膨胀系数，因此该封装结构还能够防止真空腔均热板因热变形产生的应力问题，并提升封装的可靠性。
附图说明
通过参考以下附图对本公开实施例的描述，本公开的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是一种电子装置的示意图；
图2A和图2B示出了本公开实施例提供的两种形式的2D封装结构；
图3A-3B是本公开实施例提供的2.5D封装结构的示意图；
图4A-4D是本公开实施例提供的3D封装结构的示意图；
图5是本公开实施例提供的一示例性的真空腔均热板的爆炸图；
图6A是本公开实施例提供的芯片组件的制备方法的流程图；
图6B是图6A的方法对应的结构示意图；
图7A是本公开实施例提供的芯片组件的制备方法的流程图；
图7B是图7A的方法对应的结构示意图；
图8A是本公开实施例提供的芯片组件的制备方法的流程图；
图8B是图8A的方法对应的结构示意图；
图9A是本公开实施例提供的芯片组件的制备方法的流程图；
图9B是图9A的方法对应的结构示意图。
具体实施方式
以下基于实施例对本公开进行描述，但是本公开并不仅仅限于这些实施例。在下文对本公开的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本公开。为了避免混淆本公开的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
本文涉及以下术语。
裸片(Die)：也称作裸片、裸晶或晶片等，指从晶圆上切割下来的没有经过封装的芯片，每个裸片是一个独立的功能尚未封装的芯片，不能直接应用于实际电路当中。由于裸片极易受外部环境的温度、杂质和物理作用力的影响，很容易遭到破坏，所以需要封入一个密闭空间内，引出相应的引脚，才能作为一个基本的元器件使用。
电子装置
图1是一种电子装置的示意图。如图上所示，电子装置10提供主板1000，在主板1000上设置各种组件。主板1000例如为印刷电路板。主板1000上承载各种组件，包括但不限于处理器(CPU)1002、图形处理器1003、动态随机存取存储器1004、静态随机存取存储器1010、闪存1006、GPS芯片1008、等等。这些组件通过物理和电气方式耦合到主板1000上。主板1000提供各种组件之间的通信功能。在进一步的实施方式中，例如，一些组件的功能可集成在处理器中，例如，动态随机存取存储器1004、静态随机存取存储器1010可集成在一个片上系统并将其作为本实施例中的处理器1002中。
处理器(CPU)来自于传统的计算机系统，是起到总控和调度作用的处理器。它在逻辑控制方面非常有效，但在专用性方面往往存在不足，因此有时会和各种专用的加速单元集成在一起，例如，专用于神经网络模型计算的加速单元、在图形处理方面效率更高的图形处理器、等等。在本实施例中，将处理器1002和图形处理器 1003通过主板1000集成在同一个电子装置10中。
通信芯片实现无线通信，以便于向电子装置10以及从电子装置10传输数据。术语“无线”并不意味着相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含导线。通信芯片可实现多种无线标准或协议中的任何无线标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、 DECT、蓝牙、其衍生物以及指定为3G、4G、5G及以上的任何其它无线协议。既然有很多不同的通信协议，基于每种通信协议，都可以构建独立的通信芯片。例如图上主板1000上设置了GPS芯片1008、蓝牙芯片1007，此外板1000还会设置一些专用于较长距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等芯片。此外，其他功能，例如视频编解码、指南针、各种组件驱动、等等，也可以形成各种组件并通过主板1000集成到电子装置10中。
此外，电子装置中还包括一些不通过主板1000集成到装置10的组件，例如声卡1009、键盘1012、网卡1014和鼠标1013。这些组件为装置10提供输入输出功能。
电子装置10可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置10不限于此，而是可以是处理数据的任何其他电子装置。
封装结构
通常，大量的微电子电路集成在芯片中。然而，芯片本身无法作为成品使用，并且可能由于外部物理或化学冲击而损坏。因此，芯片需要以封装状态在电子装置等中使用,在本文中将这样的封装体称为封装结构。
就电性连接而言，封装结构通常用于补偿芯片与电子装置的主板(例如图1的主板1000)之间的电路宽度的差异。具体而言，芯片的信号引脚的尺寸以及芯片的各个信号引脚之间的间距非常细小，而在电子装置中使用的主板的组件安装件的尺寸和主板的组件安装件之间的间距显著大于芯片的信号引脚的尺寸和芯片的信号引脚之间的间距，因此，可能难以将芯片直接安装在主板上，一般需要采用封装技术以补偿芯片与电子装置的主板之间的电路宽度的差异。
基于各种封装技术封装的封装结构可用在如图1所示的电子装置10中，在应用时，将封装结构通过物理连接和电性连接到主板1000，例如一个封装结构作为图1 中的处理器1002物理连接和电性连接到主板1000上，再例如将图形处理器和高性能存储单元封装在一个封装结构中并物理连接和电性连接到主板1000上，则该封装器件即可作为图1中的图形处理器1003。
正如背景技术提及，目前封装技术主要有2D封装、2.5D封装和3D封装。2D封装利用倒装芯片(Flip chip)或者键合(wire bonding)等工艺将芯片和其他单元贴装在同一块互连基板上，然后封装成微电子器件。2.5D封装利用互联层(例如中介层、硅桥、高密度RDL)实现多个芯片之间的互联并将每个芯片耦接到同一块基基板上，然后封装成微电子器件。3D封装是一种在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。
图2A和图2B示出了本公开实施例提供的两种形式的2D封装结构。从图上可以看出，基板101具有顶部表面以及与顶部表面相对的底部表面，设置在基板101的顶部表面上的裸片(DIE)104通过连接件103与基板101耦接到一起，同时在基板 101的底部表面上设置连接件102以与外部的基板例如PCB板耦接。
在一些实施例，采用倒装芯片(Filp Chip on Board)互连技术将裸片(DIE)104与基板101耦接到一起。具体而言，先在裸片104的底部区域设置各种微型"焊锡凸块"，然后将其与基板101上事先备妥对应的焊接点互接。如果裸片104的底部区域均匀设置焊锡凸块，则这种技术也被为C4法(Controlled Collapsed Chip Connection)。
在一些实施例，连接件102是球栅阵列(BGA，Ball Grid Array)，在采用BGA 封装技术时会在基板101的底部表面制作阵列分布的焊球作为与外部的基板互接的连接件。
如图上所示，封装结构100还包括真空腔均热板106。真空腔均热板106通过键合层105与裸片104键合。真空腔均热板106采用晶圆构建而成，其内部设置有一个真空腔，以容纳经由外部输入的工质。晶圆是指制作硅半导体电路所用的晶片，其原始材料是硅。工质是能实现热能和机械能相互转换的媒介质，如燃气、蒸汽。
当制备封装结构100时，可先通过键合层105键合真空腔均热板106和裸片104 来形成一个芯片组件，然后再将该芯片组件安装到基板201。可以以氧化硅键合 (SiliconOxide Bonding)/混合键合(Hybrid Bonding)/铜对铜键合(Cooper to Copper bonding)等工艺实现键合。优选采用混合键合，以减少封装结构的垂直方向上的热阻。混合键合层105的厚度例如可以为1.3微米，其垂直方向上的热阻大致为0.8-1.5mm2 K/W。在一些实施例中，真空腔均热板106的导热系数可达到8000-10000W/mk。
在图2A中，封装结构100还包括导热界面材料(TIM)层107和封盖109。导热界面材料(TIM)层107覆盖在真空腔均热板(Silicon Vapor Chamber)106的顶部表面。封盖109包括上盖和侧壁，侧壁通过粘合剂108附接到基板101的顶部表面的周边，从而将裸片104、真空腔均热板106和导热界面材料(TIM)层107容纳在由封盖109所界定的空间中，使得裸片104、真空腔均热板106和导热界面材料(TIM) 层107受到保护。在图2A中，裸片的传热路径为裸片104->键合层105->真空腔均热板106->导热界面材料层107->封盖109的上盖。
在图2B中，封盖没有上盖，只有侧壁，侧壁在图上以210标识。相比图2A，图2B的封装结构去掉了导热界面材料(TIM)层以及上盖，因此可降低封装结构的纵向热阻，并降低产品成本。
图2A和图2B中所示的封装结构中，通过键合在裸片的顶部表面上的真空腔均热板，增强水平方向上的均热能力以及垂直方向的导热能力，并且水平方向上的均热能力也有助于进一步提高封装结构在垂直方向上的散热效率。
图3A-3B是本公开实施例提供的2.5D封装结构的示意图。从图上可以看出，互联层220设置在基板201的上表面，两个裸片204则设置在互联层220的上表面并经由信号引脚221与互联层220耦接。
在一些实施例中，信号引脚221采用C4工艺的微凸块(即Micro Bump)。基板 201的下表面设置有连接件202。
在一些实施例，连接件202是球栅阵列(BGA，Ball Grid Array)，在采用BGA 封装技术时会在基板201的底部表面制作阵列分布的焊球作为与外部的基板互接的连接件。
如图上所示，封装结构200还包括真空腔均热板206。如图上所示，真空腔均热板206通过键合层205与两个裸片204分别键合。真空腔均热板206采用晶圆构建而成，其内部设置有一个真空腔，以容纳经由外部输入的工质。晶圆是指制作半导体电路所用的晶片，其原始材料是硅。工质是能实现热能和机械能相互转换的媒介质，如燃气、蒸汽。
可以以氧化硅键合(Silicon Oxide Bonding)/混合键合(Hybrid Bonding)/ 铜对铜键合(Cooper to Copper bonding)等工艺实现键合层205。键合层205优选采用混合键合，以减少垂直方向上的热阻。键合层205的厚度例如可以为1.3微米，这种情况下垂直方向上的热阻大致为1.21K/W。在一些实施例中，真空腔均热板206的导热系数可达到8000-10000W/mk。
在图3B中，封装结构还包括导热界面材料(TIM)层207和封盖209。导热界面材料(TIM)层207覆盖在真空腔均热板206的顶部表面。封盖209包括上盖(未示出) 和侧壁(未示出)，侧壁通过粘合剂208附接到基板201的顶部表面上的周边区域，从而将两个裸片204、真空腔均热板206和导热界面材料(TIM)层207容纳在由封盖 209所界定的空间中，使得两个裸片204、真空腔均热板206和导热界面材料(TIM) 层207受到保护。
在图3A中，封盖没有上盖，只有侧壁，在图上以230标识。相比图3B，图3A 的封装结构去掉了导热界面材料(TIM)层以及上盖，因此可降低封装结构的纵向热阻，并降低产品成本。
在图3A中，互联层220为中介层，设置有硅通孔2201，经由信号引脚221和硅通孔2201以及连接件203，两个裸片204被耦接到基板201上。同时为了在两个裸片204之间传递信号，通过在中介层中的硅通孔2201和信号引线耦合两个裸片 204的信号引脚221。在一些实施例中，信号引脚221为采用C4技术的微凸块。
在图3B中，互联层220为重布线层(redistribution layer，RDL)，重布线层包括重定向的信号走线，用于将两个裸片204耦接到基板201上以及实现两者之间的互连。此外，互联层220还可以采用硅桥来实现互联。
在图3A和图3B中，裸片的热量通过键合层205导热到真空腔均热板206，在图3B中，继续通过导热界面材料(TIM)层207和封盖209的上盖进行散热。由此，在以上2.5D封装结构中，通过键合在两个裸片的顶部表面上的真空腔均热板，增强水平方向上的均热能力以及水平和垂直方向的导热能力，并且水平方向上的均热能力也有助于进一步提高封装结构在垂直方向上的散热效率。
图4A-4B是本公开实施例提供的3D封装结构的示意图。从图上可以看出，图 4A和图4B的3D所示的封装结构包括基板301，互联层320设置在基板301的上表面，3个裸片304堆叠设置在互联层320的上表面并通过信号引脚实现彼此之间的耦接以及与互联层320的耦接。基板301的下表面设置有连接件302。
在一些实施例，连接件302是球栅阵列(BGA，Ball Grid Array)，在采用BGA 封装技术时会在基板301的底部表面制作阵列分布的焊球作为与外部的基板互接的连接件。
如图上所示，封装结构300还包括真空腔均热板306。真空腔均热板306通过键合层305与两个裸片304键合。真空腔均热板306采用晶圆构建而成，其内部设置有一个真空腔，以容纳经由外部输入的工质。晶圆是指制作半导体电路所用的晶片，其原始材料是硅。工质是能实现热能和机械能相互转换的媒介质，如燃气、蒸汽。键合层305优选采用混合键合，以减少封装结构在垂直方向上的热阻。键合层305 的厚度例如可以为1.3微米，这种情况下垂直方向上的热阻大致为0.8-1.5mm2 K/W。在一些实施例中，真空腔均热板306的导热系数可达到8000-10000W/mk。
在图4B中，封装结构300还包括导热界面材料(TIM)层307和封盖309。导热界面材料(TIM)层307覆盖在真空腔均热板306的顶部表面。封盖309包括上盖(未示出)和侧壁(未示出)，侧壁通过粘合剂208附接到基板301的顶部表面上的周边区域，从而将两个裸片304、真空腔均热板306和导热界面材料(TIM)层307容纳在由封盖309所界定的空间中，使得两个裸片304、真空腔均热板306和导热界面材料(TIM)层307受到保护。
在图4A中，封盖没有上盖，只有侧壁，在图上以330标识。相比图4B，图4A 的封装结构去掉了导热界面材料(TIM)层以及上盖，因此可降低纵向热阻，并降低产品成本。
在图4A和图4B中，互联层320是中介层、重布线层或硅桥。
在图4A和图4B中，裸片的热量通过键合层305导热到真空腔均热板306。由此，在以上3D封装结构中，通过键合在两个裸片的顶部表面上的真空腔均热板，增强水平方向上的均热能力以及水平和垂直方向的导热能力，并且水平方向上的均热能力也有助于进一步提高封装结构在垂直方向上的散热效率。
图4C和图4D所示的3D封装结构在图4A和图4B所示的3D封装结构做了一定的变换。参考图4C所示，裸片3041至3043堆叠设置，在裸片3041和3042的上表面上覆盖一体化的键合层305。键合层305的上表面设置相互独立的真空腔均热板 3061和3062，真空腔均热板3061和3062通过键合层305分别与裸片3041和3042 键合，以分别用于对裸片3041和3042释放的热量进行导热。更进一步，键合层305 优选采用混合键合，以减少封装结构在垂直方向上的热阻，而键合层305的厚度则例如可以为1.3微米，这种情况下垂直方向上的热阻大致为0.8-1.5mm2 K/W。
参考图4D所示，同样裸片3041至3043堆叠设置。然后分别在裸片3041和3042 的上表面上覆盖相互独立的键合层3051和3052，在键合层3051和3052的上表面分别设置相互独立的真空腔均热板3061和3062。键合层3051和3052的上表面分别设置相互独立的真空腔均热板3061和3062，真空腔均热板3061和3062和裸片 3041至3043的位置对应，从而使得真空腔均热板3061和3062通过键合层3051和 3052分别与裸片3041和3042键合，以分别用于对裸片3041和3042释放的热量进行导热。更进一步，键合层3051和3052优选采用混合键合，以减少封装结构在垂直方向上的热阻，而键合层3051和3052的厚度则例如可以为1.3微米，这种情况下垂直方向上的热阻大致为0.8-1.5mm2 K/W。
比较而言，图4C所示的3D封装结构采用相互独立的真空腔均热板能够有效避免不同裸片之间的热耦合，图4D所示的3D封装结构则又在图4C基础上采用相互独立的键合层，或者将图4D的3D封装结构看作采用了两个芯片组件。比较而言，图 4D比图4C的3D封装结构更能避免不同裸片之间的热耦合。
在一些实施例中，图4A-4D所示的3D封装结构中可设置更多个裸片，并根据需要灵活调整真空腔均热板的数量，以达到更好的散热效果。
图5是本公开实施例提供的一示例性的真空腔均热板的爆炸图。参考图上所示，真空腔均热板400包括上盖401和下盖402。上盖401和下盖402可采用晶圆刻蚀而成。上盖401和下盖402之间形成真空腔，以容纳经由外部输入的工质。如图上所示，真空腔均热板400还可包括毛细结构403，例如通过对上盖401和下盖402 的刻蚀操作在真空腔中形成毛细结构403或者通过填充在真空腔的金属制造出毛细结构403。如图上所示，真空腔均热板400还可包括支撑柱404，以防止真空腔变形或增强抗压能力，例如，可通过对上盖和/或下盖进行刻蚀操作而形成支撑柱404。这样的真空腔均热板具有强化均热能力。
此外，在上述实施例中，由于真空腔均热板和裸片均采用硅晶圆，两者具有基本相同的膨胀系数，因而可以防止真空腔均热板因热变形产生的应力问题，并提升封装的可靠性。
图6A是本公开实施例提供的芯片组件的制备方法的流程图，图6B是该方法对应的结构示意图。
如图6A所示，该方法包括步骤S501至S504。
在步骤S501中，提供第一晶圆和第二晶圆。
在步骤S502中，基于第一晶圆形成一体化的多个真空腔均热板。
在步骤S503中，将第一晶圆键合到第二晶圆上，以形成晶圆结构体。
在步骤S504中，切割晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
具体而言，参见图6B所示，503是基于原始的晶圆形成的包含有一体化的多个真空腔均热板的晶圆，由步骤S502输出，504是经由打磨适合切割裸片的晶圆，通过步骤S503将包含有一体化的多个真空腔均热板的晶圆和打磨过的晶圆进行键合得到晶圆体结构505，然后通过步骤S504切割晶圆体结构505，得到多个芯片组件 506，每个芯片组件包括一个裸片和一个真空腔均热板。在一些实施例中，步骤S504 可根据实际需要选择切割位置，例如通过切割使得每个芯片组件包括多个裸片和一个真空腔均热板，再例如，通过切割使得每个芯片组件包括一个或多个裸片以及多个真空腔均热板。
图7A是本公开实施例提供的芯片组件的制备方法的流程图，图7B是该方法对应的结构示意图。
如图7A所示，该方法包括步骤S601至S604。
在步骤S601中，提供第一晶圆和第二晶圆。
在步骤S602中，基于第一晶圆形成彼此独立的多个真空腔均热板。
在步骤S603中，将多个真空腔均热板分别键合到第二晶圆上，以形成晶圆结构体。
在步骤S604中，切割晶圆结构体，以得到芯片组件，每个芯片组件包括裸片和真空腔均热板。
具体而言，参见图7B所示，601是基于晶圆形成的单个真空腔均热板，由步骤 S602输出，602是经由打磨适合切割裸片的晶圆，通过步骤S603将多个独立的真空腔均热板分别键合到打磨过的晶圆上，并得到晶圆体结构603，然后通过步骤S604 切割晶圆体结构603，以得到多个芯片组件604，每个芯片组件由一个裸片和一个真空腔均热板。在一些实施例中，S604可根据实际需要选择切割位置，例如通过切割使得每个芯片组件包括多个裸片和一个真空腔均热板，再例如，通过切割使得每个芯片组件包括一个或多个裸片以及多个真空腔均热板。
图8A是本公开实施例提供的芯片组件的制备方法的流程图，图8B是该方法对应的结构示意图。
在步骤S701中，提供第一晶圆和第二晶圆。
在步骤S702中，基于第一晶圆形成一体化的多个真空腔均热板。
在步骤S703中，基于第二晶圆形成多个彼此独立的裸片。
在步骤S704中，将多个裸片键合到第一晶圆，以形成晶圆结构体，所述多个裸片与所述多个真空腔均热板对应。
在步骤S705中，对晶圆结构体进行切割，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
具体而言，参见图8B所示，701是基于晶圆形成的单个真空腔均热板，由步骤 S702输出，702是经由打磨适合切割裸片的晶圆，通过步骤S703将多个独立的真空腔均热板分别键合到打磨过的晶圆上，并得到晶圆体结构703，然后通过步骤S704 切割晶圆体结构703，以得到多个芯片组件704，每个芯片组件由一个裸片和一个真空腔均热板。在一些实施例中，S704可根据实际需要选择切割位置，例如通过切割使得每个芯片组件包括多个裸片和一个真空腔均热板，再例如，通过切割使得每个芯片组件包括一个或多个裸片以及多个真空腔均热板。在一些实施例中，将
图9A是本公开实施例提供的芯片组件的制备方法的流程图，图9B是该方法对应的结构示意图。
在步骤S801中，提供第一晶圆和第二晶圆。
在步骤S802中，基于第一晶圆形成彼此独立的多个真空腔均热板。
在步骤S803中，基于第二晶圆形成彼此独立的多个裸片。
在步骤S804中，将多个裸片与多个真空腔均热板分别键合，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
具体而言，参见图9B所示，801是基于晶圆形成的单个真空腔均热板，由步骤 S802输出，802基于晶圆形成的单个裸片，通过步骤S803将多个独立的真空腔均热板分别与多个独立的裸片键合，以得到多个芯片组件803，每个芯片组件包括一个裸片和一个真空腔均热板。在一些实施例中，根据实际需要键合多个裸片和一个真空腔均热板为一个芯片组件，或者键合一个裸片和多个真空腔均热板为一个芯片组件。
经由上述实施例得到的芯片组件由于具有真空腔均热板，因此具有更强的散热能力。
应该理解，本文介绍的封装结构可扩展到具有更多个(3个以上)裸片的封装结构中，同时本文所介绍的芯片组件也可以包括更多数量比例关系的裸片和真空腔均热板。
应该理解，首先，上述实施例中的第一晶圆和第二晶圆是用于区分的目的，并不用于限定晶圆的数量或指示各个晶圆之间存在质量或等级等方面的区别，例如，上述实施例中提及“基于第一晶圆形成多个真空腔均热板”，其中，第一晶圆可以是单一晶圆，也可以是多个晶圆。其次，上述实施例中的封装结构可扩展到具有更多个(3个以上)芯片组件的封装结构中，同时每个芯片组件可以包括更多数量裸片和真空腔均热板。此外，还应该理解，可采用上述实施例构建的芯片组件制备上文介绍的2D、2.5D和3D封装结构。相应地，本公开提供一种封装结构的制备方法，包括上述实施例的制备芯片组件的方法的各个步骤以及利用制备好的芯片组件制备封装结构的步骤。
应该理解，本说明书中的各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置和系统实施例中描述的方法，所以描述的比较简单，相关之处参见其他实施例的部分说明即可。
应该理解，上述对本说明书特定实施例进行了描述。其它实施例在权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
应该理解，本文用单数形式描述或者在附图中仅显示一个的元件并不代表将该元件的数量限于一个。此外，本文中被描述或示出为分开的模块或元件可被组合为单个模块或元件，且本文中被描述或示出为单个的模块或元件可被拆分为多个模块或元件。
还应理解，本文采用的术语和表述方式只是用于描述，本说明书的一个或多个实施例并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

Claims (22)

1.一种芯片组件，包括：
裸片；
与所述裸片的表面键合的真空腔均热板，所述真空腔均热板采用硅蚀刻而成。
2.根据权利要求1所述的芯片组件，其中，通过晶圆蚀刻所述真空腔均热板的上盖、下盖和支撑柱，以形成容纳工质的真空腔。
3.根据权利要求1所述的芯片组件，通过所述硅晶圆蚀刻出毛细结构，或者通过填充在所述真空腔的金属制造出所述毛细结构。
4.一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
根据权利要求1至3任一项所述的芯片组件，所述裸片耦接到所述基板的第一表面；
多个连接件，耦接到所述基板的第二表面。
5.根据权利要求4所述的封装结构，其中，所述裸片与所述真空腔均热板采用以下键合方式中的一种：氧化硅键合、混合键合和铜对铜键合。
6.根据权利要求4所述的封装结构，其中，在所述芯片组件的所述真空腔均热板的表面上还覆盖有导热界面材料层。
7.根据权利要求6所述的封装结构，还包括封盖，所述封盖包括上盖和侧壁，所述侧壁附接到所述基板的第一表面上的周边位置，以将所述导热界面材料层和所述芯片组件容纳在所述封盖界定的空间内。
8.根据权利要求4所述的封装结构，还包括侧壁，所述侧壁附接到所述基板的第一表面的周边位置。
9.根据权利要求4至8任一项所述的封装结构，所述多个连接件为球栅阵列。
10.一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面上；
根据权利要求1至3任一项所述的芯片组件，所述裸片耦接到所述互联层的第二表面上；
多个连接件，耦接到所述基板的第二表面。
11.根据权利要求10所述的封装结构，其中，所述互联层为中介层、重布线层或硅桥。
12.根据权利要求10所述的封装结构，其中，所述芯片组件中的所述真空腔均热板的表面上还覆盖有导热界面材料层。
13.根据权利要求11所述的封装结构，还包括封盖，所述封盖包括上盖和侧壁，所述侧壁附接到所述基板的第一表面上的周边位置，以将所述导热界面材料层和所述芯片组件容纳在所述封盖界定的空间内。
14.一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面；
多个根据权利要求1至3任一项所述的芯片组件，每个芯片组件中的裸片耦接到所述互联层的第二表面；
多个连接件，耦接到所述基板的第二表面。
15.一种封装结构，包括：
基板，具有第一表面以及与第一表面相对的第二表面；
互联层，具有第一表面以及与第一表面相对的第二表面，所述互联层的第一表面耦接到所述基板的第一表面上；
第一裸片，具有第一表面以及与第一表面相对的第二表面，所述第一裸片的第一表面耦接到所述互联层的第二表面上；
多个根据权利要求1至3任一项所述的芯片组件，每个芯片组件中的裸片耦接到所述第一裸片的第二表面；
多个连接件，耦接到所述基板的第二表面。
16.根据权利要求15所述的封装结构，所述互联层为中介层、重布线层或硅桥。
17.根据权利要求16所述的封装结构，其中，所述芯片组件的所述真空腔均热板的表面上还覆盖有导热界面材料层。
18.一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成一体化的多个真空腔均热板；
将所述第一晶圆键合到所述第二晶圆上，以形成晶圆结构体；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
19.一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成彼此独立的多个真空腔均热板；
将所述多个真空腔均热板分别键合到第二晶圆上，以形成晶圆结构体；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
20.一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成一体化的真空腔均热板；
基于第二晶圆形成多个彼此独立的裸片；
将所述多个裸片分别键合到第一晶圆，以形成晶圆结构体，所述多个裸片与所述多个真空腔均热板对应；
切割所述晶圆结构体，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
21.一种芯片组件的制备方法，包括：
提供第一晶圆和第二晶圆；
基于所述第一晶圆形成彼此独立的多个真空腔均热板；
基于所述第二晶圆形成彼此独立的多个裸片；
将所述多个裸片与所述多个真空腔均热板结构分别键合，以得到多个芯片组件，每个芯片组件包括裸片和真空腔均热板。
22.一种封装结构的制备方法，包括利用制备好的芯片组件制备所述封装结构。
CN202210879906.XA 2022-07-25 2022-07-25 带有真空腔均热板的芯片组件、封装结构及制备方法 Pending CN117525005A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210879906.XA CN117525005A (zh) 2022-07-25 2022-07-25 带有真空腔均热板的芯片组件、封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210879906.XA CN117525005A (zh) 2022-07-25 2022-07-25 带有真空腔均热板的芯片组件、封装结构及制备方法

Publications (1)

Publication Number Publication Date
CN117525005A true CN117525005A (zh) 2024-02-06

Family

ID=89740525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210879906.XA Pending CN117525005A (zh) 2022-07-25 2022-07-25 带有真空腔均热板的芯片组件、封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN117525005A (zh)

Similar Documents

Publication Publication Date Title
US11562986B2 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US9812425B2 (en) Multi-die semiconductor structure with intermediate vertical side chip and semiconductor package for same
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US20230134770A1 (en) Microelectronic component having molded regions with through-mold vias
TW201324730A (zh) 半導體堆疊封裝體及其製造方法
KR20140021034A (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
US20230352412A1 (en) Multiple die package using an embedded bridge connecting dies
CN111146192A (zh) 使用集成接口和硅中介层的图形处理单元与高带宽存储器集成
CN116034474A (zh) 使用跨接管芯和管芯通孔形成管芯之间的互连件
CN117561599A (zh) 具有背侧管芯到封装互连的微电子组件
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
US20230187424A1 (en) Fan-out semiconductor package
CN117525005A (zh) 带有真空腔均热板的芯片组件、封装结构及制备方法
CN111883499A (zh) 多芯片封装的半导体器件及其形成方法
CN112219276A (zh) 一种芯片以及芯片封装方法
CN118866847A (zh) 封装结构及制备方法
US20230207525A1 (en) Ic die stacking with mixed hybrid and solder bonding
EP4203005A2 (en) Through-mold-interconnect structure on an ic die directly bonded to another ic die
US20220384408A1 (en) Three-Dimensional Integration of Processing Chiplet and Static Random-Access Memory (SRAM) Chiplets
Cognetti The impact of semiconductor packaging technologies on system integration an overview
CN115377017A (zh) 具有CoWoS封装结构的晶片、晶圆、设备及其生成方法
CN117012755A (zh) 封装结构及封装方法
CN117337489A (zh) 三维堆叠封装及三维堆叠封装制造方法
CN117038636A (zh) 封装结构及封装方法
CN118216000A (zh) 模块及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination