CN117501851A - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN117501851A CN117501851A CN202280001621.4A CN202280001621A CN117501851A CN 117501851 A CN117501851 A CN 117501851A CN 202280001621 A CN202280001621 A CN 202280001621A CN 117501851 A CN117501851 A CN 117501851A
- Authority
- CN
- China
- Prior art keywords
- transistor
- line
- display panel
- sub
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 8
- 239000011368 organic material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 158
- 238000010586 diagram Methods 0.000 description 18
- 238000002161 passivation Methods 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 229920001621 AMOLED Polymers 0.000 description 4
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 4
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 4
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 4
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 2
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 2
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示面板和显示装置。显示面板包括：衬底基板(BS)，包括显示区(R1)和周边区(R2)，周边区(R2)位于显示区(R1)的至少一侧；多个子像素(P)，位于显示区(R1)；多条恒压线(60)，沿第一方向(X)排布，恒压线(60)沿第二方向(Y)延伸，恒压线(60)至少部分位于显示区(R1)，第一方向(X)与第二方向(Y)相交；以及导线(61)，位于周边区(R2)，并与多条恒压线(60)相连，恒压线(60)被配置为向子像素(P)提供恒定的电压，导线(61)包括导电总线(612)和与导电总线(612)分别相连的第一分支(601)和第二分支(602)。显示面板通过设置含有第一分支(601)和第二分支(602)的导线(61)，利于恒压线(60)上的信号的均一性，利于提升显示效果。
Description
本公开至少一实施例涉及一种显示面板和显示装置。
近年来，随着显示技术的进步，有机发光二极管(Organic Light-Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，越来越多的有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)显示面板进入市场，相对于薄膜晶体管液晶显示面板(Thin Film Transistor Liquid Crystal Display,TFT-LCD)，AMOLED具有更快的反应速度，更高的对比度以及更广大的视角。
为提高显示效果，工程师正不断寻求更优化的像素电路设计。
发明内容
本公开的至少一实施例涉及一种显示面板和显示装置。
本公开的至少一实施例提供一种显示面板，包括：衬底基板，包括显示区和周边区，所述周边区位于所述显示区的至少一侧；多个子像素，位于所述显示区；多条恒压线，沿第一方向排布，所述恒压线沿第二方向延伸，所述恒压线至少部分位于所述显示区，所述第一方向与所述第二方向相交；以及导线，位于所述周边区，并与所述多条恒压线相连；所述恒压线被配置为向所述子像素提供恒定的电压。
例如，显示面板还包括第一电源线，所述第一电源线被配置为向所述子像素提供恒定的第一电源电压，所述第一电源线包括第一电源总线，所述第一电源总线位于所述周边区，至少部分所述第一电源总线沿所述第二方向延伸。
例如，显示面板还包括第二电源线，所述第二电源线被配置为向所述子像素提供恒定的第二电源电压，所述第二电源线包括第二电源总线，所述第二电源总线位于所述周边区，至少部分所述第二电源总线沿所述第二方向延伸。
例如，所述导线包括导电总线，至少部分所述导电总线沿所述第二方向 延伸，沿所述第二方向延伸的所述至少部分导电总线位于沿所述第二方向延伸的所述至少部分第一电源总线和所述至少部分第二电源总线之间。
例如，显示面板还包括集成电路，所述导电总线、所述第一电源总线、以及所述第二电源总线均与所述集成电路相连。
例如，所述导线包括与所述导电总线分别连接的第一分支和第二分支，所述第一电源线包括第一电源连接线，所述第一电源连接线沿所述第一方向延伸，所述第一电源连接线在所述衬底基板上的正投影与所述第一分支在所述衬底基板上的正投影交叠。
例如，显示面板还包括平坦化层，所述平坦化层位于所述第一分支的靠近所述衬底基板的一侧，所述第一分支具有多个开口，所述开口被配置为暴露所述平坦化层的一部分。
例如，所述平坦化层的材料包括有机材料。
例如，所述第一分支沿所述第一方向延伸，所述第二分支与所述第一分支的夹角为钝角，所述第二分支与所述导电总线的夹角为钝角。
例如，所述第二分支的形状包括弧形、曲线、折线至少之一。
例如，显示面板还包括多条导电连接线，所述第二分支与所述多条导电连接线相连，所述多条恒压线中的一部分与所述多条导电连接线分别相连。
例如，显示面板还包括多条信号连接线，所述多条信号连接线中的至少一部分在所述衬底基板上的正投影与所述第二分支在所述衬底基板上的正投影交叠。
例如，两条相邻导电连接线之间设有所述多条信号连接线中的至少一条信号连接线。
例如，所述信号连接线包括时钟信号线、移位寄存器的起始输入信号线、低电平信号线或高电平信号线中至少之一。
例如，所述多条恒压线、所述导电总线的至少一部分、以及所述第二分支位于同一层，所述第一分支位于另一层。
例如，所述子像素包括像素电路和发光元件，所述像素电路被配置为驱动所述发光元件，所述像素电路包括复位晶体管，所述复位晶体管的第一极与初始化线相连，所述复位晶体管的第二极与所述发光元件的第一电极相连，所述复位晶体管被配置为对所述发光元件的第一电极进行复位，所述恒压线为所述初始化线。
例如，所述子像素包括像素电路和发光元件，所述像素电路被配置为驱动所述发光元件，所述像素电路包括驱动晶体管、第一复位晶体管和第二复位晶体管，所述第一复位晶体管的第一极与第一初始化线相连，所述第一复位晶体管的第二极与所述驱动晶体管的栅极相连，所述第一复位晶体管被配置为对所述驱动晶体管的栅极进行复位，所述第二复位晶体管的第一极与第二初始化线相连，所述第二复位晶体管的第二极与所述发光元件的第一电极相连，所述第二复位晶体管被配置为对所述发光元件的第一电极进行复位。
例如，显示面板还包括初始化信号线，所述初始化信号线沿所述第一方向延伸，所述恒压线与所述初始化信号线相连，所述第二初始化线包括彼此相连的所述初始化信号线和所述恒压线。
例如，所述像素电路包括补偿晶体管和防漏电晶体管，所述补偿晶体管的栅极被配置为接收补偿控制信号，所述补偿晶体管的第一极与所述驱动晶体管的栅极相连，所述补偿晶体管的第二极与驱动晶体管的第二极电连接；所述补偿晶体管包括串联的第一补偿子晶体管和第二补偿子晶体管，所述第一补偿子晶体管和所述第二补偿子晶体管通过位于两者之间的中间节点相连；所述防漏电晶体管的第一极与参考电压线相连，所述防漏电晶体管的第二极与所述中间节点相连，所述恒压线为所述参考电压线。
本公开的至少一实施例提供一种显示装置，包括上述任一显示面板。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示面板的示意图。
图2为本公开的实施例提供的一种显示面板的示意图。
图3为图2左下角的放大图。
图4为本公开的实施例提供的一种显示面板的示意图。
图5为图4左下角的放大图。
图6为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。
图7至图9为本公开的实施例提供的显示面板中的导电层LY1和导电层 LY2的叠层的局部示意图。
图10为本公开的实施例提供的显示面板中的导电层LY1的局部平面图。
图11为本公开的实施例提供的显示面板中的导电层LY2的局部平面图。
图12为图9的沿线A1-A2的剖视图。
图13为图9的沿线A3-A4的剖视图。
图14为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。
图15为本公开的实施例提供的显示面板中的导电层LY1的局部平面图。
图16为本公开的实施例提供的显示面板中的钝化层PVX的局部平面图。
图17为本公开的实施例提供的显示面板中的平坦化层PLN的局部平面图。
图18为本公开的实施例提供的显示面板中的导电层LY2的局部平面图。
图19为本公开一些实施例提供的显示面板中的子像素的像素电路和发光元件的示意图。
图20为本公开的实施例提供的一种显示面板的示意图。
图21为本公开一些实施例提供的显示面板中的子像素的像素电路和发光元件的示意图。
图22为本公开的实施例提供的一种显示面板的示意图。
图23为本公开的实施例提供的一种显示面板的示意图。
图24为本公开的实施例提供的显示面板的布局图。
图25为本公开的实施例提供的显示面板中的有源层LY0的平面图。
图26为本公开的实施例提供的显示面板中的导电层LYa的平面图。
图27为本公开的实施例提供的显示面板中的导电层LYb的平面图。
图28为本公开的实施例提供的显示面板中的贯穿绝缘层的过孔VH1的平面图。
图29为本公开的实施例提供的显示面板中的导电层LY1的平面图。
图30为本公开的实施例提供的显示面板中的贯穿绝缘层的过孔VH2的平面图。
图31为本公开的实施例提供的显示面板中的导电层LYb的平面图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种显示面板的示意图。如图1所示，显示面板包括衬底基板BS。衬底基板BS包括显示区R1和周边区R2，周边区R2位于显示区R1的至少一侧。如图1所示，在显示区R1的上侧、下侧、左侧和右侧均设有周边区R2，图1以周边区R2围绕显示区R1为例进行说明。
在本公开的实施例中，平面图中示出了第一方向X和第二方向Y，在截面图中示出了第三方向Z，第一方向X和第二方向Y为平行于衬底基板BS的主表面的方向，第三方向Z为垂直于衬底基板BS的主表面的方向。第一方向X和第二方向Y相交。本公开的实施例以第一方向X垂直于第二方向Y为例进行说明。
如图1所示，周边区设有集成电路30。集成电路30位于周边区R2。设有集成电路30的区域为集成电路设置区R21。
如图1所示，周边区R2还可以设置弯折区R22，为了减小显示面板的边框，可以通过弯折，使得集成电路30位于衬底基板的背侧。当然，显示面板也可以不设置弯折区R22。
如图1所示，显示面板包括多个子像素P，多个子像素P位于显示区R1。图1示出了显示面板中的一些子像素P，显示面板中子像素P的数量可根据 需要而定。例如，在一些实施例中，多个子像素P可呈阵列排布，但不限于此，多个子像素P的排布方式可根据需要而定。
图2为本公开的实施例提供的一种显示面板的示意图。图3为图2左下角的放大图。
如图2和图3所示，该显示面板包括：导线61和多条恒压线60。恒压线60被配置为子像素P提供恒定的电压；导线61位于周边区R2，并与多条恒压线60相连。恒压线60也可称作静态电平输入走线。静态电平输入走线被配置为向子像素P提供静态电平。
如图2和图3所示，多条恒压线60沿第一方向X排布。图2未示出全部的恒压线60，恒压线60的数量不限于图中所示，可根据需要而定。
如图2所示，显示面板具有中心线C0，中心线C0沿第二方向延伸。显示面板的左半部分和右半部分相对于中心线C0对称设置。为了图示清晰，图2未示出位于中心线C0的右半部分的布线结构，且未示出位于中心线C0的左半部分的全部布线。
如图2和图3所示，恒压线60沿第二方向Y延伸，第一方向X与第二方向Y相交。
在本公开的实施例中，一个部件沿一个方向延伸，是指该部件的总体趋势的延伸方向，不要求这个部件的每个部分均沿该方向延伸，不限于该部件是直线，例如，该部件可以为折线。例如，一个部件的延伸方向可指该部件的长度的延伸方向。
如图2和图3所示，导线61包括导电总线612和与导电总线612分别相连的第一分支601和第二分支602。
本公开的实施例提供的显示面板，通过设置含有第一分支601和第二分支602的导线61，利于恒压线60上的信号的均一性，利于提升显示效果。
例如，如图2和图3所示，导电总线612沿第二方向Y延伸，第一分支601沿第一方向X延伸。
如图2和图3所示，第一分支601和第二分支602分设在导电总线612的相对的两侧。第一分支601从靠近导电总线612的位置延伸至远离导电总线612的位置，第二分支602从靠近导电总线612的位置延伸至远离导电总线612的位置。
例如，如图2和图3所示，第二分支602与第一分支601的夹角为钝角， 第二分支602与导电总线612的夹角为钝角。
例如，第二分支602的形状包括弧形、曲线、折线至少之一。图2和图3以第二分支602的形状为弧形为例进行说明。
如图2所示，显示面板为圆角矩形形状。如图2和图3所示，第二分支602位于显示面板的圆角位置处。图2和图3示出了显示面板的左下圆角位置处的第二分支602。第二分支602的形状可与其靠近的显示面板的边缘处的形状相同。
如图2所示，第二分支602的长度小于第一分支601的长度。第二分支602的长度大于导电总线612的长度。
例如，如图2和图3所示，显示面板还包括集成电路30，导电总线612与集成电路30相连。因为导电总线612与恒压线60相连，则恒压线60与集成电路30相连。
例如，如图3所示，显示面板还包括多条导电连接线610，第二分支602与多条导电连接线610相连，多条恒压线60中的一部分与多条导电连接线610分别相连。
如图3所示，多条恒压线60、导电总线612、以及第二分支602位于同一层，第一分支601位于另一层。例如，多条恒压线60、导电总线612、以及第二分支602位于导电层LY1，第一分支601位于导电层LY2。
例如，如图3所示，多条导电连接线610位于导电层LY2。第一分支601和多条导电连接线610均位于导电层LY2。
图3示出了过孔V0。例如，如图3所示，多条恒压线60中的一部分与第一分支601相连，且各条恒压线60与第一分支601分别通过过孔V0相连。
图3示出了过孔V1和过孔V2。多条恒压线60中的一部分与第二分支602相连。例如，如图3所示，导电连接线610的两端与第二分支602和恒压线60分别相连。
图3以一条导电连接线610与一条恒压线60连接为例进行说明。在其他的实施例中，一条导电连接线610可以与多条恒压线60连接。即，一条导电连接线610可以与至少一条恒压线60连接。
图3示出了过孔V3。导电总线612和第二分支602为一体结构，并且通过过孔V3与第一分支601相连。当然，导电总线612也可以分段形成，此情况下，导电总线612的一部分和第二分支602为一体结构。
例如，导电层LY1和导电层LY2之间设有绝缘层，过孔V0、过孔V1、过孔V2、以及过孔V3均为贯穿位于导电层LY1和导电层LY2之间的绝缘层的过孔。
图4为本公开的实施例提供的一种显示面板的示意图。图5为图4左下角的放大图。
例如，如图4和图5所示，显示面板还包括第一电源线71，第一电源线71被配置为向像素电路1120提供恒定的第一电源电压，第一电源线71包括第一电源总线710，第一电源总线710位于周边区R2，第一电源总线710沿第二方向Y延伸。例如，至少部分第一电源总线710沿第二方向Y延伸。
例如，如图4和图5所示，显示面板还包括第二电源线72，第二电源线72被配置为向子像素P(子像素P的像素电路)提供恒定的第二电源电压，第二电源线72包括第二电源总线720，第二电源总线720位于周边区R2，第二电源总线720沿第二方向Y延伸。
例如，如图4和图5所示，导电总线612位于第一电源总线710和第二电源总线720之间。
例如，如图4和图5所示，沿第二方向Y延伸的至少部分导电总线612位于沿第二方向Y延伸的至少部分第一电源总线710和至少部分第二电源总线720之间。
例如，如图4和图5所示，导电总线612、第一电源总线710、以及第二电源总线720均与集成电路30相连。
例如，如图4和图5所示，第一电源线71包括第一电源连接线716，第一电源连接线716沿第一方向X延伸。图4以第一电源连接线716与第一分支601在第二方向Y上间隔设置为例进行说明，然而，本公开的实施例不限于此。在其他的实施例中，第一电源连接线716在衬底基板BS上的正投影与第一分支601在衬底基板BS上的正投影交叠。
图6为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。图7至图9为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。图7至图9可分别为图6中的虚线框A处、B处和C处的放大示意图。
例如，如图7所示，显示面板还包括多条信号连接线40，多条信号连接线40中的至少一部分在衬底基板BS上的正投影与第二分支602在衬底基板 BS上的正投影交叠。如图7所示，多条信号连接线40位于导电层LY2。信号连接线40与第二分支602彼此绝缘。
例如，如图7所示，两条相邻导电连接线610之间设有多条信号连接线40中的至少一条信号连接线40。图7用黑色虚线表示出了导电连接线610。图7示出了两条导电连接线610。图7以两条导电连接线610之间设有十条信号连接线40为例进行说明，但不限于此，两条导电连接线610之间的信号连接线40的数量可根据需要而定。
例如，信号连接线40包括栅极驱动在阵列上(GOA)的信号线。
例如，信号连接线40包括时钟信号线CK或CB、移位寄存器的起始输入信号线STV、低电平信号线VGL或高电平信号线VGH中至少之一。
图7示出了初始化信号线81和初始化信号线82。初始化信号线81和初始化信号线82被配置为分别向子像素提供初始化信号。
图8示出了第一分支601具有多个开口6010。
图8还示出了过孔V3、第二分支、以及导电总线612。
图9示出了第一分支601、第一分支601中的开口6010、恒压线60。
如图9所示，显示面板还包括第一电源信号线718，第一电源信号线718与第一电源连接线716相连。
图9还示出了数据信号线DT。例如，数据信号线DT被配置为向子像素提供数据电压。
图6为整个显示面板的左下角的示意图，包括导电层LY1和导电层LY2。导线61从集成电路出发在第一电源总线710和第二电源总线720之间中间走线，跨过弯折区在下圆角处分别向右水平走线(第一分支601，导电层LY2)和左上走线(第二分支602，导电层LY1)。如图7所示，第二分支602通过位于导电层LY2的跳线(横向走线，导电连接线610，导电层LY2)与显示面板的圆角处的显示区的恒压线60相连。
如图7所示，位于导电层LY1的第二分支602跳线到位于导电层LY2的导电连接线610。导电连接线610可设置在GOA信号线的间隔中。
图10为本公开的实施例提供的显示面板中的导电层LY1的局部平面图。图11为本公开的实施例提供的显示面板中的导电层LY2的局部平面图。例如，图10可为图9中的显示面板中的导电层LY1的平面图。图11可为图9中的显示面板中的导电层LY2的平面图。图12为图9的沿线A1-A2的剖视 图。图13为图9的沿线A3-A4的剖视图。
如图10所示，多条第一电源信号线718沿第一方向X排布，每条第一电源信号线718沿第二方向Y延伸，多条第一电源信号线718与第一电源连接线716相连。
如图10所示，恒压线60位于两条相邻的第一电源信号线718之间。
参考图9至图11，恒压线60通过过孔V4与第一分支601相连。过孔V4为贯穿位于导电层LY1和导电层LY2之间的绝缘层的过孔。
参考图9至图11，第一电源连接线716包括第一电源连接部7161和第二电源连接部7162，第一电源连接部7161和第二电源连接部7162相连。参考图9至图11，第一电源连接部7161和第二电源连接部7162通过过孔V5相连。过孔V5为贯穿位于导电层LY1和导电层LY2之间的绝缘层的过孔。
如图11至图13所示，第一分支601具有多个开口6010。图11以多个开口6010沿第一方向X依次排布为例进行说明。
如图11至图13所示，第二电源连接部7162具有多个开口71620。如图11所示，为了设置更好的开口71620，多个开口71620可均匀分散排布。多个开口71620可沿行方向和列方向排布。且相邻两行开口71620交错设置。
如图11所示，第二电源连接部7162在第二方向Y上的最大尺寸小于第一分支601在第二方向Y上的最大尺寸。
图9为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。
如图12和图13所示，显示面板还包括绝缘层501和绝缘层502，绝缘层501位于衬底基板BS上，导电层LY1位于绝缘层501上，绝缘层502位于导电层LY1上，导电层LY2位于绝缘层502上。
图12和图13以绝缘层502包括钝化层PVX和平坦化层PLN为例进行说明。
例如，衬底基板BS可采用玻璃基板、聚酰亚胺基板等。
例如，绝缘层501和绝缘层502均采用绝缘材料。绝缘材料包括无机绝缘材料和有机绝缘材料。例如，钝化层PVX采用无机绝缘材料，平坦化层PLN采用有机绝缘材料。无机绝缘材料包括氧化硅、氮化硅、氮氧化硅至少之一，但不限于此，可根据需要而定。有机绝缘材料包括聚酰亚胺，但不限于此，可根据需要而定。
例如，如图12和图13所示，平坦化层PLN位于第一分支601的靠近衬底基板BS的一侧，开口6010被配置为暴露平坦化层PLN的一部分。例如，平坦化层PLN的材料包括有机材料。设置开口6010和开口71620至少之一，利于在制作时平坦化层PLN中水汽的释放，避免平坦化层PLN中的水汽沿着平坦化层PLN进入显示区，避免影响发光元件，避免影响显示效果。从而，可以使得第一分支601走线宽度更宽，降低走线阻抗。
图14为本公开的实施例提供的显示面板中的导电层LY1和导电层LY2的叠层的局部示意图。图7至图9可分别为图14中的虚线框A处、B处和C处的放大示意图。图15为本公开的实施例提供的显示面板中的导电层LY1的局部平面图。图16为本公开的实施例提供的显示面板中的钝化层PVX的局部平面图。图17为本公开的实施例提供的显示面板中的平坦化层PLN的局部平面图。图18为本公开的实施例提供的显示面板中的导电层LY2的局部平面图。
图16以钝化层PVX中的过孔示出钝化层，即，图中示出的为钝化层PVX中的过孔，而未示出的部分为钝化层PVX的本体。如图16所示，在弯折区R22，钝化层的材料被挖空形成过孔，以便于弯折。
图17以平坦化层PLN中的过孔示出平坦化层，即，图中示出的为平坦化层PLN中的过孔，而未示出的部分为平坦化层PLN的本体。如图17所示，在弯折区R22，平坦化层PLN的材料被保留，以便于作为导电层LY1和导电层LY2之间的绝缘层使用。
如图14至图18所示，导线61的导电总线612可以分段形成，由位于不同层的部分通过过孔连接而成。如图14至图18所示，导电总线612由位于导电层LY1的部分和位于导电层LY2的部分通过过孔连接而成。
如图14至图18所示，第一电源总线710可以分段形成，由位于不同层的部分通过过孔连接而成。如图14至图18所示，第一电源总线710由位于导电层LY1的部分和位于导电层LY2的部分通过过孔连接而成。
如图14至图18所示，第二电源总线720可以分段形成，由位于不同层的部分通过过孔连接而成。如图14至图18所示，第二电源总线720由位于导电层LY1的部分和位于导电层LY2的部分通过过孔连接而成。
图19为本公开一些实施例提供的显示面板中的子像素的像素电路和发光元件的示意图。例如，如图19所示，子像素P包括像素电路1120和发光 元件1110，像素电路1120被配置为驱动发光元件1110。恒压线60被配置为向像素电路1120提供恒定的电压。
图19示出了本公开的一些实施例提供的显示基板的像素电路的电路图。下面结合图19简单描述本公开一些实施例提供的像素电路的具体结构。
例如，多个子像素P包括的多个像素电路设置在衬底基板BS上，如图1所示，设置在衬底基板BS的显示区R1。例如，栅极驱动电路可被配置为输出多个输出信号至多个像素电路以控制多个像素电路产生多个驱动电流以分别驱动多个子像素P中的发光元件发出对应的光，从而实现图像显示。
例如，如图19所示，每个子像素P包括像素电路1120和发光元件1110。
例如，如图19所示，像素电路1120被配置为生成驱动电流以控制发光元件1110发光。
例如，发光元件1110包括第一电极E1、第二电极E2和设置在第一电极E1和第二电极E2之间的发光功能层，如图19所示，发光元件1110的第一电极E1电连接至像素电路1120，发光元件1110的第二电极E2电连接至电压端VSS。当像素电路1120生成的驱动电流流过发光元件1110时，发光元件1110的发光功能层发出与驱动电流的大小相对应的亮度的光。
例如，发光元件1110可以为发光二极管等。发光二极管可以为微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机发光二极管(Organic Light Emitting Diode，OLED)或量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)等。发光元件1110被配置为在工作时接收发光信号(例如，可以为驱动电流)，并发出与该发光信号相对应强度的光。发光元件1110的第一电极可以为阳极，发光二极管的第二电极可以为阴极。需要说明的是，在本公开的实施例中，发光元件1110的发光功能层可以包括电致发光层本身以及位于电致发光层两侧的公共层，例如，公共层可以包括空穴注入层、空穴传输层、电子注入层以及电子传输层等等。在实际应用中，可以根据实际应用环境来设计确定发光元件1110的具体结构，在此不作限定。例如，发光元件1110具有发光阈值电压，在发光元件1110的第一电极和第二电极之间的电压大于或等于发光阈值电压时发光元件1110发光。
例如，如图19所示，像素电路1120包括驱动子电路1121、数据写入子电路1122、存储子电路1123、补偿子电路1124、发光控制子电路1125、第一复位子电路1126、和第二复位子电路1127。
例如，驱动子电路1121包括第一端、第二端和控制端，且被配置为生成驱动发光元件1110发光的驱动电流。例如，如图19所示，驱动子电路1121的控制端电连接到节点Nd1，驱动子电路1121的第一端电连接到节点Nd2，驱动子电路1121的第二端电连接到节点Nd3。
例如，如图19所示，数据写入子电路1122与驱动子电路1121的第一端(即节点Nd2)和数据信号线分别电连接，且被配置为响应于扫描信号Ga1，将数据信号线提供的数据信号Vdata写入驱动子电路1121的第一端。
例如，如图19所示，存储子电路1123分别电连接至电压端VDD和驱动子电路1121的控制端(即节点Nd1)，且被配置为存储基于数据信号Vdata得到的补偿信号。
例如，如图19所示，补偿子电路1124分别电连接至驱动子电路1121的第二端(即节点Nd3)和节点Nd1，且被配置为响应于补偿控制信号Ga2，对驱动子电路1121进行阈值补偿。存储子电路1123存储的补偿信号表示已经进行阈值补偿得到的信号。
例如，如图19所示，发光控制子电路1125分别电连接至驱动子电路1121的第一端和第二端，且被配置为响应于发光控制信号EM，控制驱动子电路1121产生的驱动电流传输至发光元件1110。例如，发光控制子电路1125包括第一发光控制子电路1125A和第二发光控制子电路1125B。第一发光控制子电路1125A电连接至驱动子电路1121的第一端(即节点Nd2)和电压端VDD，且被配置为响应于发光控制信号EM，实现驱动子电路1121和电压端VDD之间的连接导通或断开。第二发光控制子电路1125B分别电连接至驱动子电路1121的第二端(即节点Nd3)和发光元件1110的第一电极E1，且被配置为响应于发光控制信号EM，实现驱动子电路1121和发光元件1110(例如，发光元件1110的第一电极E1)之间的连接导通或断开。
例如，如图19所示，第一复位子电路1126分别电连接至节点Nd1(驱动子电路1121的控制端)和第一初始化电压端Vinit1，且被配置为响应于第一复位控制信号Re，对驱动子电路1121的控制端(即节点Nd1)进行复位，例如，第一复位子电路1126可以将第一初始化电压端Vinit1提供的第一初始化电压写入驱动子电路1121的控制端(即节点Nd1)，以对驱动子电路1121的控制端进行复位。
例如，如图19所示，第二复位子电路1127与发光元件1110的第一电极 和第二初始化电压端Vinit2分别电连接，且被配置为响应于第二复位控制信号Rst，对发光元件1110的第一电极E1进行复位，例如，第二复位子电路1127可以将第二初始化电压端Vinit2提供的第二初始化电压写入发光元件1110的第一电极E1，以对发光元件1110的第一电极E1进行复位。
例如，如图19所示，驱动子电路1121包括驱动晶体管T3，驱动子电路1121的控制端包括驱动晶体管T3的栅极，驱动子电路1121的第一端包括驱动晶体管T3的第一极，驱动子电路1121的第二端包括驱动晶体管T3的第二极。
例如，如图19所示，数据写入子电路1122包括数据写入晶体管T4，数据写入晶体管T4的栅极被配置为接收扫描信号Ga1，数据写入晶体管T4的第一极与数据信号线电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接，也即数据写入晶体管T4的第二极电连接至节点Nd2。
例如，如图19所示，存储子电路1123包括存储电容Cst，存储电容Cst的第一端与驱动晶体管T3的栅极电连接，也即存储电容Cst的第一端(第一极板)电连接至节点Nd1，存储电容Cst的第二端(第二极板)与电压端VDD电连接。
例如，如图19所示，补偿子电路1124包括补偿晶体管T2，补偿晶体管T2的栅极被配置为接收补偿控制信号Ga2，补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接，也即补偿晶体管T2的第二极电连接至节点Nd3，补偿晶体管T2的第一极电连接至节点Nd1。
例如，如图19所示，第一发光控制子电路1125A包括第一发光控制晶体管T5，第二发光控制子电路1125B包括第二发光控制晶体管T6。例如，第一发光控制晶体管T5的栅极被配置为接收发光控制信号EM，第一发光控制晶体管T5的第一极与电压端VDD连接，第一发光控制晶体管T5的第二极与驱动子电路1221的第一端电连接，也即第一发光控制晶体管T5的第二极电连接至节点Nd2；第二发光控制晶体管T6的栅极被配置为接收发光控制信号EM，第二发光控制晶体管T6的第一极与驱动子电路1221的第二端电连接，也即第二发光控制晶体管T6的第一极电连接至节点Nd3，第二发光控制晶体管T6的第二极与发光元件1110的第一电极E1电连接。
需要说明的是，用于控制第一发光控制晶体管T5的信号和用于控制第二发光控制晶体管T6的信号也可以不相同。
例如，如图19所示，第一复位子电路1126包括第一复位晶体管T1，第二复位子电路1127包括第二复位晶体管T7，第一复位晶体管T1的第一极电连接至第一初始化电压端Vinit1，第一复位晶体管T1的第二极电连接至节点Nd1，第一复位晶体管T1的栅极被配置为接收第一复位控制信号Re，第二复位晶体管T7的第一极电连接至第二初始化电压端Vinit2，第二复位晶体管T7的第二极电连接至发光元件1110的第一电极E1，第二复位晶体管T7的栅极被配置为接收第二复位控制信号Rst。
例如，第二初始化电压端Vinit2的第二初始化电压的电压值大于第一初始化电压端Vinit1的第一初始化电压的电压值，通过提高第二初始化电压端Vinit2的第二初始化电压，将发光元件1110内部的载流子进行重置，减少载流子的缺陷，增加器件稳定性，进一步改善屏幕闪烁的问题。然而，本公开的实施例不限于此，第二初始化电压端Vinit2的第二初始化电压的电压值也可以等于第一初始化电压端Vinit1的第一初始化电压的电压值。
例如，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7均为多晶硅薄膜晶体管，例如，低温多晶硅(LTPS)薄膜晶体管，本公开的实施例不限于此，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7中的至少部分也可以为氧化物晶体管。
例如，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7均为P型晶体管。然而，本公开的实施例不限于此，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7中的至少部分也可以为N型晶体管。
例如，电压端VDD输出的电压和电压端VSS输出的电压之一为高电压，另一个为低电压。例如，如图19所示的实施例中，电压端VDD输出的电压为恒定的正电压；而电压端VSS输出的电压为恒定的负电压。例如，在一些示例中，电压端VSS可以接地。
例如，在具体实施时，在本公开实施例中，第二初始化电压端Vinit2输出的第二初始化电压Vi2与电压端VSS输出的电压Vss可以满足如下公式： Vi2-Vss<VEL，从而可以避免发光元件1110在非发光阶段发光。VEL代表发光元件1110的发光阈值电压。
需要说明的是，除了7T1C(7个晶体管和1个电容)的像素电路，像素电路还可以是具有其余合适结构的电路，例如7T2C、8T2C、9T2C、6T1C、6T2C等电路结构，在此不再赘述。
图20为本公开的实施例提供的一种显示面板的示意图。如图20所示，显示面板包括初始化线IN1和初始化线IN2，初始化线IN1包括初始化连接线IN11和初始化信号线IN12，初始化线IN2包括初始化连接线IN21和初始化信号线IN22。初始化线IN1与第一初始化电压端Vinit1相连，初始化线IN2与第二初始化电压端Vinit2相连。初始化线IN1和初始化线IN2彼此绝缘。
如图20所示，显示面板还包括多条初始化信号线IN22，初始化信号线IN22通过过孔V6与恒压线60相连，从而，恒压线60上的电压为初始化电压。恒压线60连接至第二初始化电压端Vinit2。为了图示清晰，图20仅示出了一行子像素中的过孔V6。在每一行子像素中，均可设置过孔V6，但不限于此。
如图20所示，第一分支601和第二分支602构成初始化连接线IN21。该情况下，导电总线612可称作初始化总线。
例如，参考图19和图20，像素电路1120包括驱动晶体管T3、第一复位晶体管T1和第二复位T7，第一复位晶体管T1的第一极与初始化线IN1相连，第一复位晶体管T1的第二极与驱动晶体管T3的栅极相连，第一复位晶体管T1被配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7的第一极与第二初始化线IN2相连，第二复位晶体管T7的第二极与发光元件1110的第一电极E1相连，第二复位晶体管T7被配置为对发光元件1110的第一电极E1进行复位。
例如，参考图19和图20，像素电路1120包括复位晶体管，复位晶体管的第一极与初始化线相连，复位晶体管的第二极与发光元件1110的第一电极相连，复位晶体管被配置为对发光元件1110的第一电极E1进行复位，恒压线60为初始化线IN2。
图21为本公开一些实施例提供的显示面板中的子像素的像素电路和发光元件的示意图。图22为本公开的实施例提供的一种显示面板的示意图。
例如，如图21所示，补偿子电路1124包括第一补偿子电路1124A和第 二补偿子电路1124B。第一补偿子电路1124A和第二补偿子电路1124B通过中间节点Nd4相连。
例如，如图21所示，第一补偿子电路1124A包括第一补偿子晶体管T21，第二补偿子电路1124B包括第二补偿子晶体管T22。第二补偿子电路1124B第一补偿子晶体管T21和通过位于两者之间的中间节点Nd4相连。
例如，如图21所示，像素电路1120还包括防漏电子电路1128，防漏电子电路1128电连接至节点Nd4和参考电压端Vref，被配置为响应于发光控制信号EM，将参考电压传输至节点Nd4。参考电压端Vref被配置为向像素电路提供参考电压VRef，例如，参考电压为恒定的电压。防漏电子电路1128可以起到稳定节点Nd4的电压的作用，进而稳定节点Nd1的电压，起到防漏电的作用，利于驱动电流的稳定。
例如，如图21所示，防漏电子电路1128包括防漏电晶体管T8，防漏电晶体管T8的栅极被配置为接收发光控制信号EM，防漏电晶体管T8的第一极与参考电压线REF相连，防漏电晶体管T8的第二极与中间节点Nd4相连。
例如，如图22所示，恒压线60为参考电压线REF。参考电压线REF连接至参考电压端Vref。
例如，如图21所示，补偿晶体管T2的栅极被配置为接收补偿控制信号Ga2，补偿晶体管T2的第一极与驱动晶体管T3的栅极相连，补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接；补偿晶体管T2包括串联的第一补偿子晶体管T21和第二补偿子晶体管T22，第一补偿子晶体管T21和第二补偿子晶体管T22通过位于两者之间的中间节点Nd4相连；防漏电晶体管T8的第一极与参考电压线REF相连，防漏电晶体管T8的第二极与中间节点Nd4相连，恒压线60为参考电压线REF。
如图21和图22所示，显示面板包括初始化线IN1和初始化线IN2。如图22所示，初始化线IN1、初始化线IN2、恒压线60中每两个均彼此绝缘。初始化线IN1连接至第一初始化电压端Vinit1，初始化线IN2连接至第二初始化电压端Vinit2。
如图21和图22所示，初始化线IN1包括初始化连接线IN11和初始化信号线IN12，初始化线IN2包括初始化连接线IN21和初始化信号线IN22。如图20所示，多条初始化信号线IN12沿第二方向Y排布，且分别与初始化连接线IN11相连。如图20所示，多条初始化信号线IN22沿第二方向Y排 布，且分别与初始化连接线IN21相连。
如图20所示，多条初始化信号线IN12沿第二方向Y排布，且分别与初始化连接线IN11相连。如图20所示，多条初始化信号线IN22沿第二方向Y排布，且分别与初始化连接线IN21相连。
图23为本公开的实施例提供的一种显示面板的示意图。图23还示出了第一电源线71和第二电源线72。图23未示出第一电源线71的全部的结构，也未示出第二电源线72的全部的结构。
例如，信号线可连接至柔性电路板，集成电路与柔性电路板相连，但不限于此。
在本公开的实施例中，电压端VDD提供电压Vdd(电源电压)，电压端VSS提供电压Vss(电源电压)，第一初始化电压端Vinit1提供第一初始化电压Vi1，第二初始化电压端Vinit2提供第二初始化电压Vi2。
图24为本公开的实施例提供的显示面板的布局图。图25为本公开的实施例提供的显示面板中的有源层LY0的平面图。图26为本公开的实施例提供的显示面板中的导电层LYa的平面图。图27为本公开的实施例提供的显示面板中的导电层LYb的平面图。图28为本公开的实施例提供的显示面板中的贯穿绝缘层的过孔VH1的平面图。图29为本公开的实施例提供的显示面板中的导电层LY1的平面图。图30为本公开的实施例提供的显示面板中的贯穿绝缘层的过孔VH2的平面图。图31为本公开的实施例提供的显示面板中的导电层LYb的平面图。
如图24和图25所示，有源层LY0可采用多晶硅，并包括作为晶体管的沟道的半导体和位于半导体的两侧的导体部，导体部为经掺杂的多晶硅。
如图24和图26所示，导电层LYa包括复位控制信号线RST1、栅线GT、存储电容的第一极板Ca、发光控制信号线EML、以及复位控制信号线RST2。复位控制信号线RST1被配置为提供第一复位控制信号Re，栅线GT被配置为提供扫描信号Ga1和补偿控制信号Ga2，发光控制信号线EML被配置为提供发光控制信号EM，复位控制信号线RST2被配置为提供第二复位控制信号Rst。
如图24和图27所示，导电层LYb包括初始化信号线INT1、挡块BK、存储电容的第二极板Cb、初始化信号线INT2。初始化信号线INT1与第一初始化电压端Vinit1相连，以被配置为提供第一初始化电压Vi1。初始化信 号线INT2与第二初始化电压端Vinit2相连，以被配置为提供第二初始化电压Vi2。图27示出了存储电容的第二极板Cb具有开口OPN。
如图24和图28所示，过孔VH1为贯穿第一栅绝缘层、第二栅绝缘层、层间介电层中至少之一的过孔。第一栅绝缘层位于有源层LY0和导电层LYa之间，第二栅绝缘层位于导电层LYa和导电层LYb之间，层间介电层位于导电层LYb和导电层LY1之间。图28示出了过孔Va、过孔Vb、过孔Vc、过孔Vd、过孔Ve、过孔Vf、过孔Vg、过孔Vh、过孔Vi、过孔Vj、过孔Vk、过孔Vm、过孔Vn、以及过孔Vr。
如图24和图29所示，导电层LY1包括参考电压线REF、第一电源电压线PL1、连接电极CE1、连接电极CE2、连接电极CE3、连接电极CE4、连接电极CE5、连接电极CE6。参考电压线REF与参考电压端Vref相连以提供参考电压VRef，第一电源电压线PL1与电压端VDD相连以提供电压Vdd(第一电源电压)。
如图24和图30所示，过孔VH2为贯穿位于导电层LY2和导电层LY1之间的绝缘层的过孔。图30示出了过孔Vs和过孔Vt。
如图24和图31所示，导电层LY2包括连接电极CE7和数据信号线DT。
参考图21、图24至图31，参考电压线REF通过过孔Vm与防漏电晶体管T8的第一极相连，导体部CP即为中间节点Nd4，导体部CP通过过孔Vj与连接电极CE6的一端相连，连接电极CE6的另一端通过过孔Vk与防漏电晶体管T8的第二极相连。
参考图21、图24至图31，连接电极CE1的一端穿过存储电容Cst的第二极板Cb的开口OPN并通过过孔Va与存储电容Cst的第一极板Ca(驱动晶体管T3的栅极)相连，连接电极CE1的另一端通过过孔Vb连接至第一复位晶体管T1的第二极。
参考图21、图24至图31，连接电极CE2的一端通过过孔Vd与第一复位晶体管T1的第一极相连，连接电极CE2的另一端通过过孔Vc与初始化信号线INT1相连。
参考图21、图24至图31，连接电极CE3的一端通过过孔Vf与第二复位晶体管T7的第一极相连，连接电极CE3的另一端通过过孔Vr与初始化信号线INT2相连。
参考图21、图24至图31，连接电极CE4的一端通过过孔Vh与数据写 入晶体管T4的第一极相连，连接电极CE4的另一端通过过孔Vt与数据信号线DT相连。
参考图21、图24至图31，连接电极CE5的一端通过过孔Vn与第二发光控制晶体管T6的第二极相连，连接电极CE5的另一端通过过孔Vs与连接电极CE7相连。发光元件的第一电极E1(图24未示出)与连接电极CE7相连。
参考图21、图24至图31，第一电源信号线PL1通过过孔Ve与存储电容Cst的第二极板Cb相连，第一电源信号线PL1通过过孔Vg与第一发光控制晶体管T5的第一极相连。
参考图24至图31，第一电源信号线PL1通过过孔Vi与挡块BK相连。
例如，第一电源信号线PL1即为第一电源信号线718。例如，初始化信号线INT1为初始化信号线IN1。例如，初始化信号线INT2为初始化信号线IN2。
图24示出了第一补偿子晶体管T21和第二补偿子晶体管T22。
当然，如图19所示，本公开的实施例提供的显示面板还可以不包括防漏电晶体管T8以及与其相连的参考电压线REF。该情况下，可以去除图24的布局图中的防漏电晶体管T8的有源部(沟道区和位于沟道区两侧的第一极和第二极)、参考电压线REF、以及连接电极CE6，进而得到图19所示的像素电路。
在本公开的实施例中，导电层LYa、导电层LYb、导电层LY1、导电层LY2可采用导电材料制作，例如，可采用金属材料。例如，导电层LYa和导电层LYb至少之一的材料包括钼、镍、钼合金、镍合金等，本公开的实施例对此不作限定。导电层LY1和导电层LY2至少之一的材料包括钛、钛合金、铝、铝合金、铜、铜合金或其他任意适合的复合材料，本公开的实施例对此不作限定。
例如，第一电源线71和第二电源线72采用金属材料制作。
例如，衬底基板可以采用玻璃基板或聚酰亚胺基板，但不限于此，可根据需要进行选择。例如，绝缘层501、绝缘层502、钝化层PVX、平坦化层PLN均采用绝缘材料制作。
例如，发光元件的第一极E1和第二极E2的材料可根据需要进行选取。一些实施例中，第一极E1可采用透明导电金属氧化物和银至少之一，但不 限于此。例如，透明导电金属氧化物包括氧化铟锡(ITO)，但不限于此。例如，第一极E1可采用ITO-Ag-ITO三个子层叠层设置的结构。一些实施例中，第二极E2可以为低功函的金属，可采用镁和银至少之一，但不限于此。
本公开的实施例提供了一种显示面板中的静态电平走线的设计方式，提供了静态电平走线的布线方式，并为其提供适合的布线空间。静态电平走线为竖向走线，即，沿第二方向Y延伸的走线。
在本公开的实施例中，位于同一层的元件可由同一膜层经同一构图工艺形成。例如，位于同一层的元件可位于同一个元件的远离衬底基板的表面上。
需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (20)
- 一种显示面板，包括：衬底基板，包括显示区和周边区，所述周边区位于所述显示区的至少一侧；多个子像素，位于所述显示区；多条恒压线，沿第一方向排布，所述恒压线沿第二方向延伸，所述恒压线至少部分位于所述显示区，所述第一方向与所述第二方向相交；以及导线，位于所述周边区，并与所述多条恒压线相连，其中，所述恒压线被配置为向所述子像素提供恒定的电压。
- 根据权利要求1所述的显示面板，还包括第一电源线，其中，所述第一电源线被配置为向所述子像素提供恒定的第一电源电压，所述第一电源线包括第一电源总线，所述第一电源总线位于所述周边区，至少部分所述第一电源总线沿所述第二方向延伸。
- 根据权利要求2所述的显示面板，还包括第二电源线，其中，所述第二电源线被配置为向所述子像素提供恒定的第二电源电压，所述第二电源线包括第二电源总线，所述第二电源总线位于所述周边区，至少部分所述第二电源总线沿所述第二方向延伸。
- 根据权利要求3所述的显示面板，其中，所述导线包括导电总线，至少部分所述导电总线沿所述第二方向延伸，沿所述第二方向延伸的所述至少部分导电总线位于沿所述第二方向延伸的所述至少部分第一电源总线和所述至少部分第二电源总线之间。
- 根据权利要求3或4所述的显示面板，还包括集成电路，其中，所述导电总线、所述第一电源总线、以及所述第二电源总线均与所述集成电路相连。
- 根据权利要求2-5任一项所述的显示面板，其中，所述导线包括与所述导电总线分别连接的第一分支和第二分支，所述第一电源线包括第一电源连接线，所述第一电源连接线沿所述第一方向延伸，所述第一电源连接线在所述衬底基板上的正投影与所述第一分支在所述衬底基板上的正投影交叠。
- 根据权利要求6所述的显示面板，还包括平坦化层，其中，所述平坦化层位于所述第一分支的靠近所述衬底基板的一侧，所述第一分支具有多个开口，所述开口被配置为暴露所述平坦化层的一部分。
- 根据权利要求7所述的显示面板，其中，所述平坦化层的材料包括有机材料。
- 根据权利要求6-8任一项所述的显示面板，其中，所述第一分支沿所述第一方向延伸，所述第二分支与所述第一分支的夹角为钝角，所述第二分支与所述导电总线的夹角为钝角。
- 根据权利要求9所述的显示面板，其中，所述第二分支的形状包括弧形、曲线、折线至少之一。
- 根据权利要求6-10任一项所述的显示面板，还包括多条导电连接线，其中，所述第二分支与所述多条导电连接线相连，所述多条恒压线中的一部分与所述多条导电连接线分别相连。
- 根据权利要求11所述的显示面板，还包括多条信号连接线，其中，所述多条信号连接线中的至少一部分在所述衬底基板上的正投影与所述第二分支在所述衬底基板上的正投影交叠。
- 根据权利要求12所述的显示面板，其中，两条相邻导电连接线之间设有所述多条信号连接线中的至少一条信号连接线。
- 根据权利要求13所述的显示面板，其中，所述信号连接线包括时钟信号线、移位寄存器的起始输入信号线、低电平信号线或高电平信号线中至少之一。
- 根据权利要求6-10任一项所述的显示面板，其中，所述多条恒压线、所述导电总线的至少一部分、以及所述第二分支位于同一层，所述第一分支位于另一层。
- 根据权利要求1-15任一项所述的显示面板，其中，所述子像素包括像素电路和发光元件，所述像素电路被配置为驱动所述发光元件，所述像素电路包括复位晶体管，所述复位晶体管的第一极与初始化线相连，所述复位晶体管的第二极与所述发光元件的第一电极相连，所述复位晶体管被配置为对所述发光元件的第一电极进行复位，所述恒压线为所述初始化线。
- 根据权利要求1-15任一项所述的显示面板，其中，所述子像素包括像素电路和发光元件，所述像素电路被配置为驱动所述发光元件，所述像素电路包括驱动晶体管、第一复位晶体管和第二复位晶体管，所述第一复位晶体管的第一极与第一初始化线相连，所述第一复位晶体管的第二极与所述驱动晶体管的栅极相连，所述第一复位晶体管被配置为对 所述驱动晶体管的栅极进行复位，所述第二复位晶体管的第一极与第二初始化线相连，所述第二复位晶体管的第二极与所述发光元件的第一电极相连，所述第二复位晶体管被配置为对所述发光元件的第一电极进行复位。
- 根据权利要求17所述的显示面板，还包括初始化信号线，其中，所述初始化信号线沿所述第一方向延伸，所述恒压线与所述初始化信号线相连，所述第二初始化线包括彼此相连的所述初始化信号线和所述恒压线。
- 根据权利要求17所述的显示面板，其中，所述像素电路包括补偿晶体管和防漏电晶体管，所述补偿晶体管的栅极被配置为接收补偿控制信号，所述补偿晶体管的第一极与所述驱动晶体管的栅极相连，所述补偿晶体管的第二极与驱动晶体管的第二极电连接；所述补偿晶体管包括串联的第一补偿子晶体管和第二补偿子晶体管，所述第一补偿子晶体管和所述第二补偿子晶体管通过位于两者之间的中间节点相连；所述防漏电晶体管的第一极与参考电压线相连，所述防漏电晶体管的第二极与所述中间节点相连，所述恒压线为所述参考电压线。
- 一种显示装置，包括根据权利要求1-19任一项所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/096218 WO2023230833A1 (zh) | 2022-05-31 | 2022-05-31 | 显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117501851A true CN117501851A (zh) | 2024-02-02 |
Family
ID=89026551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001621.4A Pending CN117501851A (zh) | 2022-05-31 | 2022-05-31 | 显示面板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117501851A (zh) |
| WO (1) | WO2023230833A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081502B2 (ja) * | 1993-06-21 | 1996-01-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| KR102086644B1 (ko) * | 2013-12-31 | 2020-03-09 | 엘지디스플레이 주식회사 | 플렉서블표시장치 및 이의 제조방법 |
| KR102544242B1 (ko) * | 2018-03-16 | 2023-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109326628B (zh) * | 2018-09-12 | 2020-03-17 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板 |
| KR20210039531A (ko) * | 2019-10-01 | 2021-04-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR20210048003A (ko) * | 2019-10-22 | 2021-05-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN110718577B (zh) * | 2019-10-23 | 2022-11-15 | 武汉天马微电子有限公司 | 一种显示模组及显示装置 |
| CN111128080B (zh) * | 2020-03-30 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114255703B (zh) * | 2020-09-21 | 2023-06-16 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
-
2022
- 2022-05-31 WO PCT/CN2022/096218 patent/WO2023230833A1/zh active Application Filing
- 2022-05-31 CN CN202280001621.4A patent/CN117501851A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023230833A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112967682B (zh) | 一种显示面板及显示装置 | |
| CN112673474B (zh) | 电致发光显示面板及显示装置 | |
| CN113078174B (zh) | 阵列基板、显示面板及显示装置 | |
| WO2021227998A1 (zh) | 显示面板及显示装置 | |
| EP3255672A1 (en) | Display device | |
| WO2021232411A1 (zh) | 显示基板、显示面板以及显示装置 | |
| JP7083736B2 (ja) | 表示装置 | |
| KR20230028201A (ko) | 디스플레이 패널 및 디스플레이 장치 | |
| JP7474786B2 (ja) | ディスプレイパネルおよびディスプレイデバイス | |
| WO2021207930A1 (zh) | 显示基板及显示装置 | |
| KR20080062309A (ko) | 유기 전계발광소자 | |
| WO2023230833A1 (zh) | 显示面板和显示装置 | |
| KR20220147180A (ko) | 표시장치 | |
| CN113013197A (zh) | 显示装置 | |
| CN113196492A (zh) | 显示面板及显示装置 | |
| US11508805B2 (en) | Display panel and display device including the same | |
| CN113130568B (zh) | 显示装置及其制造方法 | |
| CN114639343B (zh) | 有机发光显示装置 | |
| WO2023279373A1 (zh) | 显示基板以及显示面板 | |
| CN115548078A (zh) | 显示面板及显示装置 | |
| CN112864192A (zh) | 显示装置 | |
| CN118015987A (zh) | 显示面板、显示装置 | |
| CN114171564A (zh) | 显示基板、显示面板和显示装置 | |
| CN117321768A (zh) | 显示面板及显示装置 | |
| JP2022096682A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |