CN113013197A - 显示装置 - Google Patents

Abstract

实施方式涉及显示装置，包括：基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；电路元件层，其中布置有驱动像素的驱动晶体管；电极，电极安置在电路元件层上并且电极分别通过通孔电连接至驱动晶体管；堤部，堤部围绕像素组中的每一个并且堤部被安置成覆盖电极的边缘的至少一部分；以及形成在被堤部围绕的区域内的发射层，其中，像素组相对于行方向以之字形形状布置。

Description

显示装置

相关申请的交叉引用

本申请要求于2019年12月18日提交的韩国专利申请第10-2019-0169627号的优先权，该韩国专利申请的全部内容通过引用并入本文中以用于所有目的。

技术领域

本公开内容涉及显示装置。

背景技术

随着信息社会的发展，已经开发了各种类型的显示装置。近年来，已经使用了诸如液晶显示器(LCD)、等离子体显示面板(PDP)和有机发光二极管(OLED)显示器的各种显示装置。

构成有机发光二极管显示器的有机发光元件是自发光的并且不需要单独的光源，使得减小了显示装置的厚度和重量。另外，有机发光二极管显示器具有高质量特性，例如低功耗、高亮度和高响应速率。

近来，已经开发了用于通过使用喷墨设备的溶液工艺(solution process)等形成有机发光元件的发射层的技术。通过在设定区域中施加用于形成发射层的溶液并且然后对该溶液进行干燥来执行溶液工艺。

前述内容仅旨在帮助理解本公开内容的背景，而非旨在意指本公开内容落入本领域技术人员已经知道的相关技术的范围内。

发明内容

实施方式提供了一种显示装置，其中按预设数目对布置在相同像素列中的像素进行分组，并且针对像素组中的每一个一体地形成发射层。

实施方式提供了一种显示装置，其中像素组沿行方向以之字形形状布置。

实施方式提供了一种显示装置，其中在像素组之间的边界处，阳极电极与驱动晶体管之间的接触孔被设置成与堤部交叠。

实施方式提供了一种显示装置，其中，对于沿列方向相邻的像素，布局是镜像的，以安置这样的接触孔。

根据实施方式，提供了一种显示装置，包括：基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；电路元件层，其中布置有驱动像素的驱动晶体管；电极，电极安置在电路元件层上并且电极分别通过通孔电连接至驱动晶体管；堤部，堤部围绕像素组中的每一个并且堤部被安置成覆盖电极的边缘的至少一部分；以及形成在被堤部围绕的区域内的发射层，其中，像素组相对于行方向以之字形形状布置。

堤部可以包括：围绕像素中的每一个的第一堤部；以及在第一堤部上并且围绕像素组中的每一个的第二堤部。

堤部可以包括：围绕像素组中的每一个的第一堤部；以及安置在第一堤部上的第二堤部。

堤部可以包括：安置在像素组内的像素之间的第一堤部；以及围绕像素组中的每一个的第二堤部。

通孔可以被设置成与第二堤部交叠。

像素组中的每一个可以包括第一像素和第二像素，第二像素的第一侧设置成与第一像素的第一侧相邻，其中，第一像素的通孔被设置成在第一像素的第二侧与第二堤部交叠，以及其中，第二像素的通孔被设置成在第二像素的第二侧与第二堤部交叠。

第一像素的布局和第二像素的布局可以相对于行方向对称。

电路元件层可以包括：第一导电层，第一导电层形成在基板上并且包括光阻挡层；覆盖光阻挡层的缓冲层；安置在缓冲层上的有源层；安置在有源层上的栅极绝缘层；第二导电层，其中安置有驱动晶体管的栅电极、漏电极和源电极，第二导电层安置在栅极绝缘层上；以及覆盖第二导电层的外涂层，其中，电极通过与第一堤部交叠的通孔连接至光阻挡层，以及光阻挡层通过接触孔连接至驱动晶体管的漏电极。

通孔中的一些可以设置成与围绕像素组中的每一个的第二堤部交叠，并且其他通孔可以设置在像素组内的像素之间。

像素组中的每一个可以包括第一像素和第二像素，第二像素的第一侧设置成与第一像素的第一侧相邻，其中，第一像素的通孔设置在第一像素的第一侧且在第一像素与第二像素之间，以及其中，第二像素的通孔被设置成在第二像素的第二侧与第二堤部交叠。

第一像素的布局和第二像素的布局可以相同。

对于构成一个像素组的两个或更多个像素，发射层可以一体地形成。

在像素组的中心区域中的发射层可以按比在与堤部相邻的边缘区域中的发射层更厚的方式形成。

根据实施方式，提供了一种显示装置，包括：基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；电路元件层，其中布置有驱动像素的驱动晶体管；电极，电极安置在电路元件层上，并且电极分别通过通孔电连接至驱动晶体管；堤部，堤部围绕像素组中的每一个，并且堤部被安置成覆盖电极的边缘的至少一部分；以及形成在被堤部围绕的区域内的发射层，其中，通孔设置成与堤部交叠。

堤部可以包括：围绕像素中的每一个的第一堤部；以及在第一堤部上并且围绕像素组中的每一个的第二堤部。

堤部可以包括：围绕像素组中的每一个的第一堤部；以及安置在第一堤部上的第二堤部。

堤部可以包括：安置在像素组内的像素之间的第一堤部；以及围绕像素组中的每一个的第二堤部。

通孔可以设置成与第二堤部交叠。

在根据实施方式的显示装置中，在通过溶液工艺形成发射层时，可以防止像素缺陷在像素列内的像素之间转移，并且可以确保在显示面板的整个区域上的光发射的均匀性。

附图说明

结合附图，根据以下详细描述，将更清楚地理解本公开内容的以上和其他目的、特征和其他优点，在附图中：

图1是示出根据实施方式的显示装置的配置的框图；

图2是示出根据实施方式的像素的电路图；

图3是根据实施方式的显示面板的截面图；

图4是图1中示出的显示面板的实施方式的示意性平面图；

图5是图1中示出的显示面板的另外的实施方式的示意性平面图；

图6是图4的区域AA的实施方式的放大图；

图7是示出沿图6的线I-I'截取的截面的第一实施方式的图；

图8是示出沿图6的线I-I'截取的截面的第二实施方式的图；

图9是示出沿图6的线I-I'截取的截面的第三实施方式的图；

图10是示出图6中示出的区域BB的详细布局的图；

图11是图4的区域AA的另外的实施方式的放大图；

图12是示出沿图11的线II-II'截取的截面的第一实施方式的图；

图13是示出沿图11的线II-II'截取的截面的第二实施方式的图；以及

图14是示出沿图11的线II-II'截取的截面的第三实施方式的图。

具体实施方式

在下文中，将参照附图来描述实施方式。在说明书中，当元件(区域、层、部分等)被称为在另一元件“上”、“耦接至”另一元件或与另一元件“结合”时，该元件可以直接在另一元件上/耦接至另一元件/与另一元件结合或者在它们之间可以存在中间元件。

相同的附图标记指代相同的元件。在附图中，为了有效地描述技术细节，放大了元件的厚度、比例和尺寸。术语“和/或(以及/或者)”包括相关联元件可以限定的一个或更多个组合。

术语“第一”、“第二”等可以用于描述各种元件，但是这些元件不被解释为受限于这些术语。这些术语仅用于将一个元件与其他元件区分开。例如，在不脱离实施方式的范围的情况下，“第一”元件可以被命名为“第二”元件，并且“第二”元件也可以类似地被命名为“第一”元件。如本文中所使用的，除非上下文另外明确指示，否则单数形式的“一”、“一个”和“该”也旨在包括复数形式。

在本文中使用术语“在……下”、“在……下方”、“在……上”、“在……上方”等来描述附图中示出的一个或更多个元件之间的关系。这些术语是相对概念，并且基于附图中的方向来描述。

应当理解，诸如“包括”、“具有”等的术语旨在指示说明书中所公开的特征、数目、步骤、动作、元件、部件或其组合的存在，而非旨在排除可以存在或者可以添加一个或更多个其他特征、数目、步骤、动作、元件、部件或其组合的可能性。

图1是示出根据实施方式的显示装置的配置的框图。

参照图1，显示装置1包括时序控制器10、栅极驱动器20、数据驱动器30、电源40和显示面板50。

时序控制器10可以从外部接收图像信号RGB和控制信号CS。图像信号RGB可以包括灰度数据(grayscale data)。控制信号CS可以包括例如水平同步信号、垂直同步信号和主时钟信号。

时序控制器10可以对图像信号RGB和控制信号CS进行处理以产生适合于显示面板50的操作条件的信号，以使得时序控制器10可以生成并输出图像数据DATA、栅极驱动控制信号CONT1、数据驱动控制信号CONT2和电源控制信号CONT3。

栅极驱动器20可以通过多个第一栅极线GL11至GL1n连接至显示面板50的像素PX。栅极驱动器20可以基于从时序控制器10输出的栅极驱动控制信号CONT1来生成栅极信号。栅极驱动器20可以通过多个第一栅极线GL11至GL1n将所生成的栅极信号提供至像素PX。

在各种实施方式中，栅极驱动器20还可以通过多个第二栅极线GL21至GL2n连接至显示面板50的像素PX。栅极驱动器20可以通过多个第二栅极线GL21至GL2n将感测信号提供至像素PX。可以供应感测信号以便测量设置在像素PX内部的发光元件和/或驱动晶体管的特性。

数据驱动器30可以通过多个数据线DL1至DLm连接至显示面板50的像素PX。数据驱动器30可以基于从时序控制器10输出的图像数据DATA和数据驱动控制信号CONT2来生成数据信号。数据驱动器30可以通过多个数据线DL1至DLm将所生成的数据信号提供至像素PX。

在各种实施方式中，数据驱动器30还可以通过多个感测线(或参考线)SL1至SLm连接至显示面板50的像素PX。数据驱动器30可以通过多个感测线SL1至SLm将参考电压(感测电压或初始电压)提供至像素PX，或者可以基于从像素PX反馈的电信号来感测像素PX的状态。

电源40可以通过多个电力线PL1和PL2连接至显示面板50的像素PX。电源40可以基于电源控制信号CONT3来生成要提供至显示面板50的驱动电压。驱动电压可以包括例如高电位驱动电压ELVDD和低电位驱动电压ELVSS。电源40可以通过对应的电力线PL1和PL2将所生成的驱动电压ELVDD和ELVSS提供至像素PX。

在显示面板50中，布置有多个像素PX(或者称为“子像素”)。像素PX可以例如以矩阵形式布置在显示面板50上。

像素PX中的每一个可以电连接至对应的栅极线和对应的数据线。这样的像素PX可以发射具有对应于分别通过第一栅极线GL11至GL1n和数据线DL1至DLm供应的栅极信号和数据信号的亮度的光。

每个像素PX可以显示第一颜色至第三颜色中的任意一种。在一个实施方式中，每个像素PX可以显示红色、绿色和蓝色中的任意一种。在另一实施方式中，每个像素PX可以显示青色、品红色和黄色中的任意一种。在各种实施方式中，像素PX可以被配置成显示四种或更多种颜色中的任意一种。例如，每个像素PX可以显示红色、绿色、蓝色和白色中的任意一种。

时序控制器10、栅极驱动器20、数据驱动器30和电源40可以被配置为单独的集成电路(IC)，或者其中时序控制器10、栅极驱动器20、数据驱动器30和电源40中的至少一些被集成的IC。例如，数据驱动器30和电源40中的至少一个可以被配置为与时序控制器10集成的集成电路。

另外，在图1中，栅极驱动器20和数据驱动器30被示出为与显示面板50分开的元件，但是栅极驱动器20和数据驱动器30中的至少一个可以按与显示面板50整体地形成的面板内方式配置。例如，栅极驱动器20可以根据面板内栅极(GIP)方式与显示面板50整体地形成。

图2是示出图1中示出的像素的实施方式的电路图。作为示例，图2示出了连接至第i个第一栅极线GL1i和第j个数据线DLj的像素PXij。

参照图2，像素PX包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST的第一电极(例如，源电极)电连接至第j个数据线DLj，并且开关晶体管ST的第二电极(例如，漏电极)电连接至第一节点N1。开关晶体管ST的栅电极电连接至第i个第一栅极线GL1i。当通过第i个第一栅极线GL1i被施加具有栅极导通电平的栅极信号时，开关晶体管ST导通，并且将通过第j个数据线DLj施加的数据信号发送至第一节点N1。

存储电容器Cst的第一电极电连接至第一节点N1，并且存储电容器Cst的第二电极连接至发光元件LD的第一电极。可以利用与施加至第一节点N1的电压与施加至发光元件LD的第一电极的电压之间的差对应的电压来对存储电容器Cst进行充电。

驱动晶体管DT的第一电极(例如，源电极)接收高电位驱动电压ELVDD，并且驱动晶体管DT的第二电极(例如，漏电极)电连接至发光元件LD的第一电极(例如，阳极电极)。驱动晶体管DT的栅电极电连接至第一节点N1。当通过第一节点N1被施加具有栅极导通电平的电压时，驱动晶体管DT导通，并且可以根据施加至栅电极的电压来控制流向发光元件LD的驱动电流的量。

感测晶体管SST的第一电极(例如，源电极)电连接至第j个感测线SLj，并且感测晶体管SST的第二电极(例如，漏电极)电连接至发光元件LD的第一电极(例如，阳极电极)。感测晶体管SST的栅电极电连接至第i个第二栅极线GL2i。当通过第i个第二栅极线GL2i被施加具有栅极导通电平的感测信号时，感测晶体管SST导通，并且将通过第j个感测线SLj施加的参考电压发送至发光元件LD的第一电极。

发光元件LD输出对应于驱动电流的光。发光元件LD可以输出对应于红色、绿色、蓝色和白色中的任意一种的光。发光元件LD可以是有机发光二极管(OLED)或者具有在微米至纳米级范围内的尺寸的超小型无机发光二极管，但是该实施方式不限于此。在下文中，将参照其中发光元件LD是有机发光二极管的实施方式来描述该实施方式的技术构思。

在该实施方式中，像素PXij的结构不限于图2中示出的结构。根据一个实施方式，像素PXij还可以包括至少一个元件，上述至少一个元件用于对驱动晶体管DT的阈值电压进行补偿，或者对驱动晶体管DT的栅电极的电压和/或发光元件LD的第一电极的电压进行初始化。

图2示出了其中开关晶体管ST、驱动晶体管和感测晶体管SST是NMOS晶体管的示例，但是本公开内容不限于此。例如，构成每个像素PX的晶体管中的至少一些或全部可以被配置为PMOS晶体管。在各种实施方式中，开关晶体管ST、驱动晶体管DT和感测晶体管SST中的每一者可以被实现为低温多晶硅(LTPS)薄膜晶体管、氧化物薄膜晶体管或低温多晶氧化物(LTPO)薄膜晶体管。

图3是根据实施方式的显示面板的截面图。特别地，图3示出其中在显示面板50内安置有像素PX的区域的详细堆叠结构。

参照图3，根据实施方式的显示面板50可以包括基板100、电路元件层和发光元件层。

基板100是显示面板50的基底构件，并且可以是透光基板。基板100可以是包括玻璃或钢化玻璃的刚性基板，或者可以是由塑料材料制成的柔性基板。

在实施方式中，在基板100上可以形成有光阻挡层110。当从上方看时，光阻挡层110以与晶体管T的有源层210、特别是在有源层210中形成的沟道区域交叠的方式安置，并且因此可以保护元件不受外部光的影响。

光阻挡层110可以由缓冲层230覆盖。缓冲层230可以防止离子或杂质从基板100扩散，并且可以阻挡湿气渗透。

电路元件层可以包括构成像素PXij的电路元件(例如，开关晶体管ST、驱动晶体管DT、存储电容器Cst等)和信号线。电路元件层可以形成在缓冲层230上。

首先，在基板100的上方可以形成有源层210。有源层210可以由基于硅的半导体材料或基于氧化物的半导体材料制成。

在有源层210上可以形成有栅极绝缘层220。在栅极绝缘层220上可以形成有栅电极211、源电极212和漏电极213。源电极212和漏电极213可以通过穿透栅极绝缘层220的接触孔连接至有源层210。

源电极212、漏电极213、栅电极211以及与其对应的有源层210可以构成晶体管T。晶体管T可以例如是驱动晶体管DT或开关晶体管ST。作为示例，图3示出漏电极213连接至发光元件LD的第一电极410的驱动晶体管DT。

在源电极212和漏电极213上可以形成有钝化层240。钝化层240是用于保护下部元件的绝缘层，并且可以由无机材料或有机材料制成。

在电路元件层中，还可以形成有未示出的的电路元件，诸如各种信号线和电容器。信号线可以包括例如参照图1和图2描述的栅极线GL1和GL2、数据线DL等。

在钝化层240上可以形成有外涂层250。外涂层250可以是用于减小下部结构中的阶梯差的平坦化膜。

发光元件层形成在外涂层250上，并且包括发光元件LD。发光元件LD包括第一电极410、发射层420和第二电极430。第一电极410可以是阳极电极，并且第二电极430可以是阴极电极。

第一电极410可以形成在外涂层250上。第一电极410通过穿透外涂层250和钝化层240的通孔VIA连接至晶体管T的漏电极213。

在外涂层250上还可以形成有堤部300。堤部300可以是限定像素PX的发射区域EA的限定膜。堤部300以覆盖第一电极410的部分边缘的方式形成。可以将第一电极410的未被堤部300覆盖的暴露区域限定为像素PX的发射区域EA。在发射区域EA内，第一电极410、发射层420和第二电极430以彼此直接接触的方式堆叠。

在第一电极410上形成有发射层420。发射层420形成在第一电极410的未被堤部300覆盖的暴露的部分区域上。也就是说，发射层420可以形成在由堤部300限定的发射区域EA中。

发射层420可以具有包括光生成层的多层薄膜结构。例如，发射层420可以包括空穴传输层(HTL)、有机发射层和电子传输层(ETL)。另外，发射层420还可以包括空穴注入层(HIL)、空穴阻挡层(HBL)、电子注入层(EIL)和电子阻挡层(EBL)。

在该实施方式中，可以通过使用喷墨设备的溶液工艺等来形成发射层420。也就是说，可以通过将溶液施加(滴)至被堤部300围绕的区域并且对所施加的溶液进行干燥来形成发射层420。

在通过溶液工艺形成发射层420时，由于溶液与堤部300之间的张力，在发射层420的中心区域和与堤部300相邻的边缘区域之间出现厚度差(堆积)。例如，发射层420可能形成为其中中心部分最薄并且与堤部300接触的区域最厚的凹入形状。然而，该实施方式不限于此。也就是说，在各种实施方式中，可以安置用于提高发射层420的厚度的均匀性的结构，并且发射层420可以在发射区域EA内具有均匀的厚度。

在发射层420和堤部300上形成有第二电极430。也就是说，第二电极430可以形成为覆盖发射层420和堤部300。

尽管未示出，但是在第二电极430上可以形成有封装层。封装层防止外部湿气渗透到发射层420中。封装层可以由无机绝缘材料制成或者可以形成为其中无机绝缘材料和有机绝缘材料交替堆叠的结构，但是不必限制于此。

图4是图1中示出的显示面板的实施方式的示意性平面图。图5是图1中示出的显示面板的另外的实施方式的示意性平面图。

首先，参照图4，像素PX可以包括显示红色的第一像素R、显示绿色的第二像素G以及显示蓝色的第三像素B。在显示面板50上，显示相同颜色的像素可以布置在一个像素列中。例如，第一像素R可以布置在第一像素列中，第二像素G可以布置在第二像素列中，并且第三像素B可以布置在第三像素列中。

图4中示出的第一像素至第三像素R、G和B基本上表示其中布置有像素R、G和B的发光元件LD的发射区域EA。构成像素R、G和B的电路元件、例如晶体管DT、ST和SST以及存储电容器Cst可以安置在发光元件LD下方以及/或者安置在发射区域EA的附近(具体地，非发射区域)。然而，本公开内容不限于此。

在实施方式中，在显示面板50上，可以沿行方向X交替地安置其中布置有第一像素R的第一像素列、其中布置有第二像素G的第二像素列以及其中布置有第三像素B的第三像素列(条型)。然而，该实施方式不限于示出的示例。在各种实施方式中，可以沿行方向X交替地安置其中布置有第一像素R的第一像素列、其中布置有第二像素G的第二像素列、其中布置有第三像素B的第三像素列以及其中布置有第二像素G的第四像素列(像素排列(PenTile)型)。

在该实施方式中，一个像素列中的两个或更多个相邻的像素PX可以形成像素组PG。例如，参照图4，布置在一个像素列中的像素PX可以按两个进行分组以形成像素组PG。然而，该实施方式不限于此。一个像素组PG可以被配置成包括两个以上的像素PX。

在实施方式中，如图4所示，像素组PG可以相对于行方向X以之字形形状布置。例如，在第一像素列中的第j像素组PG包括第i像素行中的第一像素R和第i+1像素行中的第一像素R的情况下，第二像素列中的第j像素组PG可以包括第i+1像素行中的第二像素G和第i+2像素行中的第二像素G。另外，第三像素列中的第j像素组PG可以包括第i像素行中的第三像素B和第i+1像素行中的第三像素B。

类似地，在第一像素列中的第j+1像素组PG包括第i+2像素行中的第一像素R和第i+3像素行中的第一像素R的情况下，第二像素列中的第j+1像素组PG可以包括第i+3像素行中的第二像素G和第i+4像素行中的第二像素G。另外，第三像素列中的第j+1像素组PG可以包括第i+2像素行中的第三像素B和第i+3像素行中的第三像素B。

然而，该实施方式的技术构思不限于此。也就是说，在其他实施方式中，如图5所示，像素组PG可以相对于行方向X布置成行。

堤部300形成在像素组PG附近(周围)。堤部300具有在像素列之间沿列方向Y延伸的形状。另外，堤部300具有在像素组PG之间沿行方向X延伸的形状。

堤部300可以由具有亲水特性和/或疏水特性的至少两层堤部形成。例如，堤部300可以包括具有亲水特性的第一堤部以及形成在第一堤部上的第二堤部，第二堤部设置有具有疏水特性的至少一个区域。在该实施方式中，第一堤部可以形成在同一像素组PG中的像素PX之间。下面将参照附图来描述堤部300的详细结构。

在这样的实施方式中，可以通过将用于形成发射层420的溶液施加至被堤部300围绕的区域并且对所施加的溶液进行干燥来形成发射层420。由于堤部300具有疏水特性，因此防止了在堤部300的相对侧处的溶液的混合。由于堤部300以围绕每个像素组PG的方式形成，因此像素组PG的发射层420彼此分开。因此，即使在溶液工艺期间由于异物的流入而在发射层420中出现缺陷时，该缺陷也不会转移至其他像素组PG的像素PX。

在溶液工艺中，对于包括在一个像素组PG中的像素PX，发射层420可以一体地形成。也就是说，包括在一个像素组PG中的像素PX共享一个发射层420。如上所述，在通过对像素PX进行分组来形成发射层420的情况下，施加溶液的区域与针对像素PX中的每一个形成发射层420的情况下的施加溶液的区域相比相对更宽，使得可以减小工艺难度并且可以提高具有高分辨率的显示装置1的生产效率。

像素PX中的每一个可以具有图2和图3中示出的结构。在此，用于将像素PX的第一电极410连接至驱动晶体管DT的漏电极213的通孔VIA可以形成为与堤部300交叠。例如，包括在任意像素组PG中的像素PX的通孔VIA可以被安置成与围绕该像素组PG的堤部300交叠。特别地，通孔VIA可以按与在沿列方向Y布置的像素组PG之间沿行方向X延伸的堤部300交叠的方式安置。

在下文中，将更详细地描述围绕像素组PG的堤部300的各种结构以及其中像素PX的通孔VIA以与堤部300交叠的方式安置的各种实施方式。

图6是图4的区域AA的实施方式的放大图。图7是示出沿图6的线I-I'截取的截面的第一实施方式的图。图8是示出沿图6的线I-I'截取的截面的第二实施方式的图。图9是示出沿图6的线I-I'截取的截面的第三实施方式的图。在图7至图9中，为了便于描述，将有源层210至钝化层240简单地示出为一个TFT基板。

参照图6，在所示出的实施方式中，像素组PG中的每一个包括沿列方向Y相邻的两个像素PX1和PX2。如上面参照图3所述，像素PX1和PX2中的每一个的第一电极410通过通孔VIA电连接至驱动晶体管DT的漏电极213。

堤部300形成在像素PX1和PX2附近。堤部300以围绕每个像素组PG和/或每个像素PX1、PX2的方式安置。

一起参照图6和图7，在第一实施方式中，堤部300可以包括具有亲水特性的第一堤部310和具有疏水特性的第二堤部320。第二堤部320可以形成在第一堤部310的至少一个区域上。在此，第二堤部320可以按比第一堤部310更厚的方式形成，并且第二堤部320可以按比第一堤部310更窄的方式形成。然而，本实施方式不限于此。

第一堤部310可以具有亲水特性。例如，第一堤部310可以由诸如硅氧化物的无机绝缘材料制成。

第一堤部310可以是限定像素PX1和PX2中的每一个的发射区域EA的限定膜。换句话说，第一堤部310安置在像素PX1和PX2中的每一个的发射区域EA的附近。在此，第一堤部310可以形成为覆盖像素PX1和PX2中的每一个的第一电极410的边缘的一部分。第一堤部310以在像素行之间和像素列之间延伸的网格形状安置。

第二堤部320可以在施加作为具有亲水特性的有机绝缘材料和诸如氟的疏水材料的混合物的溶液之后、通过光刻工艺以图案方式形成。由于在光刻工艺期间发射的光，诸如氟的疏水材料可以移动至第二堤部320的顶部，并且第二堤部320的顶部可以具有疏水特性。然而，该实施方式不限于此。第二堤部320的整个部分可以形成为具有疏水特性。

第二堤部320可以是限定像素组PG中的每一个的限定膜。第二堤部320形成于在像素列之间沿列方向Y延伸的第一堤部310上。另外，第二堤部320形成于在像素组PG之间沿行方向X延伸的第一堤部310上。

在该实施方式中，在像素组PG中的每一个的附近，可以形成包括第一堤部310以及形成在第一堤部310上的第二堤部320的两层堤部300。另外，在像素组PG中，可以在像素PX1与像素PX2之间的边界处形成包括第一堤部310的一层堤部300。

在显示面板50上，当施加用于形成发射层420的溶液时，像素组PG的溶液通过具有疏水特性的第二堤部320彼此分开。另外，由于溶液与具有亲水特性的第一堤部310之间的张力，提高了溶液在像素组PG内的扩散，使得可以防止发射层420在边缘区域处的堆积。在这样的结构中，对于包括在一个像素组PG中的像素PX1和PX2，发射层420可以一体地形成。

一起参照图6和图8，在第二实施方式中，第一堤部310和第二堤部320可以是限定像素组PG中的每一个的限定膜。第一堤部310和第二堤部320在像素列之间沿列方向Y延伸，并且在像素组PG之间沿行方向X延伸。

在该实施方式中，在像素组PG中的每一个的附近，可以形成包括第一堤部310以及形成在第一堤部310上的第二堤部320的两层堤部300。堤部300未形成在像素组PG内。在像素组PG内的像素PX1与PX2之间的边界处未形成第一电极410，并且外涂层250暴露于外部。通过第一电极410与外涂层250之间的阶梯差可以提高溶液在像素组PG内的扩散。

一起参照图6和图9，在第三实施方式中，在像素组PG中的每一个的附近仅形成有具有疏水特性的第二堤部320。第一堤部310可以仅形成在像素组PG内的像素PX1与像素PX2之间的边界处。在本实施方式中，第一堤部310具有在像素列之间沿列方向Y延伸的形状。

在各种实施方式中，用于将像素PX1和PX2中的每一个的第一电极410电连接至驱动晶体管DT的漏电极213的通孔VIA可以形成为与堤部300交叠。通过对外涂层250和钝化层240进行蚀刻来形成通孔VIA。当第一电极410填充通孔VIA的内部并且形成在通孔VIA上时，在通孔VIA附近出现第一电极410的表面的倾斜和/或台阶差。当通过使用溶液工艺在出现倾斜和/或台阶差的区域上形成发射层420时，溶液的扩散可能由于在通孔VIA附近的倾斜和/或台阶差而劣化。

在这些实施方式中，在安置有堤部300的区域中形成通孔VIA，并且通孔VIA附近的堤部300用于覆盖，在暴露的第一电极410上形成发射层420。根据这些实施方式，可以确保施加溶液的区域的平坦度，并且可以提高溶液的扩散。

在图6示出的实施方式中，通孔VIA被安置成与堤部300的围绕像素组PG的区域交叠。更具体地，参照图7至图9，通孔VIA被安置成与第二堤部320的围绕像素组PG的区域交叠。在该实施方式中，通孔VIA可以被安置成与在像素组PG附近沿行方向X延伸的第二堤部320的区域交叠。

由于通孔VIA以与第二堤部320的区域交叠的方式安置，因此通过通孔VIA电连接的驱动晶体管DT的漏电极213和发光元件LD的第一电极410可以包括延伸至第二堤部320的区域的延伸部分。

为了使延伸部分的延伸长度最小化，通孔VIA可以被安置成与第二堤部320的相对邻近对应像素PX1、PX2的区域交叠。在此，根据像素组PG内的各个像素PX1和PX2的位置，与像素PX1和PX2相邻的第二堤部320的区域可以位于不同方向上。因此，通孔VIA可以分别在像素PX1和PX2内沿不同的方向安置。

例如，如所示出的，在沿列方向Y布置的第一像素PX1和第二像素PX2包括在一个像素组PG中的情况下，在上部位置处安置的第一像素PX1的通孔VIA可以被安置成与第二堤部320的沿行方向X从第一像素PX1的上部延伸的区域交叠。在下部位置处安置的第二像素PX2的通孔VIA可以被安置成与第二堤部320的沿行方向X从第二像素PX2的下部延伸的区域交叠。

如所示出的，在针对在同一像素组PG内安置的像素PX1和PX2的通孔VIA的位置不同时，像素PX1和PX2的布局被不同地配置。例如，在第一像素PX1的通孔VIA安置在上部位置处并且第二像素PX2的通孔VIA安置在下部位置处的情况下，两个像素PX1和PX2的布局可以相对于行方向X对称(镜像)。

在下文中，将描述根据安置在像素组PG内的通孔VIA的位置相对于行方向X对称的像素PX1和PX2的详细布局。

图10是示出图6中示出的区域BB的详细布局的图。结合上述实施方式参照图10，显示面板50可以包括安置在发射区域EA中的发光元件LD以及安置在发射区域EA和/或附近区域中的电路元件。发光元件LD和电路元件可以构成一个像素PX1、PX2。另外，显示面板50还可以包括安置在发射区域EA附近的布线区域WA。在布线区域WA中，可以安置用于驱动电路元件的一个或更多个驱动线。

首先，将描述像素组PG内的第一像素PX1的布局。

第一栅极线GL1和第二栅极线GL2可以沿行方向X延伸以与发射区域EA交叉。对于一个发射区域EA，第一栅极线GL1和第二栅极线GL2可以沿基本上垂直于行方向X的列方向Y顺序地布置。第一栅极线GL1可以从栅极驱动器20接收栅极信号。第二栅极线GL2可以从栅极驱动器20接收感测信号。

数据线DL可以沿列方向Y从布线区域WA延伸。也就是说，数据线DL可以沿基本上垂直于第一栅极线GL1和第二栅极线GL2的方向延伸。数据线DL可以从数据驱动器30接收数据信号。

感测线SL可以沿列方向Y从布线区域WA延伸。也就是说，感测线SL可以沿基本上平行于数据线DL的方向延伸。感测线SL可以从数据驱动器30接收参考电压，或者可以将从对应的像素PX1、PX2输出的电信号发送至数据驱动器30。在数据线DL设置在发射区域EA的一侧的布线区域WA中的情况下，感测线SL可以设置在发射区域EA的另一侧的布线区域WA中。

如上参照图2所述，像素PX1和PX2中的每一个可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST可以包括第一栅电极2111、第一源电极2121和第一漏电极2131。

第一栅电极2111可以安置成与形成在有源层210(图3中示出)中的沟道区域交叠。沟道区域可以是在有源层210内的未掺杂有杂质的半导体图案。在第一栅电极2111与沟道区域之间，可以安置至少一个绝缘层，例如栅极绝缘层220(图3中示出)。第一栅电极2111可以电连接至第一栅极线GL1。

第一源电极2121和第一漏电极2131可以通过接触孔分别连接至有源层210中的沟道区域的相对侧。第一源电极2121还可以通过接触孔连接至数据线DL。第一漏电极2131可以电连接至存储电容器Cst的上部电极221。例如，第一漏电极2131可以与存储电容器Cst的上部电极221一体地形成。

驱动晶体管DT可以包括第二栅电极2112、第二源电极2122和第二漏电极2132。

第二栅电极2112可以安置成与形成在有源层210中的沟道区域交叠。在第二栅电极2112与沟道区域之间，可以安置至少一个绝缘层，例如栅极绝缘层220。第二栅电极2112可以通过接触孔电连接至存储电容器Cst的上部电极221。

第二源电极2122和第二漏电极2132可以通过接触孔分别连接至有源层210中的沟道区域的相对侧。第二源电极2122可以连接至第一电力线PL1，通过该第一电力线PL1施加高电位驱动电压ELVDD。例如，第二源电极2122可以被配置为沿列方向Y从沿行方向X延伸的第一电力线PL1突出的延伸部分。第二漏电极2132可以通过接触孔连接至光阻挡层110。如稍后描述，光阻挡层110通过通孔VIA连接至第一电极410，使得第二漏电极2132可以穿过光阻挡层110连接至第一电极410。

感测晶体管SST可以包括第三栅电极2113、第三源电极2123和第三漏电极2133。

第三栅电极2113可以安置成与形成在有源层210中的沟道区域交叠。在第三栅电极2113与沟道区域之间，可以安置至少一个绝缘层，例如栅极绝缘层220。第三栅电极2113可以电连接至第二栅极线GL2。

第三源电极2123和第三漏电极2133可以通过接触孔分别连接至有源层210中的沟道区域的相对侧。第三源电极2123可以通过接触孔连接至感测线SL。第三漏电极2133可以通过接触孔电连接至存储电容器Cst的下部电极222。

存储电容器Cst可以包括上部电极221和下部电极222。

下部电极222可以形成为电连接至光阻挡层110的一个图案。下部电极222可以通过接触孔电连接至感测晶体管SST的第三漏电极2133，并且可以穿过光阻挡层110连接至驱动晶体管DT的第二漏电极2132和第一电极410。

上部电极221可以按其至少一个区域覆盖下部电极222的方式形成。在上部电极221与下部电极222之间，存储对应于这两个电极之间的电位差的电荷，使得上部电极221和下部电极222可以作为存储电容器Cst而工作。

上部电极221可以与开关晶体管ST的第一漏电极2131一体地形成。上部电极221可以通过接触孔连接至驱动晶体管DT的第二栅电极2112。

发光元件LD可以包括第一电极410、第二电极430以及安置在第一电极410与第二电极430之间的发射层420(参见图3)。在实施方式中，第一电极410和第二电极430可以按在发射区域EA中彼此交叠的方式安置。

第一电极410可以安置在发射区域EA中。第一电极410可以通过通孔VIA连接至驱动晶体管DT的第二漏电极2132。在第一电极410上可以安置发射层420和第二电极430。发射层420和第二电极430可以广泛地形成在显示面板50上。

在上面的实施方式中，如上参照图6至图9所述，通孔VIA被安置成与围绕第一像素PX1所属的像素组PG的堤部300交叠。具体地，如所示出的，安置在像素组PG的上端处的第一像素PX1的通孔VIA被形成为与安置在像素组PG的上端处的堤部300交叠。

上述第一像素PX1的布局以及与第一像素PX1属于同一像素组PG的相邻的第二像素PX2的布局相对于行方向X在结构上对称。在该实施方式中，如所示出的，安置在像素组PG的下端处的第二像素PX2的通孔被形成为与安置在像素组PG的下端处的堤部300交叠。

图11是图4的区域AA的另外的实施方式的放大图。图12是示出沿图11的线II-II'截取的截面的第一实施方式的图。图13是示出沿图11的线II-II'截取的截面的第二实施方式的图。图14是示出沿图11的线II-II'截取的截面的第三实施方式的图。

图11至图14的实施方式基本上与图6的实施方式相同，除了改变了通孔VIA的布置之外。因此，与图6的实施方式相同的元件由相同的附图标记表示，并且将省略其详细描述。

参照图11，在示出的实施方式中，像素组PG中的每一个包括沿列方向Y相邻的两个像素PX1和PX2。如上面参照图3所述，像素PX1和PX2中的每一个的第一电极410通过通孔VIA电连接至驱动晶体管DT的漏电极213。

堤部300形成在像素PX1和PX2附近。堤部300以围绕每个像素组PG和/或每个像素PX1、PX2的方式安置。

一起参照图11和图12，在第一实施方式中，堤部300可以包括具有亲水特性的第一堤部310和具有疏水特性的第二堤部320。第一堤部310可以是限定像素PX1和PX2中的每一个的发射区域EA的限定膜。换句话说，第一堤部310安置在像素PX1和PX2中的每一个的发射区域EA的附近。第二堤部320可以是限定像素组PG中的每一个的限定膜。第二堤部320形成于在像素列之间沿列方向Y延伸的第一堤部310上。另外，第二堤部320形成于在像素组PG之间沿行方向X延伸的第一堤部310上。

在该实施方式中，在像素组PG中的每一个的附近，可以形成包括第一堤部310以及形成在第一堤部310上的第二堤部320的两层堤部300。另外，在像素组PG中，可以在像素PX1与像素PX2之间的边界处形成包括第一堤部310的一层堤部300。

一起参照图11和图13，在第二实施方式中，第一堤部310和第二堤部320可以是限定像素组PG中的每一个的限定膜。第一堤部310和第二堤部320在像素列之间沿列方向Y延伸，并且在像素组PG之间沿行方向X延伸。

在该实施方式中，在像素组PG中的每一个的附近，可以形成包括第一堤部310以及形成在第一堤部310上的第二堤部320的两层堤部300。在像素组PG内未形成堤部300。一起参照图11和图14，在第三实施方式中，仅具有疏水特性的第二堤部320形成在像素组PG中的每一个的附近。第一堤部310可以仅形成在像素组PG内的像素PX1与像素PX2之间的边界处。在本实施方式中，第一堤部310具有在像素列之间沿列方向Y延伸的形状。

在各种实施方式中，用于将像素PX1和PX2中的每一个的第一电极410电连接至驱动晶体管DT的漏电极213的通孔VIA可以形成为与堤部300交叠。

在图11中示出的实施方式中，通孔VIA被安置成与堤部300的围绕各个像素PX1和PX2的发射区域EA的区域交叠。更具体地，参照图12至图14，通孔VIA被安置成与第一堤部310和/或第二堤部320的围绕各个像素PX1和PX2的发射区域EA的区域交叠。在该实施方式中，通孔VIA可以被安置成与在像素组PG附近沿行方向X延伸的第一堤部310和/或第二堤部320的区域交叠。

与图6的实施方式相比，在图11的实施方式中，通孔VIA在像素PX1和PX2内沿相同方向安置。例如，如所示出的，在沿列方向Y布置的第一像素PX1和第二像素PX2包括在一个像素组PG中的情况下，安置在上部位置处的第一像素PX1的通孔VIA可以被安置成与第一堤部310的沿行方向X从第一像素PX1的下部延伸的区域交叠。安置在下部位置处的第二像素PX2的通孔VIA可以被安置成与第二堤部320的沿行方向X从第二像素PX2的下部延伸的区域交叠。

如所示出的，当针对安置在同一像素组PG内的像素PX1和PX2的通孔VIA的位置相同时，像素PX1和PX2的布局被相同地配置。也就是说，虽然在图10中，像素PX1和PX2具有上下颠倒的布局，但是在图11至图14的实施方式中，像素PX1和PX2可以具有相同类型的布局。像素PX1和PX2的布局与参照图10描述的第一像素PX1的布局相同，因此将省略其详细描述。

本公开还可以配置如下：

技术方案1.一种显示装置，包括：

基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；

电路元件层，其中布置有驱动所述像素的驱动晶体管；

电极，所述电极安置在所述电路元件层上，并且所述电极分别通过通孔电连接至所述驱动晶体管；

堤部，所述堤部围绕所述像素组中的每一个，并且所述堤部被安置成覆盖所述电极的边缘的至少一部分；以及

发射层，所述发射层形成在被所述堤部围绕的区域内，

其中，所述像素组相对于行方向以之字形形状布置。

技术方案2.根据技术方案1所述的显示装置，其中，所述堤部包括：

围绕所述像素中的每一个的第一堤部；以及

在所述第一堤部上并且围绕所述像素组中的每一个的第二堤部。

技术方案3.根据技术方案1所述的显示装置，其中，所述堤部包括：

围绕所述像素组中的每一个的第一堤部；以及

安置在所述第一堤部上的第二堤部。

技术方案4.根据技术方案1所述的显示装置，其中，所述堤部包括：

安置在所述像素组内的所述像素之间的第一堤部；以及

围绕所述像素组中的每一个的第二堤部。

技术方案5.根据技术方案2至4中任一项所述的显示装置，其中，所述通孔被设置成与所述第二堤部交叠。

技术方案6.根据技术方案5所述的显示装置，其中，所述像素组中的每一个包括：

第一像素；和

第二像素，所述第二像素的第一侧设置成与所述第一像素的第一侧相邻，

其中，所述第一像素的通孔被设置成在所述第一像素的第二侧与所述第二堤部交叠，以及

其中，所述第二像素的通孔被设置成在所述第二像素的第二侧与所述第二堤部交叠。

技术方案7.根据技术方案6所述的显示装置，其中，所述第一像素的布局和所述第二像素的布局相对于所述行方向对称。

技术方案8.根据技术方案7所述的显示装置，其中，所述电路元件层包括：

第一导电层，所述第一导电层形成在所述基板上并且包括光阻挡层；

覆盖所述光阻挡层的缓冲层；

安置在所述缓冲层上的有源层；

安置在所述有源层上的栅极绝缘层；

第二导电层，其中安置有所述驱动晶体管的栅电极、漏电极和源电极，所述第二导电层安置在所述栅极绝缘层上；以及

覆盖所述第二导电层的外涂层，

其中，所述电极通过与所述第一堤部交叠的所述通孔而连接至所述光阻挡层，以及

所述光阻挡层通过接触孔连接至所述驱动晶体管的所述漏电极。

技术方案9.根据技术方案2至4中任一项所述的显示装置，其中，所述通孔中的一些被设置成与围绕所述像素组中的每一个的所述第二堤部交叠，并且其他通孔被设置在所述像素组内的所述像素之间。

技术方案10.根据技术方案9所述的显示装置，其中，所述像素组中的每一个包括：

第一像素；和

第二像素，所述第二像素的第一侧被设置成与所述第一像素的第一侧相邻，

其中，所述第一像素的通孔设置在所述第一像素的第一侧且在所述第一像素与所述第二像素之间，以及

其中，所述第二像素的通孔被设置成在所述第二像素的第二侧与所述第二堤部交叠。

技术方案11.根据技术方案10所述的显示装置，其中，所述第一像素的布局和所述第二像素的布局相同。

技术方案12.根据技术方案1所述的显示装置，其中，对于组成一个像素组的所述两个或更多个像素，所述发射层一体地形成。

技术方案13.根据技术方案12所述的显示装置，其中，在所述像素组的中心区域中的所述发射层以比在与所述堤部相邻的边缘区域中的所述发射层更厚的方式形成。

技术方案14.一种显示装置，包括：

基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；

电路元件层，其中布置有驱动所述像素的驱动晶体管；

电极，所述电极安置在所述电路元件层上，并且所述电极分别通过通孔电连接至所述驱动晶体管；

堤部，所述堤部围绕所述像素组中的每一个，并且所述堤部被安置成覆盖所述电极的边缘的至少一部分；以及

发射层，所述发射层形成在被所述堤部围绕的区域内，

其中，所述通孔被设置成与所述堤部交叠。

技术方案15.根据技术方案14所述的显示装置，其中，所述堤部包括：

围绕所述像素中的每一个的第一堤部；以及

在所述第一堤部上并且围绕所述像素组中的每一个的第二堤部。

技术方案16.根据技术方案14所述的显示装置，其中，所述堤部包括：

围绕所述像素组中的每一个的第一堤部；以及

安置在所述第一堤部上的第二堤部。

技术方案17.根据技术方案14所述的显示装置，其中，所述堤部包括：

安置在所述像素组内的所述像素之间的第一堤部；以及

围绕所述像素组中的每一个的第二堤部。

技术方案18.根据技术方案15至17中任一项所述的显示装置，其中，所述通孔被设置成与所述第二堤部交叠。

本领域技术人员将理解的是，在不改变本公开内容的技术构思或基本特性的情况下，本公开内容可以按其他具体形式来实施。因此，应当理解，上述实施方式在所有方面都是说明性的，而非限制性的。本公开内容的范围由所附权利要求书而不是上述详细描述来表征，并且应当解释为从所附权利要求书及其等同内容的含义和范围得出的所有改变或修改都落入本公开内容的范围内。

Claims (10)

1.一种显示装置，包括：

基板，其中布置有各自包括沿列方向相邻的两个或更多个像素的像素组；

电路元件层，其中布置有驱动所述像素的驱动晶体管；

电极，所述电极安置在所述电路元件层上，并且所述电极分别通过通孔电连接至所述驱动晶体管；

堤部，所述堤部围绕所述像素组中的每一个，并且所述堤部被安置成覆盖所述电极的边缘的至少一部分；以及

发射层，所述发射层形成在被所述堤部围绕的区域内，

其中，所述像素组相对于行方向以之字形形状布置。

2.根据权利要求1所述的显示装置，其中，所述堤部包括：

围绕所述像素中的每一个的第一堤部；以及

在所述第一堤部上并且围绕所述像素组中的每一个的第二堤部。

3.根据权利要求1所述的显示装置，其中，所述堤部包括：

围绕所述像素组中的每一个的第一堤部；以及

安置在所述第一堤部上的第二堤部。

4.根据权利要求1所述的显示装置，其中，所述堤部包括：

安置在所述像素组内的所述像素之间的第一堤部；以及

围绕所述像素组中的每一个的第二堤部。

5.根据权利要求2至4中任一项所述的显示装置，其中，所述通孔被设置成与所述第二堤部交叠。

6.根据权利要求5所述的显示装置，其中，所述像素组中的每一个包括：

第一像素；和

第二像素，所述第二像素的第一侧设置成与所述第一像素的第一侧相邻，

其中，所述第一像素的通孔被设置成在所述第一像素的第二侧与所述第二堤部交叠，以及

其中，所述第二像素的通孔被设置成在所述第二像素的第二侧与所述第二堤部交叠。

7.根据权利要求6所述的显示装置，其中，所述第一像素的布局和所述第二像素的布局相对于所述行方向对称。

8.根据权利要求7所述的显示装置，其中，所述电路元件层包括：

第一导电层，所述第一导电层形成在所述基板上并且包括光阻挡层；

覆盖所述光阻挡层的缓冲层；

安置在所述缓冲层上的有源层；

安置在所述有源层上的栅极绝缘层；

第二导电层，其中安置有所述驱动晶体管的栅电极、漏电极和源电极，所述第二导电层安置在所述栅极绝缘层上；以及

覆盖所述第二导电层的外涂层，

其中，所述电极通过与所述第一堤部交叠的所述通孔而连接至所述光阻挡层，以及

所述光阻挡层通过接触孔连接至所述驱动晶体管的所述漏电极。

9.根据权利要求2至4中任一项所述的显示装置，其中，所述通孔中的一些被设置成与围绕所述像素组中的每一个的所述第二堤部交叠，并且其他通孔被设置在所述像素组内的所述像素之间。

10.根据权利要求9所述的显示装置，其中，所述像素组中的每一个包括：

第一像素；和

第二像素，所述第二像素的第一侧被设置成与所述第一像素的第一侧相邻，

其中，所述第一像素的通孔设置在所述第一像素的第一侧且在所述第一像素与所述第二像素之间，以及

其中，所述第二像素的通孔被设置成在所述第二像素的第二侧与所述第二堤部交叠。

Images