CN117501439A - 半导体管芯、半导体装置和用于形成半导体管芯的方法 - Google Patents

半导体管芯、半导体装置和用于形成半导体管芯的方法 Download PDF

Info

Publication number
CN117501439A
CN117501439A CN202280043543.4A CN202280043543A CN117501439A CN 117501439 A CN117501439 A CN 117501439A CN 202280043543 A CN202280043543 A CN 202280043543A CN 117501439 A CN117501439 A CN 117501439A
Authority
CN
China
Prior art keywords
metallization layer
back side
layer stack
semiconductor substrate
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043543.4A
Other languages
English (en)
Inventor
T·瓦格纳
M·奥斯特迈尔
J·辛格
K·黑罗尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117501439A publication Critical patent/CN117501439A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13086—Junctionless Nanowire Transistor [JNT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种半导体管芯。该半导体管芯包括布置在半导体衬底的正面处的多个晶体管、以及导电结构。该导电结构的顶表面在半导体衬底的正面处被接触，并且该导电结构的底表面在半导体衬底的背面处被接触。此外，半导体管芯包括附接至半导体衬底的背面的背面金属化层堆叠体。布线结构的第一部分形成于背面金属化层堆叠体的第一金属化层中，并且该布线结构的第二部分形成于背面金属化层堆叠体的第二金属化层中。此外，锥形的垂直连接形成于该布线结构的第一部分和该布线结构的第二部分之间，其中，第一金属化层比第二金属化层更接近半导体衬底。锥形的垂直连接的宽度朝着第一金属化层增大。

Description

半导体管芯、半导体装置和用于形成半导体管芯的方法
技术领域
本公开涉及半导体装置领域。具体而言，示例涉及半导体管芯、半导体装置和用于形成半导体管芯的方法。
背景技术
为了产生具有新的改进功能的硅管芯，高级半导体技术的缩小是必须性。由于元件的(例如，过孔的)覆盖区域(footprint)的原因，这一缩小受到信号的输入/输出(I/O)和/或硅管芯的功率功能的限制。例如，经由后段制程(BEOL)堆叠体的连接可以是长的，并且处于高功率和高开关速率上，这给实现带来挑战。此外，该连接可能受到电流的变化速率的限制，其中，该电流是该连接能够在没有引起功能失效的电流下降或尖峰的情况下提供的。过孔尺寸、铜厚度和路径长度是BEOL堆叠体的限制因素。因而，可能需要一种改进的构思向硅管芯提供功率。
附图说明
在下文将将参考附图并仅通过示例方式描述设备和/或方法的一些示例，在附图中：
图1示出了半导体管芯的截面图；
图2示出了半导体管芯的另一示例的截面图；
图3示出了用于形成半导体管芯的方法的示例；
图4a到图4j示出了用于形成半导体管芯的方法的示例；
图5示出了半导体装置的截面图；以及
图6示出了计算装置。
具体实施方式
现在将参考其中示出了一些示例的附图来更加充分地描述各种示例。在附图中，可能为了清楚起见而放大了线、层和/或区域的厚度。
相应地，尽管还有其他示例能够体现各种修改和替代形式，但是在附图中示出了其一些特定示例，并且接下来将对该特定示例予以详细描述。然而，这一详细描述并不会将其他示例局限于所描述的特定形式。其他示例可以涵盖落在本公开的范围内的所有修改、等同方案和替代方案。在对附图的描述当中，始终以相像的附图标记表示相像或类似的元件，这些元件在彼此比较时可以按照等同方式或者按照修改形式进行实施，与此同时将提供相同或类似的功能。
应当理解，在将一个元件称为“连接”或者“耦接”至另一元件时，所述的元件可以是直接连接或耦接的，或者可以是经由一个或多个居间元件连接或耦接的。如果两个元件A和B是使用“或”相组合的，那么应当将其理解为公开了所有可能的组合，即，仅A、仅B以及A和B。一种替代的表示相同组合的措辞是“组A和B中的至少一个”。同样的道理适用于2个以上元件的组合。
本文所使用的术语是以描述特定示例为目的，其并未意在对其他示例构成限制。每当使用诸如“一个”、“一种”和“所述”之类的单数形式且并未明确地或者隐含地将仅使用单个元件定义为是强制性时，其他示例还是可以使用多个元件来实施同样的功能。类似地，在接下来将一项功能描述为使用多个元件实施时，其他示例可以仅使用单个元件或者处理实体来实施同样的功能。还应当理解，词语“包括”、“包含”、“含有”和/或“具有”在被使用时将指定所陈述的特征、整数、步骤、操作、过程、动作、元件和/或部件的存在，但是并不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元件、部件和/或其任何组合的存在或增加。
除非另行定义，否则所有词语(包括科技词语)在本文中都是按照其在示例所属领域内的普通含义进行使用的。
图1示出了半导体管芯100的截面图。半导体管芯100包括布置在半导体衬底的正面112处的多个晶体管133、以及导电结构140。导电结构的顶表面142在半导体衬底的正面112处被接触，并且导电结构的底表面144在半导体衬底的背面114处被接触。此外，半导体管芯100包括附接至半导体衬底的背面114的背面金属化层堆叠体120。背面金属化层堆叠体的布线结构的第一部分152形成于背面金属化层堆叠体120的第一金属化层122中，并且布线结构的第二部分155形成于背面金属化层堆叠体120的第二金属化层124中。此外，锥形的垂直连接156形成于布线结构的第一部分152和布线结构的第二部分155之间。第一金属化层122比第二金属化层124更靠近半导体衬底110。锥形的垂直连接156的宽度朝着第一金属化层122增大。
通过将背面金属化层堆叠体120附接至半导体衬底110，可以提供改进的用于多个晶体管133的电连接，并且/或者能够使制造过程容易。例如，附接背面金属化层堆叠体120可以避免形成贯穿衬底过孔(TSV)或纳米TSV来对多个晶体管133电连接或供电。因而，可以省去了在多个晶体管133的连接与厚的硅衬底(其能够实现改进的翘曲和制造期间的更容易的处置)的结构密度之间做出权衡。例如，通过将背面金属化层堆叠体120附接至半导体衬底110，还能够省去纳米TSV的生成，该生成需要处置非常薄的晶圆，这是一个具有较高成品率损失风险的复杂过程，因为从硅衬底的背面114在每一维度上命中半导体衬底110的导电线140是很有挑战性的。
背面金属化层堆叠体120可以与半导体衬底110分开制造/处理。因而，可以凭借例如优化的前段制程(FEOL)工艺和/或独立于功能性工艺节点进行用以生成背面金属化层堆叠体120的所有过程。例如，可以形成用以将背面金属化层堆叠体120连接至半导体衬底110的导电线140的接触界面结构。与作用于半导体衬底110的TSV工艺(其中，每一TSV缺陷均导致直接的成品率损失)相比，由于与半导体衬底制造过程分开地形成接触界面结构，所以通过在将背面金属化层堆叠体120附接至半导体衬底110之前废弃低成品率的背面金属化层堆叠体120(例如，形成于晶圆上)，可以提高总的组件成品率。因而，通过与半导体衬底110分开地制造/处理背面金属化层堆叠体120，能够提高半导体装置制造的成品率。
此外，可以在不影响(功能性)半导体衬底110的情况下向背面金属化层堆叠体120中注入用以改进半导体装置100的功能的其他材料(例如，用于帽盖部(cap)的特殊电介质或者用于线圈的磁性材料)。通过这种方式，能够针对使用情形来调整背面金属化层堆叠体120，而不受因缺少对半导体衬底110的处理能力所带来的限制。
导电结构140可以是导电线140，或者可以包括导电线140。导电线140可以在沟槽中横向延伸，该沟槽垂直延伸至半导体衬底110中。导电线140的顶表面可以与半导体衬底110的正面表面共面，或者可以从半导体衬底110的正面表面伸出。导电线140的顶表面可以被一个或多个过孔和/或一个或多个晶体管的一个或多个接触结构所接触。导电线140可以延伸至半导体衬底110的背面(如果半导体衬底薄的话)。在这种情况下，导电结构140的底表面可以是导电线140的底表面。通过这种方式，可以用低难度实施从正面到背面的连接，因为可以保持低的必要工艺步骤数量。替代性地，贯穿衬底过孔可以连接至导电线(例如，如果半导体衬底厚的话)。例如，贯穿衬底过孔可以从导电线140的底表面延伸至半导体衬底的背面。在这种情况下，导电结构140的底表面可以是贯穿衬底过孔的顶表面。
例如，导电线140可以由任何适当导电材料形成，该导电材料例如是铜、银、镍、金、铝、其他金属或合金、或者这些材料的组合。导电线140可以是导电迹线。
例如，布线结构150可以由任何适当导电材料形成，该导电材料例如是铜、银、镍、金、铝、其他金属或合金、或者这些材料的组合。
尽管图1(以及附图中的其他图)示出了半导体衬底110中的导电线140的特定数量和布置以及背面金属化层堆叠体120中的布线结构150的特定数量和布置，但是这些仅仅是示例性的，并且可以采用任何适当数量和布置。
在一些实施例中，导电线140和/或布线结构150可以包括导电材料(例如，诸如铜之类的金属)柱、镀敷有导电材料的贯穿孔、填充有导电材料的过孔、垂直或平面迹线、布线、接触结构、布线结构、或电信号将沿着其流动的任何其他导电迹线，例如，将分别在半导体衬底的正面112和/或背面114处接触导电线140的第一部分或第二部分。可以在导电线140/布线结构150中的多个不同过孔之间或周围设置其他导电元件。例如，布线结构150可以包括位于第一金属化层122或第二金属化层124中的至少一者中的布线迹线。例如，布线结构150可以包括位于层间电介质(ILD)层中的过孔。
如可以在图1中看出的，布线结构150包括锥形的垂直连接156，例如锥形过孔。锥形的垂直连接156在第一端157处的厚度比在相对的第二端158处的厚度大。第一端157比第二端158更接近半导体衬底的背面114。例如，锥形的垂直连接156具有锥形的截面配置，其中，锥形的垂直连接的壁逐渐变小，从而在从第一金属化层122朝着第二金属化层124的方向上形成下降的截面尺寸。
锥形的垂直连接156可以与布线结构的第一部分152和/或第二部分155直接电连接。
半导体衬底110可以包括任何类型的衬底。例如，半导体衬底110可以包括单晶材料或者可以由单晶材料构成，所述材料可以包括但不限于硅、锗、硅锗、锗锡、硅锗锡、或者III-V族化合物半导体材料。半导体衬底110可以是体衬底，或者可以是绝缘体上半导体SOI衬底的部分。
背面金属化层堆叠体120可以通过直接键合(DB)工艺附接至半导体衬底的背面114，例如，背面金属化层堆叠体的正面(和半导体衬底的背面114)可以包括DB区域。例如，(混合)键合盘(bond pad)可以形成于背面金属化层堆叠体的正面上，例如，第一部分152可以是(混合)键合盘。如上文所述，可以与半导体衬底110的处理分开地形成第一部分152(例如，(混合)键合盘)，因而能够实现在厚的、良好的可处理衬底(例如，晶圆)上预先对准于它们被需要处于的确切位置上，例如从而在半导体衬底的背面114处接触导电线140。
如本文所使用的，词语“直接键合”用于包含金属与金属键合技术(例如，铜与铜键合或者其他技术，其中，先使相对的DB界面的DB接触部发生接触，之后使DB接触部受热和受压)以及混合键合技术(例如，先使相对的DB界面的DB电介质发生接触，之后使DB电介质受热并且有时受压的技术，或者使相对的DB界面的DB接触部和DB电介质基本上同时发生接触，之后使DB接触部和DB电介质受热和受压的技术)。在此类技术中，使一个DB界面处的DB接触部和DB电介质分别与另一个DB界面处的DB接触部和DB电介质发生接触，并且可以施加升高的压力和/或温度，从而使发生接触的DB接触部和/或发生接触的DB电介质进行键合。在一些实施例中，可以在不使用居间焊料或者各向异性导电材料的情况下实现这种键合，而在一些其他实施例中，可以在DB互连当中使用薄的焊料帽盖部，以提供平面性，并且这种焊料可以在处理期间变成DB区域内的金属间化合物(IMC)。在一些实施例中，可以通过使用铜-铜键合实现这种键合。DB互连能够可靠地比其他类型的互连传导更高的电流；例如，在电流流动时，一些常规焊料互连可能形成大体积的脆性IMC，并且可以对通过此类互连提供的最大电流进行约束，以减轻机械故障。
DB电介质可以包括一种或多种电介质材料，例如一种或多种无机电介质材料。例如，DB电介质可以包括硅和氮(例如，具有氮化硅的形式)；硅和氧(例如，具有氧化硅的形式)；硅、碳和氮(例如，具有碳氮化硅的形式)；碳和氧(例如，具有掺碳氧化物的形式)；硅、氧和氮(例如，具有氮氧化硅的形式)；铝和氧(例如，具有氧化铝的形式)；钛和氧(例如，具有氧化钛的形式)；铪和氧(例如，具有氧化铪的形式)；硅、氧、碳和氢(例如，具有正硅酸乙酯(TEOS)的形式)；锆和氧(例如，具有氧化锆的形式)；铌和氧(例如，具有氧化铌的形式)；钽和氧(例如，具有氧化钽的形式)；以及它们的组合。
DB接触部可以包括柱、盘或者其他结构。DB接触部可以在两个DB界面(背面金属化层堆叠体的正面和半导体衬底的背面114)处具有相同结构，或者不同DB界面处的DB接触部可以具有不同结构。例如，在一些实施例中，一个DB界面内的DB接触部可以包括金属柱(例如，铜柱)，并且互补DB界面内的互补DB接触部可以包括凹陷到电介质内的金属盘(例如，铜盘)。DB接触部可以包括任何一种或多种导电材料，例如铜、锰、钛、金、银、钯、镍、铜铝(例如，具有铜铝合金的形式)、钽(例如，钽金属或者具有氮化钽的形式的钽和氮)、钴、钴铁(例如，具有钴铁合金的形式)、或者前述材料中的任何材料的任何合金(例如，具有锰铜镍合金的形式的铜、锰和镍)。在一些实施例中，DB界面的DB电介质和DB接触部可以是使用低温沉积技术(例如，沉积发生在低于某一摄氏度的温度上或者低于特定摄氏度的温度上的技术)制造的，例如，低温沉积技术是低温等离子体增强化学气相沉积(PECVD)。
半导体管芯100可以采取任何适当形式。例如，半导体管芯100可以是处理器管芯(例如，CPU、GPU或DSP)、存储器管芯、传感器管芯或者平台控制器单元(platformcontroller hub)，或者可以包括具有这些功能的电路的任何组合。
在示例中，布线结构的第一部分152可以是连接至导电线的底表面的接触界面结构。例如，该接触界面结构可以是(混合)键合盘。因而，导电线140(例如，导电线的底表面144)可以电连接至接触界面结构。
在示例中，背面金属化层堆叠体120可以进一步包括布置在接触界面结构旁边的键合表面层，该键合表面层包括碳氮化硅、氧化硅或聚酰亚胺中的至少一种。可以利用键合表面层和混合键合盘执行混合键合工艺。混合键合是一种键合金属电极和绝缘体界面(例如，Cu/SiO2混合表面(例如，布线结构的第一部分152和键合层))的技术。
在示例中，接触界面结构的长度可以为至多160nm或至多130nm或至多100nm，并且/或者至少30nm或至少60nm或至少80nm。在示例中，导电线的底表面144的最小横向尺寸可以为至多160nm或至多130nm或至多100nm，并且/或者至少30nm或至少60nm或至少80nm。
在示例中，第一金属化层122的厚度可以为至多200nm或至多150nm或至多100nm或至多80nm或至多60nm或至多40nm，并且/或者至少40nm或至少60nm或至少80nm。在示例中，半导体衬底110的厚度可以为至多300nm或至多200nm或至多100nm或至多80nm或至多50nm或至多20nm，并且/或者至少20nm或至少50nm或至少80nm。
在示例中，多个晶体管133可以包括鳍式场效应晶体管、纳米线晶体管、带式晶体管或栅极全围绕晶体管中的至少一种。栅极全环绕晶体管是栅极从所有侧接触沟道的结构。
在示例中，导电线140可以与半导体衬底110电绝缘。
在示例中，背面金属化层堆叠体120的层(例如，第一金属化层122或第二金属化层124)可以包括电容器的电介质材料，例如，氧化硅、氮化硅等。在示例中，背面金属化层堆叠体120的层(例如，第一金属化层122或第二金属化层124)可以包括电感器的磁性材料，例如，氧化铁、铁铂等。在示例中，背面金属化层堆叠体120的层(例如，第一金属化层122或第二金属化层124)可以包括具有至少1W/mK、至少2W/mK或至少3W/mK的热导率的材料。
在示例中，背面金属化层堆叠体120可以进一步包括电连接至导电线140的电路元件(例如，电容器、电阻器、电感器等)。因而，可以通过将必要的电路元件集成到背面金属化层堆叠体120当中而非半导体衬底110当中而使电路元件的集成变得容易。
在示例中，半导体管芯100可以进一步包括其中具有所述多个晶体管中的至少一个晶体管的电路单元。该电路元件经由导电线140电连接至该电路单元的晶体管。因而，可以利用导电线140通过一种容易的方式提供电路单元。
在示例中，半导体管芯100可以进一步包括在半导体衬底的正面112上形成的正面布线层堆叠体。正面布线层堆叠体包括电连接至背面金属化层堆叠体的布线结构的正面布线结构。例如，正面布线层堆叠体可以是采用一种或多种FEOL和/或BEOL工艺形成的。
结合下文所描述的示例将提及更多的细节和方面。图1所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者下文描述的一个或多个示例(例如，图2-6)提及的一个或多个方面。
图2示出了半导体管芯200的另一示例的截面图。半导体管芯200包括半导体衬底210和背面金属化层堆叠体220。背面金属化层堆叠体220包括布线结构250，布线结构250包括布线结构的第一部分252(例如，混合键合盘252)、锥形的垂直连接256和布线结构的第二部分254。布线结构的第二部分254可以是接触界面结构，例如，用以使背面金属化层堆叠体220与例如重新分布层、封装衬底、引线框架等电接触。
此外，半导体管芯200包括正面布线层堆叠体280，正面布线层堆叠体280包括正面布线结构282，其用以例如将多个晶体管电连接至外部电信号(例如，电源)。正面布线层堆叠体280可以附接至半导体衬底210的正面。正面布线结构282可以电连接至布线结构250。
例如，半导体衬底210的导电线240可以经由导电线的底表面244与混合键合盘252电连接，并且正面布线结构282可以经由例如接触界面结构(例如，键合盘)与导电线的正表面242电连接。
例如，布线结构的第二部分254可以用作背面金属化部，例如，布线结构的第二部分254可以被露出。
通过将背面金属化层堆叠体220附接至半导体衬底210，背面金属化层堆叠体220和半导体衬底210这两者可以被分开制造/处理，如上文所述。例如，可以通过一种或多种FEOL和/或BEOL工艺形成正面布线层堆叠体280，其中不包括电介质材料，并且可以通过一种或多种FEOL和/或BEOL工艺形成背面金属化层堆叠体220，其中包括电介质材料，并且还形成了背面金属化部。
该附接可以是通过利用混合键合盘252的混合键合工艺执行的。混合键合盘252可以通过混合键合而直接键合至导电线的底表面244。通过这种方式，可以以改进方式形成从半导体管芯200的背面经由布线结构250到导电线240的用于电信号(例如，电源、Vss等)的互连。
结合上文和/或下文所描述的示例将提及更多的细节和方面。图2所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者上文(例如，图1)和/或下文(例如，图3-6)描述的一个或多个示例提及的一个或多个方面。
图3示出了用于形成半导体管芯的方法300的示例。方法300包括310，即形成被布置于半导体衬底的正面处的多个晶体管、以及导电结构。该导电结构的顶表面在半导体衬底的正面处被接触，并且该导电结构的底表面在半导体衬底的背面处被露出。此外，方法300包括：320，即形成背面金属化层堆叠体；以及330，即将背面金属化层堆叠体附接至半导体衬底的背面。
导电结构可以是导电线，或者可以包括导电线。导电线可以在沟槽中横向延伸，该沟槽垂直延伸至半导体衬底中。导电线的顶表面可以与半导体衬底的正面表面共面，或者可以从半导体衬底的正面表面伸出。导电线的顶表面可以被一个或多个过孔和/或一个或多个晶体管的一个或多个接触结构所接触。导电线可以延伸至半导体衬底的背面(如果半导体衬底薄的话)。在这种情况下，导电结构的底表面可以是导电线的底表面。通过这种方式，可以用低难度实施从正面到背面的连接，因为可以保持低的必要工艺步骤数量。替代性地，贯穿衬底过孔可以连接至导电线(例如，如果半导体衬底厚的话)。例如，贯穿衬底过孔可以从导电线的底表面延伸至半导体衬底的背面。在这种情况下，导电结构的底表面可以是贯穿衬底过孔的顶表面。
例如，与方法300类似，可以在半导体晶圆上而非半导体衬底上形成所述多个晶体管。通过这种方式，可以采用简易的制造工艺形成多个晶体管。此外，可以使用该半导体晶圆将所述多个晶体管附接至多个背面金属化层堆叠体。例如，所述多个背面金属化层堆叠体可以形成于载体(例如，晶圆)上，并因而可以通过晶圆对晶圆工艺(例如，晶圆与晶圆键合工艺)执行该附接。通过这种方式，可以增大附接的对准。与半导体衬底和背面金属化层堆叠体相比，可以更精确地将包括多个晶体管的半导体晶圆和包括多个背面金属化层堆叠体的载体进行对准，因为处置能够被改进，例如，晶圆与晶圆键合工艺更精确。因而，能够通过改进的制造工艺形成多个半导体管芯，这以增大制造工艺的成品率。
在将半导体晶圆附接至载体以形成多个半导体管芯之后，可以去除该载体，并且可以对半导体晶圆划片，从而将所述多个半导体管芯分开。之后，将分开的半导体管芯附接至封装衬底，以提供封装后的半导体管芯。
结合上文和/或下文所描述的示例将提及更多的细节和方面。图3所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者上文(例如，图1-2)和/或下文(例如，图4-6)描述的一个或多个示例提及的一个或多个方面。
图4示出了用于形成半导体管芯的方法的示例。图4a-4f示出了用于形成半导体管芯的半导体衬底的方法的示例。在示例中，该方法可以包括在半导体衬底内形成蚀刻停止层。该蚀刻停止层位于比用于导电线的沟槽的深度更大的深度处。图4a示出了具有蚀刻停止层490的半导体衬底(例如，厚晶圆)。半导体衬底中间中的较亮区域示出了半导体衬底中的断裂(break)，以反映该半导体衬底具有完整厚度。
在示例中，该方法可以进一步包括形成导电线，其包括从半导体衬底的正面向半导体衬底内形成沟槽并且采用导电线的导电材料填充该沟槽。此外，可以包括从半导体衬底的背面去除半导体衬底的部分，从而露出导电线的底表面。
对于通往导电线的底部的混合键合连接而言，需要将用于形成导电线的每一沟槽嵌入到Si体内的深处，并且恰好停止于蚀刻停止层之上。该沟槽的形成可以包括例如形成用于导电线的非常深的沟槽439，例如，可以形成深的掩埋功率轨(buried power rail，BPR)。如在图4b中可以看出的，与用于非常深的BPR的非常深的沟槽439相比，用于普通深的BPR的沟槽离蚀刻停止层490可以具有更大距离。在示例中，蚀刻停止层与沟槽439之间的距离可以为至多100nm或至多70nm或至多50nm或至多30nm或至多10nm，并且/或者至少10nm或至少30nm或至少50nm，这些距离可以仅仅被实现为用于非常深的BPR。在生成用于非常深的BPR(例如，过孔)的非常深的沟槽439时，非常深的沟槽439的深度可以恰好停止于蚀刻停止层490之上。此外，可以使非常深的沟槽439与半导体衬底隔离。
如在图4c中可以看出的，可以在形成沟槽之后形成导电线440和多个晶体管。在形成非常深的沟槽439之后，可以填充该非常深的沟槽(例如，通过任何适当导电材料)，以形成导电线440，例如，非常深的BPR 440。
图4d示出了具有正面布线结构480的半导体衬底，正面布线结构480附接至半导体衬底的正面。正面布线结构480可以是通过一种或多种FEOL和/或BEOL工艺形成的。
图4e示出了翻转后的半导体衬底。载体系统492可以附接至正面布线结构的正面(并因而在半导体衬底的有源侧的一侧上)。载体系统492可以在对半导体衬底的背面去除期间降低翘曲。此外，可以将载体系统492用于接下来的工艺，例如，与背面金属化层堆叠体对准，这可以提高对准精确度。
在示例中，该方法可以进一步包括从背面去除半导体衬底的第一部分，直至抵达蚀刻停止层。去除第一部分包括机械蚀刻、干法蚀刻或湿法蚀刻中的至少一种。如在图4f中可以看出的，在半导体衬底的背面的第一去除过程之后，非常深的BPR可以尚未露出。例如，第一去除过程可以用于去除半导体衬底的背面，直至蚀刻停止层。这一过程可以包括对半导体衬底的背面向下研磨直至蚀刻停止层(例如，采用机械和/或湿法/干法蚀刻工艺)，或者通过对半导体衬底的背面向下研磨直至蚀刻停止层(例如，采用机械和/或湿法/干法蚀刻工艺)来执行这一过程。
在示例中，该方法可以进一步包括通过借助于化学机械平坦化或等离子体蚀刻中的至少一种去除半导体衬底的第二部分而露出导电结构的底表面。例如，去除第二部分可以包括比去除第一部分更精确的过程或者通过比去除第一部分更精确的过程加以执行，因而可以减少对半导体衬底的处理时间，并且可以提高精确度。如在图4g中可以看出的，可以在去除第二部分之后露出非常深的BPR的表面区域。例如，如上文(例如，结合图1)所述的导电线的底表面可以是非常深的BPR的露出表面区域。
图4h示出了在将背面金属化层堆叠体附接至半导体衬底之前该背面金属化层堆叠体的截面图。背面金属化层堆叠体可以是具有背面金属化堆叠体(例如，如上文所述的锥形的垂直连接和布线结构的第二部分)以及混合键合盘(例如，如上文所述的布线结构的第一部分)的厚背面晶圆。
对于包括(精细)混合键合盘的背面金属化层堆叠体而言，可以生成专用的衬底/晶圆。在示例中，该方法可以进一步包括在载体上形成背面金属化层堆叠体。在示例中，该载体包括不锈钢、玻璃或半导体材料中的至少一种，或者由不锈钢、玻璃或半导体材料中的至少一种制成。
开始于此类载体，例如厚硅晶圆或者硬载体晶圆(例如，不锈钢或者任何其他硬材料)，可以先形成厚铜层，随后执行平坦化工艺以去除形貌(topography)。最后，混合键合盘可以被采用前端工艺生成为具有至多120nm或至多100nm或至多80nm或至多60nm的尺寸，并且可以被生成在用于退火至在混合键合盘旁边的晶圆与晶圆界面的材料(例如，碳氮化硅、氧化硅、聚酰亚胺等)内。
任选地，由于背面金属化层堆叠体与半导体装置分开被处理，因而可以逐层生成用于背面金属化层堆叠体的电或热改进/功能的部分其他材料，例如，功能性晶圆。这可以是特殊电介质、磁性材料和/或用于更好的热功率消散(thermal power dissipation)的材料。
在示例中，形成背面金属化层堆叠体可以包括在背面金属化层堆叠体的第一金属化层中形成背面金属化层堆叠体的布线结构的第一部分，并且在背面金属化层堆叠体的第二金属化层中形成该布线结构的第二部分。此外，该方法可以包括在该布线结构的第一部分和该布线结构的第二部分之间形成锥形的垂直连接。第一金属化层比第二金属化层更接近半导体衬底，并且锥形的垂直连接的宽度朝着第一金属化层增大。在示例中，形成锥形的垂直连接包括在背面金属化层堆叠体中形成锥形过孔(例如，参见图4h)。
如在图4i中可以看出的，半导体衬底和背面金属化层堆叠体相互附接。例如，布线结构的第一部分(例如，混合键合盘)可以通过例如混合键合与导电线的底表面电连接。在示例中，附接背面金属化层堆叠体包括晶圆键合工艺，或通过该晶圆键合工艺完成。例如，可以采用晶圆与晶圆键合工艺将(预处理的)背面金属化层堆叠体安装在包括正面布线层堆叠体的(功能性)半导体衬底的背面上。
在示例中，该方法可以进一步包括使该载体与该半导体衬底对准，从而将背面金属化层堆叠体附接至该半导体衬底，使得导电结构的底表面连接至该背面金属化层堆叠体的接触界面结构。通过这种方式，可以包括或者完成晶圆与晶圆键合工艺。由于晶圆与晶圆键合工艺的非常良好的精确度的原因，可以使导电线的小的露出底表面(例如，具有至多100nm的最小横向尺度(例如，边长)上)与布线结构的第一部分(例如，混合键合盘)对接。因而，晶圆与晶圆键合工艺可以增大半导体管芯的制造成品率，因为晶圆与晶圆键合是一种高精确度键合工艺。例如，由于混合键合界面的原因，导电线的底表面与布线结构的第一部分之间的连接可以是无缝的。由于背面金属化层堆叠体本身可以形成于厚载体上，因而可以改进处置，这可以促成生成用于晶圆与晶圆键合工艺的非常光滑的平坦表面。例如，如果需要，则可以使用额外的载体系统。
在示例中，该键合工艺包括混合键合工艺，或者由混合键合工艺完成。混合键合扩展为在键合界面中与嵌入金属盘(例如，布线结构的第一部分)直接键合，从而允许晶圆的面对面连接。通过这种方式，与非混合键合相比，可以增大键合工艺的精确度。
混合键合是一种在键合之前使用例如对衬底的等离子体处理的直接键合工艺，而晶圆表面由位于同一表面平面(例如，背面金属化层堆叠体的正面)上的电介质和金属互连构成。在混合键合工艺期间，可以包括使晶圆发生室温接触(预键合)以及进行热退火从而加强键合。在示例中，在附接背面金属化层堆叠体期间，半导体衬底的背面的温度可以为至少25℃，至少50℃或至少75°C，并且/或者至多150℃，至多125℃或至多100℃。在示例中，可以采用至少2bar，至少1bar或者至少0.5bar(标准大气压)的压力来将半导体衬底的背面压到半导体衬底的背面。
图4j示出了完成半导体管芯工艺，从而生成半导体管芯，该半导体管芯包括经由背面金属化层堆叠体的布线结构通往半导体管芯的背面上的半导体衬底的导电线的电连接。在示例中，该方法可以进一步包括在将背面金属化层堆叠体附接至半导体衬底的背面之后从背面金属化层堆叠体去除载体。此外，可以去除该半导体衬底的载体。
为了去除半导体衬底和背面金属化层堆叠体的各自载体，可以包括研磨工艺或者进行研磨工艺。例如，可以进行对背面金属化层堆叠体的(厚)载体(例如，厚硅晶圆(或者任何其他起着类似载体作用的材料并将其显露))的研磨，从而露出布线结构的第二部分，如，背面金属化部。可以对半导体管芯的具有半导体衬底的载体的另一面进行同样的操作，从而露出例如(功能性)正面布线层堆叠体的C4盘。
作为总结，借助于参考图4描述的方法，可以通过利用混合键合盘电连接半导体衬底的导电线而省去复杂的微小TSV工艺。
结合上文和/或下文所描述的示例将提及更多的细节和方面。图4所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者上文(例如，图1-3)和/或下文(例如，图5-6)描述的一个或多个示例提及的一个或多个方面。
图5示出了半导体装置505的截面图。在示例中，半导体装置505包括如上文(例如，参照图1、图2和图4a-4j)描述的半导体管芯500和附接至半导体管芯500的正面的封装衬底530。半导体管芯500包括半导体衬底和背面金属化层堆叠体，该半导体衬底包括正面布线层堆叠体。
例如，借助于连接技术(例如，贯穿模制物过孔(Through Mold Via)和RDL工艺)，可以连接背面金属化层堆叠体(例如，背面金属化部)以生成功能性封装，例如，随后的组装工艺可以是对(功能性)正面布线层堆叠体的C4盘的凸起化(bumping)以及将半导体管芯500附接至封装衬底530。
在示例中，可以在半导体管芯的背面504上形成重新分布层506。重新分布层506可以电连接至背面金属化层堆叠体的第二接触界面结构。在示例中，布线结构的第二部分可以是连接至背面金属化层堆叠体的第二接触界面结构。
在示例中，互连结构508可以在横向上布置在半导体管芯500的旁边，并且从重新分布层506向封装衬底530延伸。通过这种方式，可以实现半导体管芯的背面504和封装衬底的正面之间的连接。
在示例中，半导体装置505可以进一步包括嵌入半导体管芯500和互连结构508的模制化合物509。在这种情况下，互连结构508可以是贯穿模制物过孔。
上文或下文描述的半导体装置505可以是包括半导体管芯500的半导体封装。半导体装置505可以是处理器(例如，CPU、GPU或DSP)、存储器或任何其他集成电路。
结合上文和/或下文所描述的示例将提及更多的细节和方面。图5所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者上文(例如，图1-4)和/或下文(例如，图6)描述的一个或多个示例提及的一个或多个方面。
图6示出了计算装置600。计算装置600容纳板602。板602可以包括多个部件，这些部件包括但不限于处理器604以及至少一个通信芯片606。如上文(例如，参照图5)所述的半导体装置可以是如图6中所示的处理器604。例如，处理器604可以包括如参考图1所述的半导体管芯。
处理器604物理及电耦接至板602。在一些实施例中，所述至少一个通信芯片606也物理及电耦接至板602。在其他实施例中，通信芯片606是处理器604的部分。
取决于其应用，计算装置600可以包括其他部件，该其他部件可以物理及电耦接至板602，或者可以不物理及电耦接至板602。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置(例如，硬盘驱动器、紧致盘(CD)、数字通用盘(DVD)等)。通信芯片606能够实现对往来于计算装置600的数据进行传输的无线通信。词语“无线”及其派生词可以用来描述通过使用经由非固态介质的调制电磁辐射进行数据通信的电路、装置、系统、方法、技术、通信信道等。该词语并不暗示相关联的装置不包含任何布线，尽管在一些实施例中它们可以不包含布线。通信芯片606可以实施多个无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生产物、以及任何其他被称为3G、4G、5G和更高代的无线协议。计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，而第二通信芯片606可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。计算装置600的处理器604包括封装于处理器604内的集成电路管芯。在一些实施例中，处理器的集成电路管芯包括根据实施例的被组装在基于ePLB或eWLB的POP封装当中的一个或多个装置，其中，所述封装包括直接接触衬底的模制物层。词语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
通信芯片606还包括封装于通信芯片606之内的集成电路管芯。根据另一实施例，通信芯片的集成电路管芯包括根据实施例的被组装在基于ePLB或eWLB的POP封装当中的一个或多个装置，其中，所述封装包括直接接触衬底的模制物层。
结合上文所描述的示例将提及更多的细节和方面。图6所示的示例可以包括一个或多个任选额外特征，其对应于结合所提出的构思或者上文描述的一个或多个示例(例如，图1-5)提及的一个或多个方面。
结合前述示例中的特定一个示例所描述的各方面和特征也可以与其他示例中的一者或多者相结合，以替换该其他示例的相同或相似特征或向该其他示例中额外引入特征。
示例还可以是或者涉及包括程序代码的(计算机)程序，以在计算机、处理器或其他可编程硬件部件上执行程序时执行以上方法中的一种或多种。因而，上述方法中的不同方法的步骤、操作或过程也可以由经编程的计算机、处理器或其他可编程硬件部件执行。示例还可以涵盖程序存储装置，例如数字数据存储介质，其是机器、处理器或计算机可读的，并且编码有和/或包含机器可执行、处理器可执行或者计算机可执行程序和指令。例如，程序存储装置可以包括或者可以是数字存储装置、磁存储介质(例如，磁盘和磁带)、硬盘驱动器或者光可读数字数据存储介质。其他示例还可以包括被编程以执行上述方法的步骤的计算机、处理器、控制单元、(现场)可编程逻辑阵列((F)PLA)、(现场)可编程门阵列((F)PGA)、图形处理单元(GPU)、专用集成电路(ASIC)、集成电路(IC)或片上系统(SoC)这样的系统。
还要理解的是，说明书或权利要求中公开的若干步骤、过程、操作或功能的公开不应被理解为暗示这些操作必然取决于所述的次序，除非在个体情况下明确做出表述或出于技术原因必然如此。因此，先前的描述并非将若干步骤或功能的执行限制于特定次序。此外，在其他示例中，单个步骤、功能、过程或操作可以包括和/或分解成若干子步骤、子功能、子过程或子操作。
如果结合装置或系统已经描述了一些方面，则这些方面也应当被理解为是对相应方法的描述。例如，装置或系统的块、装置或功能性方面可以对应于相应方法的特征，例如方法步骤。因此，结合方法描述的方面也应被理解为是对相应装置或相应系统的相应块、相应元件、性质或功能性特征的描述。
示例(例如，示例1)涉及一种半导体管芯，包括：布置在半导体衬底的正面处的多个晶体管；导电结构，其中，导电结构的顶表面在半导体衬底的正面处被接触，并且导电结构的底表面在半导体衬底的背面处被接触；以及附接至半导体衬底的背面的背面金属化层堆叠体，其中，背面金属化层堆叠体的布线结构的第一部分形成于背面金属化层堆叠体的第一金属化层中，布线结构的第二部分形成于背面金属化层堆叠体的第二金属化层中，并且锥形的垂直连接形成于布线结构的第一部分和布线结构的第二部分之间，其中，第一金属化层比第二金属化层更接近半导体衬底，其中，锥形的垂直连接的宽度朝着第一金属化层增大。
另一示例(例如，示例2)涉及先前描述的示例(例如，示例1)，其中，布线结构的第一部分是连接至导电结构的底表面的接触界面结构。
另一示例(例如，示例3)涉及先前描述的示例(例如，示例2)，其中，背面金属化层堆叠体进一步包括布置在接触界面结构旁边的键合表面层，其中，键合表面层包括碳氮化硅、氧化硅或聚酰亚胺中的至少一种。
另一示例(例如，示例4)涉及先前描述的示例(例如，示例2-3中的一个)，其中，接触界面结构的长度为至多100nm。
另一示例(例如，示例5)涉及先前描述的示例(例如，示例1-4中的一个)，其中，导电结构的底表面的最小横向尺寸为至多100nm。
另一示例(例如，示例6)涉及先前描述的示例(例如，示例1-5中的一个)，其中，第一金属化层的厚度为至多100nm。
另一示例(例如，示例7)涉及先前描述的示例(例如，示例1-6中的一个)，其中，半导体衬底的厚度为至多100nm。
另一示例(例如，示例8)涉及先前描述的示例(例如，示例1-7中的一个)，其中，多个晶体管包括鳍式场效应晶体管、纳米线晶体管、带式晶体管或栅极全环绕晶体管中的至少一种。
另一示例(例如，示例9)涉及先前描述的示例(例如，示例1-8中的一个)，其中，导电结构与半导体衬底电绝缘。
另一示例(例如，示例10)涉及先前描述的示例(例如，示例1-9中的一个)，其中，背面金属化层堆叠体的层包括电容器的电介质材料，例如，氧化硅或氮化硅成分。
另一示例(例如，示例11)涉及先前描述的示例(例如，示例1-10中的一个)，其中，背面金属化层堆叠体的层包括电感器的磁性材料，例如，铁氧化物(氧化铁)或铁铂合金(铁铂)成分。
另一示例(例如，示例12)涉及先前描述的示例(例如，示例1-11中的一个)，其中，背面金属化层堆叠体的层包括具有至少1W/mK的热导率的材料。
另一示例(例如，示例13)涉及先前描述的示例(例如，示例1-12中的一个)，其中，背面金属化层堆叠体包括电连接至导电结构的电路元件。
另一示例(例如，示例14)涉及先前描述的示例(例如，示例13)，进一步包括具有所述多个晶体管中的至少一个晶体管的电路单元，其中，电路元件经由导电结构电连接至电路单元的晶体管。
另一示例(例如，示例15)涉及先前描述的示例(例如，示例1-14中的一个)，进一步包括形成于半导体衬底的正面上的正面布线层堆叠体，其中，正面布线层堆叠体包括电连接至背面金属化层堆叠体的布线结构的正面布线结构。
示例(例如，示例16)涉及一种半导体装置，包括：如上文(例如，示例1-15中的一个)所述的半导体管芯以及附接至半导体管芯的正面的封装衬底。
另一示例(例如，示例17)涉及先前描述的示例(例如，示例16)，进一步包括形成于半导体管芯的背面上的重新分布层，其中，重新分布层电连接至背面金属化层堆叠体的第二接触界面结构。
另一示例(例如，示例18)涉及先前描述的示例(例如，示例17)，其中，布线结构的第二部分是连接至背面金属化层堆叠体的第二接触界面结构。
另一示例(例如，示例19)涉及先前描述的示例(例如，示例17-18中的一个)，进一步包括横向布置在半导体管芯旁边并且从重新分布层延伸至封装衬底的互连结构。
另一示例(例如，示例20)涉及先前描述的示例(例如，示例19)，进一步包括嵌入半导体管芯和互连结构的模制化合物。
一个示例(例如，示例21)涉及一种用于形成半导体装置的方法，包括：形成被布置在半导体衬底的正面处的多个晶体管、以及导电结构，其中，导电结构的顶表面在半导体衬底的正面处被接触，并且导电结构的底表面在半导体衬底的背面处露出；形成背面金属化层堆叠体；以及将背面金属化层堆叠体附接至半导体衬底的背面。
另一示例(例如，示例22)涉及先前描述的示例(例如，示例21)，其中，形成背面金属化层堆叠体包括：在背面金属化层堆叠体的第一金属化层中形成背面金属化层堆叠体的布线结构的第一部分；在背面金属化层堆叠体的第二金属化层中形成布线结构的第二部分；以及形成位于布线结构的第一部分和布线结构的第二部分之间的锥形的垂直连接，其中，第一金属化层比第二金属化层更接近半导体衬底，并且其中，锥形的垂直连接的宽度朝着第一金属化层增大。
另一示例(例如，示例23)涉及先前描述的示例(例如，示例22)，其中，形成锥形的垂直连接包括在背面金属化层堆叠体中形成锥形过孔。
另一示例(例如，示例24)涉及先前描述的示例(例如，示例21-23中的一个)，其中，附接背面金属化层堆叠体包括晶圆键合工艺。
另一示例(例如，示例25)涉及先前描述的示例(例如，示例24)，其中，键合工艺包括混合键合工艺。
另一示例(例如，示例26)涉及先前描述的示例(例如，示例21-25中的一个)，其中，在附接背面金属化层堆叠体期间，半导体衬底的背面的温度为至少25℃。
另一示例(例如，示例27)涉及先前描述的示例(例如，示例21-26中的一个)，其中，以至少1bar的压力将半导体衬底的背面压到半导体衬底的背面。
另一示例(例如，示例28)涉及先前描述的示例(例如，示例21-27中的一个)，进一步包括在载体上形成背面金属化层堆叠体。
另一示例(例如，示例29)涉及先前描述的示例(例如，示例28)，其中，载体包括不锈钢、玻璃或半导体材料中的至少一种。
另一示例(例如，示例30)涉及先前描述的示例(例如，示例28-29中的一个)，进一步包括使载体与半导体衬底对准，从而将背面金属化层堆叠体附接至半导体衬底，使得导电结构的底表面连接至背面金属化层堆叠体的接触界面结构。
另一示例(例如，示例31)涉及先前描述的示例(例如，示例28-30中的一个)，进一步包括在将背面金属化层堆叠体附接至半导体衬底的背面之后从背面金属化层堆叠体去除载体。
另一示例(例如，示例32)涉及先前描述的示例(例如，示例21-31中的一个)，其中，形成导电结构包括：从半导体衬底的正面向半导体衬底内形成沟槽；采用导电结构的导电材料填充沟槽；以及从半导体衬底的背面去除半导体衬底的部分，从而露出导电结构的底表面。
另一示例(例如，示例33)涉及先前描述的示例(例如，示例32)，进一步包括在半导体衬底内形成蚀刻停止层，其中，蚀刻停止层位于比用于导电结构的沟槽的深度更大的深度处。
另一示例(例如，示例34)涉及先前描述的示例(例如，示例33)，其中，蚀刻停止层与沟槽之间的距离为至多50nm。
另一示例(例如，示例35)涉及先前描述的示例(例如，示例33-34中的一个)，进一步包括从背面去除半导体衬底的第一部分，直至抵达蚀刻停止层，其中，去除第一部分包括机械蚀刻、干法蚀刻或湿法蚀刻中的至少一种。
另一示例(例如，示例36)涉及先前描述的示例(例如，示例35)，进一步包括通过借助于化学机械平坦化或等离子体蚀刻中的至少一种去除半导体衬底的第二部分而露出导电结构的底表面。
在此将所附权利要求结合到具体实施方式当中，其中，每一权利要求其自身作为单独示例而存在。还应该指出的是，尽管在权利要求书中从属权利要求指的是与一项或多项其他权利要求的特定组合，但是其他示例也可以包括该从属权利要求与任何其他从属或独立权利要求的主题的组合。在此明确提出这样的组合，除非在个体情况下阐明无意于某个特定组合。此外，权利要求的特征也应当包括在任何其他独立权利要求中，即使该权利要求并未被直接定义为从属于该其他独立权利要求。

Claims (20)

1.一种半导体管芯，包括：
布置在半导体衬底的正面处的多个晶体管；
导电结构，其中，所述导电结构的顶表面在所述半导体衬底的正面处被接触，并且所述导电结构的底表面在所述半导体衬底的背面处被接触；以及
附接至所述半导体衬底的所述背面的背面金属化层堆叠体，其中，所述背面金属化层堆叠体的布线结构的第一部分形成于所述背面金属化层堆叠体的第一金属化层中，所述布线结构的第二部分形成于所述背面金属化层堆叠体的第二金属化层中，并且锥形的垂直连接形成于所述布线结构的所述第一部分和所述布线结构的所述第二部分之间，其中，所述第一金属化层比所述第二金属化层更接近所述半导体衬底，其中，所述锥形的垂直连接的宽度朝着所述第一金属化层增大。
2.根据权利要求1所述的半导体管芯，其中，所述布线结构的所述第一部分是连接至所述导电结构的所述底表面的接触界面结构。
3.根据权利要求2所述的半导体管芯，其中，所述背面金属化层堆叠体进一步包括布置在所述接触界面结构旁边的键合表面层，其中，所述键合表面层包括碳氮化硅、氧化硅或聚酰亚胺中的至少一种。
4.根据权利要求2或3所述的半导体管芯，其中，所述接触界面结构的长度为至多100nm。
5.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述导电结构的所述底表面的最小横向尺寸为至多100nm。
6.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述多个晶体管包括鳍式场效应晶体管、纳米线晶体管、带式晶体管或栅极全环绕晶体管中的至少一种。
7.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述导电结构与所述半导体衬底电绝缘。
8.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述背面金属化层堆叠体的层包括电容器的电介质材料。
9.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述背面金属化层堆叠体的层包括电感器的磁性材料。
10.根据前述权利要求中的任何一项所述的半导体管芯，其中，所述背面金属化层堆叠体包括电连接至所述导电结构的电路元件。
11.根据前述权利要求中的任何一项所述的半导体管芯，进一步包括具有所述多个晶体管中的至少一个晶体管的电路单元，其中，所述电路元件经由所述导电结构电连接至所述电路单元的所述晶体管。
12.根据前述权利要求中的任何一项所述的半导体管芯，进一步包括形成于所述半导体衬底的所述正面上的正面布线层堆叠体，其中，所述正面布线层堆叠体包括电连接至所述背面金属化层堆叠体的所述布线结构的正面布线结构。
13.一种半导体装置，包括：
根据前述权利要求中的任何一项所述的半导体管芯；以及
附接至所述半导体管芯的正面的封装衬底。
14.根据权利要求13所述的半导体装置，进一步包括形成于所述半导体管芯的背面上的重新分布层，其中，所述重新分布层电连接至所述背面金属化层堆叠体的第二接触界面结构。
15.根据权利要求14所述的半导体装置，其中，所述布线结构的所述第二部分是连接至所述背面金属化层堆叠体的所述第二接触界面结构。
16.根据权利要求14或15所述的半导体装置，进一步包括横向布置在所述半导体管芯旁边并且从所述重新分布层延伸至所述封装衬底的互连结构。
17.根据权利要求16所述的半导体装置，进一步包括嵌入所述半导体管芯和所述互连结构的模制化合物。
18.一种用于形成半导体装置的方法，包括：
形成被布置在半导体衬底的正面处的多个晶体管、以及导电结构，其中，所述导电结构的顶表面在所述半导体衬底的所述正面处被接触，并且所述导电结构的底表面在所述半导体衬底的背面处露出；
形成背面金属化层堆叠体；以及
将所述背面金属化层堆叠体附接至所述半导体衬底的所述背面。
19.根据权利要求18所述的方法，其中，形成所述背面金属化层堆叠体包括：
在所述背面金属化层堆叠体的第一金属化层中形成所述背面金属化层堆叠体的布线结构的第一部分；
在所述背面金属化层堆叠体的第二金属化层中形成所述布线结构的第二部分；以及
形成位于所述布线结构的所述第一部分和所述布线结构的所述第二部分之间的锥形的垂直连接，其中，所述第一金属化层比所述第二金属化层更接近所述半导体衬底，并且其中，所述锥形的垂直连接的宽度朝着所述第一金属化层增大。
20.根据权利要求19所述的方法，其中，形成所述锥形的垂直连接包括在所述背面金属化层堆叠体中形成锥形过孔。
CN202280043543.4A 2021-09-24 2022-09-21 半导体管芯、半导体装置和用于形成半导体管芯的方法 Pending CN117501439A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/448,716 US20230103023A1 (en) 2021-09-24 2021-09-24 Semiconductor Die, Semiconductor Device and Method for Forming a Semiconductor Die
US17/448,716 2021-09-24
PCT/US2022/076745 WO2023049719A1 (en) 2021-09-24 2022-09-21 Semiconductor die, semiconductor device and method for forming a semiconductor die

Publications (1)

Publication Number Publication Date
CN117501439A true CN117501439A (zh) 2024-02-02

Family

ID=85719679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043543.4A Pending CN117501439A (zh) 2021-09-24 2022-09-21 半导体管芯、半导体装置和用于形成半导体管芯的方法

Country Status (6)

Country Link
US (1) US20230103023A1 (zh)
EP (1) EP4406019A1 (zh)
KR (1) KR20240059601A (zh)
CN (1) CN117501439A (zh)
TW (1) TW202333333A (zh)
WO (1) WO2023049719A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973413B2 (en) * 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
JP6292049B2 (ja) * 2013-09-02 2018-03-14 ソニー株式会社 半導体装置およびその製造方法
US10163878B2 (en) * 2017-03-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10741750B2 (en) * 2018-12-13 2020-08-11 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
CN113178430A (zh) * 2020-01-24 2021-07-27 台湾积体电路制造股份有限公司 集成电路的结构

Also Published As

Publication number Publication date
KR20240059601A (ko) 2024-05-07
US20230103023A1 (en) 2023-03-30
EP4406019A1 (en) 2024-07-31
TW202333333A (zh) 2023-08-16
WO2023049719A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US20240071884A1 (en) Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
KR102196673B1 (ko) 산화물 본딩된 웨이퍼 스택 내에서의 다이 캡슐화
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US20160141228A1 (en) Device connection through a buried oxide layer in a silicon on insulator wafer
TWI431759B (zh) 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
US6645832B2 (en) Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
CN112563235A (zh) 混合的杂混接合结构及形成混合的杂混接合结构的方法
WO2005101476A1 (ja) 半導体素子及び半導体素子の製造方法
US20210327866A1 (en) Integrated circuit package and method
JPWO2012107971A1 (ja) 半導体装置
US20240186248A1 (en) Backside power delivery network
TW202226511A (zh) 包括玻璃核心之微電子結構
EP4260370A1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
CN221861640U (zh) 半导体组件
US20220270976A1 (en) Microelectronic assemblies including bridges
KR20220085706A (ko) 직접 본딩을 갖는 마이크로전자 어셈블리의 인터-컴포넌트 재료
WO2024087334A1 (zh) 中介层结构及其制作方法
EP4109526A1 (en) Capacitor formed with coupled dies
US20200294971A1 (en) Semiconductor device and method of manufacturing the same
US20230086202A1 (en) Semiconductor chip and semiconductor package
US20230095162A1 (en) Semiconductor Devices and Methods for Forming a Semiconductor Device
CN117501439A (zh) 半导体管芯、半导体装置和用于形成半导体管芯的方法
CN115527962A (zh) 半导体器件中的热管理结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination