CN113178430A - 集成电路的结构 - Google Patents

Abstract

本揭露描述一种集成电路的结构，集成电路的结构包括基板、第一金属化层、富氮层、蚀刻停止层以及第二金属化层。第一金属化层位于基板上，且第一金属化层包含嵌入于介电质中的第一导电结构。富氮层形成在介电质内且位于第一导电结构之间。蚀刻停止层位于第一金属化层上并接触部分的第一导电结构及富氮层。第二金属化层位于第一金属化层上方，且第二金属化层包含第二导电结构。第二导电结构接触第一导电结构的剩余部分，而未接触蚀刻停止层。

Description

集成电路的结构

技术领域

本案是有关于一种集成电路的结构。

背景技术

在集成电路中，导电结构(如，金属接点、通孔及线)电性耦合至晶体管区域，如栅极端子和源极/漏极端子，且配置以传递电信号往返晶体管。根据集成电路的复杂度，导电结构可形成一或多层金属布线。

发明内容

根据本揭露一实施方式，一种集成电路的结构包括基板、第一金属化层、富氮层、蚀刻停止层以及第二金属化层。第一金属化层位于基板上，且第一金属化层包含嵌入于介电质中的第一导电结构。富氮层形成在介电质内且位于第一导电结构之间。蚀刻停止层位于第一金属化层上并接触部分的第一导电结构及富氮层。第二金属化层位于第一金属化层上方，且第二金属化层包含第二导电结构。第二导电结构接触第一导电结构的剩余部分，而未接触蚀刻停止层。

附图说明

当结合随附诸图阅读时，得自以下详细描述最佳地理解本揭露的一实施例。

图1绘示根据一些实施例的金属化层的剖面图；

图2绘示根据一些实施例的在金属化层的低k或超低k的介电层上方形成富氮保护层的方法的流程图；

图3绘示根据一些实施例的金属化层在富氮保护层形成于低k或超低k的介电层上方后的剖面图；

图4A和4B绘示根据一些实施例的形成在低k或超低k介电层的顶部的富氮保护层的放大图；

图5绘示根据一些实施例的金属化层在覆盖层形成在金属化层的导电结构上方后的剖面图；

图6绘示根据一些实施例的金属化层在蚀刻停止层形成后的剖面图；

图7绘示根据一些实施例的两金属化层的剖面图；

图8及图9绘示根据一些实施例的在金属化层的低k或超低k的介电层上方形成富氮保护层的方法的流程图。

【符号说明】

100:金属化层

110:基板

120,130,140:导电结构

150:低k或超低k(ELK)层

150t:顶表面

160:铜金属

170:内衬堆叠

200,200A,200B:方法

210,220,230,240:操作

300:富氮保护层

310:区域

400:分布

500:覆盖层

600:蚀刻停止层

700:低k或ELK层

710:金属化层

720,730:导电结构

A:底部通孔部分,深度

B:顶线部分,深度

C,D,E,F:深度

T1,T2,T3:区域

a,b,c,d:子操作

x,y,z:座标轴

具体实施方式

以下揭示的实施例内容提供了用于实施所提供的标的的不同特征的许多不同实施例，或实例。下文描述了元件和布置的特定实例以简化本案。当然，这些实例仅为实例且并不意欲作为限制。例如，在以下描述中的第一特征在第二特征之上或上方的形式可包括其中第一特征与第二特征直接接触形成的实施例，且亦可包括其中可于第一特征与第二特征之间形成额外特征，以使得第一特征与第二特征可不直接接触的实施例。此外，本案可在各个实例中重复元件符号及/或字母。此重复是用于简便和清晰的目的，且其本身不指定所论述的各个实施例及/或配置之间的关系。

此外，诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等等空间相对术语可在本文中为了便于描述的目的而使用，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的定向之外的在使用或操作中的装置的不同定向。装置可经其他方式定向(旋转90度或以其他定向)并且本文所使用的空间相对描述词可同样相应地解释。

本文所用术语“标称”是指在产品或制程设计期间所设置，一个元件或制程操作的特性或参数的期待值或目标值，伴随着大于和/或小于该期待值的数值范围。数值范围可能归因于制造过程和/或公差的微小变化。

在一些实施例中，术语“约”和“大体上”可表示在一个给定数目的值的5％以内变化的值(如，该值的±1％、±2％、±3％、±4％、±5％)。这些数值仅为示例，并不意于限制。应当了解到，术语“约”和“基本上”可指由相关领域的技术人员根据本文的教导所解释的该些数值的百分比。

集成电路(IC)中的主动及被动装置通过成叠的金属化层或布线层而相互连接。金属化层或布线层可以在后段制程(Back-end-of line,BEOL)中形成。这些金属化层或布线层包括嵌入介电材料内的导电结构，例如通孔和金属线，其中介电材料的介电常数(如，k值)小于约3.9─如，约3.2、约2.8、约2.4等。这些介电材料由于其介电常数相较于氧化硅(介电常数约3.9)有减少的介电常数而被称为低k介电质或超低k介电质(ELK)。低k或超低k(ELK)材料在选择上优先于氧化硅，因为它们能够减少形成于金属化层的导电结构(如，金属布线)之间的寄生电容。

根据一些实施例，低k介电质或ELK介电质可以包括具孔隙或不具孔隙的、具有介于约2.2至约3的介电常数的富碳氧化硅薄膜。低k介电质或ELK可以包括成叠的介电层，例如一低k介电质和另一种介电质：(i)一低k介电质(如，碳掺杂氧化硅)和一具有氮掺杂的碳化硅；(ii)一低k介电质(如，碳掺杂氧化硅)和一具有氧掺杂的碳化硅；(iii)一低k介电质(如，碳掺杂氧化硅)与氮化硅；或(iv)一低k介电质(如，碳掺杂氧化硅)与氧化硅。碳可以在低k或ELK层生长的其间引入以降低生成的介电质薄膜的介电常数。孔隙也可以被引入以进一步降低生成的薄膜的介电常数。根据IC设计和布线(如，所需的布线层数、元件复杂度、布线密度等)，低k或ELK层可以用高密度化学气相沉积(High-density chemical vapordeposition，HDCVD)制程、电浆增强化学气相沉积(Plasma-enhanced chemical vapordeposition，PECVD)制程、电浆增强原子层沉积(Plasma-enhanced atomic layerdeposition process，PEALD)制程，或任何其他合适的沉积制程来沉积，其厚度范围介于约100nm至约200nm。

在一些实施例中，低k或ELK层在后续的制程操作期间易受损毁，这会妥协低k或ELK层的品质并造成电器故障。这些电器故障可以通过常规的测试来侦测，如时间依赖性介电崩溃(Time dependent dielectric breakdown，TDDB)测试。举例来说，负责处理形成在相邻的金属化层或布线层之间的蚀刻停止层的制程可通过在低k或ELK材料中制造孔洞以及降低其碳含量来损毁低k或ELK材料。

为了解决上述的缺点，本文所述的实施例针对预防从制程操作而来的对低k或ELK材料的损毁，例如蚀刻停止层的形成中包含的那些制程操作。在一些实施例中，保护层形成在低k或ELK层的暴露的顶表面上方以保护低k或ELK材料免于如在蚀刻停止层的行程中所使用的电浆处理制程所导致的损毁。在一些实施例中，保护层的形成早于覆盖层形成在金属化层的导电结构之上，且早于蚀刻停止层的形成。在一些实施例中，保护层形成在覆盖层形成在金属化层的导电结构之上的期间，且早于蚀刻停止层的形成。在一些实施例中，低k或ELK保护层是形成在低k或ELK层顶部之内的富氮层(如氮化硅层)。在一些实施例中，保护层的厚度范围介于约7nm至约15nm。

根据一些实施例，图1为形成在基板110之上的金属化层或布线层100(之后称为“金属化层100”)的部分剖面图。金属化层100包括形成在低k或ELK150层内部的导电结构120、130及140。在一些实施例中，导电结构120、130及140被铜金属160填满，外围围绕着内衬堆叠170，如图1所示。衬里堆叠170可以包括钽和钴，通过适当的方法可在其上形成铜金属160─例如电镀。可以通过双镶嵌制程、单镶嵌制程或任何其他合适的金属化制程来形成导电结构120、130和140。在图1所示的制造阶段中，导电结构120、130和140的顶表面与低k或ELK 150层的顶表面基本上共平面。图1可以是金属化层100在化学机械研磨(Chemicalmechanical planarization，CMP)制程后的剖面图。

在一些实施例中，导电结构120和130中的每一个包括在金属化层100内垂直贯穿的底部通孔部分A’(例如，其最长尺寸是沿z方向)和在金属化层100内横向(例如，最长尺寸是沿x或y方向)延伸的顶线部分B’。在一些实施例中，导电结构140仅包括线部分B’。导电结构140不垂直穿过金属化层100，而仅在金属化层100内横向延伸。导电结构120、130和140是示例性而非限制性的。因此，具有与导电结构120、130和140不同的配置、尺寸或位置的附加导电结构(例如，不同于导电结构120、130和140)是可能的。这些附加的导电结构在本揭露的精神和范围内。

基板110可以是在其上形成有一层或多层的部分制造的晶片。为简单起见，在图1中未示出的这些一层或多层可以包括例如前段(Frond-end-line，FEOL)结构(例如主动元件、被动元件、掺杂区，磊晶结构等)和局部或全域互连(global interconnect)层(例如中段(Middle-of-line，MOL)金属化层、BEOL金属化层或其组合)。金属化层100可以是BEOL金属化层的堆叠中的第一BEOL层，或者是设置在基板110上的BEOL金属化层的堆叠中的任何BEOL。在一些实施例中，金属化层100电耦合至下面的金属化层(例如，MOL和/或BEOL金属化层)或基板110内的元件。举例来说，导电结构120和130可以与下面的金属化层(例如，MOL和/或BEOL金属化层)或元件的相应的导电结构接触。在图1中未示出的，前述的在基板110内的层或特征在本揭露的精神和范围内。在一些实施例中，图1是本文所述实施例的前驱结构(例如起始结构)。

图2是在图1所示的金属化层100的低k或ELK 150层上形成富氮保护层的制造方法200的流程图。在方法200的各种操作之间可以执行其他制造操作，并且仅为了清楚和便于描述而将其省略。这些各种操作在本揭露的精神和范围内。另外，并非所有操作都可以执行本文提供的揭露。一些操作可以同时执行，或者以与图2所示顺序不同的顺序执行。在一些实施例中，除了当前描述的操作之外或代替当前描述的操作，可以执行一个或多个其他操作。方法200将参照第3至图7来描述。

参照图2，方法200开始于操作210和通过将低k或ELK 150层暴露于氮基电浆制程而在低k或ELK 150层内形成富氮保护层的过程。在一些实施例中，氮基电浆包括处于小于约4.5Torr的“低压”下的氨(NH 3)或氮(N 2)。小于约4.5Torr的压力可确保在低k或ELK150层上形成足够厚的富氮保护层(例如氮化硅(Si3N4))─例如具有在大约7nm和大约15nm之间的厚度，根据一些实施例。在一些实施例中，低制程压力与大于约350Watts的“高”电浆功率设置相结合。在一些实施例中，在低k或ELK 150层内的富氮保护层的形成包括介于约1.5Torr与约4.5Torr之间的制程压力以及介于约350Watts与约500Watts之间的电浆功率设置。

图3示出了根据方法200的操作210在低k或ELK 150层内形成富氮保护层300之后的图1的结构。在一些实施例中，富氮保护层300选择性地形成在低k或ELK 150层内─例如，在金属化层100的导电结构120、130和140的暴露表面上没有形成氮化物层。

在一些实施例中，高于约4.5Torr的制程压力产生厚度小于约7nm的保护层，其在随后的制程操作期间不能保护低k或ELK 150层。这是因为在大于约4.5Torr的制程压力下，氮基电浆离子的平均自由路径(例如，离子可以行进而不会彼此碰撞的距离)减小。随着离子间碰撞次数的增加，离子与低k或ELK 150层之间的反应速率降低。这种“低反应率”条件增加了处理时间─例如，需要额外的时间来形成在约7nm至约15nm之间的厚度范围内的富氮保护层。

如上所述，厚度小于约7nm的富氮保护层不能保护低k或ELK 150层免于随后的制程操作。相反地，厚度大于约15nm的富氮保护层需要额外的处理时间，增加了制造成本，并增加了低k或ELK 150层的介电常数。

在一些实施例中，低k或ELK 150层的顶部与氮基电浆相互作用以产生富氮保护层300。因此，在低k或ELK的顶部内形成了富氮保护层300，与沉积在低k或ELK 150层顶面上相反。在一些实施例中，低k或ELK 150层的顶部被转换成富氮保护层300。

根据一些实施例，图4A是图3所示的区域310的放大图，其包括富氮保护层300和低k或ELK层150的顶部。在一些实施例中，图4A示出了在低k或ELK 150层的顶部上由分布400表示的“氮化硅信号”的投影。分布400是通过使用二次离子质谱(SIMS)分析低k层或ELK150层的顶部来产生。分布400绘制为相对于顶表面150t，在低k或ELK 150层内的深度的函数(例如，氮化硅信号的分布)。如分布400所示，氮化硅信号对深度的函数不是定值。举例来说，从深度A延伸到深度B的区域T1包括由分布400表示的氮化硅信号的“峰值”。从深度C延伸到深度D的区域T2包括分布400表示的氮化硅信号的约50％。此外，从深度E延伸到深度F的区域T3包括由分布400表示的氮化硅信号的约30％。在一些实施方案中，A为约8nm，B为约12nm，C为约7nm，D为约20nm，E为约5nm，且F为约25nm。因此，氮化硅信号的峰值(例如，区域T1)位于距低k或ELK 150层的顶表面150t约8nm至约12nm之间，并且具有约3nm的厚度或宽度B-A。类似地，氮化硅信号的50％(例如，区域T 2)位于距低k或ELK 150层的顶表面150t约7nm至约20nm之间，并且具有约13nm的厚度或宽度D-C。最后，氮化硅信号的30％(例如，区域T3)位于距低k或ELK 150层的顶表面150t约5nm至约25nm之间，并且具有约20nm的厚度或宽度F-E。如上所述，富氮保护层300的厚度在约7nm至约15nm之间。因此，如图4B所示，富氮保护层300的厚度包括区域T1、区域T2的中间部分或整个区域T2以及部分T3。在一些实施例中，并且如图4B所示，富氮保护层300位于顶表面150t下方的低k或ELK 150层内。如图4B所示，可以在富氮保护层300的“厚度”之外检测到氮化硅信号。在一些实施例中，可以在低k或ELK 150层内检测到高达约35nm深度的氮化硅信号。

图4A和图4B中的分布400所表示的氮化硅信号不是限制性的，并且其他类型的分布在本揭露的精神和范围内。例如，具有不同特征的正态分布或偏态分布在本揭露的精神和范围内。

在一些实施例中，并且在形成富氮保护层300的过程中，与低电浆功率相比，较高的电浆功率有利于氮掺入富氮保护层300中。例如，随着电浆功率增加到约500Watts以上，氮化硅信号(例如，分布的峰值400)的高度增加。

参照图2，方法200继续操作220和在嵌入在低k或ELK 150层中的导电结构120、130和140上沉积覆盖层的过程。覆盖层可以包括选择性地形成在导电结构120、130和140上的钴层。在一些实施例中，通过电浆增益化学气相沉积(PECVD)制程或另一种合适的沉积方法来沉积覆盖层。

在一些实施例中，覆盖层的沉积是重复多次(例如2至6次)直到获得所需的覆盖层厚度的两步制程。例如，第一步包括前驱物释放操作，在此期间，导电结构120、130和140暴露于羰基钴前驱物。在前驱物释放操作中，金属160的顶表面被前驱物分子覆盖。第二制程操作包括前驱物离解操作，在此期间，氮基电浆使前驱物分子离解以形成膜层。在一些实施例中，覆盖层在约160℃至约260℃之间的温度范围内沉积以确保覆盖层选择性地沉积在铜金属160的暴露的顶表面上而不是在低k或ELK 150层上。例如，高于约260℃的沉积温度可促使覆盖层沉积在低k或ELK 150层上，而低于约160℃的沉积温度则沉积速率较低。低沉积速率会增加处理时间和制造成本。在一些实施例中，前驱物离解操作期间的制程压力可以高于约4.5Torr，例如，高于上述形成富氮保护层300期间的制程压力。

在一些实施例中，覆盖层的厚度在约

与约

之间的范围内。图5示出了根据图2所示的方法200的操作220在导电结构120、130和140上选择性地形成覆盖层500之后的金属化层100。根据一些实施例，覆盖层抑制了在操作期间铜从导电结构120、130和140的电迁移并改善了元件的可靠性。

参考图2，方法200继续操作230以及在覆盖层500和富氮化物层300上形成蚀刻停止层的过程。作为示例而非限制，可以使用PECVD制程或另一种合适的制程以约

至约

之间的厚度毯式沉积(blanket deposited)(例如，沉积在金属化层100的所有暴露表面上)蚀刻停止层。在一些实施例中，蚀刻停止层包括随后暴露于电浆制程的金属氮化物层。在一些实施例中，蚀刻停止层的沉积后处理去除了在沉积制程期间产生的副产物，并致密化了所沉积的蚀刻停止层。在一些实施例中，如果不存在富氮层300，则沉积后处理会损害低k或ELK 150层。根据一些实施例，图6示出了根据操作230在形成蚀刻停止层600之后的图5的结构。

参考图2和图7，方法200继续操作240以及在蚀刻停止层600上沉积另一低k或ELK层(例如，低k或ELK 700层)的过程。就介电材料和厚度而言，低k或ELK 700层可以基本上类似于低k或ELK 150层。在一些实施例中，低k或ELK 700层是形成在金属化层100上的金属化层710的一部分。可以在低k或ELK 700层内形成导电结构720和730，如导电结构120、130和140。低k或ELK 700层中的导电结构720和730可以电耦合到金属化层100的导电结构120、130和140，如图7所示。在一些实施例中，蚀刻停止层600促进导电结构720和730的开口的形成。例如，在低k或ELK 700层中的导电结构720和730的开口的形成期间，蚀刻停止层600用作蚀刻制程的停止层。

在一些实施例中，可以针对金属化层710的低k或ELK 700层重复图2所示的方法200。在一些实施例中，方法200可以在新的金属化层的形成之前或在现有的金属化层上的蚀刻停止层的形成之前执行。

在一些实施例中，方法200可以被改良为将操作210和220组合成单个操作。例如，在改良的方法中，可以调节覆盖层形成制程，使得在覆盖层沉积制程期间形成富氮层300。例如，可以调整以上关于操作220所述的前驱物离解操作，以促进在低k或ELK 150层上形成富氮保护层310。例如，这可以通过在上文所述的前驱物释放操作之前“改良”覆盖层沉积制程以引入“经改良的”前驱物解离操作来实现。在一些实施方式中，“经改良的”前驱物解离操作的特征在于在约1.5Torr和约4.5Torr之间的制程压力下的氨电浆或氮电浆，随后是在较高压力下进行的前驱物释放操作和前驱物解离操作(例如，大于约4Torr)。替代地，在前驱物释放操作之后执行的随后的前驱物离解操作也可以被“改良”并且在约1.5Torr至约4.5Torr之间的低压下执行。

举例来说，图8是根据以上描述的“改良的”方法200A。方法200A以改良的操作220A开始，其中方法200的操作210和220已经被“合并”为单个操作。更具体地说，操作220A包括子操作a，b和c。子操作a是在约1.5Torr和约4.5Torr之间的低压下(例如，类似于上面讨论的操作210)，电浆功率在约350Watts和约500Watts之间执行的改良的前驱物离解步骤，以促进富氮层300的形成。在子操作期间，将图1所示的低k或ELK 150层暴露于氮基电浆中，以形成富氮保护层300。操作220A的子操作b是类似于上述方法200的操作220的前驱物释放步骤。最后，子操作c是类似于上述方法200的操作220的前驱物离解步骤。例如，子操作c可以在大于约4.5Torr的制程压力下执行。

在一些实施例中，可以根据需要重复子操作b和c，直到获得所需的覆盖层厚度。方法200A进一步包括与方法200的相应操作相似的操作230和240。

根据一些实施例，图9是又一个“改良的”方法200B，其为方法200A的变形。在方法200B中，操作d是改良的前驱物离解步骤，其在约1.5Torr至约4.5Torr之间的低压和约350Watts至约500Watts之间的电浆功率的氮基下进行。在一些实施例中，可以根据需要重复子操作b和d，直到获得所需的覆盖层厚度。与方法200A相似，方法200B还包括与方法200的相应操作类似的操作230和240。

根据本揭露的不同实施例描述了一种用于在低k或ELK层内制造覆盖层以防止由于后续制程操作(例如在蚀刻停止层形成中的操作)所造成的损坏的方法。在一些实施例中，通过将低k或ELK层的顶表面暴露于氮基电浆处理制程来形成保护层，该氮基电浆处理制程包括介于约1.5Torr与约4.5Torr之间的制程压力以及介于约450Watts与约500Watts之间的电浆功率。在一些实施例中，氮基电浆制程包括氨或氮。在一些实施例中，在金属化层的导电结构上形成覆盖层之前以及在蚀刻停止层形成之前形成保护层。在其他实施例中，在形成覆盖层期间在金属化层的导电结构上并且在形成蚀刻停止层之前形成保护层。在一些实施例中，低k或ELK保护层是形成在低k或ELK层的顶部内的富氮层，其厚度在约7nm至约15nm之间，并且位于从低k或ELK层的顶面开始约3nm和约6nm的深度。

在一些实施例中，结构包括具有第一金属化层的基板，其中第一金属化层包括嵌入介电质中的第一导电结构。所述结构还包括：(i)形成在介电质内并且在第一导电结构之间的富氮层，(ii)在第一金属化层上并且与第一导电结构的一部分以及与富氮层接触的蚀刻停止层，以及(iii)第一金属化层上的第二金属化层，其包括与第一导电结构未与蚀刻停止层接触的其他部分接触的第二导电结构。在一些实施例中，该富氮层在该介电质的下方。在一些实施例中，该富氮层具有介于约7纳米至约15纳米的厚度。在一些实施例中，该富氮层包括氮化硅。在一些实施例中，该富氮层包括氮化硅，氮化硅的峰值浓度在电介质的顶表面下方约8nm至约12nm之间，其中：氮化硅浓度的50％位于电介质顶面下方约7nm至约20nm之间；氮化硅浓度的30％位于介电质顶面下方约5nm至约25nm之间。在一些实施例中，集成电路的结构还包括在该蚀刻停止层与该第导电结构间的覆盖层。

在一些实施例中，一种方法包括在基板上形成金属化层，该金属化层具有嵌入在低k介电质中的导电结构；将金属化层暴露于氮基电浆以在低k介电质内形成富氮保护层；在导电结构上形成覆盖层；在覆盖层和低k介电质上形成蚀刻停止层。在一些实施例中，暴露金属化层于氮基电浆包括在金属化层中相邻的多个导电结构间形成富氮保护层。在一些实施例中，暴露金属化层于氮基电浆包括用氮电浆处理低k的介电质。在一些实施例中，暴露金属化层于氮基电浆包括在介于约1.5Torr至约4.5Torr间的制程压力用氨电浆或氮电浆处理低k的介电质。在一些实施例中，暴露金属化层于氮基电浆包括用具有介于约350Watts至500Watts的电浆功率和介于约1.5Torr至约4.5Torr的制程压力的电浆制程处理低k的介电质。在一些实施例中，暴露金属化层氮基电浆包括形成厚度在约7nm至约15nm之间的富氮保护层。在一些实施例中，暴露金属化层于氮基电浆包括在低k介电质之下形成富氮保护层。在一些实施例中，暴露金属化层于氮基电浆包括在低k的介电质中形成氮化硅分布。

在一些实施例中，一种方法包括在基板上形成具有在低k电介质中的导电结构的金属化层。该方法进一步包括在导电结构上形成覆盖层，其中形成覆盖层包括将金属化层暴露于第一电浆制程以在低k介电质内形成富氮保护层，在金属化层上释放前驱物。用前驱物分子覆盖导电结构的顶表面，并用第二电浆制程处理前驱物分子以离解前驱物分子并形成覆盖层。另外，该方法包括形成蚀刻停止层以覆盖覆盖层和低k介电质的顶表面。在一些实施例中，暴露该金属化层于该第一电浆制程包括在介于约1.5Torr至约4.5Torr之间的制程压力下暴露该金属化层于氮基电浆。在一些实施例中，每个第一和第二电浆制程包括介于约1.5Torr至约4.5Torr的制程压力。在一些实施例中，第一电浆制程包括低于第二电浆制程的制程压力。在一些实施例中，释放前驱物包括在介于约160℃至约260℃的制程温度下使前驱物流动。在一些实施例中，暴露该金属化层于第一电浆制程包括在介于约1.5Torr至约4.5Torr的制程压力下及在介于约350Watts至约500Watts的电浆功率下暴露该金属化层于氨电浆或氮电浆。

应当理解，实施方式部分而非发明摘要旨在用于解释权利要求书。发明摘要可以阐述一个或多个但不是所有预期的示例性实施例，因此，并不旨在限制附属的权利要求书。

前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本揭露的样态。本领域技术人员应当理解，他们可以容易地将本揭露用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本揭露的精神和范围，并且在不脱离本揭露的精神和范围的情况下，它们可以在这里进行各种改变，替换和变更。

Claims (1)

1.一种集成电路的结构，其特征在于，包含：

一基板；

一第一金属化层，位于该基板上，且该第一金属化层包含嵌入于一介电质中的多个第一导电结构；

一富氮层，形成在该介电质内且位于所述多个第一导电结构之间；

一蚀刻停止层，位于该第一金属化层上并接触部分的所述多个第一导电结构及该富氮层；以及

一第二金属化层，位于该第一金属化层上方，且该第二金属化层包含多个第二导电结构，所述多个第二导电结构接触该第一导电结构的剩余部分，而未接触该蚀刻停止层。

Images