CN117480549A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN117480549A
CN117480549A CN202280001444.XA CN202280001444A CN117480549A CN 117480549 A CN117480549 A CN 117480549A CN 202280001444 A CN202280001444 A CN 202280001444A CN 117480549 A CN117480549 A CN 117480549A
Authority
CN
China
Prior art keywords
signal line
substrate
transistor
electrode
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001444.XA
Other languages
English (en)
Inventor
陈义鹏
石领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117480549A publication Critical patent/CN117480549A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Abstract

提供一种显示基板及显示装置。显示基板包括：衬底基板、多个子像素以及多条信号线。子像素包括发光元件和像素电路，像素电路包括多个晶体管和存储电容；多条信号线包括第一初始化信号线、复位控制信号线及第二初始化信号线；多个晶体管包括第一复位晶体管和第二复位晶体管，第一复位晶体管的栅极和第二复位晶体管的栅极与复位控制信号线电连接，第一初始化信号线和第二初始化信号线中至少之一在衬底基板上的正投影与复位控制信号线在衬底基板上的正投影不交叠。通过增大第一初始化信号线或第二初始化信号线与复位控制信号线在第二方向上的间距，使复位控制信号线的负载减小，可改善显示基板可能出现的Mura等现象，有利于像素电路的信号控制。

Description

显示基板及显示装置 技术领域
本公开的实施例涉及一种显示基板及显示装置。
背景技术
目前，在显示技术领域，根据薄膜晶体管(thin film transistor,TFT)的制造技术和材料分类，TFT可以包括非晶硅(a-Si)TFT、低温多晶硅(Low Temperature Poly-Silicon,LTPS)TFT、氧化物(例如，铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO))TFT等。LTPS TFT基于低温多晶硅工艺制造，可以实现更小的驱动电流和更低的驱动电压；氧化物TFT基于氧化物工艺制造，可以实现更低的刷新率。低温多晶氧化物(Low Temperature Polycrystalline Oxide,LTPO)是一种低功耗显示技术，LTPO技术将低温多晶硅工艺和氧化物工艺融合，在显示面板中制备LTPS TFT和氧化物TFT，从而结合LTPS TFT的优点和氧化物TFT的优点，最大程度地利用低温多晶硅超高迁移率的优势以及氧化物的漏电流较小的优势，以实现更为出色的显示性能。
发明内容
本公开至少一个实施例提供一种显示基板及显示装置。
本公开至少一个实施例提供一种显示基板，包括：衬底基板；多个子像素，位于所述衬底基板上，所述子像素包括发光元件和像素电路，所述像素电路被配置为驱动所述发光元件，所述像素电路包括多个晶体管和存储电容，所述晶体管包括栅极、第一极和第二极；多条信号线，设置在所述衬底基板上，包括沿第一方向延伸、按第二方向排布的第一初始化信号线、复位控制信号线以及第二初始化信号线，所述复位控制信号线被配置为向所述像素电路提供复位控制信号，所述第一初始化信号线被配置为向所述像素电路提供第一初始化信号，所述第二初始化信号线被配置为向所述像素电路提供第二初始化信号，所述第二方向与所述第一方向相交，其中，所述多个晶体管包括第一复位晶体管和第二复位晶体管，所述第一复位晶体管的第一极与所述第一初始化信号线电连接，所述第一复位晶体管的栅极和所述第二复位晶体管的栅极与所述复位控制信号线电连接，所述第二复位晶体管的第一极与所述第二初始化信号线电连接，所述第二复位晶体管的第二极与所述发光元件 电连接，所述第一初始化信号线和所述第二初始化信号线中的至少之一在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多个晶体管还包括驱动晶体管、第一发光控制晶体管和第二发光控制晶体管，所述多条信号线还包括发光控制信号线，所述发光控制信号线沿所述第一方向延伸，所述第一发光控制晶体管的第一极与所述存储电容的第二极电连接，所述第二发光控制晶体管的第一极与所述第二复位晶体管的第二极电连接，所述第一发光控制晶体管和所述第二发光控制晶体管的栅极与所述发光控制信号线电连接，所述第一发光控制晶体管的第二极和所述第二发光控制晶体管的第二极分别与所述驱动晶体管的第一极和第二极相连，所述驱动晶体管的栅极与所述存储电容的第一极相连，所述第一初始化信号线在所述衬底基板上的正投影与所述发光控制信号线在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多个晶体管还包括刷新控制晶体管，所述刷新控制晶体管的第一极与所述存储电容的第一极电连接，所述刷新控制晶体管的第二极与所述第一复位晶体管的第二极电连接，所述多条信号线还包括刷新栅线，所述刷新栅线沿第一方向延伸，所述刷新控制晶体管的栅极与所述刷新栅线电连接，所述第二初始化信号线在所述衬底基板上的正投影与所述刷新栅线在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述第一初始化信号线与所述第二初始化信号线在所述第二方向上间隔设置。
例如，在本公开至少一个实施例提供的显示基板中，所述复位控制信号线在所述衬底基板上的正投影与所述多条信号线中沿所述第一方向延伸的信号线在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多条信号线还包括扫描控制信号线，所述扫描控制信号线沿所述第一方向延伸；所述多个晶体管还包括补偿晶体管和数据写入晶体管，所述扫描控制信号线与所述补偿晶体管和所述数据写入晶体管的栅极分别电连接，在所述第二方向上，所述复位控制信号线、所述刷新栅线和所述扫描控制信号线依次排布，所述第二初始化信号线在所述衬底基板上的正投影与所述扫描控制信号线在所述衬 底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，在所述第二方向上，所述第一初始化信号线、所述复位控制信号线、所述第二初始化信号线、所述扫描控制信号线以及所述存储电容依次间隔设置，且所述复位控制信号线与所述第二初始化信号线的最小间距大于所述刷新栅线与所述存储电容之间的最小间距。
例如，在本公开至少一个实施例提供的显示基板中，所述第一初始化信号线包括第一主体部和至少一个第一连接部，所述第一主体部沿所述第一方向延伸，所述第一主体部在所述衬底基板上的正投影与所述发光控制信号线在所述衬底基板上的正投影至少部分交叠，所述至少一个第一连接部与所述第一主体部连接，在所述第二方向上，所述至少一个第一连接部在所述衬底基板上的正投影位于所述发光控制信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影之间。
例如，在本公开至少一个实施例提供的显示基板中，所述像素电路包括有源图案，所述有源图案包括各晶体管的沟道区和源漏区，所述有源图案包括多个有源部，且每个有源部包括位于所述沟道区两侧的第一端和第二端。
例如，在本公开至少一个实施例提供的显示基板中，所述多个有源部包括第一有源部，所述第一有源部沿所述第二方向延伸，所述第一有源部的第一端作为所述第一复位晶体管的第一极，所述第一有源部的第二端作为所述第一复位晶体管的第二极，所述第一有源部在所述衬底基板上的正投影与所述第一初始化信号线的第一主体部在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多个有源部还包括第二有源部，所述第二有源部沿所述第二方向延伸，所述第二有源部的第一端作为所述第一发光控制晶体管的第一极，所述第二有源部在所述衬底基板上的正投影与所述第一初始化信号线的第一主体部在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述第二初始化信号线包括第二主体部和第二连接部，所述第二主体部沿所述第一方向延伸，所述第二连接部的一端与所述第二主体部连接，所述第二连接部沿所述第二方向延伸，且在所述第二方向上，所述第二初始化信号线的所述第二连接部位于靠近与所述第二初始化信号线的所述第二主体部距离最近的所述复位控 制信号线的一侧。
例如，在本公开至少一个实施例提供的显示基板中，所述第二主体部包括第一弯折部，所述复位控制信号线包括第二弯折部，在所述第二方向上，所述第一弯折部朝向与其距离最近的所述复位控制信号线弯折，所述第二弯折部朝向与其距离最近的所述发光控制信号线弯折，且所述第一弯折部的弯折方向与所述第二弯折部的弯折方向相同。
例如，在本公开至少一个实施例提供的显示基板中，所述第二连接部包括相对的第一结合部和第二结合部，所述多个有源部还包括第三有源部，所述第三有源部沿所述第二方向延伸，所述第三有源部的第一端作为所述第二复位晶体管的第一极，所述第三有源部的第二端作为所述第二复位晶体管的第二极，所述第一结合部与所述第一弯折部连接，所述第二结合部与所述第三有源部的第一端电连接。
例如，在本公开至少一个实施例提供的显示基板中，在所述第二方向上，所述第一初始化信号线位于所述第一复位晶体管的第一极与所述存储电容之间，所述第一初始化信号线在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述像素电路还包括有源构件，所述有源构件沿所述第二方向延伸，所述刷新栅线包括第一刷新子栅线和第二刷新子栅线，所述第一刷新子栅线和所述第二刷新子栅线均沿所述第一方向延伸，在垂直于所述衬底基板的方向上，所述第一刷新子栅线、所述有源构件以及所述第二刷新子栅线依次设置，所述第二刷新子栅线位于所述有源构件的远离所述衬底基板的一侧；所述第一刷新子栅线在所述衬底基板上的正投影与所述有源构件在所述衬底基板上的正投影至少部分交叠，并形成第一交叠区，所述第二刷新子栅线在所述衬底基板上的正投影与所述第一交叠区在所述衬底基板上的正投影至少部分交叠，并形成第二交叠区，所述第一刷新子栅线和所述第二刷新子栅线的位于所述第二交叠区的部分分别作为所述刷新控制晶体管的栅极的顶栅和底栅，所述第二初始化信号线在所述衬底基板上的正投影与所述第二交叠区在所述衬底基板上的正投影至少部分交叠。
例如，本公开至少一个实施例提供的显示基板还包括：第一导电层、第二导电层、第三导电层、第一连接层以及第二连接层，所述有源图案设置在 所述衬底基板上，所述第一导电层、所述第二导电层、所述第三导电层、所述第一连接层以及所述第二连接层沿垂直于所述衬底基板的方向依次设置在所述有源图案远离所述衬底基板的一侧，所述发光控制信号线、所述复位控制信号线、所述扫描控制信号线以及所述存储电容的第一极位于所述第一导电层；所述第一刷新子栅线、所述存储电容的第二极位于所述第二导电层；所述第一初始化信号线和所述第二刷新子栅线位于所述第三导电层；所述第二初始化信号线位于所述第一连接层；所述显示基板还包括多条数据线和多条电源信号线，所述多条数据线和多条电源信号线与所述第二连接层同层。
例如，在本公开至少一个实施例提供的显示基板中，所述第一连接层和所述第二连接层均包括多个连接电极，所述第一连接层包括第一连接电极，所述第二连接层包括第二连接电极，所述第一连接电极和所述第二连接电极通过第一过孔电连接，所述第二连接电极通过第二过孔与所述发光元件电连接，所述第二复位晶体管的第二极通过第三过孔连接至所述第一连接电极，进而与所述发光元件电连接。
例如，在本公开至少一个实施例提供的显示基板中，所述第一初始化信号线在所述衬底基板上的正投影与所述第一连接电极和所述第二连接电极在所述衬底基板上的正投影的交叠面积小于所述第一连接电极在所述衬底基板上的正投影面积的5％。
例如，在本公开至少一个实施例提供的显示基板中，所述第一连接层还包括第三连接电极、第四连接电极、第五连接电极、第六连接电极、第七连接电极以及第八连接电极，所述第二连接层还包括第九连接电极，所述第一初始化信号线通过第四过孔与所述第三连接电极电连接，所述第一复位晶体管的第一极通过第五过孔与所述第三连接电极电连接，所述刷新控制晶体管的第二极通过第六过孔与所述第四连接电极电连接，所述第一复位晶体管的第二极通过第七过孔与所述第四连接电极电连接；所述补偿晶体管的第一极通过所述第六过孔与所述刷新控制晶体管的第二极电连接，所述第四连接电极在所述衬底基板上的正投影与所述第二初始化信号线在所述衬底基板上的正投影至少部分交叠；所述驱动晶体管的栅极通过第八过孔与所述存储电容及所述第五连接电极电连接，所述刷新控制晶体管的第一极通过第九过孔电连接至所述第五连接电极；所述数据写入晶体管通过第十过孔与所述第六连接电极电连接，所述第六连接电极通过第十一过孔与所述数据线电连接，所 述第六连接电极在所述衬底基板上的正投影与所述第二初始化信号线在所述衬底基板上的正投影不交叠；所述第一发光控制晶体管通过第十二过孔与所述第七连接电极电连接，所述第七连接电极通过第十三过孔与所述电源信号线电连接，所述第十三过孔在所述衬底基板上的正投影与所述第一初始化信号线在所述衬底基板上的正投影至少部分交叠；所述第二发光控制晶体管的第一极通过第十四过孔与所述第八连接电极电连接，所述第八连接电极通过第十五过孔与所述第九连接电极电连接，所述第九连接电极通过第十六过孔与所述发光元件电连接，所述第八连接电极和所述第九连接电极在所述衬底基板上的正投影与所述第一初始化信号线在所述衬底基板上的正投影基本不交叠。
例如，在本公开至少一个实施例提供的显示基板中，在所述第二方向上，所述第四过孔、所述第五过孔、所述第十二过孔、所述第十四过孔以及所述第十五过孔位于所述发光控制信号线与所述复位控制信号线之间；所述第六过孔、所述第七过孔、所述第十过孔以及所述第十一过孔位于所述复位控制信号线与所述第二初始化信号线之间；所述第九过孔位于所述第二初始化信号线与所述存储电容之间，且所述第九过孔在所述衬底基板上的正投影与所述扫描控制信号线在所述衬底基板上的正投影至少部分交叠。
本公开至少一个实施例提供一种显示基板，包括：衬底基板，多个子像素，位于所述衬底基板上，所述子像素包括发光元件和像素电路，所述像素电路被配置为驱动所述发光元件，所述像素电路包括多个晶体管和存储电容，所述晶体管包括栅极、第一极和第二极；多条信号线，设置在所述衬底基板上，包括初始化信号线和复位控制信号线，所述初始化信号线被配置为向所述像素电路提供初始化信号，所述复位控制信号线被配置为向所述像素电路提供复位控制信号；其中，所述多个晶体管包括复位晶体管，所述复位晶体管的栅极与所述复位控制信号线相连，所述复位晶体管的第一极与所述初始化信号线相连，所述复位晶体管被配置为对所述存储电容的第一极或所述发光元件的第一极进行复位，所述初始化信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，信号线包括第一初始化信号线，所述第一复位晶体管被配置为对所述存储电容的第一极进行复位，所述第一初始化信号线在所述衬底基板上的正投影与所述复位控制信号 线在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述复位晶体管包括第二复位晶体管，所述初始化信号线包括第二初始化信号线，所述第二复位晶体管被配置为对所述发光元件的第一极进行复位，所述第二初始化信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多个晶体管还包括刷新控制晶体管，所述刷新控制晶体管的第一极与所述存储电容的第一极电连接，所述刷新控制晶体管的第二极与所述第一复位晶体管的第二极电连接，所述多条信号线还包括刷新栅线，所述刷新栅线沿第一方向延伸，所述刷新控制晶体管的栅极与所述刷新栅线电连接；所述第二初始化信号线在所述衬底基板上的正投影与所述刷新栅线在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一个实施例提供的显示基板中，所述多个晶体管还包括驱动晶体管和发光控制晶体管，所述多条信号线还包括发光控制信号线，所述发光控制信号线沿所述第一方向延伸，所述发光控制晶体管的第一极与所述第二复位晶体管的第二极电连接，所述发光控制晶体管的栅极与所述发光控制信号线电连接，所述发光控制晶体管的第二极与所述驱动晶体管相连，所述第一初始化信号线在所述衬底基板上的正投影与所述发光控制信号线在所述衬底基板上的正投影至少部分交叠。
本公开至少一个实施例提供一种显示装置，包括根据本公开任一实施例所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一个实施例提供的一种显示基板中子像素的示意图。
图1B为本公开至少一个实施例提供的一种显示基板中的子像素的电路示意图。
图2为本公开至少一个实施提供的一种像素电路的布局示意图。
图3A为本公开至少一个实施例提供的第一有源层的示意图。
图3B为本公开至少一个实施例提供的第一导电层的示意图。
图3C为本公开至少一个实施例提供的一种显示基板的第一有源层和第一导电层的叠层平面图。
图4A为本公开至少一个实施例提供的第二导电层的示意图。
图4B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层和第二导电层的叠层平面图。
图5A为本公开至少一个实施例提供的第二有源层的示意图。
图5B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层和第二有源层的叠层平面图。
图6A为本公开至少一个实施例提供的第三导电层的示意图。
图6B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层、第二有源层和第三导电层的叠层平面图。
图7为本公开至少一个实施例提供的第一连接层的示意图。
图8为本公开至少一个实施例提供的第二连接层的示意图。
图9为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第一连接层和第二连接层的叠层平面图。
图10为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动时的一种时序图。
图11为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动时的另一种时序图。
图12为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动时的再一种时序图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。
LTPO技术可以应用于有机发光二极管(light-emitting diode)显示面板中，从而降低显示面板的功耗。显示面板的功耗包括驱动功率和发光功率。基于LTPO技术的显示面板具有比基于LTPS技术的显示面板更低的驱动功率。基于LTPS技术的显示面板显示静止图像需要60赫兹(Hz)，但是基于LTPO技术的显示面板显示静止图像可以降低到1Hz，从而驱动功率大大降低。
基于LTPO技术，显示面板中的部分晶体管为氧化物晶体管(例如，N型氧化物晶体管)，氧化物晶体管的漏电流更少，可使电容器的电压(电荷)保持一秒钟，以实现1Hz的刷新频率。LTPS晶体管的漏电流更大，即使驱动静止像素也需要60Hz；否则，亮度会大幅降低。
最初，LTPO技术应用于智能手表。LTPO的效率在智能手表中得到了极大的证明。由于智能手表的屏幕上的黑色区域较宽，因此发光功率较低。基于LTPO技术，智能手表的驱动功率和发光功率之比约为6：4。LTPO技术可以将现有驱动功率降低到三分之一，从而使总体功耗降低40％。
LTPO技术为了实现1Hz的刷新频率，通常采用两条初始化信号线用以提供双初始化信号(双Vinit)的设计。因此，在高PPI布局(Layout)的需求下，针对LTPO技术的空间布局设计尤其重要。
从LTPO技术的驱动原理出发，在像素电路中的复位控制信号处于低电平的时间段内可以进行多种信号控制操作，例如，可以进行一些信号写入等操作。因此，通常在进行像素电路控制的过程中，将复位控制信号处于低电平的时间段尽量延长更有利于进行信号控制。例如，对于复位控制信号，低 电平可以对应于像素电路中的对应的晶体管的开启状态，高电平则对应于关闭状态。同时，复位控制信号线上的负载直接决定了驱动晶体管的阈值补偿的效果，复位控制信号线上的负载越小，驱动晶体管的阈值补偿的效果越好。
基于此，本公开的发明人发现，在通常的显示基板中，当两条初始化信号线与提供复位控制信号的复位控制信号线均交叠时，复位控制信号线上的负载较大，容易引起低灰阶显示不良，不利于高频驱动的亮度均一性。
为了更好的实现对于LTPO像素电路的信号控制，可以尽量降低复位控制信号的负载。
本公开至少一个实施例提供一种显示基板，该显示基板包括：衬底基板、多个子像素以及多条信号线。多个子像素位于衬底基板上，子像素包括发光元件和像素电路，像素电路被配置为驱动发光元件，像素电路包括多个晶体管和存储电容，晶体管包括栅极、第一极和第二极；多条信号线设置在衬底基板上，包括沿第一方向延伸、按第二方向排布的第一初始化信号线、复位控制信号线以及第二初始化信号线，复位控制信号线被配置为向像素电路提供复位控制信号，第一初始化信号线被配置为向像素电路提供第一初始化信号，第二初始化信号线被配置为向像素电路提供第二初始化信号，第二方向与第一方向相交；其中，多个晶体管包括第一复位晶体管和第二复位晶体管，第一复位晶体管的第一极与第一初始化信号线电连接，第一复位晶体管的栅极和第二复位晶体管的栅极与复位控制信号线电连接，第二复位晶体管的第一极与第二初始化信号线电连接，第二复位晶体管的第二极与发光元件电连接，第一初始化信号线和第二初始化信号线中的至少之一在衬底基板上的正投影与复位控制信号线在衬底基板上的正投影不交叠。
在本公开的实施例提供的显示基板中，基于LTPO技术进行像素电路结构优化，通过减少在衬底基板上的正投影与复位控制信号线在衬底基板上的正投影交叠的信号线，可以减小复位控制信号线上的负载，有助于改善低灰阶显示不良(Mura)的状况，有助于高频驱动的亮度均一性，有利于提升显示品质；同时，该方案使得像素电路的布局更加合理，易于实现。
本公开至少一个实施例还提供一种对应于上述显示基板的显示装置。
下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图1A为本公开至少一个实施例提供的一种显示基板中子像素的示意图； 图1B为本公开至少一个实施例提供的一种显示基板中的子像素的电路示意图；图2为本公开至少一个实施提供的一种像素电路的布局示意图。
参考图1A-图2，本公开至少一个实施例提供一种显示基板，包括衬底基板、多个子像素100以及多条信号线300。多个子像素100位于衬底基板上，子像素100包括发光元件100b和像素电路100a，像素电路100a被配置为驱动发光元件100b，像素电路100a包括多个晶体管200和存储电容400，每个晶体管200包括栅极、第一极和第二极。
例如，晶体管200的第一极和第二极之一可以为源极，晶体管200的第一极和第二极之另一可以为漏极，在晶体管中，源极和漏极相对而言，可互换。
参考图1A-图2，多条信号线300设置在衬底基板上，包括沿第一方向X延伸、并按第二方向Y排布的第一初始化信号线302、复位控制信号线301、以及第二初始化信号线303，复位控制信号线301被配置为向像素电路100a提供复位控制信号，第一初始化信号线302被配置为向像素电路100a提供第一初始化信号，第二初始化信号线303被配置为向像素电路100a提供第二初始化信号，第二方向Y与第一方向X相交。
参考图1A-图2，多个晶体管200包括第一复位晶体管T1和第二复位晶体管T7，第一复位晶体管T1的第一极与第一初始化信号线302电连接，第一复位晶体管T1的栅极和第二复位晶体管T7的栅极与复位控制信号线301电连接，第二复位晶体管T7的第一极与第二初始化信号线303电连接，第二复位晶体管T7的第二极与发光元件100b电连接，第一初始化信号线302和第二初始化信号线303中的至少之一在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
在本公开的实施例提供的显示基板中，基于LTPO技术进行像素电路100a结构优化，通过减少在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影交叠的信号线，在不增加较多工艺的情况下，可以减小复位控制信号线301的负载，有助于改善低灰阶显示不良(Mura)的状况，有助于高频驱动的亮度均一性，有利于提升显示品质；同时，该方案使得像素电路100a的布局更加合理，易于实现。
本公开的实施例以第一初始化信号线302和第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均不交叠为 例进行说明。当然，也可以使第一初始化信号线302和第二初始化信号线303中之一在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。当然，在仅设置一个复位晶体管的情况下，与该复位晶体管相连的初始化信号线在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
例如，在本公开的一些实施例中，显示基板可以为有机发光二极管(OLED)显示基板，也可以为量子点发光二极管(QLED)显示基板、电子纸显示基板等，本公开的实施例对此不作限制。
例如，衬底基板可以为柔性基板或刚性基板。衬底基板可以采用例如玻璃、塑料、石英，或其他适合的材料，本公开的实施例对此不作限制。
如图1A所示，显示基板包括子像素100，子像素100位于衬底基板上。子像素100包括像素电路100a和发光元件100b，像素电路100a配置为驱动发光元件100b。例如，像素电路100a配置为提供驱动电流以驱动发光元件100b发光。例如，发光元件100b为有机发光二极管(OLED)，发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。发光元件100b发光的颜色可根据需要而定。
如图1B所示，子像素100包括像素电路100a和发光元件100b。例如，如图1A所示，像素电路100a包括多个晶体管和一个存储电容400。多个晶体管包括：第一复位晶体管T1、第二复位晶体管T7、刷新控制晶体管T8、驱动晶体管T3、数据写入晶体管T4、补偿晶体管T2、第一发光控制晶体管T5和第二发光控制晶体管T6。
例如，如图1B所示，驱动晶体管T3的栅极电连接到节点Nd1，驱动晶体管T3的第一极电连接到节点Nd3，驱动晶体管T3的第二极电连接到节点Nd2。
例如，如图1B所示，数据写入晶体管T4的栅极被配置为接收扫描信号Ga1，数据写入晶体管T4的第一极与驱动晶体管T3的第二极电连接，也即数据写入晶体管T4的第一极电连接至节点Nd2；数据写入晶体管T4的第二极与提供数据信号Vdata的数据线电连接。
例如，如图1B所示，存储电容400的第一极与驱动晶体管T3的栅极电连接，也即存储电容400的第一极电连接至节点Nd1，存储电容400的第二极与电压端VDD电连接。通过设置存储电容400，可以对基于数据信号Vdata 得到的补偿信号进行存储。
例如，如图1B所示，补偿晶体管T2的栅极被配置为接收补偿控制信号Ga2，补偿晶体管T2的第二极与驱动晶体管T3的第一极电连接，也即补偿晶体管T2的第二极电连接至节点Nd3，补偿晶体管T2的第一极电连接至节点Nd4。通过设置补偿晶体管T2，可以响应于补偿控制信号Ga2，对驱动晶体管T3进行阈值补偿。通过存储电容400存储的补偿信号表示已经进行阈值补偿得到的信号。
例如，如图1B所示，第一发光控制晶体管T5的栅极被配置为接收发光控制信号EM，第一发光控制晶体管T5的第一极与电压端VDD连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接，也即第一发光控制晶体管T5的第二极电连接至节点Nd2。第一发光控制晶体管T5被配置为响应于发光控制信号EM，实现驱动晶体管T3和电压端VDD之间的连接导通或断开。
例如，如图1B所示，第二发光控制晶体管T6的栅极被配置为接收发光控制信号EM，第二发光控制晶体管T6的第一极与发光元件100b的第一电极电连接，第二发光控制晶体管T6的第二极与驱动晶体管T3的第一极电连接，也即第二发光控制晶体管T6的第二极电连接至节点Nd3。第二发光控制晶体管T6被配置为响应于发光控制信号EM，实现驱动晶体管T3和发光元件100b(例如，发光元件100b的第一电极)之间的连接导通或断开。
需要说明的是，用于控制第一发光控制晶体管T5的信号和用于控制第二发光控制晶体管T6的信号也可以不相同。
例如，如图1B所示，刷新控制晶体管T8的第一极电连接至驱动晶体管T3的栅极，即电连接至节点Nd1，刷新控制晶体管T8的第二极电连接至节点Nd4，刷新控制晶体管T8的栅极被配置为接收刷新控制信号Ga3。
例如，如图1B所示，刷新控制晶体管T8电连接至驱动晶体管T3的栅极(即节点Nd1)和节点Nd4，即刷新控制晶体管T8和补偿晶体管T2电连接，且刷新控制晶体管T8被配置为响应于刷新控制信号Ga3，实现驱动晶体管T3的栅极(即节点Nd1)和补偿晶体管T2之间的连接导通或断开，在图1B所示的示例中，刷新控制晶体管T8用于响应于刷新控制信号Ga3，实现节点Nd1和节点Nd4之间的连接导通或断开。
需要说明的是，刷新控制晶体管T8的有源层的类型与像素电路100a中 的其他晶体管中至少之一的有源层的类型不同。例如，也就是说，该像素电路为具有多种类型的晶体管的像素电路。例如，刷新控制晶体管T8为氧化物晶体管，例如，在一些实施例中，刷新控制晶体管T8可以为铟镓锌氧化物薄膜晶体管。例如，刷新控制晶体管T8可以为N型晶体管。
需要说明的是，在本公开的实施例中，“有源层的类型”指示用于制作有源层的材料的类型，有源层的材料可以包括氧化铟镓锌、低温多晶硅、非晶硅(例如氢化非晶硅)、低温多晶硅氧化物等，例如采用铟镓锌氧化物作为有源层的薄膜晶体管的有源层的类型与采用低温多晶硅作为有源层的薄膜晶体管的有源层的类型不相同。在本公开的实施例中，晶体管的有源层的类型不同，则晶体管的类型不同。
例如，如图1B所示，第一复位晶体管T1的第一极电连接至第一复位电压端Vinit1，第一复位晶体管T1的第二极电连接至节点Nd4，第一复位晶体管T1的栅极被配置为接收第一复位控制信号Re。
例如，如图1B所示，第一复位晶体管T1电连接至刷新控制晶体管T8和第一复位电压端Vinit1，且被配置为响应于第一复位控制信号Re，经由刷新控制晶体管T8对驱动晶体管T3的栅极和存储电容400的第一极(即节点Nd1)进行复位，例如，第一复位晶体管T1可以将第一复位电压端Vinit1提供的第一复位电压经由刷新控制晶体管T8写入驱动晶体管T3的栅极和存储电容400的第一极(即节点Nd1)，以对驱动晶体管T3的栅极和存储电容400的第一极进行复位。
例如，如图1B所示，第二复位晶体管T7的第一极电连接至第二复位电压端Vinit2，第二复位晶体管T7的第二极电连接至发光元件100b的第一电极，第二复位晶体管T7的栅极被配置为接收第二复位控制信号Rst。
例如，第二复位电压端Vinit2的第二复位电压的电压值大于第一复位电压端Vinit1的第一复位电压的电压值，通过提高第二复位电压端Vinit2的第二复位电压，将发光元件100b内部的载流子进行重置，减少载流子的缺陷，增加器件稳定性，进一步改善屏幕闪烁的问题。然而，本公开不限于此，第二复位电压端Vinit2的第二复位电压的电压值也可以等于第一复位电压端Vinit1的第一复位电压的电压值。
例如，如图1B所示，第二复位晶体管T7电连接至发光元件100b的第一电极和第二复位电压端Vinit2，且被配置为响应于第二复位控制信号Rst，对 发光元件100b的第一电极进行复位，例如，第二复位晶体管T7可以将第二复位电压端Vinit2提供的第二复位电压写入发光元件100b的第一电极，以对发光元件100b的第一电极进行复位。
例如，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7均为多晶硅薄膜晶体管，例如，低温多晶硅(LTPS)薄膜晶体管，本公开不限于此，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7中的至少部分也可以为氧化物晶体管。
例如，第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7可以均为P型晶体管，或者至少部分为N型晶体管，本公开的实施例对此不作限定。
本公开的实施例以第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7可以均为P型晶体管，刷新控制晶体管T8为N型晶体管为例进行说明。
例如，发光元件100b可以为发光二极管等。发光二极管可以为微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机发光二极管(Organic Light Emitting Diode，OLED)或量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)等。发光元件100b被配置为在工作时接收发光信号(例如，可以为驱动电流)，并发出与该发光信号相对应强度的光。例如，发光元件100b可以包括第一电极、发光功能层以及第二电极。发光元件100b的第一电极可以为阳极，发光二极管的第二电极可以为阴极。需要说明的是，在本公开的实施例中，发光元件100b的发光功能层可以包括电致发光层本身以及位于电致发光层两侧的公共层，例如，公共层可以包括空穴注入层、空穴传输层、电子注入层以及电子传输层等等。在实际应用中，可以根据实际应用环境来设计确定发光元件100b的具体结构，在此不作限定。例如，发光元件100b具有发光阈值电压，在发光元件100b的第一电极和第二电极之间的电压大于或等于发光阈值电压时发光元件100b发光。
例如，如图1B所示，发光元件100b的第二电极与电压端VSS电连接。
例如，电压端VDD输出的电压和电压端VSS输出的电压之一为高电压，另一个为低电压。例如，如图1B所示的实施例中，电压端VDD输出的电压为恒定的正电压；而电压端VSS输出的电压为恒定的负电压。例如，在一些示例中，电压端VSS可以接地。VDD表示电压端以及该电压端提供的电压信号，VSS表示电压端以及该电压端提供的电压信号。
例如，显示面板经常存在切换图片显示、网页浏览等图像切换频率较低的情况，例如，此时显示面板显示的内容的切换频率(即显示面板的屏幕刷新频率)为可以1赫兹(Hz)、5Gz等，在这种情况下，该显示面板中的像素电路处于第一显示模式，例如，低频显示模式。当显示面板显示动态视频等时，显示面板显示的内容的切换频率较高，例如，此时显示面板显示的内容的切换频率可以为50Hz、60Hz等，在这种情况下，该显示面板中的像素电路处于第二显示模式，例如，高频显示模式。
例如，刷新控制晶体管T8用于控制基于数据信号得到的补偿信号是否可以被传输至节点Nd1，从而控制像素电路100a的显示模式。例如，刷新控制晶体管T8可以保证像素电路100a中节点Nd1在较长的时间(例如，1秒)内不被刷新，从而控制像素电路100a进行低频驱动，实现低频显示模式。
例如，在一些实施例中，扫描信号Ga1、补偿控制信号Ga2和第二复位控制信号Rst可以为相同的信号，从而数据写入晶体管T4、补偿晶体管T2和第二复位晶体管T7可以连接至同一条信号线，从而减少信号线的数量，有利于显示面板的窄边框设计，减少像素电路的布线空间，提高显示面板的分辨率。此外，扫描信号Ga1、补偿控制信号Ga2和第二复位控制信号Rst可以由同一个栅极驱动电路产生，从而可以减少栅极驱动电路的数量，节省空间，降低成本。
例如，第一复位控制信号Re和扫描信号Ga1可以由同一个栅极驱动电路产生，且分别为该栅极驱动电路中的相邻两行移位寄存器单元输出的信号。
如图2所示，在衬底基板上设置有多条信号线300，多条信号线300包括沿第一方向X延伸、并按第二方向Y排布的复位控制信号线301、第一初始化信号线302以及第二初始化信号线303。例如，复位控制信号线301被配置为向第一复位晶体管T1提供第一复位控制信号Re，以及为第二复位晶体管T7提供第二复位控制信号Rst。例如，第一初始化信号线302被配置为向第一复位晶体管T1提供第一复位电压，第二初始化信号线303被配置为向第二 复位晶体管T7提供第二复位电压。
如图2所示，第二方向Y与第一方向X相交。例如，第二方向Y可以与第一方向X垂直。
如图2所示，黑色虚线框示出了各个晶体管的沟道区所在的位置。在第二方向Y上，第一复位晶体管T1的第一极比第一复位晶体管T1的第二极更靠近存储电容400，且第一复位晶体管T1在位置A1处与第一初始化信号线302电连接。第一复位晶体管T1和第二复位晶体管T7的栅极连接至同一条信号线，如图2所示，均连接至复位控制信号线301。第二复位晶体管T7的第一极在位置A2处与第二初始化信号线303电连接，第二复位晶体管T7的第二极在位置A3处与发光元件(未示出)电连接。
在本公开的至少一个实施例中，第一初始化信号线302和第二初始化信号线303中的至少之一在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
例如，如图2所示，第一初始化信号线302和第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均不交叠。例如，在本公开的一些实施例中，第一初始化信号线302和第二初始化信号线303之一在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均不交叠，而第一初始化信号线302和第二初始化信号线303中的另一个在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均至少部分交叠。例如，第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，第一初始化信号线302在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均至少部分交叠。例如，第一初始化信号线302在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影均至少部分交叠。对此，本公开的实施例不作限定。
因此，通过使得第一初始化信号线302和第二初始化信号线303中的至少之一在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，可以将复位控制信号线301上的负载有效减小，有助于改善低灰阶显示不良(Mura)的状况，有助于高频驱动的亮度均一性，有利于提升显示品质；同时，在不增加较多工艺的情况下，该方案使得像素电路的布局更加 简单且合理，易于实现。
图3A为本公开至少一个实施例提供的第一有源层的示意图；图3B为本公开至少一个实施例提供的第一导电层的示意图；图3C为本公开至少一个实施例提供的一种显示基板的第一有源层和第一导电层的叠层平面图；图4A为本公开至少一个实施例提供的第二导电层的示意图；图4B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层和第二导电层的叠层平面图；图5A为本公开至少一个实施例提供的第二有源层的示意图；图5B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层和第二有源层的叠层平面图；图6A为本公开至少一个实施例提供的第三导电层的示意图；图6B为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层、第二有源层和第三导电层的叠层平面图；图7为本公开至少一个实施例提供的第一连接层的示意图；图8为本公开至少一个实施例提供的第二连接层的示意图；图9为本公开至少一个实施例提供的一种显示基板的第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第一连接层和第二连接层的叠层平面图。
例如，在本公开的至少一个实施例中，多个晶体管200包括驱动晶体管T3、第一发光控制晶体管T5和第二发光控制晶体管T6，多条信号线300还包括发光控制信号线304，且发光控制信号线304沿第一方向X延伸。
例如，参考图1B-图4B，第一发光控制晶体管T5的第一极与存储电容的第二极402电连接，第二发光控制晶体管T6的第一极与第二复位晶体管T7的第二极电连接，第一发光控制晶体管T5和第二发光控制晶体管T6的栅极与发光控制信号线304电连接，第一发光控制晶体管T5的第二极和第二发光控制晶体管T6的第二极分别与驱动晶体管T3的第一极和第二极相连，驱动晶体管T3的栅极与存储电容的第一极401相连。
例如，参考图2和图6B，第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠，以减小复位控制信号线304上的负载。
本公开的实施例提供的显示基板，通过将第一初始化信号线302与发光控制信号线304交叠，将负载转移至不受负载影响的提供发光信号EM的发光控制信号线304上，大幅降低复位控制信号线304上的负载，利于改善驱动晶体管的阈值补偿效果，利于显示的亮度均一性，利于提升显示效果。
例如，参考图3C-图6B，显示基板包括第一有源层500和第一导电层510，第一有源层500设置在第一导电层510的靠近衬底基板的一侧。例如，显示基板包括发光控制信号线304，设置在第一有源层500的远离衬底基板的一侧，并且发光控制信号线304在衬底基板上的正投影与第一有源层500中的有源图案在衬底基板上的正投影至少部分交叠，并以发光控制信号线304的交叠部分分别作为第一发光控制晶体管T5和第二发光控制晶体管T6的栅极，也即第一发光控制晶体管T5和第二发光控制晶体管T6的栅极分别与发光控制信号线304电连接。例如，如图3B所示，本公开的实施例以发光控制信号线304设置在第一导电层510中进行说明。当然，在本公开的一些实施例中，发光控制信号线304也可以设置在其他导电层中，对此不作限定。
如图3C所示，第一发光控制晶体管T5的第二极与驱动晶体管T3的第二极相连，并且一体形成。第二发光控制晶体管T6的第二极与驱动晶体管T3的第一极和补偿晶体管T2的第二极相连，并且一体形成。第二发光控制晶体管T6的第一极与第二复位晶体管T7的第二极电连接，并且一体形成。
参考图3C-图4B，存储电容的第一极401设置在第一有源层500的远离衬底基板的一侧，且与第一有源层500中的有源图案至少部分交叠；存储电容的第二极402设置在存储电容的第一极401的远离衬底基板的一侧。例如，存储电容的第二极402可以与存储电容的第一极401相对设置，以形成存储电容400。
参考图7-图9，第一连接层550和第二连接层560中包括多个连接电极，如连接电极L1、连接电极L2、连接电极L3、连接电极L4、连接电极L5、连接电极L6、连接电极L7、连接电极L8，多个连接电极被配置为对像素电路中的结构进行电连接。例如，在本公开的一些实施例中，多个连接电极可以位于同一层，也可以位于不同的层中。
参考图2、图3C和图7，第一发光控制晶体管T5的第一极通过连接电极L7与存储电容的第二极402通过过孔在位置A4处实现电连接。通过设置连接电极L7，可以使得间隔较远的第一发光控制晶体管T5的第一极与存储电容的第二极402实现连接，并且不增加过多的工艺，有利于版图设计。
参考图2、图4B-图6B，第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠。同时，第一初始化信号线302在衬底基板上的正投影区域尽量覆盖发光控制信号线304在 衬底基板上的正投影区域。如图6B所示，第一初始化信号线302沿第一方向X延伸的部分在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影基本完全重合。在像素电路的驱动过程中，发光控制信号线304上的负载增加，会导致发光控制信号在高电平或者低电平之间进行切换时的上升时间和下降时间增加，但由于发光控制信号线304的高电平状态的维持时间较长，且远大于并包括复位控制信号线304处于低电平的时间段，因此，通过将第一初始化信号线302设置于发光控制信号线304的远离衬底基板的一侧，发光控制信号线304的负载增加对于像素电路的驱动控制影响较小。
由此，第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠，有利于减小复位控制信号线301上的负载，同时对于像素电路的驱动控制影响较小，并使得显示面板中的布线合理，空间适宜，且易于实现。
例如，参考图1B、图2以及图4B-图6B，多个晶体管200包括刷新控制晶体管T8，刷新控制晶体管T8的第一极与存储电容的第一极401电连接，刷新控制晶体管T8的第二极与第一复位晶体管T1的第二极电连接，多条信号线300还包括刷线栅线305，刷线栅线305沿第一方向X延伸，刷新控制晶体管T8的栅极与刷线栅线305电连接，第二初始化信号线303在衬底基板上的正投影与刷线栅线305在衬底基板上的正投影至少部分交叠，以减小复位控制信号线304上的负载。
本公开的实施例提供的显示基板，通过将第二初始化信号线303与刷线栅线305交叠，将第二初始化信号线303上的负载转移至不受负载影响的提供栅信号Gate N的刷新栅线305上，大幅降低复位控制信号线304上的负载，有利于改善驱动晶体管的阈值补偿效果，提高显示的亮度均一性，并提升显示效果。
参考图1B、图2以及图4B-图6B，刷新控制晶体管T8可以为氧化物晶体管，刷线晶体管T8的栅线为刷新栅线305，且刷线晶体管T8的栅线与刷新栅线305电连接。刷新控制晶体管T8的第一极位于刷新控制晶体管T8的靠近第一复位晶体管T1的一侧，刷新控制晶体管T8的第二极位于刷新控制晶体管T8的远离第一复位晶体管T1的一侧。刷新控制晶体管T8的第一极通过连接电极L5与存储电容的第一极401在位置A6处电连接，刷新控制晶体管T8的第二极通过连接电极L4与第一复位晶体管T1的第二极在位置A5处 电连接。根据图2可知，刷新控制晶体管T8的第一极距离存储电容的第一极401较远，通过设置连接电极L5，可以在不增加过多工艺的情况下，实现二者之间的电连接，有利于版图设计。
类似于发光控制信号线304，刷新栅线305上的负载的增加对于像素电路100a的驱动控制影响较小，通过将第二复位晶体管T2设置于刷新控制晶体管T8的刷新栅线305的远离衬底基板的一侧，可以有效减小复位控制信号线301上的负载，并有利于对像素电路中驱动信号的控制以及版图设计。
例如，如图2所示，第一初始化信号线302与第二初始化信号线303在第二方向Y上间隔设置。
如图2所示，第一初始化信号线302在衬底基板上的正投影与第二初始化信号线303在衬底基板上的正投影均与复位控制信号线301在衬底基板上的正投影无交叠，第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠，第二初始化信号线303在衬底基板上的正投影与刷新栅线305在衬底基板上的正投影至少部分交叠。在第二方向Y上，刷新栅线305与距离最近的发光控制信号线304之间还设置有存储电容400，从而使得第一初始化信号线302与第二初始化信号线303在第二方向Y上具有较大的间隔距离。
由此，可以减小第一初始化信号线302与第二初始化信号线303之间的信号串扰，以及对于像素电路中的其他信号线的干扰。
例如，如图2所示，复位控制信号线301在衬底基板上的正投影与多条信号线300中沿第一方向X延伸的信号线在衬底基板上的正投影不交叠。
如图2所示，复位控制信号线301沿第一方向X延伸，且其在衬底基板上的正投影与多条信号线300中的其他沿第一方向X延伸的信号线在衬底基板上的正投影不交叠。例如，在第二方向Y上，第一初始化信号线302和第二初始化信号线303分别设置在复位控制信号线301的两侧，且与复位控制信号线301具有较大的间隔距离。如此设置，可以使得显示面板中的多条信号线300对于复位控制信号线301产生较小的影响，并且此时复位控制信号线301上的负载较小，有利于对应的像素电路的驱动控制。
需要说明的是，图2所示出的像素电路结构仅是一种示例，而非限制性的。例如，在本公开的一些实施例中，根据实际的版图设计需要，复位控制信号线301在衬底基板上的正投影也可以与部分对其负载影响较小的信号线 在衬底基板上的正投影至少部分交叠，同时，对于交叠面积的大小本公开的实施例也不作限制。
例如，参考图1B、图2以及图3C，多条信号线300还包括扫描控制信号线306，扫描控制信号线306沿第一方向X延伸。
例如，如图3C所示，多个晶体管200还包括补偿晶体管T2和数据写入晶体管T4，扫描控制信号线306与补偿晶体管T2和数据写入晶体管T4的栅极分别电连接。
例如，如图2所示，在第二方向Y上，复位控制信号线301、刷新栅线305和扫描控制信号线306依次排布，第二初始化信号线303在衬底基板上的正投影与扫描控制信号线306在衬底基板上的正投影不交叠。
如图3C所示，扫描控制信号线306设置在第一有源层500的远离衬底基板的一侧，扫描控制信号线306与第一有源层500中的有源图案至少部分交叠。扫描控制信号线306在衬底基板上的正投影与第一有源层500中的有源图案在衬底基板上的正投影的交叠部分作为补偿晶体管T2的栅极和数据写入晶体管T4的栅极，也即，补偿晶体管T2的栅极和数据写入晶体管T4的栅极分别电连接至扫描控制信号线306。
例如，如图2所示，在第二方向Y上，扫描控制信号线306设置在刷新栅线305和存储电容400之间，并且扫描控制信号线306在衬底基板上的正投影与刷新栅线305在衬底基板上的正投影、存储电容400在衬底基板上的正投影均不交叠。复位控制信号线301设置于刷新栅线305的远离扫描控制信号线306的一侧，并且扫描控制信号线306与刷新栅线305在第二方向Y上的距离小于扫描控制信号线306与复位控制信号线301在第二方向Y上的距离。
如图2所示，第二初始化信号线303在衬底基板上的正投影与刷新栅线305在衬底基板上的正投影至少部分交叠，且第二初始化信号线303在衬底基板上的正投影与扫描控制信号线306在衬底基板上的正投影不交叠，由此，可以减小第二初始化信号线303与扫描控制信号线306之间的相互影响，降低信号串扰发生的概率，以利于对像素电路中驱动信号的控制。
例如，参考图2和图6B，在第二方向Y上，第一初始化信号线302、复位控制信号线301、第二初始化信号线303、扫描控制信号线306以及存储电容400依次间隔设置，且复位控制信号线301与第二初始化信号线303的最 小间距R1大于刷线栅线305与存储电容400之间的最小间距R2。
参考图2和图6B，第一初始化信号线302在衬底基板上的正投影、复位控制信号线301在衬底基板上的正投影、第二初始化信号线303在衬底基板上的正投影、扫描控制信号线306在衬底基板上的正投影、以及存储电容400在衬底基板上的正投影均不交叠，各条信号线在第二方向Y上间隔排布，并保持一定的距离。如图2所示，复位控制信号线301与第二初始化信号线303的最小间距为R1，刷线栅线305与存储电容400之间的最小间距为R2，并且R1大于R2。
在第二方向Y上，通过使复位控制信号线301与第二初始化信号线303的最小间距R1大于刷线栅线305与存储电容400之间的最小间距R2，可以将第二初始化信号线303设置在距离复位控制信号线301较远的位置，从而能够在降低复位控制信号线301上的负载的同时，减小第二初始化信号线303对复位控制信号线301的信号影响，有利于对像素电路中的驱动信号进行控制。
例如，参考图6A-图6B，第一初始化信号线302包括第一主体部3021和至少一个第一连接部3022，第一主体部3021沿第一方向X延伸，第一主体部3021在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠，至少一个第一连接部3022与第一主体部3021连接。
例如，参考图6A-图6B，在第二方向Y上，至少一个第一连接部3022在衬底基板上的正投影位于发光控制信号线304在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影之间。
参考图6A-图6B，第一初始化信号线302中的第一主体部3021的延伸方向与发光控制信号线304的延伸方向相同。第一主体部3021在第二方向Y上的尺寸均匀，且与发光控制信号线304在第二方向Y上的尺寸基本相当，由此，如图6B所示，第一主体部3021在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影基本重合，由此，可以使得第一主体部3021在第二方向上能够尽量少的占据版图空间，使得构图设计更加适宜。
例如，参考图2、图6A-图7，在第二方向Y上，发光控制信号线304和复位控制信号线301分别位于至少一个第一连接部3022的两侧。第一连接层550包括连接电极L3，至少一个连接部3022均设置在第一主体部3021的靠近第一复位晶体管T1一侧，由此设置有利于第一初始化信号线302的至少一 个连接部3022通过连接电极L3与第一复位晶体管T1的第一极在位置A1处实现电连接，有利于版图设计。
例如，参考图2和图3C，像素电路100a包括有源图案，有源图案包括各晶体管的沟道区501和源漏区502，有源图案包括多个有源部503，且每个有源部503包括位于沟道区501两侧的第一端5031和第二端5032。
例如，图3C所示出的有源图案可采用半导体材料图案化形成。有源图案可用于制作上述的第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7的沟道区。有源图案包括各子像素的上述晶体管的有源区图案(沟道区，半导体)和掺杂区图案(源漏区，导体区)，且同一像素电路中的上述晶体管的有源区图案和掺杂区图案一体设置。
例如，图3C所示的有源图案可采用非晶硅、多晶硅、氧化物半导体材料等制作。
例如，如图3C所示，每个有源部503均为有源图案的一部分，并与有源图案一体形成。例如，有源部503的第一端5031和第二端5032对应于晶体管的源漏区，第一端5031和第二端5032之间的部分对应于晶体管的沟道区。
例如，参考图3C-图6B，多个有源部503包括第一有源部504，第一有源部504沿第二方向Y延伸，第一有源部504的第一端作为第一复位晶体管T1的第一极，第一有源部504的第二端作为第一复位晶体管T1的第二极，且第一有源部504在衬底基板上的正投影与第一初始化信号线302的第一主体部3021在衬底基板上的正投影不交叠。
参考图3C-图6B，第一复位信号线301设置在第一有源部504的远离衬底基板的一侧，第一复位信号线301中与第一有源部504交叠的部分作为第一复位晶体管T1的栅极。第一有源部504中与第一复位信号线301交叠的部分作为第一复位晶体管T1的沟道区，位于第一复位晶体管T1的沟道区两侧的部分作为第一复位晶体管T1的源漏区，也即作为第一复位晶体管T1的第一极和第二极。
例如，形成补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7的栅极、第一极和第二极的原理与第一复位晶体管T1类似，在此不作赘述。需要说明的是，用于形成每个晶体管的栅极的信号线也可以位于不同的层中，本公开 的实施例对此不作限定。
参考图2-图7，第一有源部504的第一端也即第一复位晶体管T1的第一极与第一初始化信号线302中的第一连接部3022紧邻设置。连接电极L3设置在第一复位晶体管T1的第一极和第一连接部3022的远离衬底基板的一侧，并将二者通过过孔在位置A1处实现电连接，进而使得第一复位晶体管T1的第一极电连接至第一初始化信号线302。在第二方向Y上，第一有源部504与第一初始化信号线302的第一主体部3021具有一定的间距，从而使得第一有源部504在衬底基板上的正投影与第一初始化信号线302的第一主体部3021在衬底基板上的正投影不交叠，进而使得第一有源部504在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影不交叠，由此可以减小第一有源部504与发光控制信号线304之间的信号串扰，以更好地实现对像素电路中驱动信号的控制。
例如，参考图3C-图6B，多个有源部503还包括第二有源部505，第二有源部505沿第二方向Y延伸，第二有源部505的第一端作为第一发光控制晶体管T5的第一极，第二有源部505在衬底基板上的正投影与第一初始化信号线302的第一主体部3021在衬底基板上的正投影至少部分交叠。
参考图3C-图6B，发光控制信号线304设置在第二有源部505的远离衬底基板的一侧，且其与第二有源部505的交叠部分作为第一发光控制晶体管T5的栅极，第二有源部505中对应于第一发光控制晶体管T5的栅极的部分为第一发光控制晶体管T5的沟道区，第一发光控制晶体管T5的第一极和第二极分别位于第一发光控制晶体管T5的沟道区两侧，并且第一发光控制晶体管T5的第二极比第一极更靠近驱动晶体管T3。
参考图3C-图6B，第一初始化信号线302的第一主体部3021在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影基本重合，由此使得第一初始化信号线302的第一主体部3021在衬底基板上的正投影与第二有源部505在衬底基板上的正投影交叠。在第一方向X上，第一初始化信号线302中距离最近的两个第一连接部3022分别位于一个第二有源部505的两侧，且该两个第一连接部3022在衬底基板上的正投影与该第二有源部505在衬底基板上的正投影不交叠。如此设置，使得版图空间设计更合理，且可以减小各条信号线之间的信号干扰。
例如，参考图2和图7，第二初始化信号线303包括第二主体部3031和 第二连接部3032，第二主体部3031沿第一方向X延伸，第二连接部3032的一端与第二主体部3031连接。第二连接部3032沿第二方向Y延伸，且在第二方向Y上，第二初始化信号线3031的第二连接部3032位于靠近与第二初始化信号线3031的第二主体部3031距离最近的复位控制信号线301的一侧。
参考图2和图7，第二初始化信号线303的第二主体部3031在衬底基板上的正投影与刷新栅线305在衬底基板上的正投影至少部分交叠，第二主体部3031和复位控制信号线301在第二方向Y上间隔设置。第二复位晶体管T7的第二极位于复位控制信号线301的靠近第二主体部3031的一侧，由此，通过将第二连接部3032设置在第二主体部3031的靠近与其距离最近的复位控制信号线301的一侧，有利于通过第二连接部3032与第二复位晶体管T7的第一极在位置A2处的电连接，同时使得版图上的布线方式适宜。
例如，参考图2和图7，第二主体部3031包括第一弯折部3033，复位控制信号线301包括第二弯折部3010，在第二方向Y上，第一弯折部3033朝向与其距离最近的复位控制信号线301弯折，第二弯折部3010朝向与其距离最近的发光控制信号线304弯折，且第一弯折部3033的弯折方向与第二弯折部3010的弯折方向相同。
参考图2和图3C，第二弯折部3010朝向与其距离最近的发光控制信号线304弯折，并且第二弯折部3010与有源图案交叠，并且与有源图案的交叠部分作为第二复位晶体管T7的栅极。第二弯折部3010的设置可以使得复位控制信号线301可以对位置A2对应的有源图案进行避让，从而使得第二复位晶体管T7的第一极与第二初始化信号线303的第二连接部3032具有足够的空间进行电连接，使版图设计更合理。
例如，参考图2、图3C和图7，第二连接部3032包括相对的第一结合部30321和第二结合部30322，多个有源部503还包括第三有源部506，第三有源部506沿第二方向Y延伸，第三有源部506的第一端5061作为第二复位晶体管T7的第一极，第三有源部506的第二端5062作为第二复位晶体管T7的第二极，第一结合部30321与第一弯折部3033连接，第二结合部30322与第三有源部506的第一端电连接。
参考图2、图3C和图7，第三有源部506的第一端5061，即第二复位晶体管T7的第一极设置在第三有源部506的靠近第二初始化信号线303的一侧。在第二方向Y上，第二连接部3032从第一结合部30321延伸至第二结合 部30322，进而通过第二结合部30222与第三有源部506的第一端电连接，该连接形式简单，利于版图设计，并易于实现。
例如，参考图2、图6B和图7，在第二方向Y上，第一初始化信号线302位于第一复位晶体管T1的第一极与存储电容400之间，第一初始化信号线302在衬底基板上的正投影与存储电容400在衬底基板上的正投影不交叠。
参考图2、图6A-图7，第一复位晶体管T1的第一极比第一复位晶体管T1的第二极更靠近存储电容400，且第一复位晶体管T1在位置A1处与第一初始化信号线302通过连接电极L3电连接。如图6B所示，存储电容400与发光控制信号线304紧邻设置，第一初始化信号线302的第一主体部3021设置在发光控制信号线304的远离衬底基板的一侧，并且第一主体部3021在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影基本重合。此时，通过使得第一主体部3021对存储电容400在第二方向Y上的位置进行避让，可以减小第一初始化信号线302通过第一主体部3021与存储电容400产生信号串扰等，从而有利于对像素电路中的驱动信号进行控制。
例如，参考图4B-图6B，像素电路还包括有源构件5300，有源构件5300沿第二方向Y延伸，刷线栅线305包括第一刷新子栅线3051和第二刷新子栅线3052，第一刷新子栅线3051和第二刷新子栅线3052均沿第一方向X延伸，在垂直于衬底基板的方向上，第一刷新子栅线3051、有源构件5300以及第二刷新子栅线3052依次设置，第二刷新子栅线3052位于有源构件5300的远离衬底基板的一侧。
例如，参考4C和图5B，第一刷新子栅线3051在衬底基板上的正投影与有源构件5300在衬底基板上的正投影至少部分交叠，并形成第一交叠区3531。
例如，参考4C-图6B，第二刷新子栅线3052在衬底基板上的正投影与第一交叠区3531在衬底基板上的正投影至少部分交叠，并形成第二交叠区3532。
例如，参考图4B-图6B，第一刷新子栅线3051和第二刷新子栅线3052的位于第二交叠区3532的部分分别作为刷新控制晶体管T8的栅极的顶栅和底栅，第二初始化信号线303在衬底基板上的正投影与第二交叠区3532在衬底基板上的正投影至少部分交叠。
例如，参考图4B-图6B，刷新控制晶体管T8的第一刷新子栅线3051、 有源构件5300和第二刷新子栅线3052位于不同的层中，第一刷新子栅线3051与衬底基板的距离最小，并且第一刷新子栅线3051在衬底基板上的正投影与有源图案在衬底基板上的正投影至少部分交叠。在第二方向Y上，第一刷新子栅线3051位于复位控制信号线301与扫描控制信号线306之间，三者间隔设置。
参考图5A和图5B，有源构件5300位于第二有源层530，有源构件5300沿第二方向Y延伸，并设置在第一刷线子栅线3051的远离衬底基板的一侧，从而与第一刷新子栅线3051形成第一交叠区3531。例如，第一交叠区3531的面积与第一刷新子栅线3051在第二方向Y上的尺寸和有源构件5300在第一方向X上的尺寸有关，因此，在本公开的实施例中第一交叠区3531可以根据实际版图的设计需求而具有不同的形状和尺寸。有源构件5300的一端在衬底基板上正投影与靠近第一复位晶体管T1的第二极的有源图案在衬底基板上正投影至少部分交叠，以利于实现与第一复位晶体管T1的第二极进行电连接；有源构件5300的另一端在衬底基板上正投影与靠近存储电容400的扫描控制信号线306在衬底基板上正投影至少部分交叠，以利于与存储电容400或驱动晶体管T3实现电连接。
参考图5A和图6B，第二刷线子栅线3052设置在有源构件5300的远离衬底基板的一侧，与第一刷线子栅线3051在垂直于衬底基板的方向上相对设置，且第二刷线子栅线3052在衬底基板上的正投影于第一交叠区3531至少部分交叠，从而形成第二交叠区3532。例如，第二交叠区3532的面积取决于第一交叠区3531的面积和第二刷线子栅线3052在第二方向Y上的尺寸。如图6B所示，由于第二刷线子栅线3052在第二方向Y上的尺寸较小，第二交叠区3532的面积小于第一交叠区3531的面积。第一刷新子栅线3531和第二刷新子栅线3532中的在衬底基板上的正投影与同一个第二交叠区3532在衬底基本上的正投影交叠的部分作为刷新控制晶体管T8的栅极，有源构件5300中位于第二交叠区3532的部分作为刷新控制晶体管T8的沟道区。
例如，有源构件5300可以包括氧化物半导体材料，因用氧化物半导体的晶体管具备磁滞特性好，漏电流低的特点，同时迁移率(Mobility)较低，故可以采用氧化物半导体的晶体管代替晶体管中的低温多晶硅材料，形成低温多晶硅-氧化物的(LTPO)像素电路，实现低漏电，利于提高晶体管的栅极电压的稳定性。
如图6B所示，第二交叠区3532在第二方向Y上处于刷新栅线305的中间区域，通过将第二初始化信号线303在衬底基板上的正投影与第二交叠区3532在衬底基板上的正投影至少部分交叠，可以增加第二初始化信号线303与刷新栅线305的交叠面积，减少第二初始化信号线303中设置在刷新栅线305以外的部分所需占用的版图面积，有利于版图设计以及对驱动信号的控制。
例如，参考图2-图9，显示基板还包括：第一导电层510、第二导电层520、第三导电层540、第一连接层550以及第二连接层560，有源图案设置在衬底基板上，第一导电层510、第二导电层520、第三导电层540、第一连接层550以及第二连接层560沿垂直于衬底基板的方向依次设置在有源图案远离衬底基板的一侧。
例如，如图3C所示，发光控制信号线304、复位控制信号线301、扫描控制信号线306以及存储电容的第一极401位于第一导电层510。
例如，如图4B所示，第一刷新子栅线3051、存储电容的第二极402位于第二导电层520。
例如，参考图6A和图6B，第一初始化信号线302和第二刷新子栅线3052位于第三导电层540。
例如，参考图2和图7，第二初始化信号线303位于第一连接层550。
例如，参考图8-图9，显示基板还包括多条数据线307和多条电源信号线308，多条数据线307和多条电源信号线308与第二连接层560同层。
例如，电源信号线308被配置为向像素电路100a提供电压信号VDD。数据线307被配置为向像素电路100a提供数据信号Vdata。
如图3C所示，发光控制信号线304、复位控制信号线301、扫描控制信号线306以及存储电容的第一极401在第二方向Y上间隔设置，且在第一导电层510中不交叠。
如图4B所示，第一刷新子栅线3051和存储电容的第二极402在第二方向Y上间隔设置，且在第二导电层520中不交叠。存储电容的第二极402与存储电容的第一极401在垂直于衬底基板的方向上相对设置，以形成存储电容400。
参考图5A和图5B，第一刷新子栅线3051作为刷新控制晶体管T8的底栅，有源构件5300设置在第一刷新子栅线3051远离衬底基板的一侧，已形 成第一交叠区3531。
参考图6A和图6B，第一初始化信号线302和第二刷新子栅线3052间隔设置，且二者在第三导电层540中不交叠。第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠。第二刷新子栅线3052设置于有源构件5300的远离衬底基板的一侧，并与第一交叠区3531在衬底基板上的正投影至少部分交叠，以形成刷新控制晶体管T8的栅极。
如图7所示，第一连接层550包括间隔设置的多个连接电极以及第二初始化信号线303。多个连接电极包括连接电极L1、连接电极L2、连接电极L3、连接电极L4、连接电极L5、连接电极L6、连接电极L7、连接电极L8，以实现对像素电路中的结构进行电连接。第二初始化信号线303设置在刷新栅线305的远离衬底基板的一侧，且第二初始化信号线303在衬底基板上的正投影与刷新栅线305在衬底基板上的正投影至少部分交叠，从而相对于将第二初始化信号线303设置在复位控制信号线301的远离衬底基板的一侧，可以有效减小复位控制信号线301上的负载，有利于对像素电路中的驱动信号进行控制。
参考图2和图9，第二连接层560设置在第一连接层550的远离衬底基板的一侧，第二连接层560中设置有多条数据线307和多条电源信号线308。多条数据线307可以与数据控制晶体管T4电连接，以为其提供数据信号。多条电源信号线308可以与第一发光控制晶体管T5电连接，以为其提供电源信号。
需要说明的是，上述示例中的像素电路结构仅是示例性的，而非限制性。例如，各条信号线所在的导电层或连接层可根据实际的版图设计需求而定，本公开得实施例对此不作限制。
例如，参考图2、图7和图9，第一连接层550和第二连接层560均包括多个连接电极，第一连接层550包括第一连接电极L1，第二连接层560包括第二连接电极L2，第一连接电极L1和第二连接电极L2通过第一过孔N1电连接，第二连接电极L2通过第二过孔N2与发光元件(例如图1A中的发光元件100b)电连接，第二复位晶体管T7的第二极通过第三过孔N3连接至第一连接电极L1，进而与发光元件电连接。
例如，第一连接层550中的第一连接电极可以与图7中的连接电极L1相同，第二连接电极可以与图7中的连接电极L2相同，为了示意清晰，此处采 用相同的标号。
例如，参考图2、图7和图9，第二复位晶体管T7的第二极通过第一连接电极L1和第二连接电极L2与发光元件实现连接，由此可以使得发光元件的结构、以及其在像素电路远离衬底基板一侧的位置可以灵活设置，有利于版图设计。例如，参考图2、图7和图9，第一初始化信号线302在衬底基板上的正投影与第一连接电极L1和第二连接电极L2在衬底基板上的正投影的交叠面积小于第一连接电极L1在衬底基板上的正投影面积的5％。
例如，在本公开的一些实施例中，第一初始化信号线302在衬底基板上的正投影与第一连接电极L1和第二连接电极L2在衬底基板上的正投影的不交叠。例如，第一初始化信号线302在衬底基板上的正投影与第一连接电极L1和第二连接电极L2在衬底基板上的正投影的交叠面积为第一连接电极L1在衬底基板上的正投影面积的2％-3％。
由此，可以使得第一连接电极L1和第二连接电极L2在衬底基板上的正投影尽量与第一初始化信号线302在衬底基板上的正投影具有一定间隔，从而可以使得第一连接电极L1和第二连接电极L2中的各连接过孔(例如，第一过孔N1、第二过孔N2以及第三过孔N3)与第一初始化信号线302具有一定的间隔距离，以减少信号串扰的发生概率。
例如，如图7所示，第一连接层550还包括第三连接电极L3、第四连接电极L4、第五连接电极L5、第六连接电极L6、第七连接电极L7以及第八连接电极L8，第二连接层560还包括第九连接电极L9。
例如，第一连接层550中的第三连接电极可以与图7中的连接电极L3相同，第四连接电极可以与图7中的连接电极L4相同，第五连接电极可以与图7中的连接电极L5相同，第六连接电极可以与图7中的连接电极L6相同，第七连接电极可以与图7中的连接电极L7相同，以及第八连接电极可以与图7中的连接电极L8相同。为了示意清晰，此处采用相同的标号。
例如，参考图2和图7，第一初始化信号线302通过第四过孔N4与第三连接电极L3电连接，第一复位晶体管T1的第一极通过第五过孔N5与第三连接电极L3电连接。刷新控制晶体管T8的第二极通过第六过孔N6与第四连接电极L4电连接，第一复位晶体管T1的第二极通过第七过孔N7与第四连接电极L4电连接。
由此，可以使得第一复位晶体管T1的第一极连接至第一初始化信号线 302；使得第一复位晶体管T1的第二极连接至刷新控制晶体管T8的第二极。
例如，参考图2和图7，补偿晶体管T2的第一极通过第六过孔N6与刷新控制晶体管T8的第二极电连接，第四连接电极L4在衬底基板上的正投影与第二初始化信号线303在衬底基板上的正投影至少部分交叠，以利于版图设计。
参考图2、图3C和图7，补偿晶体管T2的第二极与第二发光控制晶体管T6的第二极和驱动晶体管T3的第一极相连，并一体形成。
例如，参考图2、图6B和图7，驱动晶体管T3的栅极通过第八过孔N8与存储电容400及第五连接电极L5电连接，刷新控制晶体管T8的第一极通过第九过孔N9电连接至第五连接电极L5，由此可实现刷新控制晶体管T8的第一极与驱动晶体管T3的栅极和存储电容400之间的电连接。
例如，参考图2、图6B-图9，数据写入晶体管T4通过第十过孔N10与第六连接电极L6电连接，第六连接电极L6通过第十一过孔N11与数据线307电连接，由此可以实现数据写入晶体管T4与数据线307之间的电连接。
例如，如图7所示，第六连接电极L6在衬底基板上的正投影与第二初始化信号线303在衬底基板上的正投影不交叠，由此可减少数据线307与第二初始化信号线303之间的信号串扰，并利于版图设计。
例如，参考图2、图6B-图9，第一发光控制晶体管T5通过第十二过孔N12与第七连接电极L7电连接，第七连接电极L7通过第十三过孔N13与电源信号线308电连接，由此可实现第一发光控制晶体管T5与电源信号线308之间的电连接。同时，第十三过孔N13在衬底基板上的正投影与第一初始化信号线303在衬底基板上的正投影至少部分交叠，以优化空间面积，利于版图设计。
例如，参考图2、图7-图9，第二发光控制晶体管T6的第一极通过第十四过孔N14与第八连接电极L8电连接，第八连接电极L8通过第十五过孔N15与第九连接电极L9电连接，第九连接电极L9通过第十六过孔N16与发光元件电连接，由此可实现第二发光控制晶体管T6的第一极与发光元件之间的电连接。同时，第八连接电极L8和第九连接电极L9在衬底基板上的正投影与第一初始化信号线302在衬底基板上的正投影基本不交叠，以减少第二发光控制晶体管T6与第一初始化信号线302之间的信号串扰，优化版图设计。
例如，参考图2、图6B、图9在第二方向Y上，第四过孔N4、第五过 孔N5、第十二过孔N12、第十四过孔N14以及第十五过孔N15位于发光控制信号线304与复位控制信号线301之间。第六过孔N6、第七过孔N7、第十过孔N10以及第十一过孔N11位于复位控制信号线301与第二初始化信号线303之间。各个过孔在衬底基板上的正投影均无交叠。
例如，如图6B所示，第九过孔N9位于第二初始化信号线303与存储电容400之间，且第九过孔N9在衬底基板上的正投影与扫描控制信号线306在衬底基板上的正投影至少部分交叠，以有利于版图空间的利用及设计。
参考图1A-图2，本公开至少一个实施例还提供一种显示基板，包括：衬底基板、多个子像素100以及多条信号线300。
参考图1A-图2，多个子像素100位于衬底基板上，子像素100包括发光元件100b和像素电路100a，像素电路100a被配置为驱动发光元件100b，像素电路100a包括多个晶体管200和存储电容400，每个晶体管包括栅极、第一极和第二极。
参考图1A-图2，多条信号线300设置在衬底基板上，多条信号线300包括初始化信号线700和复位控制信号线301，初始化信号线700被配置为向像素电路100a提供初始化信号，复位控制信号线301被配置为向像素电路100a提供复位控制信号。
参考图1A-图2，多个晶体管200包括复位晶体管TF，复位晶体管TF的栅极与复位控制信号线301相连，复位晶体管TF的第一极与初始化信号线700相连，复位晶体管TF被配置为对存储电容的第一极401或发光元件100b的第一电极进行复位。
如图2所示，初始化信号线700在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
例如，参考图1A-图2，设置于衬底基板上的多条信号线300可以包括一条初始化信号线700，也可以包括多条初始化信号线700。例如，多条信号线300可以包括两条初始化信号线700。
在本公开的实施例提供的显示基板中，基于LTPO技术进行像素电路100a结构优化，通过减少在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影交叠的信号线，例如使得初始化信号线700在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，在不增加较多工艺的情况下，可以减小复位控制信号线301的负载，有助于改善低灰阶显示 不良(Mura)的状况，有助于高频驱动的亮度均一性，有利于提升显示品质；同时，该方案使得像素电路100a的布局更加简单且合理，易于实现。
例如，参考图2，复位晶体管TF包括第一复位晶体管T1，初始化信号线700包括第一初始化信号线302，第一复位晶体管T1被配置为对存储电容的第一极401进行复位，第一初始化信号线302在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
例如，初始化信号线700可以仅设置为一条，即初始化信号线700仅包括一条第一初始化信号线302，由此，通过使得第一初始化信号线302在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，可以减小第一初始化信号线302对于复位控制信号线301中负载的影响，从而有利于对像素电路中的驱动信号进行控制。
例如，参考图2，复位晶体管TF包括第二复位晶体管T7，初始化信号线700包括第二初始化信号线303，第二复位晶体管T7被配置为对发光元件100b的第一电极进行复位，第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠。
例如，初始化信号线700可以仅设置为一条，即初始化信号线700仅包括一条第二初始化信号线303。由此，通过使得第二初始化信号线303在衬底基板上的正投影与复位控制信号线301在衬底基板上的正投影不交叠，可以减小第二初始化信号线303对于复位控制信号线301中负载的影响，从而有利于对像素电路中的驱动信号进行控制。
例如，如图2所示，初始化信号线700也可以设置为两条，即初始化信号线700包括第一初始化信号线302和第二初始化信号线303，本公开的实施例对于初始化信号线700的数量和类型不作限定。
例如，参考图1B、图2以及图4B-图6B，多个晶体管200还包括刷新控制晶体管T8，刷新控制晶体管T8的第一极与存储电容的第一极401电连接，刷新控制晶体管T8的第二极与第一复位晶体管T1的第二极电连接，多条信号线300还包括刷线栅线305，刷线栅线305沿第一方向X延伸，刷新控制晶体管T8的栅极与刷线栅线305电连接；第二初始化信号线303在衬底基板上的正投影与刷线栅线305在衬底基板上的正投影至少部分交叠，以减小复位控制信号线304上的负载。
参考图1B、图2以及图4B-图6B，刷新控制晶体管T8可以为氧化物晶 体管，刷线晶体管T8的栅线为刷新栅线305，且刷线晶体管T8的栅线与刷新栅线305电连接。刷新控制晶体管T8的第一极位于刷新控制晶体管T8的靠近第一复位晶体管T1的一侧，刷新控制晶体管T8的第二极位于刷新控制晶体管T8的远离第一复位晶体管T1的一侧。刷新控制晶体管T8的第一极通过连接电极L5与存储电容的第一极401在位置A6处电连接，刷新控制晶体管T8的第二极通过连接电极L3与第一复位晶体管T1的第二极在位置A5处电连接。根据图2可知，刷新控制晶体管T8的第一极距离存储电容的第一极401较远，通过设置连接电极L5，可以在不增加过多工艺的情况下，实现二者之间的电连接，有利于版图设计。
参考图1B、图2以及图4B-图6B，刷新栅线305上的负载的增加对于像素电路100a的驱动控制影响较小，通过将第二复位晶体管T2设置于刷新控制晶体管T8的刷新栅线305的远离衬底基板的一侧，可以有效减小复位控制信号线301上的负载，并有利于对像素电路中驱动信号的控制以及版图设计。关于刷新栅线305上的负载的增加对于像素电路100a的驱动控制影响较小的原因可参见上述实施例的相关描述，在此不作赘述。
例如，参考图1B-图9，多个晶体管200还包括驱动晶体管T3和发光控制晶体管T56，多条信号线300还包括发光控制信号线304，发光控制信号线304沿第一方向X延伸。发光控制晶体管T56的第一极与第二复位晶体管T7的第二极电连接，发光控制晶体管T56的栅极与发光控制信号线304电连接，发光控制晶体管T56的第二极与驱动晶体管T3相连，第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠。
例如，参考图2，发光控制晶体管T56的数量可以为一个，也可以为多个。例如，发光控制晶体管T56可以包括第一发光控制晶体管T5和第二发光控制晶体管T6，本公开的实施例对于发光控制晶体管T56的数量不作限定。
例如，参考图2和图6B，通过使第一初始化信号线302在衬底基板上的正投影与发光控制信号线304在衬底基板上的正投影至少部分交叠，可以减小复位控制信号线304上的负载，以利于驱动信号的控制。
例如，本实施例所提供的显示基板中的像素电路的结构特性、连接方式以及设置位置选取等均可参照上述实施例的描述，在此不作过多赘述。
图10为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动 时的一种时序图；图11为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动时的另一种时序图；图12为本公开至少一个实施例提供的一种显示基板中像素电路进行驱动时的再一种时序图。
如图10所示，由于复位控制信号线上的负载直接决定驱动晶体管的阈值补偿的效果，本公开的实施例通过减少与复位控制信号线交叠的信号线，使得复位控制信号处于低电平的时间相对延长。图10中示出了将显示基板中的第一初始化信号线和第二初始化信号线在衬底基板上的正投影均与复位控制信号线在衬底基板上的正投影不交叠的时序图。
如图10所示，发光控制信号EM处于高电平的时间最长，为第一时间段；氧化物晶体管对应的栅信号Gate N处于高电平的时间次之，为第二时间段，且第二时间段处于第一时间段内；复位控制信号Gate P处于非高电平的时间段最短，为第三时间段，第三时间段小于第一时间段和第二时间段，且第三时间段处于第一时间段与第二时间段的重叠时间段内。根据图10可知，复位控制信号Gate P在第三时间段内处于低电平的时间较长，复位控制信号Gate P在高电平与低电平之间切换的下降时间和上升时间较短，且该切换时间小于第三时间段的10％，因此，可以使得复位控制信号Gate P处于低电平的时间相对充裕，以利于对驱动信号进行相应的控制操作，有利于对驱动信号的控制。
例如，如图11所示，在较高的驱动频率(例如，120Hz)下，复位控制信号Gate P在高电平与低电平之间切换时的下降时间和上升时间相对较长，从而导致复位控制信号Gate P完全处于低电平的时间占第三时间段的比例较低。如图12所示，在较低的驱动频率(例如，60Hz)下，复位控制信号Gate P在高电平与低电平之间切换时的下降时间和上升时间相对较短，从而使得复位控制信号Gate P完全处于低电平的时间占第三时间段的比例较高。
参考图11-图12，在不同的驱动频率下，发光控制信号EM保持低电平状态的时间有差异，且发光控制信号EM保持低电平状态的时间均远小于发光控制信号EM处于高电平的时间，由此，即使将第一初始化信号线与发光控制信号线交叠设置，使得发光控制信号EM上的负载有所增加，而使发光控制信号EM从高电平与低电平的时间进行切换的上升时间和下降时间有所增加，仍可以保证发光控制信号EM处于高电平的第一时间段完全覆盖复位控制信号Gate P处于低电平的第三时间段，从而对于信号驱动控制的影响小。
因此，在本公开的实施例提供的显示基板中，基于LTPO技术进行像素电路结构优化，通过减少在衬底基板上的正投影与复位控制信号线在衬底基板上的正投影交叠的信号线，可以减小复位控制信号线上的负载，有助于改善低灰阶显示不良(Mura)的状况，有助于高频驱动的亮度均一性，并提升显示品质；同时，该方案对于像素电路的驱动控制影响较小，并使得显示面板中的布线合理，空间适宜，且易于实现。本公开至少一个实施例还提供一种显示装置，包括本公开任一实施例所述的显示基板。
图6为本公开一些实施例提供的一种显示装置的示意图。
本公开实施例提供的显示装置在充分考虑驱动信号的驱动原理的基础上，通过对像素电路中的信号线的版图排布进行优化设计，有利于减小像素电路中的复位控制信号线的负载，优化显示装置的中驱动信号的控制。
例如，本公开实施例提供的显示装置可以为有机发光二极管显示装置。
例如，显示装置还可以包括位于显示基板的显示侧的盖板。
例如，该显示装置可以为具有屏下摄像头的手机、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
例如，显示装置60可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。
关于本公开的实施例提供的显示基板的制作方法的技术效果可以参考本公开的实施例中提供的显示基板的技术效果，这里不再赘述。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (27)

  1. 一种显示基板，包括：
    衬底基板，
    多个子像素，位于所述衬底基板上，所述子像素包括发光元件和像素电路，所述像素电路被配置为驱动所述发光元件，所述像素电路包括多个晶体管和存储电容，所述晶体管包括栅极、第一极和第二极；
    多条信号线，设置在所述衬底基板上，包括沿第一方向延伸、按第二方向排布的第一初始化信号线、复位控制信号线、以及第二初始化信号线，所述复位控制信号线被配置为向所述像素电路提供复位控制信号，所述第一初始化信号线被配置为向所述像素电路提供第一初始化信号，所述第二初始化信号线被配置为向所述像素电路提供第二初始化信号，所述第二方向与所述第一方向相交，
    其中，所述多个晶体管包括第一复位晶体管和第二复位晶体管，所述第一复位晶体管的第一极与所述第一初始化信号线电连接，所述第一复位晶体管的栅极和所述第二复位晶体管的栅极与所述复位控制信号线电连接，所述第二复位晶体管的第一极与所述第二初始化信号线电连接，所述第二复位晶体管的第二极与所述发光元件电连接，
    所述第一初始化信号线和所述第二初始化信号线中的至少之一在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
  2. 根据权利要求1所述的显示基板，其中，
    所述多个晶体管还包括驱动晶体管、第一发光控制晶体管和第二发光控制晶体管，所述多条信号线还包括发光控制信号线，所述发光控制信号线沿所述第一方向延伸，
    所述第一发光控制晶体管的第一极与所述存储电容的第二极电连接，所述第二发光控制晶体管的第一极与所述第二复位晶体管的第二极电连接，所述第一发光控制晶体管和所述第二发光控制晶体管的栅极与所述发光控制信号线电连接，所述第一发光控制晶体管的第二极和所述第二发光控制晶体管的第二极分别与所述驱动晶体管的第一极和第二极相连，所述驱动晶体管的栅极与所述存储电容的第一极相连，
    所述第一初始化信号线在所述衬底基板上的正投影与所述发光控制信号 线在所述衬底基板上的正投影至少部分交叠。
  3. 根据权利要求1-2任一项所述的显示基板，其中，所述多个晶体管还包括刷新控制晶体管，所述刷新控制晶体管的第一极与所述存储电容的第一极电连接，所述刷新控制晶体管的第二极与所述第一复位晶体管的第二极电连接，
    所述多条信号线还包括刷新栅线，所述刷新栅线沿第一方向延伸，所述刷新控制晶体管的栅极与所述刷新栅线电连接，所述第二初始化信号线在所述衬底基板上的正投影与所述刷新栅线在所述衬底基板上的正投影至少部分交叠。
  4. 根据权利要求1-3任一项所述的显示基板，其中，
    所述第一初始化信号线与所述第二初始化信号线在所述第二方向上间隔设置。
  5. 根据权利要求1-4任一项所述的显示基板，其中，
    所述复位控制信号线在所述衬底基板上的正投影与所述多条信号线中沿所述第一方向延伸的信号线在所述衬底基板上的正投影不交叠。
  6. 根据权利要求3所述的显示基板，其中，
    所述多条信号线还包括扫描控制信号线，所述扫描控制信号线沿所述第一方向延伸；
    所述多个晶体管还包括补偿晶体管和数据写入晶体管，所述扫描控制信号线与所述补偿晶体管和所述数据写入晶体管的栅极分别电连接，
    在所述第二方向上，所述复位控制信号线、所述刷新栅线和所述扫描控制信号线依次排布，所述第二初始化信号线在所述衬底基板上的正投影与所述扫描控制信号线在所述衬底基板上的正投影不交叠。
  7. 根据权利要求6所述的显示基板，其中，
    在所述第二方向上，所述第一初始化信号线、所述复位控制信号线、所述第二初始化信号线、所述扫描控制信号线以及所述存储电容依次间隔设置，且所述复位控制信号线与所述第二初始化信号线的最小间距大于所述刷新栅线与所述存储电容之间的最小间距。
  8. 根据权利要求2所述的显示基板，其中，
    所述第一初始化信号线包括第一主体部和至少一个第一连接部，所述第一主体部沿所述第一方向延伸，所述第一主体部在所述衬底基板上的正投影 与所述发光控制信号线在所述衬底基板上的正投影至少部分交叠，所述至少一个第一连接部与所述第一主体部连接，
    在所述第二方向上，所述至少一个第一连接部在所述衬底基板上的正投影位于所述发光控制信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影之间。
  9. 根据权利要求8所述的显示基板，其中，所述像素电路包括有源图案，所述有源图案包括各晶体管的沟道区和源漏区，所述有源图案包括多个有源部，且每个有源部包括位于所述沟道区两侧的第一端和第二端。
  10. 根据权利要求9所述的显示基板，其中，所述多个有源部包括第一有源部，所述第一有源部沿所述第二方向延伸，所述第一有源部的第一端作为所述第一复位晶体管的第一极，所述第一有源部的第二端作为所述第一复位晶体管的第二极，所述第一有源部在所述衬底基板上的正投影与所述第一初始化信号线的第一主体部在所述衬底基板上的正投影不交叠。
  11. 根据权利要求9-10任一项所述的显示基板，其中，所述多个有源部还包括第二有源部，所述第二有源部沿所述第二方向延伸，所述第二有源部的第一端作为所述第一发光控制晶体管的第一极，所述第二有源部在所述衬底基板上的正投影与所述第一初始化信号线的第一主体部在所述衬底基板上的正投影至少部分交叠。
  12. 根据权利要求9-11任一项所述的显示基板，其中，
    所述第二初始化信号线包括第二主体部和第二连接部，所述第二主体部沿所述第一方向延伸，所述第二连接部的一端与所述第二主体部连接，
    所述第二初始化信号线的所述第二连接部位于靠近与所述第二初始化信号线的所述第二主体部距离最近的所述复位控制信号线的一侧。
  13. 根据权利要求12所述的显示基板，其中，
    所述第二主体部包括第一弯折部，所述复位控制信号线包括第二弯折部，
    在所述第二方向上，所述第一弯折部朝向与其距离最近的所述复位控制信号线弯折，所述第二弯折部朝向与其距离最近的所述发光控制信号线弯折，且所述第一弯折部的弯折方向与所述第二弯折部的弯折方向相同。
  14. 根据权利要求13所述的显示基板，其中，所述第二连接部包括相对的第一结合部和第二结合部，
    所述多个有源部还包括第三有源部，所述第三有源部沿所述第二方向延 伸，所述第三有源部的第一端作为所述第二复位晶体管的第一极，所述第三有源部的第二端作为所述第二复位晶体管的第二极，
    所述第一结合部与所述第一弯折部连接，所述第二结合部与所述第三有源部的第一端电连接。
  15. 根据权利要求1-14任一项所述的显示基板，其中，
    在所述第二方向上，所述第一初始化信号线位于所述第一复位晶体管的第一极与所述存储电容之间，所述第一初始化信号线在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影不交叠。
  16. 根据权利要求3所述的显示基板，其中，
    所述像素电路还包括有源构件，所述有源构件沿所述第二方向延伸，所述刷新栅线包括第一刷新子栅线和第二刷新子栅线，所述第一刷新子栅线和所述第二刷新子栅线均沿所述第一方向延伸，在垂直于所述衬底基板的方向上，所述第一刷新子栅线、所述有源构件以及所述第二刷新子栅线依次设置，所述第二刷新子栅线位于所述有源构件的远离所述衬底基板的一侧；
    所述第一刷新子栅线在所述衬底基板上的正投影与所述有源构件在所述衬底基板上的正投影至少部分交叠，并形成第一交叠区，
    所述第二刷新子栅线在所述衬底基板上的正投影与所述第一交叠区在所述衬底基板上的正投影至少部分交叠，并形成第二交叠区，
    所述第一刷新子栅线和所述第二刷新子栅线的位于所述第二交叠区的部分分别作为所述刷新控制晶体管的栅极的顶栅和底栅，所述第二初始化信号线在所述衬底基板上的正投影与所述第二交叠区在所述衬底基板上的正投影至少部分交叠。
  17. 根据权利要求16所述的显示基板，还包括：第一导电层、第二导电层、第三导电层、第一连接层以及第二连接层，所述有源图案设置在所述衬底基板上，所述第一导电层、所述第二导电层、所述第三导电层、所述第一连接层以及所述第二连接层沿垂直于所述衬底基板的方向依次设置在所述有源图案远离所述衬底基板的一侧，
    所述发光控制信号线、所述复位控制信号线、所述扫描控制信号线以及所述存储电容的第一极位于所述第一导电层；
    所述第一刷新子栅线、所述存储电容的第二极位于所述第二导电层；
    所述第一初始化信号线和所述第二刷新子栅线位于所述第三导电层；
    所述第二初始化信号线位于所述第一连接层；
    所述显示基板还包括多条数据线和多条电源信号线，所述多条数据线和多条电源信号线与所述第二连接层同层。
  18. 根据权利要求17所述的显示基板，其中，
    所述第一连接层和所述第二连接层均包括多个连接电极，所述第一连接层包括第一连接电极，所述第二连接层包括第二连接电极，所述第一连接电极和所述第二连接电极通过第一过孔电连接，所述第二连接电极通过第二过孔与所述发光元件电连接，
    所述第二复位晶体管的第二极通过第三过孔连接至所述第一连接电极，进而与所述发光元件电连接。
  19. 根据权利要求18所述的显示基板，其中，
    所述第一初始化信号线在所述衬底基板上的正投影与所述第一连接电极和所述第二连接电极在所述衬底基板上的正投影的交叠面积小于所述第一连接电极在所述衬底基板上的正投影面积的5％。
  20. 根据权利要求18-19任一项所述的显示基板，其中，所述第一连接层还包括第三连接电极、第四连接电极、第五连接电极、第六连接电极、第七连接电极以及第八连接电极，所述第二连接层还包括第九连接电极，
    所述第一初始化信号线通过第四过孔与所述第三连接电极电连接，所述第一复位晶体管的第一极通过第五过孔与所述第三连接电极电连接，所述刷新控制晶体管的第二极通过第六过孔与所述第四连接电极电连接，所述第一复位晶体管的第二极通过第七过孔与所述第四连接电极电连接；
    所述补偿晶体管的第一极通过所述第六过孔与所述刷新控制晶体管的第二极电连接，所述第四连接电极在所述衬底基板上的正投影与所述第二初始化信号线在所述衬底基板上的正投影至少部分交叠；
    所述驱动晶体管的栅极通过第八过孔与所述存储电容及所述第五连接电极电连接，所述刷新控制晶体管的第一极通过第九过孔电连接至所述第五连接电极；
    所述数据写入晶体管通过第十过孔与所述第六连接电极电连接，所述第六连接电极通过第十一过孔与所述数据线电连接，所述第六连接电极在所述衬底基板上的正投影与所述第二初始化信号线在所述衬底基板上的正投影不交叠；
    所述第一发光控制晶体管通过第十二过孔与所述第七连接电极电连接，所述第七连接电极通过第十三过孔与所述电源信号线电连接，所述第十三过孔在所述衬底基板上的正投影与所述第一初始化信号线在所述衬底基板上的正投影至少部分交叠；
    所述第二发光控制晶体管的第一极通过第十四过孔与所述第八连接电极电连接，所述第八连接电极通过第十五过孔与所述第九连接电极电连接，所述第九连接电极通过第十六过孔与所述发光元件电连接，所述第八连接电极和所述第九连接电极在所述衬底基板上的正投影与所述第一初始化信号线在所述衬底基板上的正投影基本不交叠。
  21. 根据权利要求20所述的显示基板，其中，在所述第二方向上，
    所述第四过孔、所述第五过孔、所述第十二过孔、所述第十四过孔以及所述第十五过孔位于所述发光控制信号线与所述复位控制信号线之间；
    所述第六过孔、所述第七过孔、所述第十过孔以及所述第十一过孔位于所述复位控制信号线与所述第二初始化信号线之间；
    所述第九过孔位于所述第二初始化信号线与所述存储电容之间，且所述第九过孔在所述衬底基板上的正投影与所述扫描控制信号线在所述衬底基板上的正投影至少部分交叠。
  22. 一种显示基板，包括：
    衬底基板，
    多个子像素，位于所述衬底基板上，所述子像素包括发光元件和像素电路，所述像素电路被配置为驱动所述发光元件，所述像素电路包括多个晶体管和存储电容，所述晶体管包括栅极、第一极和第二极；
    多条信号线，设置在所述衬底基板上，包括初始化信号线和复位控制信号线，所述初始化信号线被配置为向所述像素电路提供初始化信号，所述复位控制信号线被配置为向所述像素电路提供复位控制信号；
    其中，所述多个晶体管包括复位晶体管，所述复位晶体管的栅极与所述复位控制信号线相连，所述复位晶体管的第一极与所述初始化信号线相连，所述复位晶体管被配置为对所述存储电容的第一极或所述发光元件的第一极进行复位，
    所述初始化信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
  23. 根据权利要求22所述的显示基板，其中，
    所述复位晶体管包括第一复位晶体管，所述初始化信号线包括第一初始化信号线，所述第一复位晶体管被配置为对所述存储电容的第一极进行复位，
    所述第一初始化信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
  24. 根据权利要求22-23任一项所述的显示基板，其中，
    所述复位晶体管包括第二复位晶体管，所述初始化信号线包括第二初始化信号线，所述第二复位晶体管被配置为对所述发光元件的第一极进行复位，所述第二初始化信号线在所述衬底基板上的正投影与所述复位控制信号线在所述衬底基板上的正投影不交叠。
  25. 根据权利要求24所述的显示基板，其中，
    所述多个晶体管还包括刷新控制晶体管，所述刷新控制晶体管的第一极与所述存储电容的第一极电连接，所述刷新控制晶体管的第二极与所述第一复位晶体管的第二极电连接，
    所述多条信号线还包括刷新栅线，所述刷新栅线沿第一方向延伸，所述刷新控制晶体管的栅极与所述刷新栅线电连接；
    所述第二初始化信号线在所述衬底基板上的正投影与所述刷新栅线在所述衬底基板上的正投影至少部分交叠。
  26. 根据权利要求24-25任一项所述的显示基板，其中，
    所述多个晶体管还包括驱动晶体管和发光控制晶体管，所述多条信号线还包括发光控制信号线，所述发光控制信号线沿所述第一方向延伸，
    所述发光控制晶体管的第一极与所述第二复位晶体管的第二极电连接，所述发光控制晶体管的栅极与所述发光控制信号线电连接，所述发光控制晶体管的第二极与所述驱动晶体管相连，
    所述第一初始化信号线在所述衬底基板上的正投影与所述发光控制信号线在所述衬底基板上的正投影至少部分交叠。
  27. 一种显示装置，包括权利要求1-26任一项所述的显示基板。
CN202280001444.XA 2022-05-25 2022-05-25 显示基板及显示装置 Pending CN117480549A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/094874 WO2023225889A1 (zh) 2022-05-25 2022-05-25 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN117480549A true CN117480549A (zh) 2024-01-30

Family

ID=88918015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001444.XA Pending CN117480549A (zh) 2022-05-25 2022-05-25 显示基板及显示装置

Country Status (2)

Country Link
CN (1) CN117480549A (zh)
WO (1) WO2023225889A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210359075A1 (en) * 2019-11-21 2021-11-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method for manufacturing display panel, and display device
CN112436042A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种显示基板、显示装置
CN113674693B (zh) * 2021-08-16 2022-12-20 成都京东方光电科技有限公司 显示基板和显示装置
CN113689825A (zh) * 2021-08-20 2021-11-23 京东方科技集团股份有限公司 一种驱动电路及驱动方法、显示装置
CN114361186A (zh) * 2022-01-05 2022-04-15 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
WO2023225889A9 (zh) 2024-02-01
WO2023225889A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
CN110265458B (zh) 阵列基板及其制作方法、显示面板及显示装置
CN110992880B (zh) 一种显示面板及显示装置
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
CN107481668B (zh) 一种显示面板及显示装置
US20240087514A1 (en) Pixel Circuit and Driving Method Therefor, Array Substrate, and Display Device
CN113950715B (zh) 像素电路及其驱动方法、显示装置
EP3588480B1 (en) Pixel driving circuit and driving method thereof, and layout structure of transistor
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
US11682349B2 (en) Display substrate and display device
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
WO2022041227A1 (zh) 显示面板及显示装置
CN111724743A (zh) 像素驱动电路及其驱动方法、显示装置
CN117480549A (zh) 显示基板及显示装置
CN115917634A (zh) 一种像素电路及显示面板
WO2023230919A1 (zh) 显示基板以及显示装置
WO2023230915A1 (zh) 显示基板以及显示装置
CN115835730B (zh) 显示基板以及显示装置
CN114627803B (zh) 显示面板、像素驱动电路及显示装置
WO2022160125A1 (zh) 像素驱动电路及其驱动方法、显示基板、显示装置
CN117546226A (zh) 像素电路及其驱动方法、显示面板、显示装置
CN116825031A (zh) 一种显示面板和显示装置
CN116114398A (zh) 显示面板和显示装置
CN116778860A (zh) 显示面板和显示装置
CN116666400A (zh) 一种阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination