CN117476831A - Led外延片及其制备方法、led芯片及其制备方法 - Google Patents
Led外延片及其制备方法、led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117476831A CN117476831A CN202311754056.1A CN202311754056A CN117476831A CN 117476831 A CN117476831 A CN 117476831A CN 202311754056 A CN202311754056 A CN 202311754056A CN 117476831 A CN117476831 A CN 117476831A
- Authority
- CN
- China
- Prior art keywords
- aluminum nitride
- epitaxial wafer
- buffer layer
- led epitaxial
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 179
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 168
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 111
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 109
- 239000002131 composite material Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- -1 hydrogen ions Chemical class 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 229910052594 sapphire Inorganic materials 0.000 claims description 25
- 239000010980 sapphire Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000011282 treatment Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000003746 surface roughness Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED外延片及其制备方法、LED芯片及其制备方法，涉及半导体芯片技术领域。LED外延片包括氮化铝复合衬底，氮化铝复合衬底包括基衬底、氮化镓缓冲层和氮化铝薄膜层，氮化镓缓冲层设于基衬底上，氮化铝薄膜层键合于氮化镓缓冲层上，氮化铝薄膜层为在氮化铝单晶衬底的表面注入氢离子后形成。该LED外延片的制备难度和制备成本低，而且通过在氮化铝单晶衬底的表面注入氢离子后形成的氮化铝薄膜层，并通过键合的方式将氮化铝薄膜层转移至基衬底，形成的氮化铝复合衬底的位错密度至少高于外延生长的氮化铝薄膜一个数量级，提高了LED外延片的质量。
Description
技术领域
本发明涉及半导体芯片技术领域，尤其涉及一种LED外延片及其制备方法、LED芯片及其制备方法。
背景技术
深紫外LED(发光二极管)外延片的制备方式是通过在平面蓝宝石衬底上外延生长低、中、高温氮化铝缓冲层，在其上进行GaxAl1-xN外延层的生长。由于蓝宝石与氮化铝材料存在晶格失配，在氮化铝材料上生长GaxAl1-xN外延层会产生很高的位错密度（位错密度＞109/cm2）。由于外延生长氮化铝缓冲层材料需要在1200℃-1450℃温度下进行，且生长时间长。目前普遍使用的外延MOCVD设备主要是用于红蓝光外延材料生长，最高生长温度＜1200℃，适用于氮化铝模板生长的高温MOCVD设备只有少量出货且价格昂贵。
现有技术中使用自主改造设备进行生长氮化铝材料，所制备的外延片亮度、电压、波长和可靠性等方面也存在较大差异。
发明内容
本发明的目的在于提供一种LED外延片及其制备方法、LED芯片及其制备方法，以降低LED外延片的生长难度和制备成本的同时，提高LED外延片的生长质量，从而降低LED芯片的生产成本，且提高LED芯片的质量。
为达此目的，本发明采用以下技术方案：
LED外延片，其包括氮化铝复合衬底，所述氮化铝复合衬底包括基衬底、氮化镓缓冲层和氮化铝薄膜层，所述氮化镓缓冲层设于所述基衬底上，所述氮化铝薄膜层键合于所述氮化镓缓冲层上，所述氮化铝薄膜层为在氮化铝单晶衬底的表面注入氢离子后形成。
作为所述LED外延片的一个可选方案，所述基衬底包括平面蓝宝石衬底、图形化蓝宝石衬底或石英玻璃。
作为所述LED外延片的一个可选方案，所述基衬底的厚度为0.3mm～1.5mm。
作为所述LED外延片的一个可选方案，所述氮化铝单晶衬底的厚度为0.3mm～1mm，所述氮化铝单晶衬底的表面粗糙度小于0.5nm。
作为所述LED外延片的一个可选方案，所述氮化镓缓冲层的厚度为1um～5um。
LED外延片的制备方法，其用于制备如以上任一方案所述的LED外延片，所述LED外延片的制备方法包括以下步骤：
在所述基衬底上制备所述氮化镓缓冲层；
在所述氮化铝单晶衬底的表面注入氢离子，形成所述氮化铝薄膜层和余料层；
将所述氮化铝薄膜层键合于所述氮化镓缓冲层形成键合片；
对所述键合片进行热处理，将所述余料层与所述氮化铝薄膜层分离，形成所述氮化铝复合衬底和余料衬底；
对所述氮化铝复合衬底进行高温退火处理；
对高温退火后的所述氮化铝复合衬底进行化学机械抛光，并在所述氮化铝复合衬底上依次制备N型半导体层、量子阱层和P型半导体层，形成所述LED外延片。
作为所述LED外延片的制备方法的一个可选方案，在所述基衬底上制备所述氮化镓缓冲层的方法包括以下步骤：
在所述基衬底上通过化学气相沉积的方式生长厚度为1um～5um的所述氮化镓缓冲层。
作为所述LED外延片的制备方法的一个可选方案，所述氮化镓缓冲层在温度为800℃～900℃，压强为100Torr～300Torr的环境下一步生长至厚度为1um～5um。
作为所述LED外延片的制备方法的一个可选方案，所述氮化镓缓冲层以700℃～800℃的起始温度、600Torr～700Torr的起始压强分步生长至厚度为1um～5um。
作为所述LED外延片的制备方法的一个可选方案，所述氮化镓缓冲层以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长至厚度为0.5um～3.5um后，将温度升高至780℃～920℃，再逐步降低压强，压强每降低80Torr～120Torr，所述氮化镓缓冲层生长0.1um～0.3um，直至生长至厚度为1um～5um。
作为所述LED外延片的制备方法的一个可选方案，所述氮化镓缓冲层以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长过程中逐步升高温度，并逐步降低压强，当温度升高至1100℃～1200℃,压强降低至100Torr～200Torr，所述氮化镓缓冲层持续生长至厚度为1um～5um。
作为所述LED外延片的制备方法的一个可选方案，所述氢离子的注入剂量为1×1016离子/cm2～1×1018离子/cm2，注入所述氮化铝单晶衬底的深度为0.3um～3um。
作为所述LED外延片的制备方法的一个可选方案，在将所述氮化铝薄膜层键合于所述氮化镓缓冲层形成键合片的步骤之前还包括以下步骤：
对含有所述氮化镓缓冲层的所述基衬底和注入氢离子后的所述氮化铝单晶衬底分别进行化学清洗和活化处理；
在所述氮化铝薄膜层的表面或所述氮化镓缓冲层的表面设置介质层。
作为所述LED外延片的制备方法的一个可选方案，所述活化处理包括利用Ar离子分别轰击所述氮化铝薄膜层的表面与所述氮化镓缓冲层的表面。
作为所述LED外延片的制备方法的一个可选方案，所述介质层的材料包括二氧化硅、氮化硅、氮氧化硅或多晶硅。
作为所述LED外延片的制备方法的一个可选方案，在真空环境下将所述氮化铝薄膜层键合于所述氮化镓缓冲层，所述真空环境的真空度≤1×10-3Pa，键合强度≥1.5J/m2。
作为所述LED外延片的制备方法的一个可选方案，对所述键合片进行热处理时，热处理的温度为600℃～1200℃，热处理时间为0.2h～1h。
作为所述LED外延片的制备方法的一个可选方案，对所述氮化铝复合衬底进行高温退火处理的温度为1500℃～1800℃，时间为0.5 h～3h。
作为所述LED外延片的制备方法的一个可选方案，所述氮化铝复合衬底进行化学机械抛光后的表面粗糙度＜0.5nm。
LED芯片的制备方法，其采用如以上方案所述的LED外延片的制备方法制成的LED外延片，所述LED芯片的制备方法包括以下步骤：
在所述LED外延片上的所述P型半导体层上制备P电极；
将双面镀有金属的导电衬底与所述LED外延片的所述P电极所在一侧进行压合；
使用激光从所述基衬底远离所述氮化镓缓冲层的一侧照射，将所述基衬底与所述氮化镓缓冲层分离；
采用干法刻蚀和/或湿法腐蚀的方式去除所述氮化镓缓冲层和所述氮化铝薄膜层，露出所述N型半导体层；
在所述N型半导体层上制备N电极；
通过光刻和干法刻蚀技术刻蚀出隔离槽，形成多个所述LED芯片。
LED芯片，其采用如以上方案所述的LED芯片的制备方法制成。
本发明的有益效果：
本发明提供的LED外延片，包括氮化铝复合衬底，氮化铝复合衬底包括基衬底、氮化镓缓冲层和氮化铝薄膜层三层结构，氮化镓缓冲层的生长难度相对于现有技术中的氮化铝缓冲层的生长难度低，而且使用目前普遍使用的外延MOCVD设备即可生长，降低了制备成本。通过在氮化铝单晶衬底的表面注入氢离子后形成的氮化铝薄膜层，并通过键合的方式将氮化铝薄膜层转移至基衬底，形成的氮化铝复合衬底的位错密度至少高于外延生长的氮化铝薄膜一个数量级，因此制成的氮化铝复合衬底的质量远高于通过外延生长方式制备的氮化铝薄膜，提高了LED外延片的质量。
本发明提供的LED外延片的制备方法，用于制备上述的LED外延片，通过在基衬底上通过化学气相沉积方式制备氮化镓缓冲层，氮化镓缓冲层的外延生长难度低，周期短，可靠性好。通过在氮化铝单晶衬底的表面注入氢离子形成氮化铝薄膜层和余料层，再将氮化铝薄膜层键合于氮化镓缓冲层形成键合片，对该键合片进行热处理，余料层与氮化铝薄膜层分离，将氮化铝薄膜层转移至基衬底上，形成氮化铝复合衬底和余料衬底。并对氮化铝复合衬底进行高温退火修复氮化铝薄膜层由于离子注入导致的损伤，余料衬底还可以作为下一次制备的氮化铝单晶衬底重复再利用。最后对高温退火后的氮化铝复合衬底进行化学机械抛光，并在抛光后的氮化铝复合衬底上依次制备N型半导体层、量子阱层和P型半导体层，形成LED外延片。该LED外延片的制备方法，不仅降低了LED外延片的制备难度和成本，而且提高了LED外延片的质量。
本发明提供的LED芯片的制备方法，应用上述LED外延片的制备方法制成的LED外延片，在LED外延片上的P型半导体层上制备P电极，将双面镀有金属的导电衬底与LED外延片的P电极所在一侧压合。使用激光照射基衬底远离氮化镓缓冲层的一侧，将基衬底从氮化镓缓冲层上剥离。再采用干法刻蚀和/或湿法腐蚀的方式去除氮化镓缓冲层和氮化铝薄膜层，露出N型半导体层，在N型半导体层上制备N电极，最后通过光刻和干法刻蚀技术刻蚀出隔离槽，形成多个LED芯片。该LED芯片的制备方法，使用激光剥离时，激光透过基衬底照射氮化镓缓冲层，分解氮化镓，使基衬底与氮化镓缓冲层分离，由于氮化镓缓冲层的阻挡，激光不会分解外延层，因此，不会导致LED芯片漏电，提高了LED芯片的优良率，可以实现大规模量产。
本发明提供的LED芯片，采用上述的LED芯片的制备方法制成，不仅降低了制备难度和制备成本，而且提高了LED芯片的优良率，能够进行大规模量产。
附图说明
图1是本发明实施例一提供的氮化铝复合衬底的制备示意图；
图2是本发明实施例一提供的LED外延片的制备方法的流程图；
图3是本发明实施例二提供的垂直结构的LED芯片的制备方法的流程图。
图中：
100、基衬底；101、氮化镓缓冲层；
200、氮化铝单晶衬底；201、氮化铝薄膜层；202、余料层；
300、氮化铝复合衬底。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。其中，术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一特征和第二特征直接接触，也可以包括第一特征和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一：
如图1所示，本实施例提供了一种LED外延片，包括氮化铝复合衬底300，在氮化铝复合衬底300上直接进行外延层的生长，制备良率高，生长周期短，亮度更高。
氮化铝复合衬底300包括基衬底100、氮化镓缓冲层101和氮化铝薄膜层201，氮化镓缓冲层101设于基衬底100上，氮化铝薄膜层201键合于氮化镓缓冲层101上，氮化铝薄膜层201为在氮化铝单晶衬底200的表面注入氢离子后形成。
在基衬底100上生长氮化镓缓冲层101，氮化镓的生长温度为700℃～1200℃，高质量氮化铝的生长温度在1200℃-1500℃之间，而且氮化镓可作为衬底剥离的分离层，氮化镓缓冲层101的生长难度相对于现有技术中的氮化铝缓冲层的生长难度低，而且使用目前普遍使用的外延MOCVD设备即可生长，降低了制备成本。通过在氮化铝单晶衬底200的表面注入氢离子后形成的氮化铝薄膜层201，并通过键合的方式将氮化铝薄膜层201转移至基衬底100，形成的氮化铝复合衬底300的位错密度至少高于外延生长的氮化铝薄膜一个数量级，因此制成的氮化铝复合衬底300的质量远高于通过外延生长方式制备的氮化铝薄膜，提高了LED外延片的质量。
具体地，基衬底100包括平面蓝宝石衬底、图形化蓝宝石衬底或石英玻璃。当然，在其他实施例中，基衬底100也可以为其它透明衬底代替。图形化蓝宝石衬底为纳米级图形化衬底，抛光面为非平整表面，用于提高提取效率，图形可以为圆柱形、三棱锥形或半球形等。
现有技术中通过在图形化蓝宝石衬底上制备氮化铝缓冲层，从而制备GaxAl1-xN外延片，这样制备的外延片具有更高的亮度。但由于图形化蓝宝石衬底上制备氮化铝缓冲层比平面蓝宝石衬底上制备缓冲层更加复杂且良率更低，导致目前只在实验室进行，未有大规模量产。本实施例通过在图形化蓝宝石衬底上制备氮化镓缓冲层101，氮化镓缓冲层101的生长温度低于氮化铝缓冲层的生长温度，可以用普通的外延MOCVD设备制备，生长周期短，而且可以实现大规模量产。
进一步地，基衬底100的厚度为0.3mm～1.5mm。氮化铝单晶衬底200的厚度为0.3mm～1mm，氮化铝单晶衬底200的表面粗糙度小于0.5nm。氮化铝单晶衬底200通过物理气相传输的方式生长氮化铝单晶晶锭后切片制备，在此氮化铝薄膜层201外延制备的GaxAl1-xN外延层位错密度≤108/cm2。在氮化铝单晶衬底200的表面注入氢离子，氢离子注入后加热裂片，形成氮化铝薄膜层201。
具体地，氮化镓缓冲层101的厚度为1um～5um。通过在基衬底100上通过化学气相沉积的方式制备厚度在1um-5um范围内的低质量的氮化镓缓冲层101，氮化镓缓冲层101的位错密度≥1010/cm2。氮化镓缓冲层101作为基衬底100与氮化铝薄膜层201键合的中间层，在基衬底100上形成平坦的键合面。
如图2所示，本实施例还提供了一种LED外延片的制备方法，用于制备上述的LED外延片，LED外延片的制备方法包括以下步骤：
S10、在基衬底100上制备氮化镓缓冲层101。
具体地，在基衬底100上制备氮化镓缓冲层101的方法包括以下步骤：在基衬底100上通过化学气相沉积的方式生长厚度为1um～5um的氮化镓缓冲层101。
其中一种生长方式为：氮化镓缓冲层101在温度为800℃～900℃，压强为100Torr～300Torr的环境下一步生长至厚度为1um～5um。
另一种生长方式为：氮化镓缓冲层101以700℃～800℃的起始温度、600Torr～700Torr的起始压强分步生长至厚度为1um～5um。
具体地，氮化镓缓冲层101以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长至厚度为0.5um～3.5um后，将温度升高至780℃～920℃，再逐步降低压强，压强每降低80Torr～120Torr，氮化镓缓冲层101生长0.1um～0.3um，直至生长至厚度为1um～5um。
或，氮化镓缓冲层101以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长过程中逐步升高温度，并逐步降低压强，当温度升高至1100℃～1200℃,压强降低至100Torr～200Torr，氮化镓缓冲层101持续生长至厚度为1um～5um。
在基衬底100为平面蓝宝石或图形化蓝宝石衬底时，基衬底100与氮化镓缓冲层101之间也存在晶格失配现象，氮化镓缓冲层101多步生长完成能够缓解晶格失配。
进一步地，在氮化镓缓冲层101生长完成后进行化学机械抛光，使其具有平整的可用于键合的平面，该用于键合的平面的粗糙度≤0.5nm，避免二者键合不良出现空洞等缺陷。
S20、在氮化铝单晶衬底200的表面注入氢离子，形成氮化铝薄膜层201和余料层202。
具体地，氢离子的注入剂量为1×1016离子/cm2～1×1018离子/cm2，注入氮化铝单晶衬底200的深度为0.3um～3um。
S30、将氮化铝薄膜层201键合于氮化镓缓冲层101形成键合片。
具体地，生长有氮化镓缓冲层101的基衬底100和注入氢离子后的氮化铝单晶衬底200在真空环境下进行键合，在真空环境下将氮化铝薄膜层201键合于氮化镓缓冲层101，真空环境的真空度≤1×10-3Pa，键合强度≥1.5J/m2。键合方式包括但不限于常温键合或聚合物键合等方式。
进一步地，在将氮化铝薄膜层201键合于氮化镓缓冲层101形成键合片的步骤之前还包括以下步骤：对含有氮化镓缓冲层101的基衬底100和注入氢离子后的氮化铝单晶衬底200分别进行化学清洗和活化处理。化学清洗采用RCA标准清洗法进行，化学清洗直至氮化铝薄膜层201的表面和氮化镓缓冲层101的表面在直径为0.3um的圆的面积内的颗粒数量≤30。活化处理包括利用Ar离子分别轰击氮化铝薄膜层201的表面和氮化镓缓冲层101的表面，以保证氮化铝薄膜层201和氮化镓缓冲层101的键合面的清洁和活性，有利于二者键合。
可选地，在氮化铝薄膜层201的表面或氮化镓缓冲层101的表面设置介质层。通过在氮化铝薄膜层201和氮化镓缓冲层101的键合面上设置介质层，以提高二者的键合效果，介质层的材料包括二氧化硅、氮化硅、氮氧化硅或多晶硅。
S40、对键合片进行热处理，将余料层202与氮化铝薄膜层201分离，形成氮化铝复合衬底300和余料衬底。
通过对键合片进行热处理，将氮化铝薄膜层201与余料层202分离，去除余料层202，氮化铝薄膜层201转移至基衬底100，余料衬底还可重复利用。
进一步地，对键合片进行热处理时，热处理的温度为600℃～1200℃，热处理时间为0.2h～1h。
S50、对氮化铝复合衬底300进行高温退火处理。
具体地，对氮化铝复合衬底300进行高温退火处理的温度为1500℃～1800℃，时间为0.5 h～3h。
S60、对高温退火后的氮化铝复合衬底300进行化学机械抛光，并在氮化铝复合衬底300上依次制备N型半导体层、量子阱层和P型半导体层，形成LED外延片。
具体地，氮化铝复合衬底300进行化学机械抛光后的表面粗糙度＜0.5nm，使得氮化铝复合衬底300的表面平坦，以便于在其上制备外延层，外延层包括N型半导体层、量子阱层和P型半导体层。
关于制备N型半导体层、量子阱层和P型半导体层的方法已是现有技术，在此不再赘述。
示例性地，本实施例中提供的第一种实施方式为：提供一片厚度为500um的图形化蓝宝石衬底和一片厚度为500um的氮化铝单晶衬底200，在图形化蓝宝石衬底上通过化学气相沉积方式制备厚度为3um的氮化镓缓冲层101，对图形化蓝宝石衬底上的氮化镓缓冲层101进行化学机械抛光，使其具有平整的可用于键合的平面，该用于键合的平面的粗糙度≤0.5nm。对氮化铝单晶衬底200的待键合表面进行氢离子注入，注入剂量为1×1017离子/cm2，注入深度为1.5um。将注入氢离子的氮化铝单晶衬底200与带有氮化镓缓冲层101的图形化蓝宝石衬底进行键合，形成键合片。对键合片进行热处理实现氮化铝薄膜层201的转移，形成一片氮化铝复合衬底300和一片余料衬底，热处理温度为1100℃，热处理时间为0.5h，转移的氮化铝薄膜层201的厚度约为1.5um。对氮化铝复合衬底300进行高温退火修复氮化铝薄膜层201注入氢离子时引起的损伤，高温退火的温度为1650℃，时间为2h。再对氮化铝复合衬底300进行化学机械抛光使其表面平坦，且表面粗糙度＜0.5nm。最后在氮化铝复合衬底300上依次制备N型半导体层、量子阱层和P型半导体层，形成LED外延片。
本实施例中提供的第二种实施方式为：提供一片厚度为750um的平面蓝宝石衬底和一片厚度为300um的氮化铝单晶衬底200。在平面蓝宝石衬底上通过化学气相沉积方式制备厚度为1um的氮化镓缓冲层101。对平面蓝宝石衬底上的氮化镓缓冲层101进行化学机械抛光，使其具有平整的可用于键合的平面，该可用于键合的平面的粗糙度＜0.5nm。对氮化铝单晶衬底200的待键合表面进行氢离子注入，形成余料层202和氮化铝薄膜层201，注入剂量为1×1017离子/cm2，注入深度为1um。注入氢离子的氮化铝单晶衬底200与带有氮化镓缓冲层101的平面蓝宝石衬底进行键合，形成键合片。对键合片进行热处理实现氮化铝薄膜层201的转移，形成一片氮化铝复合衬底300和一片余料衬底，热处理温度为900℃，热处理时间为2h，转移的氮化铝薄膜层201的厚度约为1um。对氮化铝复合衬底300进行高温退火修复氮化铝薄膜层201注入氢离子引起的损伤，高温退火的温度为1700℃，时间为1h。再对氮化铝复合衬底300进行化学机械抛光使其表面平坦，且表面粗糙度＜0.5nm。最后在氮化铝复合衬底300上依次制备N型半导体层、量子阱层和P型半导体层，形成LED外延片。
实施例二：
本实施例提供了一种LED芯片的制备方法，采用如实施例一所述的LED外延片的制备方法制成的LED外延片。
应用实施例一中提供的第一种实施方式制成的LED外延片，能制成倒装结构的LED芯片，倒装结构的LED芯片的制备方法包括以下步骤：
S100ˊ、通过光刻和干法刻蚀技术刻蚀出N电极台面及隔离槽，形成多个芯片。
S200ˊ、通过光刻及镀膜技术分别制备出P电极和N电极。
采用上述方法制备的倒装结构的LED芯片，光提取效率更高，降低了氮化铝薄膜层201的位错密度，极大地提升了外延生长质量，对提升可靠性和亮度等方面均有良好效果，也降低了对高温化学气相沉积设备的依赖。
应用实施例一中提供的第二种实施方式制成的LED外延片，能制成垂直结构的LED芯片，如图3所示，垂直结构的LED芯片的制备方法包括以下步骤：
S100、在LED外延片上的P型半导体层上制备P电极。
S200、将双面镀有金属的导电衬底与LED外延片的P电极所在一侧进行压合。
S300、使用激光从基衬底100远离氮化镓缓冲层101的一侧照射，将基衬底100与氮化镓缓冲层101分离。
S400、采用干法刻蚀和/或湿法腐蚀的方式去除氮化镓缓冲层101和氮化铝薄膜层201，露出N型半导体层。
S500、在N型半导体层上制备N电极。
S600、通过光刻和干法刻蚀技术刻蚀出隔离槽，形成多个LED芯片。
使用激光剥离的方法将基衬底100与氮化镓缓冲层101分离，去除基衬底100，即将导电衬底作为垂直结构的LED芯片的一个支撑，同时作为垂直结构的LED芯片的一个电极。然后再将氮化镓缓冲层101和氮化铝薄膜层201去除，露出N型半导体层，并在N型半导体层上制备N电极，最后通过光刻和干法刻蚀技术刻蚀出隔离槽形成多个垂直结构的LED芯片。相对于现有技术中通过激光剥离时将GaxAl1-xN的N型半导体层进行剥离，本实施例中使用激光剥离技术时，激光透过基衬底100先照射氮化镓缓冲层101，分解氮化镓，使基衬底100与氮化镓缓冲层101分离，由于氮化镓缓冲层101的阻挡，激光不会分解外延层（N型半导体层、量子阱层和P型半导体层），因此，不会导致LED芯片漏电，提高了LED芯片的优良率，可以实现大规模量产。
需要说明的是，在本实施例中，关于在P型半导体层上制备P电极的方法、光刻及镀膜技术、N型半导体层上制备N电极的方法、导电衬底与LED外延片的压合方式、激光剥离技术、干法刻蚀和/或湿法腐蚀的方式以及光刻和干法刻蚀技术均已是现有技术，在此不再赘述。
本实施例还提供了一种LED芯片，采用上述的LED芯片的制备方法制成，不仅降低了制备难度和制备成本，而且提高了LED芯片的优良率，能够进行大规模量产。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。
Claims (21)
1.LED外延片，其特征在于，包括氮化铝复合衬底(300)，所述氮化铝复合衬底(300)包括基衬底(100)、氮化镓缓冲层(101)和氮化铝薄膜层(201)，所述氮化镓缓冲层(101)设于所述基衬底(100)上，所述氮化铝薄膜层(201)键合于所述氮化镓缓冲层(101)上，所述氮化铝薄膜层(201)为在氮化铝单晶衬底(200)的表面注入氢离子后形成。
2.根据权利要求1所述的LED外延片，其特征在于，所述基衬底(100)包括平面蓝宝石衬底、图形化蓝宝石衬底或石英玻璃。
3.根据权利要求1所述的LED外延片，其特征在于，所述基衬底(100)的厚度为0.3mm～1.5mm。
4.根据权利要求1所述的LED外延片，其特征在于，所述氮化铝单晶衬底(200)的厚度为0.3mm～1mm，所述氮化铝单晶衬底(200)的表面粗糙度小于0.5nm。
5.根据权利要求1所述的LED外延片，其特征在于，所述氮化镓缓冲层(101)的厚度为1um～5um。
6.LED外延片的制备方法，其特征在于，用于制备如权利要求1-5任一项所述的LED外延片，所述LED外延片的制备方法包括以下步骤：
在所述基衬底(100)上制备所述氮化镓缓冲层(101)；
在所述氮化铝单晶衬底(200)的表面注入氢离子，形成所述氮化铝薄膜层(201)和余料层(202)；
将所述氮化铝薄膜层(201)键合于所述氮化镓缓冲层(101)形成键合片；
对所述键合片进行热处理，将所述余料层(202)与所述氮化铝薄膜层(201)分离，形成所述氮化铝复合衬底(300)和余料衬底；
对所述氮化铝复合衬底(300)进行高温退火处理；
对高温退火后的所述氮化铝复合衬底(300)进行化学机械抛光，并在所述氮化铝复合衬底(300)上依次制备N型半导体层、量子阱层和P型半导体层，形成所述LED外延片。
7.根据权利要求6所述的LED外延片的制备方法，其特征在于，在所述基衬底(100)上制备所述氮化镓缓冲层(101)的方法包括以下步骤：
在所述基衬底(100)上通过化学气相沉积的方式生长厚度为1um～5um的所述氮化镓缓冲层(101)。
8.根据权利要求7所述的LED外延片的制备方法，其特征在于，所述氮化镓缓冲层(101)在温度为800℃～900℃，压强为100Torr～300Torr的环境下一步生长至厚度为1um～5um。
9.根据权利要求7所述的LED外延片的制备方法，其特征在于，所述氮化镓缓冲层(101)以700℃～800℃的起始温度、600Torr～700Torr的起始压强分步生长至厚度为1um～5um。
10.根据权利要求9所述的LED外延片的制备方法，其特征在于，所述氮化镓缓冲层(101)以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长至厚度为0.5um～3.5um后，将温度升高至780℃～920℃，再逐步降低压强，压强每降低80Torr～120Torr，所述氮化镓缓冲层(101)生长0.1um～0.3um，直至生长至厚度为1um～5um。
11.根据权利要求9所述的LED外延片的制备方法，其特征在于，所述氮化镓缓冲层(101)以700℃～800℃为起始温度、600Torr～700Torr为起始压强，生长过程中逐步升高温度，并逐步降低压强，当温度升高至1100℃～1200℃,压强降低至100Torr～200Torr，所述氮化镓缓冲层(101)持续生长至厚度为1um～5um。
12.根据权利要求6所述的LED外延片的制备方法，其特征在于，所述氢离子的注入剂量为1×1016离子/cm2～1×1018离子/cm2，注入所述氮化铝单晶衬底(200)的深度为0.3um～3um。
13.根据权利要求6所述的LED外延片的制备方法，其特征在于，在将所述氮化铝薄膜层(201)键合于所述氮化镓缓冲层(101)形成键合片的步骤之前还包括以下步骤：
对含有所述氮化镓缓冲层(101)的所述基衬底(100)和注入氢离子后的所述氮化铝单晶衬底(200)分别进行化学清洗和活化处理；
在所述氮化铝薄膜层(201)的表面或所述氮化镓缓冲层(101)的表面设置介质层。
14.根据权利要求13所述的LED外延片的制备方法，其特征在于，所述活化处理包括利用Ar离子分别轰击所述氮化铝薄膜层(201)的表面与所述氮化镓缓冲层(101)的表面。
15.根据权利要求13所述的LED外延片的制备方法，其特征在于，所述介质层的材料包括二氧化硅、氮化硅、氮氧化硅或多晶硅。
16.根据权利要求6所述的LED外延片的制备方法，其特征在于，在真空环境下将所述氮化铝薄膜层(201)键合于所述氮化镓缓冲层(101)，所述真空环境的真空度≤1×10-3Pa，键合强度≥1.5J/m2。
17.根据权利要求6所述的LED外延片的制备方法，其特征在于，对所述键合片进行热处理时，热处理的温度为600℃～1200℃，热处理时间为0.2h～1h。
18.根据权利要求6所述的LED外延片的制备方法，其特征在于，对所述氮化铝复合衬底(300)进行高温退火处理的温度为1500℃～1800℃，时间为0.5 h～3h。
19.根据权利要求6所述的LED外延片的制备方法，其特征在于，所述氮化铝复合衬底(300)进行化学机械抛光后的表面粗糙度＜0.5nm。
20.LED芯片的制备方法，其特征在于，采用如权利要求6-19任一项所述的LED外延片的制备方法制成的LED外延片，所述LED芯片的制备方法包括以下步骤：
在所述LED外延片上的所述P型半导体层上制备P电极；
将双面镀有金属的导电衬底与所述LED外延片的所述P电极所在一侧进行压合；
使用激光从所述基衬底(100)远离所述氮化镓缓冲层(101)的一侧照射，将所述基衬底(100)与所述氮化镓缓冲层(101)分离；
采用干法刻蚀和/或湿法腐蚀的方式去除所述氮化镓缓冲层(101)和所述氮化铝薄膜层(201)，露出所述N型半导体层；
在所述N型半导体层上制备N电极；
通过光刻和干法刻蚀技术刻蚀出隔离槽，形成多个所述LED芯片。
21.LED芯片，其特征在于，采用如权利要求20所述的LED芯片的制备方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311754056.1A CN117476831B (zh) | 2023-12-20 | 2023-12-20 | Led外延片及其制备方法、led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311754056.1A CN117476831B (zh) | 2023-12-20 | 2023-12-20 | Led外延片及其制备方法、led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117476831A true CN117476831A (zh) | 2024-01-30 |
| CN117476831B CN117476831B (zh) | 2024-03-19 |
Family
ID=89627773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311754056.1A Active CN117476831B (zh) | 2023-12-20 | 2023-12-20 | Led外延片及其制备方法、led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117476831B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080296584A1 (en) * | 2007-05-30 | 2008-12-04 | Sumitomo Electric Industries, Ltd. | III-V Nitride Semiconductor Layer-Bonded Substrate and Semiconductor Device |
| US20110272734A1 (en) * | 2009-01-16 | 2011-11-10 | Sumitomo Electric Industries, Ltd. | Light-Emitting Device Substrate |
| CN102246267A (zh) * | 2008-12-11 | 2011-11-16 | 信越化学工业株式会社 | 层叠有宽带隙半导体的复合基板的制造方法 |
| CN111883651A (zh) * | 2020-07-23 | 2020-11-03 | 奥趋光电技术(杭州)有限公司 | 一种制备高质量氮化铝模板的方法 |
| CN114070227A (zh) * | 2021-10-26 | 2022-02-18 | 中国科学院上海微系统与信息技术研究所 | 一种氮化铝声波谐振器的制备方法及谐振器 |
| US20230257905A1 (en) * | 2020-07-01 | 2023-08-17 | Shin-Etsu Chemical Co., Ltd. | Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same |
-
2023
- 2023-12-20 CN CN202311754056.1A patent/CN117476831B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080296584A1 (en) * | 2007-05-30 | 2008-12-04 | Sumitomo Electric Industries, Ltd. | III-V Nitride Semiconductor Layer-Bonded Substrate and Semiconductor Device |
| CN102246267A (zh) * | 2008-12-11 | 2011-11-16 | 信越化学工业株式会社 | 层叠有宽带隙半导体的复合基板的制造方法 |
| US20110272734A1 (en) * | 2009-01-16 | 2011-11-10 | Sumitomo Electric Industries, Ltd. | Light-Emitting Device Substrate |
| US20230257905A1 (en) * | 2020-07-01 | 2023-08-17 | Shin-Etsu Chemical Co., Ltd. | Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same |
| CN111883651A (zh) * | 2020-07-23 | 2020-11-03 | 奥趋光电技术(杭州)有限公司 | 一种制备高质量氮化铝模板的方法 |
| CN114070227A (zh) * | 2021-10-26 | 2022-02-18 | 中国科学院上海微系统与信息技术研究所 | 一种氮化铝声波谐振器的制备方法及谐振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117476831B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7001660B2 (ja) | 電力およびｒｆ用途用の設計された基板構造 | |
| TWI795293B (zh) | 工程基板結構 | |
| US6699770B2 (en) | Method of making a hybride substrate having a thin silicon carbide membrane layer | |
| TW201842242A (zh) | 用於功率裝置之氮化鎵磊晶結構 | |
| US11011373B2 (en) | Engineered substrate structures for power and RF applications | |
| WO2006116030A2 (en) | Bonded intermediate substrate and method of making same | |
| KR20150003359A (ko) | ＧａＮ계 반도체 디바이스의 제조방법 | |
| CN102088163B (zh) | 具有InGaN层的半导体器件 | |
| CN102439695A (zh) | 应变材料层的松弛和转移 | |
| JP6371142B2 (ja) | ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板 | |
| JP6371143B2 (ja) | ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板 | |
| CN117476831B (zh) | Led外延片及其制备方法、led芯片及其制备方法 | |
| CN116364812A (zh) | 激光辅助的柔性衬底Micro-LED阵列制备方法 | |
| CN114864424A (zh) | 一种碳化硅衬底的制备方法及碳化硅衬底 | |
| KR101761858B1 (ko) | 질화물계 반도체 소자의 기판 분리 방법 | |
| CN107346725B (zh) | 一种iii族氮化物薄膜的剥离转移方法 | |
| KR101173985B1 (ko) | 기판 제조 방법 | |
| KR20140131681A (ko) | 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 | |
| CN113097352B (zh) | 氮化镓半导体结构、Micro LED器件及制备方法 | |
| US20210210656A1 (en) | Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer | |
| CN109638116B (zh) | 一种发光二极管的外延片的制备方法及外延片 | |
| KR100382461B1 (ko) | 쿼시프리 스탠딩 질화갈륨계 에피기판의 제조방법 및 수직전도형 소자 | |
| JP2024081936A (ja) | 半導体基板の製造方法、半導体基板、及び半導体装置 | |
| KR101112118B1 (ko) | 자립형 ｉｉｉ족 질화물 기판의 제조방법 | |
| CN116314274A (zh) | 一种具有p沟道的GaN基HEMT器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |