CN117476614A - 一种芯片封装结构及其制造方法 - Google Patents

Abstract

本发明提供了一种芯片封装结构及其制造方法，其中芯片封装结构包括：工作芯片，工作芯片中设置接触孔，且接触孔贯穿工作芯片；电源接触凸片，设置于工作芯片的第一面，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路；电容器，设置在工作芯片上且与工作芯片电性连接，电容器中设置多个输入输出接口；电容接触凸片，设置在电容器上，电容接触凸片电性连接于电源接触凸片；以及组合深槽结构，设置于电容器中，组合深槽结构包括多个深沟槽结构，其中组合深槽结构的一端连接于输入输出接口，以作为电容器的输入电极，组合深槽结构的另一端连接于另一输入输出接口，以作为电容器的输出电极。

Description

一种芯片封装结构及其制造方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种芯片封装结构及其制造方法。

背景技术

在集成电路中，电容器可以起到信号延时、去直流、滤波储能等多种作用，是集成电路中必不可少的元件。随着技术的发展和需求的提升，二维封装不能满足输入输出接口数量的提升。并且随着技术的发展和摩尔定律的极限逼近，芯片制造变得越来越困难。继续追求将多种功能器件集成到更小尺寸的芯片上，研发难度和成本都极高。因此，在芯片系统中，难以有效地集成大电容。

发明内容

本发明的目的在于提供一种芯片封装结构及其制造方法，能够有效地在集成电路系统中集成大电容，并提升集成电路的工作效率。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供了一种芯片封装结构，包括：

工作芯片，所述工作芯片中设置接触孔，且所述接触孔贯穿所述工作芯片；

电源接触凸片，设置于所述工作芯片的第一面，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路；

电容器，设置在所述工作芯片上且与所述工作芯片电性连接，所述电容器中设置多个输入输出接口；

电容接触凸片，设置在所述电容器上，所述电容接触凸片电性连接于所述电源接触凸片；以及

组合深槽结构，设置于所述电容器中，所述组合深槽结构包括多个深沟槽结构，其中所述组合深槽结构的一端连接于所述输入输出接口，以作为所述电容器的输入电极，所述组合深槽结构的另一端连接于另一所述输入输出接口，以作为所述电容器的输出电极。

在本发明一实施例中，所述深沟槽结构包括主沟槽部，所述主沟槽部的第一端电性连接于所述输入输出接口，且所述主沟槽部的深度小于等于所述电容器的厚度。

在本发明一实施例中，所述深沟槽结构包括多个支路沟槽部，所述支路沟槽部与所述主沟槽部连接，其中多个所述支路沟槽部沿所述主沟槽部的延伸方向呈等间距阵列分布。

在本发明一实施例中，在所述组合深槽结构中，不同所述深沟槽结构的所述支路沟槽部交错设置。

在本发明一实施例中，在所述组合深槽结构中，多个所述深沟槽结构的所述主沟槽部平行分布，且所述支路沟槽部位于相邻的所述主沟槽部之间。

在本发明一实施例中，所述芯片封装结构包括多个介质层，所述介质层堆叠设置在所述工作芯片和所述电容器之间。

在本发明一实施例中，所述芯片封装结构包括焊点接触凸片，所述焊点接触凸片设置于所述工作芯片的第二面，且所述焊点接触凸片连接于所述接触孔的一端，其中所述焊点接触凸片上设置焊球。

在本发明一实施例中，所述电容器的面积小于等于所述工作芯片的面积，且所述电容器的宽度和所述工作芯片的宽度相等。

在本发明一实施例中，所述芯片封装结构包括多个工作芯片，多个所述工作芯片堆叠设置，且位于边缘的所述工作芯片键合连接于所述电容器。

本发明提供了一种芯片封装结构的制造方法，包括以下步骤：

提供一工作芯片，形成接触孔于所述工作芯片中，其中所述接触孔贯穿所述工作芯片；

形成电源接触凸片于所述工作芯片的第一面，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路；

提供一电容器，所述电容器中设置多个输入输出接口；

形成组合深槽结构于所述电容器中，所述组合深槽结构包括多个深沟槽结构，其中所述组合深槽结构的一端连接于所述输入输出接口，以作为所述电容器的输入电极，所述组合深槽结构的另一端连接于另一所述输入输出接口，以作为所述电容器的输出电极；以及

键合连接所述电源接触凸片和所述电容接触凸片，以电性连接所述工作芯片和所述电容器。

如上所述，本发明提供了一种芯片封装结构及其制造方法，将多个芯片结构和电容器在三维方向上进行堆叠集成，从而将大电容集成到集成电路系统中，以提升集成电路的工作效率。本发明提供的芯片封装结构及其制造方法，对集成电路的占用面积更低，能够适应芯片的关键尺寸越来越小的发展趋势，有利于打破摩尔定律的封锁，提升单位面积内芯片的工作效率，增加单位面积内芯片的功能，从而提升器件的工作性能。根据本发明提供的芯片封装结构，能够集成大电容，且通过调整深槽的长度和宽度，可以灵活调整电容的容量，且电容直接连接于芯片，能够提升电容乃至集成电路的电气效率。并且，根据本发明提供的芯片封装结构及其制造方法，能够实现晶圆级别的封装，有利于实现批量封装，封装效率高，且封装良率高。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中工作芯片的结构示意图。

图2为本发明一实施例中堆叠芯片结构的结构示意图。

图3为本发明一实施例中组合深槽结构的俯视示意图。

图4为本发明一实施例中图3中AA’处的截面结构示意图。

图5为本发明一实施例中键合工作芯片和电容器的示意图。

图6为本发明一实施例中减薄基板后的封装结构示意图。

图7为本发明一实施例中形成焊点接触凸片和焊球的结构示意图。

图8为本发明一实施例中芯片封装结构的示意图。

图中：10、工作芯片；101、基板；102、接触孔；103、电源接触凸片；104、第一介质层；105、焊点接触凸片；106、焊球；20、电容器；21、组合深槽结构；201、衬底；202、深沟槽结构；2021、主沟槽部；2022、支路沟槽部；203、输入输出接口；204、电容接触凸片；205、第二介质层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在集成电路制造中，不同功能的模块电路独立封装后，集成在同一个印制电路板(Printed Circuit Board，PCB)上，从而形成集成电路系统。在印制电路板的有限面积中，能够集成的输入输出接口数量有限。其中，集成电路系统的封装方式可以是FC-BGA封装结构。具体的，在FC-BGA封装结构中，用焊球代替针脚与处理器电性连接，从而可以集成更多数量的焊球，并且每个焊球的占地面积小于针脚数量，在提升输入输出接口数量的同时，还能够提供最短的对外连接距离。本发明提供的芯片封装结构适用于将多个功能不同的芯片封装在同一个封装体中，在兼顾集成面积的同时，实现对大电容的有效集成。

请参阅图1所示，本发明的芯片封装结构包括工作芯片10。其中工作芯片10包括基板101。其中基板101包括基底、半导体器件和金属互连结构。在本实施例中，基底可以包括基材以及设置在基材上方的硅层，基材例如为硅(Si)、碳化硅(SiC)、蓝宝石(Al₂O₃)、砷化镓(GaAs)、铝酸锂(LiAlO₂)等半导体基板材料，硅层形成于基材上方。在本实施例中，可以在硅层中植入磷离子或砷离子，形成掺杂区，以形成半导体器件的源极或漏极区域。本发明并不限制基底的材料以及厚度。在本实施例中，基底可以是本征半导体，也可以在基底中注入离子，形成N型半导体或P型半导体，本发明对此不作具体限定。半导体器件可以是场效应管(Field Effect Transistor，FET)、金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)、绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，IGBT)、高速恢复二极管(Fast Recovery Diode，FRD)、高速高效整流二极管(Figh Efficiency Diode，HED)、定压二极管、高频二极管、发光二极管(Light-Emitting Diode，LED)、栅极光闭晶闸管(Gate Turn off Thyristor，GTO)、光触发晶闸管(Light Triggered Thyristor，LTT)、晶闸管(Thyristor)、电荷耦合器(ChargeCoupled Device，CCD图像传感器)、数字信号处理器件(Digital Signal processor，DSP)、光继电器(Photo Relay)或微处理器(Micro Processor)等半导体器件中的一种或几种。本发明对设置在工作芯片10中的半导体器件类型、数量和连接方式都不做限定。其中，半导体器件设置在基底上，金属互连结构设置在半导体器件上，并通过接触柱(contact)和金属层等结构将半导体器件互相连接，以形成具有逻辑功能的集成电路结构。

请参阅图1和图2所示，在本发明一实施例中，工作芯片10包括接触孔102和电源接触凸片103。其中接触孔102可以是硅通孔(Through Silicon Via，TSV)。本发明不限定接触孔102的深度。在本实施例中，接触孔102的深度指的是接触孔102埋入基板101中的长度。电源接触凸片103设置在基板101的表面，且电源接触凸片103电性连接于接触孔102。在本实施例中，接触孔102的一端设置于基板101中，且一端露出在基板101外部，或是接触孔102的两端露出在基板101的外部。其中电源接触凸片103可以是金属层，通过电镀等方式在接触孔102的一端形成金属凸部，从而形成电源接触凸片103。在本实施例中，电源接触凸片103覆盖接触孔102的端面。

请参阅图1和图2所示，在本发明一实施例中，多个工作芯片10通过电源接触凸片103电性连接。如图2所示，多个工作芯片10沿基板101的厚度方向堆叠，形成三维结构。在本实施例中，多个工作芯片10可以具备不同的功能，也可以具备相同的功能，本发明对多个工作芯片10的集成电路结构不做限定。如图2所示，电源接触凸片103与另一个工作芯片10的电源接触凸片103电性连接。在本实施例中，形成堆叠的三维封装结构时，接触孔102的长度小于等于工作芯片10的厚度。位于两个工作芯片10之间的工作芯片10的厚度与接触孔102的长度相等。在本实施例中，相邻的工作芯片10之间填充有第一介质层104。第一介质层104为氧化物，例如氧化硅。其中电源接触凸片103埋在封装介质中。在本实施例种，多个工作芯片10堆叠连接后，形成三维封装结构。其中三维封装结构的一侧设置焊球106，另一侧为基板101。在本实施例中，焊球106电性连接于电源接触凸片103，以便于后续将三维封装结构电性连接到印制线路板上。

请参阅图1、图3和图4所示，本发明的芯片封装结构包括电容器20，电容器20电性连接于工作芯片10。在本实施例中，电容器20为片式电容。其中，电容器20包括衬底201、深沟槽结构202、输入输出接口203和电容接触凸片204。其中衬底201可以是硅(Si)、碳化硅(SiC)、蓝宝石(Al₂O₃)、砷化镓(GaAs)、铝酸锂(LiAlO₂)等半导体基板材料。衬底201可以包括半导体基板材料和设置在半导体基板材料上的硅层。在本实施例中，衬底201为高阻硅或氧化硅，以满足电容的电阻率要求。其中，深沟槽结构202设置在衬底201中。在本实施例中，衬底201中设置多个深沟槽结构202，且多个深沟槽结构202具有预设布局。在本实施例中，深沟槽结构202包括主沟槽部2021和支路沟槽部2022。其中主沟槽部2021和支路沟槽部2022为沿直线型沟槽。其中支路沟槽部2022与主沟槽部2021连通，且支路沟槽部2022与主沟槽部2021垂直。具体的，支路沟槽部2022的一端与主沟槽部2021连通。在本实施例中，主沟槽部2021的一端连接于输入输出接口203，另一端与支路沟槽部2022连通。其中，多个支路沟槽部2022与主沟槽部2021连通，且本发明限定连通主沟槽部2021的支路沟槽部2022的数量。其中，输入输出接口203为设置在衬底201中或衬底201表面的金属层，以将电容器20与外部元件电性连接。具体的，输入输出接口与203可以是电容器20的输入电极和输出电极。具体的，根据工作芯片10中电源电路的设计和分布，在衬底201中规划并形成输入输出接口203。接着在基板101中形成组合深槽结构21。其中，电容接触凸片204设置在衬底201的表面，且电容接触凸片204于深沟槽结构202连接。需要说明的是，深沟槽结构202中可以填充导电材料，以提升电容器20的容量。其中导电材料可以是铜或铝等金属材料。

请参阅图1和图3所示，在本发明一实施例中，衬底201中设置多个组合深槽结构21。其中组合深槽结构21包括多个深沟槽结构202。在本实施例中，如图3所示，组合深槽结构21包括例如2个深沟槽结构202。在组合深槽结构21中，2个深沟槽结构202的主沟槽部2021平行设置，且支路沟槽部2022设置在2个深沟槽结构202的主沟槽部2021之间。在组合深槽结构21中，不同深沟槽结构202的支路沟槽部2022交错分布。且在组合深槽结构21中，不同深沟槽结构202的支路沟槽部2022可以是等间距分布，其中相邻支路沟槽部2022的间距为第一距离d₁。在组合深槽结构21中，支路沟槽部2022与另一深沟槽结构202的主沟槽部2021间具有第二距离d₂。本发明不限定第一距离d₁和第二距离d₂的具体数值。其中，在组合深槽结构21中，2个深沟槽结构202的主沟槽部2021分别电性连接于不同的电源接触凸片103，以形成电容两极。需要说明的是，在本实施例中，电容器20包括多个电容，如图3所示。且本发明不限定电容器20中的电容数量，以适应工作芯片10的接口数量。本实施例提供了一种梳子形状的深沟槽结构202，在本发明的其他实施例中，根据电容容量需要，可以改变深沟槽结构202的形状。输入输出接口203与深沟槽结构202的上表面电性连接。

请参阅图1、图3和图4所示，在本发明一实施例中，图4为图3中AA’处电容器20的截面结构。如图4所示，电容接触凸片204与主沟槽部2021电性连接。在本实施例中，两个主沟槽部2021分属于不同的深沟槽结构202，且属于同一个组合深槽结构21。在不同的组合深槽结构21之间，相邻的主沟槽部2021之间具有第三距离d₃，如图3和图4所示。

请参阅图1至图5所示，本发明提供了一种芯片封装结构的制造方法，首先提供工作芯片10，并获取电容器20。在本实施例中，电容器20的面积小于等于工作芯片10的面积。具体的，电容器20和工作芯片10的宽度相等。其中工作芯片10包括电源接触凸片103。在本实施例中，可以通过化学气相沉积在基板101的表面形成第一介质层104，第一介质层104例如为氧化硅。形成第一介质层104后，为保证电源接触凸片103露出，可以通过化学机械抛光打磨第一介质层104的表面以及电源接触凸片103的表面，使电源接触凸片103露出并使第一介质层104和电源接触凸片103的表面齐平。同样的，在电容器20的表面上形成第二介质层205。其中第二介质层将205例如为氧化硅。其中第二介质层205连接于电容接触凸片204，且第二介质层205与电容接触凸片204的表面齐平。为保证电容接触凸片204露出，形成第二介质层205时，使第二介质层205的厚度大于电容接触凸片204的厚度，并接着通过化学机械抛光打磨第二介质层205，使电容接触凸片204露出并使第二介质层205和电容接触凸片204的表面齐平。

请参阅图1至图5所示，在本发明一实施例中，在获取电容器20的步骤中，提供一衬底201，并蚀刻衬底201，形成深沟槽结构202。具体的，根据工作芯片10所在的晶圆面积，选择同等面积的晶圆，并在对应晶圆上形成深沟槽结构202。其中，根据工作芯片10的基板101的面积，在晶圆上划分出于基板101面积相等的区域，用于形成电容器20。在本实施例中，根据工作芯片10上的集成电路结构，获取电容的输入电极和输出电极。其中将电容的输入电极端和输出电极端作为电容器20的输入输出接口203。确定输入输出接口203的位置后，在输入输出接口203之间形成深沟槽结构202。根据本发明提供的深沟槽结构202的结构，蚀刻衬底201，在衬底201上形成组合深槽结构21。具体的，在衬底201上旋涂光刻胶，并形成光阻层，接着在掩模版的遮挡下，对光阻层进行曝光显影，从而形成掩膜结构。接着通过干法蚀刻或湿法蚀刻去除部分衬底201，形成多个深沟槽结构202于衬底201中。其中，在组合深槽结构21中，其中一个主沟槽部2021的一端与输入输出接口203电性连接，另一个主沟槽部2021的一端电性连接于另一输入输出接口203。接着，通过物理气相沉积在深沟槽结构202中沉积导电材料，例如电镀铜金属，直到填满深沟槽结构202。形成深沟槽结构202后，可以在输入输出接口203的位置电镀金属材料，以形成电性连接结构。

请参阅图5和图6所示，在本发明一实施例中，键合连接工作芯片10和电容器20。具体的，通过混合键合工艺(Hybrid bonding)将电源接触凸片103和电容接触凸片204电性连接，并连接第一介质层104和第二介质层205。其中第一介质层104和第二介质层205为绝缘介质，能够隔离电容器20和工作芯片10其他区域，以保证电容器20和工作芯片10仅通过电源接触凸片103和电容接触凸片204电性连接。在本实施例中，键合工艺为晶圆级别的工艺。具体的，在2个同尺寸的晶圆上分别形成工作芯片10和电容器20。其中晶圆上可以形成多个工作芯片10或电容器20。在键合工艺中，分别键合多组工作芯片10和电容器20，形成一个晶圆整体。在键合工艺中，工作芯片10上的输入输出引脚通过电源接触凸片103和电容器20的电容接触凸片204电性连接。其中，电源接触凸片103电性连接于工作芯片10的电源电路和信号电路。在本实施例中，与电容接触凸片204电性连接的电源接触凸片103为连接电源电路的电源接触凸片103。而与信号电路电性连接的电源接触凸片103保持原貌。

请参阅图5和图6所示，在本发明一实施例中，在键合连接工作芯片10和电容器20后，减薄基板101，使接触孔102的表面露出。在本实施例中，形成工作芯片10时，接触孔102的第一端露出，并与电源接触凸片103电性连接。接触孔102的第二端位于基板101中，且穿过工作芯片10的器件结构。在本实施例中，在键合工艺后，通过化学机械抛光蚀刻部分基板101，使接触孔102的第二端露出。在减薄基板101后，基板101的厚度与接触孔102的长度相等。

请参阅图2、图6和图7所示，在本发明一实施例中，在减薄基板101后，形成焊点接触凸片105于基板101上，且焊点接触凸片105电性连接于接触孔102。接着形成焊球106于焊点接触凸片105上。具体的，通过物理气相沉积在基板101上形成金属层，例如形成铜金属层和铝金属层。在本实施例中，可以在基板101上沉积氧化硅层，接着在掩膜的帮助下蚀刻氧化硅层，露出预备形成焊点接触凸片105的区域。接着在露出的窗口中通过电镀形成焊点接触凸片105。接着蚀刻去除氧化硅层，仅留下焊点接触凸片105。接着在本实施例中，通过电镀在焊点接触凸片105上形成焊球106。焊球106例如为锡球。需要说明的是，图7示出了一种仅设置单个工作芯片10的方案。而根据本发明提供的芯片封装结构，可以封装多个工作芯片10，如图2所示，多个工作芯片10形成堆叠芯片结构。在连接电容器20时，将位于堆叠芯片结构边缘的工作芯片10与电容器20电性连接。在本实施例中，可以先将多个工作芯片10堆叠连接，形成堆叠芯片结构，接着将位于堆叠芯片结构边缘的工作芯片10与电容器20键合连接。在本发明的其他实施例中，可以先将电容器20与工作芯片10键合连接，接着在工作芯片10上设置多层工作芯片10。其中焊球106可以用于将芯片封装结构电性连接到印制电路板上。

请参阅图6和图7所示，在本发明一实施例中，在形成焊球106后，减薄电容器20。具体的，减薄衬底201。在工艺中，在形成焊球106前和形成焊球106时，以焊球106所在的面为芯片封装结构的正面，相对的另一面为芯片封装结构的背面。在减薄电容器20的步骤中，可以翻转芯片封装结构，以焊球106所在的面为芯片封装结构的背面，相对的另一面为芯片封装结构的正面，以便于工艺的进行。在本实施例中，可以通过化学机械抛光的方式减薄衬底201，将电容器20减薄到产品所需要的厚度。如图7和图8所示，减薄前衬底201的厚度为H，减薄后衬底201的厚度为h。本发明不限定减薄后的衬底201的厚度，根据不同的产品需要，可以减薄至不同的厚度。在本实施例中，深沟槽结构202的高度小于衬底201的厚度。根据芯片封装结构的总高度需求，可以调整深沟槽结构202的高度，以适应产品需求。

本发明提供了一种芯片封装结构及其制造方法，其中芯片封装结构包括工作芯片、电源接触凸片、电容器、电容接触凸片和组合深槽结构。工作芯片中设置接触孔，且接触孔贯穿工作芯片。电源接触凸片设置于工作芯片的第一面，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路。电容器设置在工作芯片上且与工作芯片电性连接，电容器中设置多个输入输出接口。电容接触凸片设置在电容器上，电容接触凸片电性连接于电源接触凸片。组合深槽结构设置于电容器中，组合深槽结构包括多个深沟槽结构，其中组合深槽结构的一端连接于输入输出接口，以作为电容器的输入电极，组合深槽结构的另一端连接于另一输入输出接口，以作为电容器的输出电极。根据本发明提供的芯片封装结构及其制造方法，将多个芯片结构和电容器在三维方向上进行堆叠集成，从而将大电容集成到集成电路系统中，以提升集成电路的工作效率。本发明提供的芯片封装结构及其制造方法，对集成电路的占用面积更低，能够适应芯片的关键尺寸越来越小的发展趋势，有利于打破摩尔定律的封锁，提升单位面积内芯片的工作效率，增加单位面积内芯片的功能，从而提升器件的工作性能。根据本发明提供的芯片封装结构，能够集成大电容，且通过调整深槽的长度和宽度，可以灵活调整电容的容量，且电容直接连接于芯片，能够提升电容乃至集成电路的电气效率。并且，根据本发明提供的芯片封装结构及其制造方法，能够实现晶圆级别的封装，有利于实现批量封装，封装效率高，且封装良率高。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：

工作芯片，所述工作芯片中设置接触孔，且所述接触孔贯穿所述工作芯片；

电源接触凸片，设置于所述工作芯片的第一面，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路；

电容器，设置在所述工作芯片上且与所述工作芯片电性连接，所述电容器中设置多个输入输出接口；

电容接触凸片，设置在所述电容器上，所述电容接触凸片电性连接于所述电源接触凸片；以及

组合深槽结构，设置于所述电容器中，所述组合深槽结构包括多个深沟槽结构，其中所述组合深槽结构的一端连接于所述输入输出接口，以作为所述电容器的输入电极，所述组合深槽结构的另一端连接于另一所述输入输出接口，以作为所述电容器的输出电极。

2.根据权利要求1所述的一种芯片封装结构，其特征在于，所述深沟槽结构包括主沟槽部，所述主沟槽部的第一端电性连接于所述输入输出接口，且所述主沟槽部的深度小于等于所述电容器的厚度。

3.根据权利要求2所述的一种芯片封装结构，其特征在于，所述深沟槽结构包括多个支路沟槽部，所述支路沟槽部与所述主沟槽部连接，其中多个所述支路沟槽部沿所述主沟槽部的延伸方向呈等间距阵列分布。

4.根据权利要求3所述的一种芯片封装结构，其特征在于，在所述组合深槽结构中，不同所述深沟槽结构的所述支路沟槽部交错设置。

5.根据权利要求3所述的一种芯片封装结构，其特征在于，在所述组合深槽结构中，多个所述深沟槽结构的所述主沟槽部平行分布，且所述支路沟槽部位于相邻的所述主沟槽部之间。

6.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括多个介质层，所述介质层堆叠设置在所述工作芯片和所述电容器之间。

7.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括焊点接触凸片，所述焊点接触凸片设置于所述工作芯片的第二面，且所述焊点接触凸片连接于所述接触孔的一端，其中所述焊点接触凸片上设置焊球。

8.根据权利要求1所述的一种芯片封装结构，其特征在于，所述电容器的面积小于等于所述工作芯片的面积，且所述电容器的宽度和所述工作芯片的宽度相等。

9.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括多个工作芯片，多个所述工作芯片堆叠设置，且位于边缘的所述工作芯片键合连接于所述电容器。

10.一种芯片封装结构的制造方法，其特征在于，包括以下步骤：

提供一工作芯片，形成接触孔于所述工作芯片中，其中所述接触孔贯穿所述工作芯片；

形成电源接触凸片于所述工作芯片的第一面，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路；

提供一电容器，所述电容器中设置多个输入输出接口；

形成组合深槽结构于所述电容器中，所述组合深槽结构包括多个深沟槽结构，其中所述组合深槽结构的一端连接于所述输入输出接口，以作为所述电容器的输入电极，所述组合深槽结构的另一端连接于另一所述输入输出接口，以作为所述电容器的输出电极；以及

键合连接所述电源接触凸片和所述电容接触凸片，以电性连接所述工作芯片和所述电容器。