CN117476613A - 一种芯片封装结构及其制造方法 - Google Patents

Abstract

本发明提供了一种芯片封装结构及其制造方法，其中芯片封装结构包括：工作芯片，工作芯片中设置接触孔，且接触孔贯穿工作芯片；电源接触凸片，设置于工作芯片上，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路，其中电源接触凸片与电源电路的输入输出接口电性连接；电感片，设置在工作芯片上；深沟槽结构，设置于电感片中，深沟槽结构的一端与电源接触凸片电性连接；金属层，设置在电感片上，金属层与深沟槽结构的另一端连接，且金属层连接于多个深沟槽结构。本发明提供了一种芯片封装结构及其制造方法，有效地且高密度地集成了大电感和芯片，有利于提升芯片性能。

Description

一种芯片封装结构及其制造方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种芯片封装结构及其制造方法。

背景技术

当电流通过线圈后，在线圈中形成磁场感应，感应磁场又会产生感应电流来抵制通过线圈中的电流。电感是描述由于线圈电流变化，在本线圈中或在另一线圈中引起感应电动势效应的电路参数。在集成电路中，电感可以起到滤波、振荡、延迟和陷波等作用。随着技术的发展和摩尔定律的极限逼近，对芯片系统集成度的要求也越来越高。芯片系统的较高集成度要求整个系统也具备更高的电流值。因此芯片性能受到系统集成度的限制。

发明内容

本发明的目的在于提供一种芯片封装结构及其制造方法，有效地且高密度地集成了大电感和芯片，有利于提升芯片性能。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供了一种芯片封装结构，包括：

工作芯片，所述工作芯片中设置接触孔，且所述接触孔贯穿所述工作芯片；

电源接触凸片，设置于所述工作芯片上，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路，其中所述电源接触凸片与所述电源电路的输入输出接口电性连接；

电感片，设置在所述工作芯片上；

深沟槽结构，设置于所述电感片中，所述深沟槽结构的一端与所述电源接触凸片电性连接；

金属层，设置在所述电感片上，所述金属层与所述深沟槽结构的另一端连接，且所述金属层连接于多个深沟槽结构。

在本发明一实施例中，所述芯片封装结构包括电感接触凸片，所述电感接触凸片设置在所述电感片上，且所述电感接触凸片设置于与所述金属层相对的一面，其中所述电感接触凸片连接于所述电源接触凸片和所述深沟槽结构。

在本发明一实施例中，所述电源接触凸片和所述电感接触凸片键合连接，所述电感片和所述工作芯片键合连接。

在本发明一实施例中，所述金属层包括接口部，所述接口部与所述深沟槽结构的端面连接，且所述接口部连接于与所述电感接触凸片相对的一面。

在本发明一实施例中，所述金属层包括涡旋部，所述涡旋部呈涡旋状，且所述涡旋部的内端通过连接部与一所述接口部连接，以形成电感单元的输入电极，所述涡旋部的外端与另一所述接口部连接，以形成电感单元的输出电极。

在本发明一实施例中，所述芯片封装结构包括多个绝缘层，所述绝缘层设置于所述工作芯片和所述电感片之间。

在本发明一实施例中，所述芯片封装结构包括焊点接触凸片，所述焊点接触凸片连接所述接触孔，且所述焊点接触凸片连接于与所述电源接触凸片相对的一面。

在本发明一实施例中，所述芯片封装结构包括多个工作芯片，多个所述工作芯片沿所述接触孔的延伸方向堆叠连接，且多个工作芯片的所述电源接触凸片键合连接。

在本发明一实施例中，所述电感片的面积小于等于所述工作芯片的面积，且所述电感片的宽度和所述工作芯片的宽度相等。

本发明提供了一种芯片封装结构的制造方法，包括以下步骤：

提供一工作芯片，形成接触孔于所述工作芯片中，其中所述接触孔贯穿所述工作芯片；

形成电源接触凸片于所述工作芯片上，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路，其中所述电源接触凸片与所述电源电路的输入输出接口电性连接；

提供一电感片，形成深沟槽结构于所述电感片中，并形成电感接触凸片于所述电感片上；

键合连接所述电感片和所述工作芯片，以及所述电感接触凸片和所述电源接触凸片；以及

减薄所述电感片后，形成金属层于所述电感片上，所述金属层与所述深沟槽结构的另一端连接，且所述金属层连接于多个深沟槽结构。

如上所述，本发明提供了一种芯片封装结构及其制造方法，将芯片和电感器在三维方向上进行堆叠集成，从而将大电感集成到集成电路系统中，以提升集成电路的工作效率。本发明提供的芯片封装结构及其制造方法，对集成电路的占用面积更低，能够适应芯片的关键尺寸越来越小的发展趋势，有利于打破摩尔定律的封锁，提升单位面积内芯片的工作效率，增加单位面积内芯片的功能，从而提升器件的工作性能。根据本发明提供的芯片封装结构，能够集成单层的电感结构，工艺简单，并且对工作芯片输入输出接口位置的要求不高，简单地调整工作芯片的输入输出接口位置，即可实现电感器和工作芯片的准确连接，工艺良率高，在集成大电感的同时，有利于实现批量封装。并且，本发明能够通过调整深沟槽结构的长度和宽度，可以灵活调整产品的厚度，通过调整涡旋的圈数和半径来调整电感量。且电感器直接连接于芯片，能够提升电感器乃至集成电路的电气效率。并且，根据本发明提供的芯片封装结构及其制造方法，能够实现晶圆级别的封装，有利于实现批量封装，封装效率高，且封装良率高。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中工作芯片的结构示意图。

图2为本发明一实施例中芯片堆叠结构的结构示意图。

图3为本发明一实施例中AA’处电感器的截面结构示意图。

图4为本发明一实施例中金属层的俯视结构示意图。

图5为本发明一实施例中工作芯片和电感片的结构示意图。

图6为本发明一实施例中工作芯片和电感器键合连接后的结构示意图。

图7为本发明一实施例中工作芯片或电感器在晶圆上的分布示意图。

图8为本发明一实施例中形成焊球的结构示意图。

图9为本发明一实施例中芯片封装结构的示意图。

图中：10、工作芯片；101、基板；102、接触孔；103、电源接触凸片；104、第一绝缘层；105、焊点接触凸片；106、焊球；20、电感器；201、电感片；202、深沟槽结构；203、金属层；2031、涡旋部；2032、连接部；2033、接口部；204、电感接触凸片；205、第二绝缘层；30、晶圆。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在集成电路制造中，不同功能的模块电路独立封装后，集成在同一个印制电路板(Printed Circuit Board，PCB)上，从而形成集成电路系统。在印制电路板的有限面积中，能够集成的输入输出接口数量有限。其中，集成电路系统的封装方式可以是FC-BGA封装结构。具体的，在FC-BGA封装结构中，用焊球代替针脚与处理器电性连接，从而可以集成更多数量的焊球，并且每个焊球的占地面积小于针脚数量，在提升输入输出接口数量的同时，还能够提供最短的对外连接距离。本发明提供的芯片封装结构适用于将多个功能不同的芯片封装在同一个封装体中，在兼顾集成面积的同时，实现对大电感的有效集成。

请参阅图1所示，本发明的芯片封装结构包括工作芯片10。其中工作芯片10包括基板101。其中基板101包括基底、半导体器件和金属互连结构。在本实施例中，基底可以包括基材以及设置在基材上方的硅层，基材例如为硅(Si)、碳化硅(SiC)、蓝宝石(Al₂O₃)、砷化镓(GaAs)、铝酸锂(LiAlO₂)等半导体基板材料，硅层形成于基材上方。在本实施例中，可以在硅层中植入磷离子或砷离子，形成掺杂区，以形成半导体器件的源极或漏极区域。本发明并不限制基底的材料以及厚度。在本实施例中，基底可以是本征半导体，也可以在基底中注入离子，形成N型半导体或P型半导体，本发明对此不作具体限定。半导体器件可以是场效应管(Field Effect Transistor，FET)、金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)、绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，IGBT)、高速恢复二极管(Fast Recovery Diode，FRD)、高速高效整流二极管(Figh Efficiency Diode，HED)、定压二极管、高频二极管、发光二极管(Light-Emitting Diode，LED)、栅极光闭晶闸管(Gate Turn off Thyristor，GTO)、光触发晶闸管(Light Triggered Thyristor，LTT)、晶闸管(Thyristor)、电荷耦合器(ChargeCoupled Device，CCD图像传感器)、数字信号处理器件(Digital Signal processor，DSP)、光继电器(Photo Relay)或微处理器(Micro Processor)等半导体器件中的一种或几种。本发明对设置在工作芯片10中的半导体器件类型、数量和连接方式都不做限定。其中，半导体器件设置在基底上，金属互连结构设置在半导体器件上，并通过接触柱(contact)和金属层等结构将半导体器件互相连接，以形成具有逻辑功能的集成电路结构。

请参阅图1所示，在本发明一实施例中，形成接触孔102于基板101中，并形成电源接触凸片103于基板101上。其中电源接触凸片103连接于接触孔102，以形成电性连接通路。在本实施例中，接触孔102可以是硅通孔(Through Silicon Via，TSV)，本发明不限定接触孔102的深度。在本实施例中，接触孔102的深度指的是接触孔102埋入基板101中的长度。通过蚀刻工艺和物理气相沉积等手段可以在基板101中形成接触孔102。在本实施例中，可以通过物理气相沉积在基板101上形成电源接触凸片103。具体的，在基板101上形成介质层，接着蚀刻介质层，在预备形成电源接触凸片103的位置形成沉积窗口。接着在沉积窗口中沉积填充金属材料，例如铜铝等材料，形成电源接触凸片103。其中，工作芯片10包括电源电路、功能电路和保护电路等等。其中功能电路用于实现工作芯片10的各种功能，本发明对此并不限定。保护电路用于保护工作芯片10不被大电压击穿，不发生过电流等等。电源电路为工作芯片10的供电电路，其中电源电路与功能电路电性连接，以及与保护电路电性连接。电源接触凸片103覆盖接触孔102的端面，且电源接触凸片103电性连接于电源电路。其中电源接触凸片103可以通过接触孔102与电源电路电性连接，也可以直接与电源电路的输入接口电性连接。

请参阅图1和图2所示，在本发明一实施例中，芯片封装结构包括单个或多个工作芯片10。本发明不限定工作芯片10的数量。其中多个工作芯片10堆叠设置，形成芯片堆叠结构。其中多个工作芯片10电性连接。具体的，多个工作芯片10通过电源接触凸片103电性连接。如图2所示，多个工作芯片10沿基板101的厚度方向堆叠，形成三维结构。在本实施例中，多个工作芯片10可以具备不同的功能，也可以具备相同的功能，本发明对多个工作芯片10的集成电路结构不做限定。如图2所示，在多个工作芯片10的堆叠结构中，电源接触凸片103与另一个工作芯片10的电源接触凸片103电性连接。在本实施例中，在芯片堆叠结构中，多个工作芯片10键合连接。

请参阅图2所示，在本发明一实施例中，在芯片堆叠结构中，可以将形成电源接触凸片103时的介质层作为第一绝缘层104。通过混合键合的方式连接两个工作芯片10的电源接触凸片103和第一绝缘层104。具体的，电源接触凸片103和另一工作芯片10的电源接触凸片103键合连接。第一绝缘层104和另一工作芯片10的第一绝缘层104键合连接。其中，堆叠连接多个工作芯片10。如图2所示，多个工作芯片10的堆叠方向为垂直于基板101的方向，以及接触孔102的延伸方向。在本身实施例中，工作芯片10上设置电源接触凸片103，其中电源接触凸片103与接触孔102的一端或两端电性连接。

请参阅图3和图4所示，本发明的芯片封装结构包括电感器20。电感器20包括电感片201、深沟槽结构202和金属层203。其中电感片201为玻璃、陶瓷和高阻硅等材料。其中，深沟槽结构202设置在电感片201中，金属层203设置在电感片201上，其中金属层203和深沟槽结构202电性连接。在本实施例中，深沟槽结构202的截面呈矩形，且深沟槽结构202的一端连接于电感片201，另一端位于电感片201中。其中深沟槽结构202的长度小于等于电感片201的厚度。在本实施例中，金属层203呈涡旋状，且金属层203的一端连接于深沟槽结构202，另一端连接于另一深沟槽结构202。设置在电感片201上的金属层203和设置在电感片201中的多个深沟槽结构202形成电感单元。如图3和图4所示，电感片201上的金属层203有多个，且多个金属层203之间通过绝缘材料进行隔绝。在一个电感单元中，金属层203电性连接于例如2个深沟槽结构202，其中一个深沟槽结构202对应电感单元的输入端点，另一个深沟槽结构202对应电感单元的输出端点。

请参阅图3和图4所示，在本发明一实施例中，金属层203包括涡旋部2031、连接部2032和接口部2033。其中涡旋部2031为涡旋状。涡旋部2031与连接部2032连接，连接部2032与接口部2033连接。在本实施例中，连接部2032用于连接涡旋部2031和接口部2033。在本发明的其他实施例中，涡旋部2031的外端可以直接与接口部2033连接。其中，涡旋部2031的外端指的是位于涡形状外部的端点。涡旋部2031的内端为位于涡形状内部的端点。在本实施例中，为保证涡形状的完整性，涡旋部2031的内端与连接部2032连接。连接部2032为直线型。在本实施例中，接口部2033与深沟槽结构202的端面连接。如图3所示，在同一个电感单元中，相邻深沟槽结构202的间距为第一距离d₁。在不同的电感单元之间，相邻深沟槽结构202的间距为第二距离d₂，其中第二距离d₂大于第一距离d₁。

请参阅图1至图5所示，本发明提供了一种芯片封装结构的制造方法，首先提供一基板101，并形成接触孔102于基板101中。此时接触孔102的一端露出，另一端位于基板101中，接触孔102的长度小于基板101的厚度。其中基板101为已加工完成的芯片基板，具有电源电路、功能电路和防护电路等等。其中接触孔102为硅通孔。接着形成电源接触凸片103和第一绝缘层104于基板101上。具体的，通过化学气相沉积在基板101上沉积绝缘材料，接着蚀刻绝缘材料，形成第一绝缘层104。第一绝缘层104上设置多个沉积窗口。接着通过物理气相沉积在基板101上和沉积窗口内沉积第一绝缘层104，形成电源接触凸片103，从而形成工作芯片10的初步封装结构。在本实施例中，在形成电源接触凸片103时，可以沉积使沉积的金属材料超出沉积窗口，接着通过化学机械抛光(Chemical Mechanical Polishing，CMP)打磨超出沉积窗口的金属材料，使电源接触凸片103和第一绝缘层104的表面齐平。需要说明的是，基板101包括电源电路。在集成电路的设计中，根据电感器20的深沟槽结构202的位置，规划基板101中输入输出接口的位置。电源接触凸片103与基板101的电源电路连接，并作为工作芯片10的输入输出接口。

请参阅图1至图5所示，在本发明一实施例中，提供一电感片201，并形成深沟槽结构202于电感片201中。其中，对应基板101中输入输出接口的位置，蚀刻电感片201，形成深沟槽。在本实施例中，通过第一距离d₁和输入输出接口的宽度确定深沟槽的位置和尺寸。其中深沟槽的截面宽度小于输入输出接口的宽度，深沟槽的截面面积小于输入输出接口的面积。具体的，深沟槽在基板101上的正投影位于电源接触凸片103内。接着通过物理气相沉积在深沟槽中填充金属材料，例如铜铝等材料，形成深沟槽结构202。接着在电感片201上形成电感接触凸片204和第二绝缘层205。具体的，通过化学气相沉积在电感片201上沉积绝缘材料，形成绝缘层。接着在绝缘层上形成旋涂光刻胶，形成光阻层。通过曝光显影等方式蚀刻光阻层，形成光阻图案。以光阻图案为掩膜，通过干法蚀刻或湿法蚀刻等方式蚀刻绝缘层，形成与电感接触凸片204对应的沉积窗口，并形成第二绝缘层205，接着通过物理气相沉积在所述沉积窗口内沉积金属材料，形成电感接触凸片204。在本实施例中，在形成电感接触凸片204时，可以使沉积的金属材料超出沉积窗口，接着通过化学机械抛光打磨超出沉积窗口的金属材料，使电感接触凸片204和第二绝缘层205的表面齐平，以提升后续键合连接的可靠性。

请参阅图5至图7所示，在本发明一实施例中，键合连接基板101和电感片201。在本实施例中，通过混合键合的方式连接第一绝缘层104和第二绝缘层205，以及电源接触凸片103和电感接触凸片204，从而将工作芯片10和电感器20电性连接。在本实施例中，工作芯片10和电感器20分别形成在不同的晶圆30上，如图7所示。晶圆30上设置多个工作芯片10和多个电感器20。在键合的时候，将设置了工作芯片10和设置了电感器20的晶圆30键合连接，从而一次性键合多个工作芯片10和电感器20。在电源接触凸片103预先设计分布好的情况下，可以准确地完成电源接触凸片103和电感接触凸片204的对准连接。并且电源接触凸片103和电感接触凸片204的接触面积大，在大批量生产时能够保障工艺良率。

请参阅图5至图8所示，在本发明一实施例中，在键合基板101和电感片201后，减薄基板101，并在工作芯片10上形成焊点接触凸片105和焊球106。具体的，减薄基板101，直至接触孔102的端面露出。此时基板101的厚度和接触孔102的长度相等。在减薄基板101后，形成焊点接触凸片105于基板101上，且焊点接触凸片105电性连接于接触孔102的端面。在本实施例中，可以通过化学气相沉积在基板101上形成绝缘层，接着蚀刻绝缘层形成沉积窗口，并填充沉积窗口形成焊点接触凸片105。接着可以去除绝缘层。其中焊点接触凸片105为铜铝等金属材料。接着在焊点接触凸片105上通过电镀形成焊球106。焊球106例如为锡球。需要说明的是，图8示出了一种仅设置单个工作芯片10的方案。而根据本发明提供的芯片封装结构，可以封装多个工作芯片10，如图2所示，多个工作芯片10形成芯片堆叠结构。在连接电感器20时，将位于芯片堆叠结构边缘的工作芯片10与电感器20电性连接。在本实施例中，可以先将多个工作芯片10堆叠连接，形成芯片堆叠结构，接着将位于芯片堆叠结构边缘的工作芯片10与电感器20键合连接。在本发明的其他实施例中，可以先将电感器20与工作芯片10键合连接，接着在工作芯片10上设置多层工作芯片10。其中焊球106可以用于将芯片封装结构电性连接到印制电路板上。

请参阅图8和图9所示，在本发明一实施例中，在形成焊球106后，减薄电感片201，并形成金属层203于电感片201上。具体的，通过化学机械抛光减薄电感片201，直到深沟槽结构202的端面露出，此时电感片201的厚度和深沟槽结构202的长度相等。在本实施例中，电感片201的厚度和深沟槽结构202的长度的差值误差可以在例如2％～4％内。通过物理气相沉积在电感片201上沉积金属材料，形成金属层203。在形成金属层203的步骤中，可以先沉积形成介质层，接着蚀刻介质层，在预备形成金属层203的位置形成沉积窗口。接着填充沉积窗口，形成金属层203。在形成金属层203的步骤中，涡旋部2031、连接部2032和接口部2033同时形成。在电感器20的减薄工艺以及成型工艺中，在形成焊球106前和形成焊球106时，以焊球106所在的面为芯片封装结构的正面，相对的另一面为芯片封装结构的背面。在减薄电感器20的步骤中，可以翻转芯片封装结构，以焊球106所在的面为芯片封装结构的背面，相对的另一面为芯片封装结构的正面，以便于工艺的进行。在本实施例中，深沟槽结构202的高度等于基板101的厚度。根据芯片封装结构的总高度需求，可以调整深沟槽结构202的高度，以适应产品的封装厚度需求。

本发明提供了一种芯片封装结构，其中芯片封装结构包括工作芯片、电源接触凸片、电感片、深沟槽结构和金属层。其中工作芯片中设置接触孔，且接触孔贯穿工作芯片。电源接触凸片设置于工作芯片上，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路，其中电源接触凸片与电源电路的输入输出接口电性连接。电感片设置在工作芯片上。深沟槽结构设置于电感片中，深沟槽结构的一端与电源接触凸片电性连接，其中深沟槽结构的长度与电感片的厚度相等。金属层设置在电感片上，金属层与深沟槽结构的另一端连接，且金属层连接于多个深沟槽结构。根据本发明提供的芯片封装结构的制造方法，在工作芯片上形成第一绝缘层，在电感片上形成第二绝缘层和电感接触凸片，接着键合连接电感接触凸片和电源接触凸片，键合连接第一绝缘层和第二绝缘层，从而电性连接工作芯片和电感器。本发明将多个芯片结构和电感器在三维方向上进行堆叠集成，从而将大电容集成到集成电路系统中，以提升集成电路的工作效率。本发明提供的芯片封装结构及其制造方法，对集成电路的占用面积更低，能够适应芯片的关键尺寸越来越小的发展趋势，有利于打破摩尔定律的封锁，提升单位面积内芯片的工作效率，增加单位面积内芯片的功能，从而提升器件的工作性能。根据本发明提供的芯片封装结构，能够集成大电容，且通过调整深槽的长度和宽度，可以灵活调整电容的容量，且电容直接连接于芯片，能够提升电容乃至集成电路的电气效率。并且，根据本发明提供的芯片封装结构及其制造方法，能够实现晶圆级别的封装，有利于实现批量封装，封装效率高，且封装良率高。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：

工作芯片，所述工作芯片中设置接触孔，且所述接触孔贯穿所述工作芯片；

电源接触凸片，设置于所述工作芯片上，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路，其中所述电源接触凸片与所述电源电路的输入输出接口电性连接；

电感片，设置在所述工作芯片上；

深沟槽结构，设置于所述电感片中，所述深沟槽结构的一端与所述电源接触凸片电性连接；

金属层，设置在所述电感片上，所述金属层与所述深沟槽结构的另一端连接，且所述金属层连接于多个深沟槽结构。

2.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括电感接触凸片，所述电感接触凸片设置在所述电感片上，且所述电感接触凸片设置于与所述金属层相对的一面，其中所述电感接触凸片连接于所述电源接触凸片和所述深沟槽结构。

3.根据权利要求1所述的一种芯片封装结构，其特征在于，所述电源接触凸片和所述电感接触凸片键合连接，所述电感片和所述工作芯片键合连接。

4.根据权利要求1所述的一种芯片封装结构，其特征在于，所述金属层包括接口部，所述接口部与所述深沟槽结构的端面连接，且所述接口部连接于与所述电感接触凸片相对的一面。

5.根据权利要求1所述的一种芯片封装结构，其特征在于，所述金属层包括涡旋部，所述涡旋部呈涡旋状，且所述涡旋部的内端通过连接部与一所述接口部连接，以形成电感单元的输入电极，所述涡旋部的外端与另一所述接口部连接，以形成电感单元的输出电极。

6.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括多个绝缘层，所述绝缘层设置于所述工作芯片和所述电感片之间。

7.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括焊点接触凸片，所述焊点接触凸片连接所述接触孔，且所述焊点接触凸片连接于与所述电源接触凸片相对的一面。

8.根据权利要求1所述的一种芯片封装结构，其特征在于，所述芯片封装结构包括多个所述工作芯片，多个所述工作芯片沿所述接触孔的延伸方向堆叠连接，且多个工作芯片的所述电源接触凸片键合连接。

9.根据权利要求1所述的一种芯片封装结构，其特征在于，所述电感片的面积小于等于所述工作芯片的面积，且所述电感片的宽度和所述工作芯片的宽度相等。

10.一种芯片封装结构的制造方法，其特征在于，包括以下步骤：

提供一工作芯片，形成接触孔于所述工作芯片中，其中所述接触孔贯穿所述工作芯片；

形成电源接触凸片于所述工作芯片上，所述电源接触凸片覆盖所述接触孔的端面，且所述电源接触凸片电性连接于所述工作芯片的电源电路，其中所述电源接触凸片与所述电源电路的输入输出接口电性连接；

提供一电感片，形成深沟槽结构于所述电感片中，并形成电感接触凸片于所述电感片上；

键合连接所述电感片和所述工作芯片，以及所述电感接触凸片和所述电源接触凸片；以及

减薄所述电感片后，形成金属层于所述电感片上，所述金属层与所述深沟槽结构的另一端连接，且所述金属层连接于多个深沟槽结构。