CN117461399A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN117461399A CN117461399A CN202280001376.7A CN202280001376A CN117461399A CN 117461399 A CN117461399 A CN 117461399A CN 202280001376 A CN202280001376 A CN 202280001376A CN 117461399 A CN117461399 A CN 117461399A
- Authority
- CN
- China
- Prior art keywords
- pixels
- row
- coupled
- pixel
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000003086 colorant Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 16
- 238000010168 coupling process Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 101100069049 Caenorhabditis elegans goa-1 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供了一种显示面板及显示装置,属于显示技术领域。该显示面板包括具有显示区和阵列基板行驱动区的衬底,位于显示区的多行多列个像素,以及位于阵列基板行驱动区中的第一阵列基板行驱动电路。第一阵列基板行驱动电路包括级联的多个第一移位寄存器单元,且该多个第一移位寄存器单元通过多条栅线与多行像素耦接,并被配置为通过多条栅线向多行像素传输栅极驱动信号,以驱动多行像素发光。因多个第一移位寄存器单元分布于衬底的两侧,故可以使得沿两侧中一侧至另一侧的方向,多行像素中一部分的各行像素的亮度越来越亮,另一部分的各行像素的亮度越来越暗,改善宏观显示mura问题,确保显示面板的显示效果较好。
Description
本公开涉及显示技术领域,特别涉及一种显示面板及显示装置。
有机发光二极管(organic light-emitting diode,OLED)显示面板因其自发光、宽视角及响应速度快等优点被广泛应用于显示领域中。
相关技术中,OLED显示面板一般包括:衬底,以及位于衬底一侧的阵列基板行驱动(gate driver on array,GOA)电路和阵列排布的多个像素。其中,GOA电路包括级联的多个GOA单元,GOA电路也可以称为栅极驱动电路,GOA单元也可以称为移位寄存器单元。多个GOA单元均位于多行像素在行延伸方向上的同一侧,并与多行像素耦接,以向多行像素提供栅极驱动信号,从而驱动多行像素发光,OLED显示面板实现显示。
发明内容
本公开实施例提供了一种显示面板及显示装置。所述技术方案如下:
一方面,提供了一种显示面板,所述显示面板包括:
衬底,具有显示区和至少部分围绕所述显示区的阵列基板行驱动区;
多条栅线,位于所述显示区和所述阵列基板行驱动区,各条所述栅线沿行延伸方向延伸,且所述多条栅线沿列延伸方向排布,所述行延伸方向与所述列延伸方向相交;
第一阵列基板行驱动电路,位于所述阵列基板行驱动区,所述第一阵列基板行驱动电路包括级联的多个第一移位寄存器单元,在所述行延伸方向上,部分第一移位寄存器单元位于一侧,除所述部分第一移位寄存器单元外的其余第一移位寄存器单元位于另一侧,所述多个第一移位寄存器单元与所述多条栅线耦接,并被配置为向所述多条栅线传输栅极驱动信号;
多个像素组,位于所述显示区,所述多个像素组中的至少一个像素组包括沿所述行延伸方向和所述列延伸方向阵列排布的两行多列个像素,所述至少一 个像素组中的两行像素与所述多条栅线中的两条栅线耦接,并被配置为基于所述两条栅线上的栅极驱动信号发光;
其中,所述至少一个像素组包括的至少一行像素中,部分像素与所述至少一个像素组耦接的两条栅线中的一条栅线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条栅线中的另一条栅线耦接,且耦接所述一条栅线的第一移位寄存器单元与耦接所述另一条栅线的第一移位寄存器单元位于不同侧。
可选的,所述像素包括像素电路和发光元件,所述像素电路分别与所述栅线和所述发光元件耦接,所述像素电路被配置为响应于所述栅线上的栅极驱动信号,向所述发光元件传输发光驱动信号,以驱动所述发光元件发光。
可选的,所述部分像素中的各个像素包括的发光元件与所述其余像素中的各个像素包括的发光元件位于同一行;
所述部分像素中的各个像素包括的像素电路与发光元件位于不同行;
所述其余像素中的各个像素包括的像素电路与发光元件位于同一行。
可选的,所述部分像素中的各个像素包括的发光元件与所述其余像素中的各个像素包括的发光元件位于同一行;
所述部分像素中的各个像素包括的像素电路与发光元件位于同一行;
所述其余像素中的各个像素包括的像素电路与发光元件位于同一行。
可选的,所述至少一行像素包括偶数个像素;
所述部分像素包括的像素数量与所述其余像素包括的像素数量相同,且等于所述至少一行像素包括的像素总数量的二分之一。
可选的,所述至少一行像素中,相邻两个像素与不同的栅线耦接。
可选的,所述至少一个像素组包括的两行像素位于相邻行。
可选的,所述至少一行像素包括不同颜色的多个像素;
且,所述不同颜色的多个像素中,至少一种颜色的多个像素中的部分像素与所述至少一个像素组耦接的两条栅线中的一条栅线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条栅线中的另一条栅线耦接。
可选的,所述至少一行像素包括红色的多个像素、绿色的多个像素和蓝色的多个像素,所述至少一种颜色为绿色。
可选的,所述显示面板还包括:
多条发光控制线,位于所述显示区和所述阵列基板行驱动区,各条所述发光控制线沿所述行延伸方向延伸,且所述多条发光控制线沿所述列延伸方向排布;
第二阵列基板行驱动电路,位于所述阵列基板行驱动区,所述第二阵列基板行驱动电路包括级联的多个第二移位寄存器单元,在所述行延伸方向上,部分第二移位寄存器单元位于一侧,除所述部分第二移位寄存器单元外的其余第二移位寄存器单元位于另一侧,所述多个第二移位寄存器单元与所述多条发光控制线耦接,并被配置为向所述多条发光控制线传输发光控制信号;
所述至少一个像素组中的两行像素还与所述多条发光控制线中的两条发光控制线耦接,并被配置为基于所述两条发光控制线上的发光控制信号和所耦接的两条栅线上的栅极驱动信号发光;
其中,所述至少一行像素通过栅线耦接的第一移位寄存器单元与通过发光控制线耦接的第二移位寄存器单元位于不同侧。
可选的,所述多个第一移位寄存器单元中,通过栅线与偶数行像素耦接的各个第一移位寄存器单元位于所述一侧;通过栅线与奇数行像素耦接的各个第一移位寄存器单元位于所述另一侧;
所述多个第二移位寄存器单元中,通过发光控制线与偶数行像素耦接的各个第二移位寄存器单元位于所述一侧;通过发光控制线与奇数行像素耦接的各个第二移位寄存器单元位于所述另一侧。
可选的,位于所述一侧的各个第一移位寄存器单元和各个第二移位寄存器单元,在所述列延伸方向上,按照一个第二移位寄存器单元和一个第一移位寄存器单元的顺序依次排布;
位于所述另一侧的各个第一移位寄存器单元和各个第二移位寄存器单元,在所述列延伸方向上,按照一个第一移位寄存器单元和一个第二移位寄存器单元的顺序依次排布。
可选的,所述至少一个像素组包括的至少一行像素中,部分像素与所述至少一个像素组耦接的两条发光控制线中的一条发光控制线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条发光控制线中的另一条发光控制线耦接。
可选的,所述行延伸方向与所述列延伸方向垂直。
另一方面,提供了一种显示装置,所述显示装置包括:供电组件,以及如上述方面所述的显示面板;
其中,所述供电组件与所述显示面板耦接,并被配置为向所述显示面板供电。
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示面板的结构示意图;
图2是本公开实施例提供的另一种显示面板的结构示意图;
图3是本公开实施例提供的又一种显示面板的结构示意图;
图4是本公开实施例提供的一种显示效果改进的测试结果图;
图5是本公开实施例提供的再一种显示面板的结构示意图;
图6是本公开实施例提供的一种像素的结构示意图;
图7是本公开实施例提供的一种显示面板中部分像素耦接方式示意图;
图8是本公开实施例提供的另一种显示面板中部分像素耦接方式示意图;
图9是本公开实施例提供的一种显示面板的结构版图;
图10是本公开实施例提供另一种显示面板中部分像素耦接方式示意图;
图11是本公开实施例提供的一种显示装置的结构示意图。
为了使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
在智能化发展迅速的今天,市场对于显示产品的需求和期望越来越高,不仅期望显示产品的尺寸更大,而且期望能够享受更高分辨率的视觉感觉,即期望显示产品的显示效果更好。基于此,本公开实施例提供了一种显示面板,该显示面板不仅可以利于显示装置的窄边框设计,而且该显示面板显示各种画面的显示效果均较好,能够满足市场需求。
图1是本公开实施例提供的一种显示面板的结构示意图。如图1所示,该显示面板包括衬底01,该衬底01具有显示区AA和至少部分围绕显示区AA的阵列基板行驱动区,即GOA区BB。
例如,参考图1,其示出的衬底01中,GOA区BB部分围绕显示区AA,且位于显示区AA的左右两侧(即,左侧和右侧)。当然,在一些其他实施例中,在GOA区BB部分围绕显示区AA的前提下,GOA区BB也可以位于显示区的上侧和/或下侧。或者,GOA区BB也可以围绕显示区AA,即显示区AA被GOA区BB所包围。需要说明的是,显示区AA的面积通常远大于GOA区BB的面积,图示并不对显示区AA的面积和GOA区的面积进行限定。
继续参考图1,显示面板还包括:多条栅线G1,该多条栅线G1可以位于显示区AA和GOA区BB。即,对于每条栅线G1而言,其一部分可以位于显示区AA,另一部分可以位于GOA区BB,且位于显示区AA的一部分的长度一般远大于位于GOA区BB的另一部分的长度,图中仅是示意性说明。并且,各条栅线G1可以沿行延伸方向X1延伸,以及多条栅线G1可以沿列延伸方向X2排布。本公开实施例记载的“排布”可以是指依次间隔排布,下述实施例不再赘述。
再继续参考图1,显示面板还包括:第一阵列基板行驱动电路,即第一GOA电路02。该第一GOA电路02可以位于GOA区BB。该第一GOA电路02可以包括级联的多个第一移位寄存器单元,即第一GOA单元021,该多个第一GOA单元021可以与多条栅线G1(即,电连接),并被配置为向多条栅线G1传输栅极驱动信号。相应的,第一GOA电路02也可以称为栅极驱动电路,即Gate GOA电路。第一GOA单元021可以称为Gate GOA单元。
需要说明的是,多个第一GOA单元021级联可以是指:每两个(也可以称为两级)第一GOA单元021相互耦接,且后一级第一GOA单元021在前一级第一GOA单元021的驱动下工作。并且,此处相互耦接的两个第一GOA单元021可以如图1所示相邻,或者也可以不相邻。此外,级联的多个第一GOA单元021还可以通过一个第一GOA单元021与开启信号端耦接,并被配置为基于开启信号端传输的开启信号向多条栅线G1传输栅极驱动信号。结合图1,为便于布线,耦接开启信号端的第一GOA单元021可以是在列延伸方向X2上的第一个第一GOA单元021,也可以称为第一级第一GOA单元021。然后第二级第 一GOA单元021与第一级第一GOA单元021耦接,第三级第一GOA单元021与第二级第一GOA单元021耦接,依次类推。
还需要说明的是,多个第一GOA单元021与多条栅线G1可以一一对应耦接。即,每个第一GOA单元021与一条栅线G1耦接,且各个第一GOA单元021与不同栅线G1耦接。如此可知,第一GOA电路02包括的第一GOA单元021的数量可以大于或等于多条栅线G1的数量。
再继续参考图1,显示面板还包括:多个像素组03,该多个像素组03位于显示区AA。该多个像素组03中的至少一个像素组03可以包括沿行延伸方向X1和列延伸方向Y1排布的两行多列个像素(pixel)P1。即,该至少一个像素组03包括沿行延伸方向依次排布的两行像素031,每行像素031包括沿列延伸方向Y1排布的多个像素P1。以及,该至少一个像素组03包括的两行像素031可以与多条栅线G1中的两条栅线G1耦接,并被配置为基于该两条栅线G1上的栅极驱动信号发光。例如,参考图1,其示出的多个像素组03中,每个像素组03均包括两行多列个像素P1。
需要说明的是,各个像素组03包括的两行像素031可以与多条栅线G1中不同的两条栅线G1耦接。如此可知,多条栅线G1的数量可以大于等于显示面板包括的像素P1的行数。本公开实施例以第一GOA电路02包括的第一GOA单元021的数量等于多条栅线G1的数量,且等于像素P1的行数为例进行说明。如此,可以认为是多个第一GOA单元021通过多条栅线G1与多行像素031耦接,并被配置为通过多条栅线G1向多行像素031传输(如,逐行传输)栅极驱动信号,以驱动多行像素031发光。每个像素P1一般还与显示面板中的数据线耦接,并基于接收到的栅极驱动信号和数据线提供的数据信号发光。
还需要说明的是,行延伸方向X1与列延伸方向X2可以相交(即,不平行)。例如,参考图1,其示出的行延伸方向X1与列延伸方向X2相互垂直。
在本公开实施例中,在行延伸方向X1上,多个第一GOA单元021中,部分第一GOA单元021可以位于一侧,除部分第一GOA单元021外的其余第一GOA单元021可以位于另一侧,即,多个第一GOA单元021可以在行延伸方向X1上分布于衬底01的两侧,而非全部位于衬底01的同一侧。结合图1,此处“两侧”可以是指左侧和右侧。在部分第一GOA单元021位于左侧时,其余第一GOA单元021则可以相应的位于右侧;在部分第一GOA单元021位于右 侧时,其余第一GOA单元021则可以相应的位于左侧。本公开下述实施例示出的两侧中的一侧特指左侧,两侧中的另一侧特指右侧。
结合背景技术可知,目前第一GOA电路02中级联的多个第一GOA单元021一般均位于同一侧,属于传统的单边驱动。经研究发现,因信号线(此处可以是指栅线G1)的长度越长,其上的负载(loading)越大,且负载越大,经该信号线传输的信号损失越大,故存在近第一GOA单元021端与远第一GOA单元021端,每个第一GOA单元021向所耦接的栅线G1传输的栅极驱动信号的持续时长越来越短的问题。栅极驱动信号的持续时长是指用于使像素P1发光的有效电位的持续时长。栅极驱动信号的有效电位的持续时长越短,接收到栅极驱动信号的像素P1越无法充分开启,此处是指像素P1中用于直接接收栅极驱动信号的晶体管的开启程度。进而,数据信号无法有效写入像素P1,即像素P1接收到的数据信号越低,像素P1的亮度(即,发光亮度)越偏亮。反之,栅极驱动信号的有效电位的持续时长越长,像素P1的亮度越偏暗。如此,目前单边驱动方式下的设计,存在沿近第一GOA单元021端至远第一GOA单元021端的方向,每行像素031中各个像素P1的亮度均存在越来越亮的渐变现象,该亮度渐变现象导致显示面板出现宏观显示缺陷(mura),显示面板显示异常。
而在本公开实施例中,通过设置多个第一GOA单元021在行延伸方向X1上分布于衬底01的两侧,可以使得沿该两侧中一侧至另一侧的方向,多行像素中一部分的各行像素包括的各个像素的亮度逐渐变亮,另一部分的各行像素包括的各个像素的亮度逐渐变暗。进而,从视觉上消除因信号线loading造成的宏观显示mura问题,确保显示面板的显示效果较好。
并且,在本公开实施例中,至少一个像素组03包括的至少一行像素031中,部分像素P1与该至少一个像素组03耦接的两条栅线G1中的一条栅线G1耦接,除部分像素P1外的其余像素P1与该至少一个像素组03耦接的两条栅线G1中的另一条栅线G1耦接,且耦接一条栅线G1的第一GOA单元021与耦接另一条栅线G1的第一GOA单元021位于不同侧。即,对于位于不同侧的两个第一GOA单元021而言,其通过两条栅线G1耦接的至少一行像素031中,一部分像素P1与一个第一GOA单元021耦接的栅线G1耦接,另一部分像素P1与另一个第一GOA单元021耦接的栅线G1耦接。例如,参考图3,其示出的至少一个像素组03中,每行像素031包括的部分像素P1与该至少一个像素组03耦 接的两条栅线G1中的一条栅线G1耦接,除部分像素P1外的其余像素P1与该至少一个像素组03耦接的两条栅线G1中的另一条栅线G1耦接。
相关技术中,显示面板包括的每行像素031中各个像素P1一般均统一通过同一条栅线G1与同一个第一GOA单元021耦接。经研究发现,结合上述信号线loading影响每行像素P1亮度的原因,在设置多个第一GOA单元021在行延伸方向X1上分布于衬底01的两侧基础上,沿两侧中一侧至另一侧的方向,相关技术的该耦接方式会导致至少一个像素组03包括的两行像素031中,一行像素031耦接的栅线G1上的loading越来越大(称为loading最大行),该一行像素031中各个像素P1的亮度存在越来越暗的渐变现象;另一行像素031耦接的栅线G1上的loading越来越小(称为loading最小行),该另一行像素031中各个像素P1的亮度存在越来越亮的渐变现象,即该两行像素031的亮度存在差异,依然影响显示效果。
而在本公开实施例中,通过设置显示面板中至少一个像素组03包括的两行像素031与两条栅线G1按照图1所示方式耦接,而非一一对应耦接,可以尽可能的降低栅线G1上的loading对每行像素P1发光亮度的影响,使得对于其中的每行像素031而言,可以可靠消除亮度因loading逐渐变大而逐渐变亮的趋势,或可靠消除亮度因loading逐渐变小而逐渐变暗的趋势,使得该两行像素031尽可能的无亮度差异或亮度差异较小,从而进一步改善显示面板的显示效果。
综上所述,本公开实施例提供了一种显示面板。该显示面板包括具有显示区和阵列基板行驱动GOA区的衬底,位于显示区的多行多列个像素,以及位于GOA区中的第一GOA电路。其中,该第一GOA电路包括的多个第一GOA单元通过多条栅线与多行像素耦接,并被配置为向多行像素传输栅极驱动信号,以驱动多行像素发光。因多个第一GOA单元分布于衬底的两侧设置,故可以使得沿两侧中一侧至另一侧的方向,多行像素中一部分的各行像素的亮度越来越亮,另一部分的各行像素的亮度越来越暗,改善宏观显示mura问题,确保显示面板的显示效果较好。
并且,通过设置位于不同侧的两个第一GOA单元通过两条栅线耦接的两行像素中,至少一行像素中的部分像素与该两条栅线中的一条栅线耦接,其余像素与该两条栅线中的另一条栅线耦接,还可以使得该至少一行像素的亮度变化趋势尽可能一致,即亮度差异较小或是无亮度差异,进一步确保显示面板的显 示效果较好。
图2是本公开实施例提供的另一种显示面板的结构示意图。如图2所示,本公开实施例记载的显示面板还可以包括:
多条发光(emission,EM)控制线EM1,该多条发光控制线EM1可以位于显示区AA和GOA区BB。同多条栅线G1,对于每条发光控制线EM1而言,其一部分可以位于显示区AA,另一部分可以位于GOA区BB,且该一部分的长度一般远大于该另一部分的长度。并且,各条发光控制线EM1可以沿行延伸方向X1延伸,以及多条发光控制线EM1可以沿列延伸方向X2排布。
继续参考图2,显示面板还可以包括:位于GOA区BB的第二阵列基板行驱动电路,即第二GOA电路04。该第二GOA电路04可以包括级联的多个第二移位寄存器单元,即第二GOA单元041。多个第二GOA单元041可以与多条发光控制线EM1耦接,并被配置为向该多条发光控制线EM1传输发光控制信号。相应的,第二GOA电路04也可以称为发光控制电路,即EM GOA电路。第二GOA单元041也可以称为EM GOA单元。
同第一GOA电路02,多个第二GOA单元041级联可以是指:每两个(也可以称为两级)第二GOA单元041相互耦接,且后一级第二GOA单元041在前一级第二GOA单元041的驱动下工作。并且,此处相互耦接的两个第二GOA单元041可以如图2所示相邻,或者也可以不相邻。此外,级联的多个第二GOA单元041还可以通过一个第二GOA单元041与开启信号端耦接,并被配置为基于开启信号端传输的开启信号向多条发光控制线EM1传输发光控制信号。结合图2,为便于布线,耦接开启信号端的第二GOA单元041可以是在列延伸方向X2上的第一个第二GOA单元041,也可以称为第一级第二GOA单元041。然后第二级第二GOA单元041与第一级第二GOA单元041耦接,第三级第二GOA单元041与第二级第二GOA单元041耦接,依次类推。
同多个第一GOA单元021与多条栅线G1耦接方式,多个第二GOA单元041与多条发光控制线EM1也可以一一对应耦接。即,每个第二GOA单元041与一条发光控制线EM1耦接,且各个第二GOA单元041与不同发光控制线EM1耦接。如此可知,第二GOA电路04包括的第二GOA单元041的数量可以大于或等于多条发光控制线EM1的数量。需要说明的是,多个第二GOA单元041 与多个第一GOA单元021所耦接的开启信号端可以不同。
在包括第二GOA电路04的基础上,继续参考图2可以看出,至少一个像素组03包括的两行像素031还可以与多条发光控制线EM中的两条发光控制线EM1耦接,并可以被配置为基于该两条发光控制线EM1上的发光控制信号和所耦接的两条栅线G1上的栅极驱动信号发光。
同像素与栅线的耦接方式,各个像素组03包括的两行像素031可以与多条发光控制线EM1中不同的两条发光控制线EM1耦接。如此可知,多条发光控制线EM1的数量也可以大于等于显示面板包括的像素P1的行数。本公开实施例以第二GOA电路04包括的第二GOA单元041的数量等于多条发光控制线EM的数量,且等于像素P1的行数为例进行说明。如此,可以认为是多个第二GOA单元041通过多条发光控制线EM1与多行像素031耦接,并被配置为通过多条发光控制线EM1向多行像素031传输(如,逐行传输)发光控制信号,以驱动多行像素031发光。
继续参考图2可以看出,同多个第一GOA单元021,多个第二GOA单元041中,在行延伸方向X1上,部分第二GOA单元041可以位于一侧,除部分第二GOA单元041外的其余第二GOA单元041位于另一侧。即,多个第二GOA单元041可以在行延伸方向X1上分布于衬底01的两侧,而非全部位于衬底01的同一侧。结合图2,此处“两侧”也可以是指左侧和右侧。在部分第二GOA单元041位于左侧时,其余第二GOA单元041则可以相应的位于右侧;在部分第二GOA单元041位于右侧时,其余第二GOA单元041则可以相应的位于左侧。
因发光控制线EM1的排布方向与栅线G1的排布方向相同,故与栅线G1同理,发光控制线EM1上也存在loading。若将多个第二GOA单元041均设置于衬底01的同一侧,同样会造成宏观显示mura问题,故通过将多个第二GOA单元041分布于衬底01的两侧设置,也可以有效改善宏观显示mura问题,进一步确保显示面板的显示效果较好。此处改善宏观显示mura问题的原理可参考上述实施例记载,在此不再赘述。
并且,在包括第二GOA电路04的基础上,继续参考图2可以看出,该至少一个像素组03包括的至少一行像素031中,部分像素P1可以与该至少一个像素组03耦接的两条发光控制线EM1中的一条发光控制线EM1耦接,除部分 像素P1外的其余像素P1可以与至少一个像素组03耦接的两条发光控制线EM1中的另一条发光控制线EM1耦接。即,对于位于不同侧的两个第二GOA单元041而言,其通过两条发光控制线EM1耦接的两行像素031中,至少一行像素031的一部分像素P1与一个第二GOA单元041耦接的发光控制线EM1耦接,另一部分像素P1与另一个第二GOA单元041耦接的发光控制线EM1耦接。
例如,参考图2,其示出的至少一个像素组03中,每行像素031包括的部分像素P1与该至少一个像素组03耦接的发光控制线EM1中的一条发光控制线EM1耦接,除部分像素P1外的其余像素P1与该至少一个像素组03耦接的两条发光控制线EM1中的另一条发光控制线EM1耦接。如此,相对于两行像素031与两条发光控制线EM1一一对应耦接的相关技术而言,也可以尽可能的使得该两行像素031所耦接的两条发光控制线EM1上的loading趋于一致,使得该两行像素031尽可能的无亮度差异,从而改善显示效果。此处改善原理也可以参考上述实施例记载,在此不再赘述。
可选的,结合图1和图2可以看出,在本公开实施例中,多个像素组03中,每个像素组03均包括两行像素031。且对于每个像素组03而言,该像素组03包括的两行像素031中,每行像素031的部分像素P1均与该像素组03耦接的两条栅线G1中的一条栅线G1耦接,除部分像素P1外的其余像素P1均与该像素组03耦接的两条栅线G1中的另一条栅线G1耦接,且耦接一条栅线G1的第一GOA单元021与耦接另一条栅线G1的第一GOA单元021位于不同侧。换言之,每个像素组03中的两行像素031通过两条栅线G1所耦接的两个第一GOA单元均位于不同侧。发光控制线EM1与第二GOA单元041的耦接方式可以同理,在此不再赘述。
可选的,依然结合图1和图2可以看出,至少一个像素组03包括的两行像素031可以位于相邻行。如此,可以便于布线,节省布线成本。如,图中示出的每个像素组03包括的两行像素031均位于相邻行。
可选的,在本公开实施例中,上述实施例记载的至少一行像素031可以包括偶数个像素P1。部分像素P1包括的像素数量与其余像素P1包括的像素数量相同,且均等于该至少一行像素031包括的像素P1总数量的二分之一。即,该至少一行像素031中,一半的像素P1可以与两条栅线G1中的一条栅线G1耦接,剩余一半的像素P1可以与两条栅线G1中的另一条栅线G1耦接。如,图 中示出的每个像素组03中,每行像素031均包括偶数个像素P1,且部分像素P1包括的像素数量与其余像素P1包括的像素数量相同,且均等于该行像素031包括的像素P1总数量的二分之一。
如,假设显示面板包括1000行像素031,即n为1000,则至少一个像素组03包括的至少一行像素031中,500个像素P1可以与两条栅线G1中的一条栅线G1耦接,除该500个像素外的其余500个像素P1可以与两条栅线G1中的另一条栅线G1耦接。如此,可以进一步使得该至少一行像素031中各个像素P1的亮度差异较小,进一步改善显示效果。
可选的,依然结合图1和图2可以看出,至少一个像素组03包括的至少一行像素031中,可以是相邻两个像素P1与不同的栅线G1耦接。即,每相邻两个像素P1中,一个像素P1与两条栅线G1中的一条栅线G1耦接,另一个像素P1与两条栅线G1中的另一条栅线G1耦接。如此,可以进一步改善显示效果。如,图中示出的每个像素组03包括的每行像素031中,均是每相邻两个像素P1与不同的栅线G1耦接。
可选的,继续参考图2可以看出,在本公开实施例中,每行像素031通过栅线G1耦接的第一GOA单元021与通过发光控制线EM1耦接的第二GOA单元041位于不同侧。如此,可以利于显示装置的窄边框设计,且显示装置的全面屏设计奠定坚实的基础。
示例的,结合图2和图3可以看出,多个第一GOA单元021中,通过栅线G1与偶数行像素耦接的各个第一GOA单元021可以均位于一侧。通过栅线G1与奇数行像素耦接的各个第一GOA单元021可以均位于另一侧。相应的,多个第二GOA单元041中,通过发光控制线EM1与偶数行像素耦接的各个第二GOA单元041可以均位于该一侧。通过发光控制线EM1与奇数行像素耦接的各个第二GOA单元041可以均位于该另一侧。
即,耦接奇数行像素的各个第一GOA单元021和耦接偶数行像素的各个第一GOA单元021,按照S型排布方式交替排布于行延伸方向X1上的两侧。耦接奇数行像素的各个第二GOA单元041和耦接偶数行像素的各个第二GOA单元041,按照S型排布方式交替排布于行延伸方向X1上的两侧。并且,耦接奇数行像素的各个第一GOA单元021与耦接偶数行像素的各个第二GOA单元041位于同一侧;以及,耦接偶数行像素的各个第一GOA单元021与耦接奇数行像 素的各个第二GOA单元041位于同一侧。
并且,在该交替排布方式基础上,位于一侧(即,左侧)的各个第一GOA单元021和各个第二GOA单元041,可以在列延伸方向X2上按照一个第二GOA单元041和一个第一GOA单元021的顺序依次排布。位于另一侧(即,右侧)的各个第一GOA单元021和各个第二GOA单元041,可以在列延伸方向X2上按照一个第一GOA单元021和一个第二GOA单元041的顺序依次排布。即,参考图3,以显示面板共包括n行像素031,n为偶数为例,耦接第1行像素031_1、第3行像素031_3、第5像素031_5…第n-1行像素031_n-1的各个第二GOA单元041可以均位于显示区AA的左侧。耦接第1行像素031_1、第3行像素031_3、第5像素031_5…第n-1行像素031_n-1的各个第一GOA单元021可以均位于显示区AA的右侧。耦接第2行像素031_2、第4行像素031_4、第6像素031_6…第n行像素031_n的各个第二GOA单元041可以均位于显示区AA的右侧。耦接第2行像素031_2、第4行像素031_4、第6像素031_6…第n行像素031_n的各个第一GOA单元021可以均位于显示区AA的左侧。
需要说明的是,图3未具体示出每行像素031中的各个像素P1,仅是用栅线G1代替。以及,为区分不同第一GOA单元021和第二GOA单元041,图3用“Gate GOA_1、Gate GOA_2、Gate GOA_3、Gate GOA_4、Gate GOA_5、Gate GOA_6、Gate GOA_n-1和Gate GOA_n”分别表示耦接对应行像素的各个第一GOA单元021。用“EM GOA_1、EM GOA_2、EM GOA_3、EM GOA_4、EM GOA_5、EM GOA_6、EM GOA_n-1和EM GOA_n”分别表示耦接对应行像素的各个第二GOA单元041。并且,图3还示意性示出显示面板包括n列像素。
当然,在一些实施例中,位于左侧的各个第一GOA单元021和各个第二GOA单元041,可以在列延伸方向X2上按照一个第一GOA单元021和一个第二GOA单元041的顺序依次排布。位于右侧的各个第一GOA单元021和各个第二GOA单元041,可以在列延伸方向X2上按照一个第二GOA单元041和一个第一GOA单元021的顺序依次排布。
对于图3耦接方式而言,可以将每相邻的一行奇数行像素和一行偶数行像素划分为上述实施例记载的多个像素组03中的至少一个像素组03。
以及,在图3耦接方式基础上,若设置显示面板中的多行像素031与多条栅线G1一一对应耦接,则结合上述关于信号线loading所造成问题的介绍可知, 对于图3所示结构而言,第1行像素031_1耦接的第1条栅线G1上的loading从右侧至左侧逐渐增大,第2行像素031_2耦接的第2条栅线G1上的loading从左侧至右侧逐渐增大,第3行至第n行同理,依次类推。最终,导致所有奇数行像素耦接的各条栅线G1上的loading均左侧最大,右侧最小;所有偶数行像素耦接的各条栅线G1上的loading均左侧最小,右侧最大。进而,造成显示面板的奇数行像素左侧亮度大于右侧亮度,显示面板的偶数行像素亮度小于右侧亮度。即,造成显示面板的奇数行像素和偶数行像素的亮度会存在差异,所有奇数行像素和所有偶数行像素分别为gate loading最大行gate loading最小行。
因显示面板显示1W1B画面时,仅所有奇数行像素发光,所有偶数行像素不发光;以及显示面板显示1B1W画面时,仅所有偶数行像素发光,所有奇数行像素不发光,故上述亮度差异现象会被放大,显示效果较差。其中,显示1W1B画面是指从第1行开始,显示1行白色1行黑色,也可以理解为奇数行显示白色画面,偶数行不显示。同理,显示1B1W画面是指从第1行开始,依次显示1行黑色1行白色,也可以理解为奇数行显示不显示,偶数行显示白色画面。
而针对图3所示结构,本公开实施例通过设置每相邻的一行奇数行像素和一行偶数行像素中,每行像素031均分别与两条栅线G1耦接,可以使得传输至不同行同一列的各个像素P1的栅极驱动信号持续时长尽可能一致,从而缩小奇数行像素和偶数行像素的亮度差异。
示例的,以图3所示结构,且每行像素031包括的每相邻两个像素P1交替与两条栅线G1耦接为例,图4示出了一种测试结果示意图。其中,横坐标表示显示面板中像素在列延伸方向X2上的设置位置,分为左侧、中部和右侧三部分。纵坐标表示栅极驱动信号的持续时长Tr,单位为纳秒(ns)。结合上述实施例记载可知,栅极驱动信号的持续时长可以用于表征像素的发光亮度,时长越长,亮度越亮;反之,时长越短,亮度越暗。参考图4可以看出,采用相关技术耦接方案,从显示面板的左侧至右侧,奇数行像素亮度逐渐变暗,偶数行像素亮度逐渐变亮,存在较大亮度差异。而采用本公开实施例提供的耦接方案,从显示面板的左侧至右侧奇数行像素和偶数行像素的亮度均一性较好。
可选的,上述实施例记载的至少一个像素组03中的至少一行像素031可以包括不同颜色的多个像素P1。且,不同颜色的多个像素P1中,至少一种颜色的多个像素P1中的部分像素P1与至少一个像素组03耦接的两条栅线G1中的一 条栅线G1耦接,除部分像素P1外的其余像素P1与至少一个像素组03耦接的两条栅线G1中的另一条栅线G1耦接。
示例的,参考图5,其示出的至少一个像素组03中的每行像素031均包括红色(Red,R)的多个像素R_P1、绿色(Green,G)的多个像素G_P1和蓝色(Blue,B)的多个像素B_P1。其中,至少一种颜色可以为绿色G。即,至少一个像素组03包括的每行像素031中,优先设置绿色G的多个像素G_P1中,部分像素G_P1与一条栅线G1耦接,其余像素G_P1与另一条栅线G1耦接。
可选的,对于每行像素031而言,沿行延伸方向X1,红色的多个像素R_P1,绿色的多个像素G_P1和蓝色的多个像素B_P1可以按照一个红色的像素R_P1、一个绿色的像素G_P1、一个蓝色的像素B_P1和一个绿色的像素G_P1依次排布。当然,在一些实施例中,也可以满足其他排布方式,如,按照一个红色的像素R_P1、一个绿色的像素G_P1和一个蓝色的像素B_P1依次排布。本公开实施例对此不做限定。
需要说明的是,因绿色G的像素G_P1的发光材料的发光效率相对于其他颜色(如,红色R和/或蓝色B)的像素P1的发光材料的发光效率较高,对亮度贡献较大,故优先调整绿色G的像素G_P1满足上述耦接方式,可以进一步确保对显示效果的有效改善。下述实施例均以至少一种颜色为绿色为例,即改进绿色的像素G_P1与栅线G1的耦接方式为例进行说明。
可选的,图6是本公开实施例提供的一种像素的结构示意图。如图6所示,该显示面板中的像素P1可以包括像素电路P11和发光元件L1。
其中,像素电路P11可以分别与栅线G1和发光元件L1耦接。像素电路P11可以被配置为响应于栅线G1上的栅极驱动信号,向发光元件L1传输发光驱动信号(如,驱动电流),以驱动发光元件L1发光。即,第一GOA单元021可以通过栅线G1与像素P1中的像素电路P11耦接,以向像素电路P11传输栅极驱动信号,从而控制像素电路P11点亮发光元件L1。
需要说明的是,在发光元件L1为OLED时,发光元件L1一般包括阳极和阴极,像素电路P11通常可以与发光元件L1的阳极耦接,发光元件L1的阴极可以与电源端耦接。发光元件L1可以在发光驱动信号和该电源端所提供的电源信号的压差作用下发光。
此外,结合图6还可以看出,像素电路P11还可以与发光控制线EM1和数 据线D1耦接。即,第二GOA单元041可以通过发光控制线EM1与像素P1中的像素电路P11耦接,以向像素电路P11传输发光控制信号。像素电路P11可以基于栅线G1提供的栅极驱动信号、发光控制线EM1提供的发光控制信号和数据线D1提供的数据信号,共同驱动发光元件L1发光。当然,像素电路P11还可以与其他信号线(如,复位信号线)耦接。
可选的,显示面板中,各个像素P1包括的像素电路P11结构可以相同,如均可以为7T1C(包括7个晶体管和1个电容器)结构。
其中,该7个晶体管至少可以包括:数据写入晶体管、补偿晶体管和发光控制晶体管。数据写入晶体管和补偿晶体管均可以用于接收栅极驱动信号,发光控制晶体管可以用于接收发光控制信号。且,数据写入晶体管还可以用于接收数据信号。该7个晶体管可以基于接收到的信号向发光元件传输发光驱动信号(如,驱动电流),以驱动发光元件L1发光。
作为一种可选的实现方式,参考图7所示显示面板,本公开实施例记载的至少一个像素组03包括的每行像素031中,部分像素P1中的各个像素P1包括的发光元件L1与其余像素P1中的各个像素P1包括的发光元件L1可以位于同一行。该部分像素P1中的各个像素P1包括的像素电路P11与发光元件L1可以位于不同行。该其余像素P1中的各个像素P1包括的像素电路P11与发光元件L1可以位于同一行。即,可以设置像素电路P11和发光元件L1交错排布,以达到部分像素P1与其余像素P1均分别与两条栅线G1耦接的目的。
示例的,图7中仅示意性示出一个像素组03,该像素组03包括相邻的第3行像素和第4行像素,且每行像素均包括n列像素。耦接第3条栅线G1_3的第一GOA单元021用“Gate GOA_3”标识;耦接第4条栅线G1_4的第一GOA单元021用“Gate GOA_4”标识。
参考图7可以看出,第3行第1列的像素P1_3_1和第3行第n-1列的像素P1_3_n-1中,像素电路P11和发光元件L1均位于相同的第3行,且像素电路P11与第3条栅线G1_3耦接。第3行第2列的像素P1_3_2和第3行第n列的像素P1_3_n中,像素电路P11和发光元件L1位于不同行,且像素电路P11位于第4行,与第4条栅线G1_4耦接,发光元件L1位于第3行。如此,对于第3行像素而言,该位于第1列的像素P1_3_1和位于第n-1列的像素P1_3_n-1可以划分为其余像素P1中,以及该位于第2列的像素P1_3_2和位于第n列的像 素P1_3_n可以划分为部分像素P1中。第4行第1列的像素P1_4_1和第4行第n-1列的像素P1_4_n-1中,像素电路P11和发光元件L1均位于相同的第4行,且像素电路P11与第4条栅线G1_4耦接。第4行第2列的像素P1_4_2和第4行第n列的像素P1_4_n中,像素电路P11和发光元件L1位于不同行,且像素电路P11位于第3行,与第3条栅线G1_3耦接,发光元件L1位于第4行。如此,对于第4行像素而言,该位于第1列的像素P1_4_1和位于第n-1列的像素P1_4_n-1可以划分为其余像素P1中,以及该位于第2列的像素P1_4_2和位于第n列的像素P1_4_n可以划分为部分像素P1中。
结合图5和图7所示结构,以至少一种颜色为绿色G为例,图8示出了再一种显示面板的结构示意图。图9示出了一种显示面板的部分结构版图。参考图7至图9可以看出,每行像素031的部分像素P1中,像素电路P11和发光元件L1交错排布与衬底01上,且跨行耦接。
参考图9,其示出了发光元件L1的阳极,以及像素电路P11与发光元件L1耦接的信号线l1(一般为透明导线),但未示出像素电路P11。其中,该信号线l1的一端可以与发光元件L1的阳极耦接,该信号线l1的另一端可以通过位于衬底01一侧的源漏金属层SD与像素电路P11耦接。其中,信号线l1一般为透明导线,材料可以为氧化铟锡(indium tin oxide,ITO)。
需要说明的是,对于图7所示结构而言,其可以认为是调整了像素P1中像素电路P11的位置。当然,也可以认为是至少一个像素组03包括的每行像素031中,部分像素P1中的各个像素P1包括的发光元件L1与其余像素P1中的各个像素P1包括的像素电路P11位于同一行。该部分像素P1中的各个像素P1包括的像素电路P11与发光元件L1位于不同行。该其余像素P1中的各个像素P1包括的像素电路P11与发光元件L1位于同一行。即,调整了发光元件L1的位置。
还需要说明的是,参考图9,在行延伸方向X1上,因位于同一行的各个像素P1并非严格意义上的位于同一行,而是在列延伸方向X2上还交错排布。故,本公开实施例中,部分像素P1中的各个像素P1包括的发光元件L1与其余像素P1中的各个像素P1包括的发光元件L1位于同一行可以是指:位于图9所划分区域后的同一行中,该一行包括了在列延伸方向X2上交错排布的区域,而非严格意义上的同一行。图7和图8仅是示意性说明。此外,各个像素P1包括的像素电路P11位于同一行同理,在此不再赘述。
或者,作为另一种可选的实现方式,参考图10,至少一个像素组03包括的每行像素031中,部分像素P1中的各个像素P1包括的发光元件L1与其余像素P1中的各个像素P1包括的发光元件L1位于同一行。部分像素P1中的各个像素P1包括的像素电路P11与发光元件L1位于同一行。其余像素P1中的各个像素P1包括的像素电路P11与发光元件L1位于同一行。即,可以设置像素电路P11和发光元件L1非交错排布,而是通过调整像素电路P11与栅线G1的连接方式,以达到部分像素P1与其余像素P1均分别与两条栅线G1耦接的目的。
示例的,图10中仅示意性示出一个像素组03,该像素组03包括相邻的第3行像素和第4行像素,且每行像素均包括n列像素。耦接第3条栅线G1_3的第一GOA单元021用“Gate GOA_3”标识;耦接第4条栅线G1_4的第一GOA单元021用“Gate GOA_4”标识。
参考图10可以看出,第3行第1列的像素P1_3_1、第3行第2列的像素P1_3_2、第3行第n-1列的像素P1_3_n-1和第3行第n列的像素P1_3_n中,像素电路P11和发光元件L1均位于相同的第3行。以及,第4行第1列的像素P1_4_1、第4行第2列的像素P1_4_2、第4行第n-1列的像素P1_4_n-1和第4行第n列的像素P1_4_n中,像素电路P11和发光元件L1均位于相同的第4行。改进部分在于:对于第3行像素031而言,位于第1列的像素P1_3_1和位于第n-1列的像素P1_3_n-1中,像素电路P11均与第3条栅线G1_3耦接;且位于第2列的像素P1_3_2和位于第n列的像素P1_3_n中,像素电路P11均与第4条栅线G1_4耦接。同理,对于第4行像素031而言,位于第1列的像素P1_5_1和位于第n-1列的像素P1_4_n-1中,像素电路P11均与第4条栅线G1_4耦接;且位于第2列的像素P1_4_2和位于第n列的像素P1_4_n中,像素电路P11均与第3条栅线G1_3耦接。
以上均仅以每行像素031中第1列、第2列、第n-1列和第n列像素示意性说明,其他列像素耦接方式同理,可以参考上述实施例记载,不再一一介绍。
综上所述,本公开实施例提供了一种显示面板。该显示面板包括具有显示区和阵列基板行驱动GOA区的衬底,位于显示区的多行多列个像素,以及位于GOA区中的第一GOA电路。其中,该第一GOA电路包括的多个第一GOA单元通过多条栅线与多行像素耦接,并被配置为向多行像素传输栅极驱动信号,以驱动多行像素发光。因多个第一GOA单元分布于衬底的两侧设置,故可以使 得沿两侧中一侧至另一侧的方向,多行像素中一部分的各行像素的亮度越来越亮,另一部分的各行像素的亮度越来越暗,改善宏观显示mura问题,确保显示面板的显示效果较好。
并且,通过设置位于不同侧的两个第一GOA单元通过两条栅线耦接的两行像素中,至少一行像素中的部分像素与该两条栅线中的一条栅线耦接,其余像素与该两条栅线中的另一条栅线耦接,还可以使得该至少一行像素的亮度变化趋势尽可能一致,即亮度差异较小甚至无亮度差异,进一步确保显示面板的显示效果较好。
图11是本公开实施例提供的一种显示装置的结构示意图。如图11所示,该显示装置包括:供电组件J1,以及如上述任一附图所示的显示面板00。其中,供电组件J1与显示面板00耦接,并被配置为向显示面板00供电。
可选的,该显示装置可以为:OLED显示装置、AMOLED显示装置、手机、平板电脑、电视机和显示器等任何具有显示功能的产品或部件。
本公开的实施方式部分使用的术语仅用于对本公开的实施例进行解释,而非旨在限定本公开。除非另作定义,本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。
例如,本公开实施例中使用的“第一”、“第二”或者“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。
同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。
“上”、“下”、“左”或者“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
“和/或”,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的 精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (15)
- 一种显示面板,所述显示面板包括:衬底,具有显示区和至少部分围绕所述显示区的阵列基板行驱动区;多条栅线,位于所述显示区和所述阵列基板行驱动区,各条所述栅线沿行延伸方向延伸,且所述多条栅线沿列延伸方向排布,所述行延伸方向与所述列延伸方向相交;第一阵列基板行驱动电路,位于所述阵列基板行驱动区,所述第一阵列基板行驱动电路包括级联的多个第一移位寄存器单元,在所述行延伸方向上,部分第一移位寄存器单元位于一侧,除所述部分第一移位寄存器单元外的其余第一移位寄存器单元位于另一侧,所述多个第一移位寄存器单元与所述多条栅线耦接,并被配置为向所述多条栅线传输栅极驱动信号;多个像素组,位于所述显示区,所述多个像素组中的至少一个像素组包括沿所述行延伸方向和所述列延伸方向阵列排布的两行多列个像素,所述至少一个像素组中的两行像素与所述多条栅线中的两条栅线耦接,并被配置为基于所述两条栅线上的栅极驱动信号发光;其中,所述至少一个像素组包括的至少一行像素中,部分像素与所述至少一个像素组耦接的两条栅线中的一条栅线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条栅线中的另一条栅线耦接,且耦接所述一条栅线的第一移位寄存器单元与耦接所述另一条栅线的第一移位寄存器单元位于不同侧。
- 根据权利要求1所述的显示面板,其中,所述像素包括像素电路和发光元件,所述像素电路分别与所述栅线和所述发光元件耦接,所述像素电路被配置为响应于所述栅线上的栅极驱动信号,向所述发光元件传输发光驱动信号,以驱动所述发光元件发光。
- 根据权利要求2所述的显示面板,其中,所述部分像素中的各个像素包括的发光元件与所述其余像素中的各个像素包括的发光元件位于同一行;所述部分像素中的各个像素包括的像素电路与发光元件位于不同行;所述其余像素中的各个像素包括的像素电路与发光元件位于同一行。
- 根据权利要求2所述的显示面板,其中,所述部分像素中的各个像素包括的发光元件与所述其余像素中的各个像素包括的发光元件位于同一行;所述部分像素中的各个像素包括的像素电路与发光元件位于同一行;所述其余像素中的各个像素包括的像素电路与发光元件位于同一行。
- 根据权利要求1至4任一所述的显示面板,其中,所述至少一行像素包括偶数个像素;所述部分像素包括的像素数量与所述其余像素包括的像素数量相同,且等于所述至少一行像素包括的像素总数量的二分之一。
- 根据权利要求1至5任一所述的显示面板,其中,所述至少一行像素中,相邻两个像素与不同的栅线耦接。
- 根据权利要求1至6任一所述的显示面板,其中,所述至少一个像素组包括的两行像素位于相邻行。
- 根据权利要求1至7任一所述的显示面板,其中,所述至少一行像素包括不同颜色的多个像素;且,所述不同颜色的多个像素中,至少一种颜色的多个像素中的部分像素与所述至少一个像素组耦接的两条栅线中的一条栅线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条栅线中的另一条栅线耦接。
- 根据权利要求8所述的显示面板,其中,所述至少一行像素包括红色的多个像素、绿色的多个像素和蓝色的多个像素,所述至少一种颜色为绿色。
- 根据权利要求1至9任一所述的显示面板,其中,所述显示面板还包括:多条发光控制线,位于所述显示区和所述阵列基板行驱动区,各条所述发光控制线沿所述行延伸方向延伸,且所述多条发光控制线沿所述列延伸方向排布;第二阵列基板行驱动电路,位于所述阵列基板行驱动区,所述第二阵列基板行驱动电路包括级联的多个第二移位寄存器单元,在所述行延伸方向上,部分第二移位寄存器单元位于一侧,除所述部分第二移位寄存器单元外的其余第二移位寄存器单元位于另一侧,所述多个第二移位寄存器单元与所述多条发光控制线耦接,并被配置为向所述多条发光控制线传输发光控制信号;所述至少一个像素组中的两行像素还与所述多条发光控制线中的两条发光控制线耦接,并被配置为基于所述两条发光控制线上的发光控制信号和所耦接的两条栅线上的栅极驱动信号发光;其中,所述至少一行像素通过栅线耦接的第一移位寄存器单元与通过发光控制线耦接的第二移位寄存器单元位于不同侧。
- 根据权利要求10所述的显示面板,其中,所述多个第一移位寄存器单元中,通过栅线与偶数行像素耦接的各个第一移位寄存器单元位于所述一侧;通过栅线与奇数行像素耦接的各个第一移位寄存器单元位于所述另一侧;所述多个第二移位寄存器单元中,通过发光控制线与偶数行像素耦接的各个第二移位寄存器单元位于所述一侧;通过发光控制线与奇数行像素耦接的各个第二移位寄存器单元位于所述另一侧。
- 根据权利要求11所述的显示面板,其中,位于所述一侧的各个第一移位寄存器单元和各个第二移位寄存器单元,在所述列延伸方向上,按照一个第二移位寄存器单元和一个第一移位寄存器单元的顺序依次排布;位于所述另一侧的各个第一移位寄存器单元和各个第二移位寄存器单元,在所述列延伸方向上,按照一个第一移位寄存器单元和一个第二移位寄存器单元的顺序依次排布。
- 根据权利要求10至12任一所述的显示面板,其中,所述至少一个像素组包括的至少一行像素中,部分像素与所述至少一个像素组耦接的两条发光控制线中的一条发光控制线耦接,除所述部分像素外的其余像素与所述至少一个像素组耦接的两条发光控制线中的另一条发光控制线耦接。
- 根据权利要求1至13任一所述的显示面板,其中,所述行延伸方向与所述列延伸方向垂直。
- 一种显示装置,所述显示装置包括:供电组件,以及如权利要求1至14任一所述的显示面板;其中,所述供电组件与所述显示面板耦接,并被配置为向所述显示面板供电。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/094530 WO2023225816A1 (zh) | 2022-05-23 | 2022-05-23 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117461399A true CN117461399A (zh) | 2024-01-26 |
Family
ID=88918180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280001376.7A Pending CN117461399A (zh) | 2022-05-23 | 2022-05-23 | 显示面板及显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117461399A (zh) |
WO (1) | WO2023225816A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101006450B1 (ko) * | 2004-08-03 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
KR20080077807A (ko) * | 2007-02-21 | 2008-08-26 | 삼성전자주식회사 | 표시장치 |
CN103792746A (zh) * | 2014-01-27 | 2014-05-14 | 北京京东方光电科技有限公司 | 一种阵列基板、其制备方法及显示装置 |
KR102534079B1 (ko) * | 2016-06-07 | 2023-05-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN106875890B (zh) * | 2017-04-27 | 2021-01-12 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示设备及驱动方法 |
CN111522161B (zh) * | 2020-05-29 | 2021-09-17 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板、显示装置及驱动方法 |
CN114447029A (zh) * | 2020-10-19 | 2022-05-06 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2022
- 2022-05-23 CN CN202280001376.7A patent/CN117461399A/zh active Pending
- 2022-05-23 WO PCT/CN2022/094530 patent/WO2023225816A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2023225816A1 (zh) | 2023-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164267B2 (en) | Electro-optical device, matrix substrate, and electronic apparatus | |
US6924602B2 (en) | Organic EL pixel circuit | |
US8605062B2 (en) | Display device | |
CN109285502B (zh) | Oled显示面板 | |
US11069298B2 (en) | Driving circuit, display panel, driving method and display device | |
US8334859B2 (en) | Electroluminescent display and method of driving same | |
US10176742B2 (en) | Organic light emitting display device, driving method thereof and display apparatus | |
US20220334440A1 (en) | Array substrate, display panel, display device, and driving method | |
US20120242708A1 (en) | Active matrix electroluminescent display | |
US11056064B2 (en) | Electronic device capable of reducing peripheral circuit area | |
WO2022227265A1 (zh) | 显示面板及显示装置 | |
CA2641655A1 (en) | High aperture ratio pixel layout for display device | |
CN109449183B (zh) | 像素结构、显示面板及显示面板的控制方法 | |
CN113178140A (zh) | 一种显示面板及显示装置 | |
CN111430433B (zh) | 显示面板及显示装置 | |
CN110010096B (zh) | 显示面板、其驱动方法及显示装置 | |
CN111091772A (zh) | 显示面板及显示装置 | |
CN112327551A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN110910803B (zh) | 一种显示面板、其检测方法及显示装置 | |
CN113939863B (zh) | 阵列基板、显示面板及显示装置 | |
CN109637380B (zh) | 一种显示面板及显示装置 | |
CN117461399A (zh) | 显示面板及显示装置 | |
CN113920946A (zh) | 栅极驱动器及其驱动方法、显示装置 | |
JP7493535B2 (ja) | アレイ基板、表示パネル及び表示装置 | |
WO2023142052A1 (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |