CN117461134A - 基板及其制造方法、显示面板 - Google Patents

基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN117461134A
CN117461134A CN202280000678.2A CN202280000678A CN117461134A CN 117461134 A CN117461134 A CN 117461134A CN 202280000678 A CN202280000678 A CN 202280000678A CN 117461134 A CN117461134 A CN 117461134A
Authority
CN
China
Prior art keywords
substrate
electrode
layer
pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000678.2A
Other languages
English (en)
Inventor
邸云萍
王利忠
宁策
童彬彬
雷利平
先建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117461134A publication Critical patent/CN117461134A/zh
Pending legal-status Critical Current

Links

Abstract

本申请公开了一种基板及其制造方法、显示面板，属于显示技术领域。该基板包括：衬底基板以及多个阵列排布的子像素结构。其中，子像素结构可以包括薄膜晶体管、绝缘层、像素电极以及填充块。该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。

Description

基板及其制造方法、显示面板 技术领域
本申请涉及显示技术领域，特别涉及一种基板及其制造方法、显示面板。
背景技术
显示面板通常包括基板，基板是用于控制显示面板的器件。
相关技术中一种基板，包括像素电极、薄膜晶体管以及位于像素电极和薄膜晶体管之间的绝缘层，薄膜晶体管包括源极和漏极，像素电极通过绝缘层上的第一过孔与薄膜晶体管的源极或者漏极连接，以通过薄膜晶体管控制像素电极。
但是，上述显示面板中的第一过孔上方的膜层的平坦性较差，导致绝缘层上方的膜层质量较差。
发明内容
本申请实施例提供了一种基板及其制造方法、显示面板。所述技术方案如下：
根据本申请的一方面，提供了一种基板，所述基板包括：
衬底基板；
多个子像素结构，所述多个子像素结构在所述衬底基板上阵列排布，所述子像素结构包括：
薄膜晶体管，所述薄膜晶体管位于所述衬底基板上，且包括源极以及漏极；
绝缘层，所述绝缘层位于所述薄膜晶体管远离所述衬底基板的一侧，所述绝缘层上具有第一过孔；
像素电极，所述像素电极位于所述绝缘层远离所述衬底基板的一侧，所述像素电极通过所述第一过孔与所述源极和所述漏极中的一个电极电连接；
填充块，所述填充块位于所述第一过孔处。
可选地，所述薄膜晶体管还包括有源层和栅极走线，所述有源层位于所述源极和所述漏极靠近所述衬底基板的一侧，所述有源层分别与所述源极和所述 漏极电连接，所述栅极走线位于所述有源层远离所述衬底基板的一侧，所述栅极走线在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影存在交叠；
所述第一过孔中心在所述衬底基板上的正投影位于在第一方向上相邻的两个所述有源层在所述衬底基板的正投影之间，所述第一方向与栅极走线的延伸方向平行。
可选地，所述衬底基板还包括转接线，所述转接线位于所述栅极走线远离所述衬底基板的一侧，所述转接线的一端在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在交叠，且所述转接线的另一端在所述衬底基板上的正投影与第一电极在所述衬底基板上的正投影存在交叠，所述第一电极为所述源极和所述漏极中与所述像素电极电连接的电极；
所述转接线的材料包括透光导电材料，所述转接线的一端与所述像素电极电连接，所述转接线的另一端与所述第一电极电连接。
可选地，所述薄膜晶体管还包括有源层和栅极走线，所述有源层位于所述源极和所述漏极靠近所述衬底基板的一侧，所述有源层分别与所述源极和所述漏极电连接，所述栅极走线位于所述有源层远离所述衬底基板的一侧，所述栅极走线在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影存在交叠；
所述基板还包括遮光图案，所述遮光图案位于所述有源层靠近所述衬底基板的一侧，所述遮光图案在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影具有交叠，所述遮光图案朝向所述衬底基板一面为反光面。
可选地，所述遮光图案包括第一基底以及位于所述第一基底朝向所述衬底基板一面的反光层，所述第一基底的材料包括钛、锡和钼中的至少一种，所述反光层的材料包括铝；
或者，所述遮光图案的材料包括铝合金。
可选地，所述有源层包括源极接触部，漏极接触部以及位于所述源极接触部和漏极接触部之间的中间部，所述源极接触部以及所述漏极接触部在第一方向上的尺寸大于所述中间部在所述第一方向上的尺寸，所述有源层在所述衬底基板上的正投影与所述遮光图案在所述衬底基板上的正投影至少部分重叠，所述栅极走线与所述第一方向的延伸方向平行。
可选地，所述遮光图案包括多个遮光部和多个连接部，所述遮光部和所述 连接部连接，所述遮光部沿第一方向延伸，且所述多个遮光部沿第二方向排列，所述连接部位于所述遮光部在所述第二方向上的两侧，所述连接部沿所述第二方向延伸，且所述多个连接部沿所述第一方向排列，所述第二方向与所述第一方向交叉，所述栅极走线与所述第一方向的延伸方向平行。
可选地，所述有源层包括源极接触部，漏极接触部以及位于所述源极接触部和漏极接触部之间的中间部，所述连接部在所述衬底基板上的正投影在所述第一方向上的边缘，与所述有源层的源极接触部和漏极接触部在所述衬底基板上的正投影在第一方向上的边缘平齐。
可选地，所述遮光部在所述衬底基板上的正投影在所述第二方向上的边缘，与所述栅极走线在所述衬底基板上的正投影在第二方向上的边缘平齐。
可选地，所述基板还包括数据线，所述数据线位于所述源极和所述漏极远离所述衬底基板的一侧；
所述绝缘层包括沿远离所述衬底基板的方向上依次层叠的第一绝缘层以及平坦层，所述第一绝缘层位于所述源极和所述漏极远离所述衬底基板的一侧，所述平坦层位于所述数据线远离所述衬底基板的一侧；所述第一绝缘层上具有第二过孔，所述数据线通过所述第二过孔与所述源极和漏极中的一个电极电连接。
可选地，所述绝缘层还包括所述第一绝缘层和所述平坦层之间的第二绝缘层，所述第二绝缘层位于所述数据线远离所述衬底基板的一侧。
可选地，所述数据线的延伸方向与所述第二方向平行，所述连接部在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影中。
可选地，所述基板还包括公共电极图案，所述公共电极图案位于所述像素电极远离所述衬底基板的一侧，所述公共电极图案包括第一电极部，所述第一电极部的材料包括金属，所述第一电极部包括多个第一条形电极，所述连接部在所述衬底基板上的正投影位于所述第一电极部在所述衬底基板上的正投影中。
可选地，所述基板还包括数据线，所述数据线位于所述源极和所述漏极远离所述衬底基板的一侧，所述数据线以及所述有源层在所述衬底基板上的正投影位于所述第一电极部在所述衬底基板上的正投影中。
可选地，所述公共电极图案还包括透明电极层，所述第一电极部位于所述透明电极层靠近所述衬底基板的一侧。
可选地，所述公共电极图案还包括透明电极层，所述第一电极部位于所述透明电极层远离所述衬底基板的一侧。
可选地，所述公共电极图案还包括第二电极部，所述第二电极部的材料包括透光导电材料，所述第二电极部包括多个第二条形电极，且所述第一条形电极与所述第二条形电极交替排布。
可选地，所述基板还包括补偿电极和数据线，所述绝缘层包括沿远离所述衬底基板的方向上依次层叠的第一绝缘层、第三绝缘层、第二绝缘层以及平坦层，所述第一绝缘层位于所述源极和所述漏极远离所述衬底基板的一侧，所述补偿电极位于所述第一绝缘层和所述第三绝缘层之间，所述数据线位于所述第三绝缘层和所述第二绝缘层之间，所述公共电极图案位于所述平坦层远离所述衬底基板的一侧；
所述补偿电极与所述公共电极图案电连接，所述补偿电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影存在交叠。
可选地，所述多个子像素结构中的至少一个子像素结构中包括突出于所述第一过孔的第一填充块。
可选地，所述第一填充块远离所述衬底基板一侧的表面与所述绝缘层远离所述衬底基板一侧的表面，在所述基板的厚度方向上的距离大于0微米且小于1微米。
可选地，所述中间部包括两个轻掺杂区和沟道区，所述轻掺杂区位于所述沟道区两侧；
所述沟道区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述源极接触部、漏极接触部以及两个所述轻掺杂区在所述衬底基板上的正投影位于所述连接部在所述衬底基板上的正投影中。
可选地，所述中间部包括三个轻掺杂区和两个沟道区，所述轻掺杂区和所述沟道区交替排布；
所述两个沟道区以及所述两个沟道区之间的轻掺杂区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述源极接触部、漏极接触部以及位于所述两个沟道区两侧的所述轻掺杂区在所述衬底基板上的正投影位于所述连接部在所述衬底基板上的正投影中。
可选地，所述中间部包括三个轻掺杂区和两个沟道区，所述轻掺杂区和所述沟道区交替排布；
所述两个沟道区以及所述两个沟道区之间的轻掺杂区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述连接部在所述衬底基板上的正投影位于所述源极接触部、漏极接触部以及所述两个沟道区两侧的轻掺杂区在所述衬底基板上的正投影中。
可选地，所述中间部包括四个轻掺杂区、两个沟道区以及一个重掺杂区，所述轻掺杂区和所述沟道区交替排布，所述重掺杂区位于所述两个沟道区之间的两个轻掺杂区之间；
所述中间部在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中。
根据本申请的另一方面，提供了一种基板的制造方法，所述方法包括：
获取衬底基板；
在衬底基板上形成多个子像素结构，所述多个子像素结构在所述衬底基板上阵列排布；
其中，所述在衬底基板上形成子像素结构，包括：
在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括源极和漏极；
在形成有所述薄膜晶体管的衬底基板上形成绝缘层，所述绝缘层上具有第一过孔；
在形成有所述绝缘层的衬底基板上形成像素电极，所述像素电极通过所述第一过孔与所述源极和所述漏极中的一个电极电连接；
在形成有所述像素电极的衬底基板上形成填充块，所述填充块位于所述第一过孔处。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案；
在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
以所述栅极走线为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及轻掺杂区；
在形成有轻掺杂区的衬底基板上形成第一光刻胶图案；
以所述第一光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成重掺杂区和轻掺杂区；
去除所述第一光刻胶图案，形成包括两个重掺杂区、三个轻掺杂区和两个 未掺杂区的有源层。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案；
在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
在形成有所述第一金属材料层上形成第二光刻胶图案，并采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极图案；
以所述第二光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
在形成有重掺杂区的衬底基板上形成第三光刻胶图案，并采用干法刻蚀工艺对所述栅极图案层进行处理，得到栅极走线；
去除所述第三光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案；
在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
在形成有所述第一金属材料层上形成第四光刻胶图案，并采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
以所述第四光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
去除所述第四光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂区和两个未掺杂区的有源层。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案；
在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
在形成有所述第一金属材料层上形成第五光刻胶图案；
采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极图案；
以所述第五光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材 料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
对所述第五光刻胶图案进行灰化处理，形成第六光刻胶图案，并采用干法刻蚀工艺对所述栅极图案进行处理，得到栅极走线；
去除所述第六光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂区和两个未掺杂区的有源层。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案以及第七光刻胶图案；
以所述第七光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
去除所述第七光刻胶图案，并在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
可选地，在所述衬底基板上形成所述薄膜晶体管，包括：
在所述衬底基板上形成有源材料图案以及第八光刻胶图案；
以所述第八光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
对所述第八光刻胶图案进行曝光处理，得到第九光刻胶图案，以所述第九光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层；
并在形成有有源层的衬底基板上形成第五绝缘层和第一金属材料层；
采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线。
可选地，在所述衬底基板上形成所述薄膜晶体管，还包括：
在形成有所述栅极走线的衬底基板上形成栅极绝缘层；
在栅极绝缘层和第五绝缘层中形成第三过孔和第四过孔，所述第三过孔和所述第四过孔位于所述重掺杂区远离所述衬底基板的一侧；
在形成有栅极绝缘层的衬底基板上形成源漏电极层，所述源漏电极层中包括源极和漏极，其中，所述源极和所述漏极分别通过所述第三过孔和所述第四过孔与所述重掺杂区电连接。
根据本申请的另一方面，提供了一种显示面板，所述显示面板包括：衬底基板，以及设置在所述衬底基板上的上述的基板。
本申请实施例提供的技术方案带来的有益效果至少包括：
提供了一种基板，该基板包括：衬底基板以及多个阵列排布的子像素结构。其中，子像素结构可以包括薄膜晶体管、绝缘层、像素电极以及填充块。该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种基板的结构示意图；
图2是图1所示的基板的部分膜层示意图；
图3是图1所示的基板沿A1-A2位置和B1-B2位置的截面结构示意图；
图4是本申请实施例提供的另一种基板的结构示意图；
图5是图4所示的基板的部分膜层示意图；
图6是图4所示的基板沿C1-C2位置和D1-D2位置的截面结构示意图；
图7是图5所示的基板中的部分膜层叠层结构示意图；
图8是本申请实施例提供的一种遮光图案的结构示意图；
图9是本申请实施例提供的一种栅极走线、有源层和遮光图案叠层的结构示意图；
图10是本申请实施例提供的另一种基板的结构示意图；
图11是图10所示的基板的部分膜层示意图；
图12是图10所示的基板沿G1-G2位置和H1-H2位置的截面结构示意图；
图13是图10所示的基板沿K1-K2位置的截面结构示意图；
图14是本申请实施例提供的另一种基板的结构示意图；
图15是本申请实施例提供的一种遮光图案、有源层以及公共电极图案的叠层结构示意图；
图16是本申请实施例提供的另一种基板的结构示意图；
图17是本申请实施例提供的另一种基板的结构示意图；
图18是本申请实施例提供的一种薄膜晶体管的结构示意图；
图19是本申请实施例示出的另一种基板的结构示意图；
图20是本申请实施例提供的另一种薄膜晶体管的结构示意图；
图21是本申请实施例提供的一种基板的制造方法的流程图；
图22是本申请实施例提供的一种子像素结构的制造方法的流程图；
图23是本申请实施例提供的另一种基板的制造方法的流程图；
图24是图23对应的制造基板的过程结构示意图；
图25是本申请实施例提供的另一种基板的制造方法的流程图；
图26是图25对应的制造基板的过程结构示意图；
图27是本申请实施例提供的另一种基板的制造方法的流程图；
图28是图27对应的制造基板的过程结构示意图；
图29是本申请实施例提供的另一种基板的制造方法的流程图；
图30是图29对应的制造基板的过程结构示意图；
图31是本申请实施例提供的另一种基板的制造方法的流程图；
图32是图31对应的制造基板的过程结构示意图；
图33是本申请实施例提供的另一种基板的制造方法的流程图；
图34是图32对应的制造基板的过程结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
随着虚拟现实技术(英文：Virtual Reality；简写：VR)技术的发展，人们对于高像素密度(英文：Pixels Per Inch；简写：PPI)以及高开口率显示面板的需求越来越多。开口率可以为一个子像素区域中能够透过光线的部分的面积和子像素整体的面积之间的比例。显示面板的开口率越高，显示面板内部发出的光线通过显示面板的各个膜层的效率越高。
相关技术中一种显示面板包括基板、位于基板上的液晶层以及位于液晶层远离基板一侧的黑矩阵。其中基板可以包括像素电极、薄膜晶体管以及位于像素电极和薄膜晶体管之间的绝缘层，薄膜晶体管包括源极和漏极，像素电极通过绝缘层上的第一过孔与薄膜晶体管的源极或者漏极连接，以通过薄膜晶体管控制像素电极。像素电极可以用于驱动液晶层中的液晶。
但是，由于上述绝缘层上的第一过孔的尺寸较大，导致绝缘层上方的膜层的平坦性较差，示例性的，该第一过孔上方的液晶层中的液晶不能正常偏转，导致显示面板漏光，只能采用黑矩阵遮挡住该不能正常偏转的液晶，以避免液晶层的漏光出射显示面板，而起遮挡作用的该部分黑矩阵降低了显示面板的出光面积，进而降低了显示面板的开口率。
上述部分和全部的技术问题通过本申请下述的有限的实施例可以优化。
本申请实施例提供的基板可以用于显示面板的显示区域。
本申请实施例提供的基板可以应用于小尺寸移动设备(Mobile)、笔记本电脑(notebook，NB)，平板电脑，中小尺寸的监视器(monitor，MNT)，中大尺寸的电视机(television，TV)以及中大尺寸的MNT等产品。
本申请实施例提供的基板可以用于显示领域或芯片领域，显示领域可以是液晶(liquid crystal display，LCD)显示面板，有机发光二极管(organic light-emitting diode，OLED)显示面板，量子点发光二极管(quantum dot light emitting diodes，QLED)显示面板，微型发光二极管显示面板(micro light emitting diode，Micro LED)以及传感等技术领域中。
图1是本申请实施例提供的一种基板的结构示意图，图2是图1所示的基板的部分膜层示意图，图3是图1所示的基板沿A1-A2位置和B1-B2位置的截面结构示意图。该基板10可以包括：衬底基板101以及多个子像素结构100，多个子像素结构100可以在衬底基板101上阵列排布。子像素结构100可以包括薄膜晶体管102、绝缘层103、像素电极104以及填充块105。
其中，图2示出了基板10中沿远离衬底基板101方向上的六个膜层。这六个膜层包括：薄膜晶体管102的有源层1023、栅极走线1024和源漏极(源极1021和漏极1022)，绝缘层103以及绝缘层103上的过孔1031，填充块105，以及像素电极104。
薄膜晶体管102可以位于衬底基板101上，且薄膜晶体管102可以包括源极1021和漏极1022，源极1021和漏极1022可以位于同层，可以采用同一次构图工艺制备得到。需要说明的是，在本申请实施例中，在使用极性相反的薄膜晶体管的情况或电路工作中的电流方向变化的情况下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。本申请实施例对此不做限制。
绝缘层103可以位于薄膜晶体管102远离衬底基板101的一侧，绝缘层103上可以具有第一过孔1031。像素电极104可以位于绝缘层103远离衬底基板101的一侧，像素电极104可以通过第一过孔1031与薄膜晶体管102的源极1021和漏极1022中的一个电极电连接。如此，可以通过薄膜晶体管102控制像素电极104的通电状态。绝缘层103可以包括单层结构，也可以包括多层结构。
填充块105可以位于像素电极104远离衬底基板101的一侧，填充块105可以位于第一过孔1031处。填充块105可以位于第一过孔1031中，将第一过孔1031填平，以使得绝缘层103远离衬底基板101一侧的膜层的平坦性较好。
示例性的，位于绝缘层103远离衬底基板101一侧的膜层包括显示面板中的液晶层，填充块105位于第一过孔1031处，可以使得液晶层的平坦性较好，从而可以避免第一过孔1031远离衬底基板101的液晶层中的液晶不能正常偏转而发生漏光的现象，进而无需在第一过孔1031上方的液晶层远离衬底基板101的一侧设置黑矩阵，可以增大显示面板的开口率。
综上所述，本申请实施例提供了一种基板，该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。
可选地，图4是本申请实施例提供的另一种基板的结构示意图，图5是图4所示的基板的部分膜层示意图，图6是图4所示的基板沿C1-C2位置和D1-D2位置的截面结构示意图。
其中，图5示出了基板10中沿远离衬底基板101方向上的八个膜层。这八个膜层包括：遮光层107，薄膜晶体管102的有源层1023、栅极走线1024和源漏极(源极1021和漏极1022)，连接部106，绝缘层103以及绝缘层103上的过孔1031，填充块105，以及像素电极104。
薄膜晶体管102还可以包括有源层1023和栅极走线1024，有源层1023可以位于源极1021和漏极1022靠近衬底基板101的一侧，有源层1023分别与源极1021和漏极1022电连接，栅极走线1024位于有源层1023远离衬底基板101的一侧。栅极走线1024在衬底基板101上的正投影与有源层1023在衬底基板101上的正投影存在交叠。
栅极走线1024即为薄膜晶体管102的栅极，多个子像素结构100可以包括一行子像素结构100，一行子像素结构100中的多个薄膜晶体管102的栅极可以电连接形成栅极走线1024。
图7是图5所示的基板中的部分膜层叠层结构示意图，其中，图7示出了薄膜晶体管102的有源层1023、源极1021和漏极(由于在图7中的叠层结构示意图中，转接线106在垂直于衬底基板101的方向上遮挡漏极，因此在图7中未标注漏极)，栅极走线1024，转接线106以及有源层103中的第一过孔1031的叠层结构示意图。图7中转接线106与漏极电连接的位置为106a。
请参考图7，第一过孔1031中心在衬底基板101上的正投影可以位于在第一方向f1上相邻的两个有源层1023在衬底基板101的正投影之间，第一方向f1可以与栅极走线1024的延伸方向平行。相较于相关技术中，第一过孔1031在衬底基板101上的正投影可以位于在第三方向f3(第三方向f3可以垂直于第一方向，第三方向f3也可以为有源层1023的长度方向)上的相邻的两个有源层1023在衬底基板101的正投影之间，本申请实施例中，将第一过孔1031在衬底基板101上的正投影可以设置在第一方向f1上相邻的两个有源层1023在衬底基板101的正投影之间，可以减小基板上第三方向f3上相邻的有源层之间的距离，从而可以提升第三方向f3上有源层1023的密度，进而可以提升第三方向f3上的薄膜晶体管102的密度以及薄膜晶体管102对应的像素密度，可以提高包括本申请实施例中的基板10的显示面板的PPI。
可选地，基板10还可以包括转接线106，转接线106可以位于栅极走线1024远离衬底基板101的一侧，转接线106的一端1061在衬底基板101上的正投影可以与第一过孔1031在衬底基板101上的正投影存在交叠，且转接线106的另 一端1062在衬底基板101上的正投影可以与第一电极在衬底基板101上的正投影存在交叠，第一电极可以为薄膜晶体管102的源极1021和漏极1022中与像素电极104电连接的电极。
转接线106的材料可以包括透光导电材料，可以提高基板10的透光率，进而可以提高包括该基板10的显示面板的开口率。示例性的，该转接线106的透光导电材料可以包括氧化铟锡(英文：Indium tin oxide；简写：ITO)。
像素电极104的材料也可以包括透光导电材料，像素电极104的材料也可以为氧化铟锡。
如图7所示，转接线106的延伸方向f4可以与栅极走线1024的延伸方向f1之间具有锐角夹角α。以便于转接线106的一端可以与像素电极104电连接，转接线106的另一端与可以与薄膜晶体管102的第一电极电连接。转接线106的一端可以通过第一过孔1031与像素电极104电连接。
需要说明的是，由于转接线106的延伸方向与图6中的C1-C2位置和D1-D2位置的延伸方向交叉，图6中示出的同一个视线方向上的两个不同的位置上的基板10的截面结构示意图，其中沿C1-C2位置的截面结构示意图中的连接线106和沿D1-D2位置的截面结构示意图中的连接线106为同一条连接线106两个部分，该两个部分连接线电连接，以使得像素电极104通过第一过孔1031和转接线106与薄膜晶体管102的源极1021和漏极1022中的一个电极电连接。
可选地，如图6所示，基板还可以包括遮光图案107，遮光图案107可以位于有源层1023靠近衬底基板101的一侧，遮光图案107在衬底基板101上的正投影与有源层1023在衬底基板101上的正投影具有交叠，遮光图案107可以用于阻挡光线(如显示面板上的背光源发出的光线)入射至有源层1023，避免光线影响有源层1023的稳定性；遮光图案107还可以用于屏蔽遮光图案107背离有源层1023一侧的膜层在电场作用下对有源层1023的电学性能的影响。
遮光图案107朝向衬底基板101一面为反光面。当外界光线(如显示面板上的背光源发出的光线)照射至遮光图案107时，遮光图案107不仅可以挡住该外界光线，避免外界光线照射至有源层1023上，遮光图案107还可以反射该外界光线至基板10或者显示面板的其他膜层，其他膜层可以再次反射该外界光线，并将该外界光线的至少部分光线反射向遮光图案107远离衬底基板101的一侧，即就是可以将该外界光线的至少部分光线反射出显示面板的出光面，从而可以提高显示面板的背光利用率。
可选地，在遮光图案107与有源层1023之间可以设置有第四绝缘层112，其中，第四绝缘层112可以包括无机绝缘层和有机绝缘层中的至少一种。示例性的，第四绝缘层112可以为包括无机绝缘层和有机绝缘层的复合膜层，有机绝缘层可以位于无机绝缘层远离衬底基板101的一侧，如此，第四绝缘层112可以通过无机绝缘层对遮光图案107进行保护，以避免外界水气对遮光图案造成腐蚀而导致遮光图案损坏的现象，第四绝缘层112还可以通过有机绝缘层提高第四绝缘层112远离衬底基板101一侧的有源层1023的平坦性，以提高有源层1023的膜层质量。
可选地，如图8所示，图8是本申请实施例提供的一种遮光图案的结构示意图。图8中示出了遮光图案的俯视结构示意图和沿E1-E2的截面结构示意图。遮光图案107可以包括复合膜层，遮光图案107可以包括第一基底1073以及位于第一基底1073朝向衬底基板101一面的反光层1074，第一基底1073的材料包括钛(Ti)、锡(Sn)和钼(MO)中的至少一种，反光层1074的材料包括铝(Al)。第一基底1073可以使得遮光图案107的平整度以及膜层质量较好，反光层1074可以使得遮光图案107的反射率较高，进而可以在遮光图案107的反射率较高的情况下，提高遮光图案107的耐用度。
或者，在一种可选的实施方式中，遮光图案107的材料可以包括铝合金。由于铝合金材料可以在具有较好的膜层质量的同时，具有较好的反光效果，因此遮光图案107可以设置为单层结构，以简化遮光图案107的制造工序。
示例性的，如下表1所示，表1中示出了遮光图案为不同的材质时，实际测试遮光图案107的透过率和开口率的相关数据。
表1遮光图案的开口率
由表1可以看出，将遮光图案设置为包括反光层的叠层结构，可以使得遮光图案的开口率较好，进而可以提升显示面板的开口率。
可选地，如图5和图6所示，有源层1023可以包括源极接触部10231，漏极接触部10232以及位于源极接触部10231和漏极接触部10232之间的中间部10233。源极接触部10231以及漏极接触部10232在第一方向f1上的尺寸大于中间部10233在第一方向f1上的尺寸，有源层1023在衬底基板101上的正投影可以呈现两端较宽，中间较窄的形状。以便于有源层1023中的源极接触部10231与薄膜晶体管102的源极1021具有较好的电学连接效果，有源层1023中的漏极接触部10232与薄膜晶体管102的漏极1022具有较好的电学连接效果。
有源层1023在衬底基板101上的正投影与遮光图案107在衬底基板101上的正投影至少部分重叠。进一步的，有源层1023在衬底基板101上的正投影位于遮光图案107在衬底基板101上的正投影中。如此，可以进一步避免外界光线影响有源层1023的稳定性；遮光图案107还可以进一步屏蔽遮光图案107背离有源层1023一侧的膜层在电场作用下对有源层1023的电学性能的影响。
可选地，如图8所示，遮光图案107可以包括多个遮光部1071和多个连接部1072，遮光部1071可以和连接部1072连接。两个相邻的遮光部1071可以分别位于连接部1072的两侧，其中，两个遮光部1071的一端分别与连接部1072的两侧连接。遮光部1071和连接部1072可以为同层结构，可以通过一次构图工艺制成。
遮光部1071可以沿第一方向f1延伸，且多个遮光部1071可以沿第二方向f2排列，连接部1072位于遮光部1071在第二方向f2上的两侧，连接部1072沿第二方向f2延伸，且多个连接部1072沿第一方向f1排列，第二方向f2与第一方向f1交叉。由于遮光部1071和连接部1072在远离衬底基板101的一侧存在有源层1023，源极1201，漏极1022以及栅极走线1024等透光率较低的膜层，且这些透光率较低的膜层与遮光图案107存在交叠。如此，在遮光图案107中设置遮光部1072以及连接遮光部1072的连接部1071，可以在遮光图案107不影响显示面板的开口率的前提下，增加遮光图案107的反光面积，从而可以提 高显示面板的背光利用率，进而可以提升显示面板的开口率。
可选地，图9是本申请实施例提供的一种栅极走线、有源层和遮光图案叠层的结构示意图，请参考图6和图9，遮光图案107的连接部1072在衬底基板101上的正投影在第一方向f1上的边缘，与有源层1023的源极接触部10231和漏极接触部10232在衬底基板101上的正投影在第一方向f1上的边缘平齐。由于有源层1023的源极接触部10231和漏极接触部10232的透光率较低，遮光图案107的连接部1072在垂直于衬底基板101的方向上与有源层1023的源极接触部10231和漏极接触部10232具有交叠，且连接部1072和源极接触部10231以及漏极接触部10232在第一方向f1上的边缘平齐，可以避免遮光图案107的连接部1072对显示面板的开口率造成影响。
可选地，如图6和图9所示，遮光图案107的遮光部1071在衬底基板101上的正投影在第二方向f2上的边缘，与栅极走线1024在衬底基板101上的正投影在第二方向f2上的边缘平齐。由于栅极走线1024的透光率较低，遮光图案107的遮光部1071在垂直于衬底基板101的方向上与栅极走线1024具有交叠，且遮光部1071与栅极走线1024在第一方向f1上的边缘平齐，可以避免遮光图案107的遮光部1071对显示面板的开口率造成影响。
可选地，图10是本申请实施例提供的另一种基板的结构示意图，图11是图10所示的基板的部分膜层示意图，图12是图10所示的基板沿G1-G2位置和H1-H2位置的截面结构示意图，图13是图10所示的基板沿K1-K2位置的截面结构示意图。由于图10中叠层在一起的膜层较多，因此在图11中标注了K1-K2位置在膜层结构示意图中所处的位置。请参考图10至图12，基板10还可以包括数据线108，数据线108可以位于薄膜晶体管102的源极1021和漏极1022远离衬底基板101的一侧。
绝缘层103可以包括沿远离衬底基板101的方向上依次层叠的第一绝缘层1032以及平坦层1033，第一绝缘层1032可以位于薄膜晶体管102的源极1021和漏极1022远离衬底基板101的一侧，平坦层1033位于数据线108远离衬底基板101的一侧，数据线108可以位于第一绝缘层1032和平坦层1033之间。
第一绝缘层1032上可以具有第二过孔10321，数据线108可以通过第二过孔10321与源极1021和漏极1022中的一个电极电连接。
可选地，绝缘层103还可以包括第一绝缘层1032和平坦层1033之间的第二绝缘层1034，第二绝缘层1034可以位于数据线108远离衬底基板101的一 侧。第二绝缘层1034可以用于保护数据线108，避免数据线108与相电极104之间发生短路的现象。
可选地，如图11所示，数据线108的延伸方向可以与第二方向f2平行，遮光图案107的连接部1072在衬底基板101上的正投影位于数据线108在衬底基板101上的正投影中。遮光图案107的连接部1072的延伸方向可以和数据线108的延伸方向相同，由于数据线108的透光率较低，数据线108在垂直于衬底基板101的方向遮盖遮光图案107的连接部1072，可以使得遮光图案107的连接部1072对基板10的透光率不造成影响，进而可以避免遮光图案107的连接部1072对显示面板的开口率造成影响。
可选地，图14是本申请实施例提供的另一种基板的结构示意图。请参考图13和图14，衬底基板101还可以包括公共电极图案109，公共电极图案109可以位于像素电极104远离衬底基板101的一侧。像素电极104可以与公共电极图案109共同驱动显示面板的液晶层中的液晶。图14所示的基板10中的膜层的数量相较于图13所示的基板10的膜层的数量较少，可以减少制造基板10的工序。
公共电极图案109可以包括第一电极部1091，第一电极部1091的材料可以包括金属，第一电极部1091包括多个第一条形电极m1，遮光团107的连接部在衬底基板101上的正投影可以位于第一电极部1091在衬底基板101上的正投影中。由于高PPI显示面板中子像素结构的尺寸较小，且相邻子像素结构之间的间距较近，因此各个子像素发出的光线较易出现串色现象，进而会影响显示面板的显示效果。第一电极部1091可以避免不同颜色的子像素结构100所在区域的光线从相邻的子像素结构100所在的区域射出，可以用于改善显示面板的串色问题。
并且，遮光图案107的连接部与第一电极部1091在垂直于衬底基板101的方向上具有重叠区域，进一步的，连接部在衬底基板101上的正投影可以位于第一电极部1091在衬底基板101上的正投影中，可以将透光率较低的连接部1072和第一电极部1091在垂直于衬底基板101的方向上重叠设置，可以减少基板10上的不透光面积，进而可以增加显示面板的开口率。
可选地，如图13所示，数据线108以及有源层1023在衬底基板101上的正投影可以位于第一电极部1091在衬底基板101上的正投影中。由于数据线108的延伸方向、有源层1023的长度方向以及第一电极部1091的延伸方向， 可以与第二方向f2平行，且数据线108的透光率、有源层1023的透光率以及第一电极部1091的透光率较低，因此，本申请实施例中将透光率较低的数据线108、有源层1023以及第一电极部1091在垂直于衬底基板101的方向上重叠设置，可以进一步减少基板10上的不透光面积，进而可以增加显示面板的开口率。
可选地，如图15所示，图15是本申请实施例提供的一种遮光图案、有源层以及公共电极图案叠层的结构示意图。图15中示出了本申请实施例中的包括公共电极图案109的叠层的结构示意图P1，还示出了相关技术中一种包括公共电极图案109A的叠层的结构示意图P2，且图15中箭头终端所指的膜层结构分别为本申请实施例中的公共电极图案109的膜层结构示意图，以及相关技术中的公共电极图案109A的膜层结构示意图。
公共电极图案109还可以包括透明电极层1092，第一电极部1091可以位于透明电极层1092靠近衬底基板101的一侧。透明电极层1092可以为整层结构，公共电极图案109通过层叠设置整层的透明电极层1092和第一电极部1091的多个第一条形电极m1，使得公共电极图案109可以为狭缝电极。通过设置不同方向的狭缝，改变狭缝电极的图案，可以实现显示面板上的液晶在像素区域水平方向趋向多个方向的排列方式，改善显示面板显示的图像亮度的均匀性，降低显示面板的色偏问题。即就是，可以通过同一平面内的狭缝电极所产生的电场和整层的透明电极层1092之间产生的电场形成多维电场，使在狭缝电极之间和狭缝电极的正上方的所有液晶均能够发生旋转，能够提高显示面板中液晶的工作效率，并且可以增加显示面板中液晶的透光率。
相较于相关技术中，在公共电极图案109A形成多个开口以形成狭缝电极，本申请实施例中的公共电极图案109，可以在形成狭缝电极的基础上，进一步避免不同颜色的子像素结构100所在区域的光线从相邻的子像素结构100所在的区域射出，可以用于改善显示面板的串色问题，从而可以进一步提升显示面板的显示效果。
可选地，如图16所示，图16是本申请实施例提供的另一种基板的结构示意图。公共电极图案109还可以包括透明电极层1092，第一电极部1091位于透明电极层1092远离衬底基板101的一侧。如此，可以在层叠设置整层的透明电极层1092和第一电极部1091的多个第一条形电极m1，使得公共电极图案109可以为狭缝电极的同时，使得透明电极层1092可以对第一电极部1091起到保护作用，可以避免外界的水气侵蚀第一电极部1091而造成第一电极部1091 损坏。透明电极层1092的材料可以包括氧化铟锡。
可选地，如图17所示，图17是本申请实施例提供的另一种基板的结构示意图，公共电极图案109还可以包括第二电极部1093，第二电极部1093的材料可以包括透光导电材料，第二电极部1093可以包括多个第二条形电极m2，且第一条形电极m1与第二条形电极m2交替排布。公共电极图案109可以通过交替排布的第二条形电极m2和第一条形电极m1，使得公共电极图案109可以为狭缝电极。并且，第二条形电极m2和第一条形电极m1可以位于同层，可以减小基板10在垂直于衬底基板11方向上的尺寸，进而可以降低包括基板10的显示面板的厚度。第二电极部1093的材料可以包括氧化铟锡。
可选地，如图12所示，基板10还可以包括补偿电极11，绝缘层103可以包括沿远离衬底基板101的方向上依次层叠的第一绝缘层1032、第三绝缘层1035、第二绝缘层1034以及平坦层1033，第一绝缘层1032可以位于源极1021和漏极1022远离衬底基板101的一侧，补偿电极111可以位于第一绝缘层1032和第三绝缘层1035之间，数据线108可以位于第三绝缘层1035和第二绝缘层1034之间，公共电极图案109可以位于平坦层1033远离衬底基板101的一侧。
补偿电极111与公共电极图案109电连接，补偿电极111在衬底基板101上的正投影与数据线108在衬底基板101上的正投影存在交叠。由于补偿电极111的输入信号为稳定的公共电极信号(Vcom)，即补偿电极111上的电荷分布较为稳定，而数据线108上的电压会发生变化，这使得补偿电极111与数据线108之间产生了屏蔽电容，通过静电屏蔽效应，可以拉动数据线108上的电荷分布，促使数据线108上的电荷重新分布，趋于稳定，进而可以有效屏蔽耦合电容，降低数据线108对其他信号线或者膜层(如，像素电极104)进行干扰的不良风险。
可选地，如图3所示，多个子像素结构100中的至少一个子像素结构100中，包括突出于第一过孔1031的第一填充块105。第一填充块105突出于第一过孔1031的部分，可以和液晶层中的支撑柱接触，以避免液晶层中的支撑柱发生位移。在显示面板的液晶层中，可以包括上基板、下基板以及位于上基板和下基板之间的液晶，因为可以在上基板和下基板之间设置支撑柱，该支撑柱可以起到隔离的作用，可以均匀地保持上基板和下基板之间的间隙。第一填充块105可以作为支撑柱的隔档结构，可以避免支撑柱发生位移而导致显示面板的液晶层受到损坏。
可选地，如图3所示，第一填充块105远离衬底基板101一侧的表面s1与绝缘层103远离衬底基板101一侧的表面s2，在基板的厚度方向f0(基板的厚度方向可以为垂直于衬底基板101的方向)上的距离L大于0微米且小于1微米。如此，可以使得绝缘层103远离衬底基板101一侧的膜层的平坦性较好，同时，第一填充块105高出绝缘层103的部分可以对支撑柱实现阻挡的作用，避免了支撑柱随意滑动而对基板上的结构产生损伤，进而影响显示效果的问题。
可选地，如图18所示，图18是本申请实施例提供的一种薄膜晶体管的结构示意图。薄膜晶体管102的有源层1023的中间部10233包括两个轻掺杂(英文：Lightly Drain Doping；简写：LDD)区a1和沟道区b1，轻掺杂区a1可以位于沟道区b1两侧；沟道区b1可以为非掺杂(英文：Undoped)区。源极接触部10231和漏极接触部10232可以为重掺杂(英文：Heavily Drain Doping；简写：HDD)区c1，源极1021和漏极1022与有源层1023的重掺杂区c1电连接，可以降低接触电阻，从而可以使得源极1021和漏极1022与有源层1023之间形成良好的电连接，进而可以获得较好的薄膜晶体管的电学特性。
其中，低掺杂区离子注入浓度的范围可以为1×10 13～9×10 13ions/cm 2(离子/平方厘米)，重掺杂区离子注入浓度的范围可以为1×10 14～9×10 14ions/cm 2(离子/平方厘米)，离子注入时的掺杂离子可以采用磷离子。
同时，由于薄膜晶体管102的半导体区域越来越短，较易引起短沟道效应，短沟道效应能够造成薄膜晶体管102的特性异常，如截止电压Vth偏大、漏电流Ioff偏高等，在重掺杂区c1与未掺杂区(沟道区b1)之间增加轻掺杂区a1，相当于在源极1021和漏极1022与沟道区b1之间串联一个电阻，降低了沟道的水平电场，抑制漏电流，如此，可以避免薄膜晶体管102出现上述异常。
沟道区b1在衬底基板101上的正投影可以位于遮光部1071在衬底基板101上的正投影中，源极接触部10231、漏极接触部10232以及两个轻掺杂区a1在衬底基板101上的正投影位于连接部1072在衬底基板101上的正投影中。
该薄膜晶体管102可以包括单栅结构的薄膜晶体管，通过在薄膜晶体管102的沟道区b1的两侧预设位置处，设置两个具有高阻值的轻掺杂区a1，从而可降低有源层1023中的电子在电场作用下的加速距离，从而可以抑制薄膜晶体管的漏电流。本申请实施例中，可以基于基板10的沟道区b1的电场强度，或者薄膜晶体管(如低温多晶硅薄膜晶体管)的开态电流或关态电流等特性要求，对轻掺杂区a1的长度进行控制，从而可在满足薄膜晶体管102的沟道区b1的 特性需求的前提下，实现显示面板的开口率的提升。
可选地，如图12所示，中间部10233包括三个轻掺杂区a1和两个沟道区b1，轻掺杂区a1和沟道区b1交替排布。两个沟道区b1以及两个沟道区b1之间的轻掺杂区a1在衬底基板101上的正投影位于遮光部1071在衬底基板101上的正投影中，源极接触部10231、漏极接触部10232以及位于两个沟道区b1两侧的轻掺杂区a1在衬底基板101上的正投影位于连接部1072在衬底基板101上的正投影中。该薄膜晶体管102可以包括双栅结构的薄膜晶体管，通过在薄膜晶体管102的沟道区b1的中间以及两侧预设位置处，设置多个具有高阻值的轻掺杂区a1，从而可降低有源层1023中的电子在电场作用下的加速距离，从而可抑制薄膜晶体管的漏电流。
其中一个轻掺杂区a1可以设置于有源层1023在平行于衬底基板101的板面的方向上的中间位置，这样，当电子在两个非掺杂区(沟道区b1)，该非掺杂区b1在衬底基板101上的正投影与栅极走线1024在衬底基板101的正投影存在交叠，中传输过程中，必然会经过两个非掺杂区沟道区b1中间的轻掺杂区a1，从而可以降低电子传输的速度以及动能，以实现抑制漏电流的目的。
本申请实施例中，可以基于基板10的薄膜晶体管(如低温多晶硅薄膜晶体管)的开态电流或关态电流等特性要求，对轻掺杂区a1的长度进行控制，从而可在满足薄膜晶体管102的沟道区的特性需求的前提下，实现显示面板的开口率的提升。由于两个沟道区b1以及两个沟道区b1之间的轻掺杂区a1在衬底基板101上的正投影位于遮光部1071在衬底基板101上的正投影中，当两个沟道区b1以及两个沟道区b1之间的轻掺杂区a1的尺寸较小时，可以相应的减小遮光部1071的尺寸，以提高显示面板的开口率。示例性的，薄膜晶体管102的沟道区b1的宽度范围可以小于1.5um，长度范围可以小于2um。
可选地，如图19所示，图19是本申请实施例示出的另一种基板的结构示意图。图19中示出了薄膜晶体管102和遮光图案107的叠层结构示意图，以及示出了该叠层结构示意图沿J1-J2位置的截面结构示意图。图19中还示出了制造这种形状的遮光图案107时使用的遮光图案掩膜版107B的形状。掩膜版在使用时，可以是在指定薄膜上选定的区域中对一个不透明的图形模板遮盖，该选定的区域可以不受到曝光光线的照射，继而可以使得后续步骤的腐蚀或扩散只涉及选定的区域以外的区域。遮光图案掩膜版107B的尺寸可以大于遮光图 案107的尺寸，且遮光图案掩膜版107B的边缘可以具有部分凸起区域107B1，以使得获取到的遮光图案的形状可以为图19所示的遮光图案107的形状。
中间部10233可以包括三个轻掺杂区a1和两个沟道区b1，轻掺杂区a1和沟道区b1交替排布。
两个沟道区b1以及两个沟道区b1之间的轻掺杂区a1在衬底基板101上的正投影位于遮光部1071在衬底基板101上的正投影中，连接部1072在衬底基板101上的正投影位于源极接触部10231、漏极接触部10232以及两个沟道区b1两侧的轻掺杂区a1在衬底基板101上的正投影中。连接部1072可以只与位于连接部1072一端的遮光部1071连接，可以减小连接部1072的尺寸，进而可以在有源层1023的尺寸较小的基础上，进一步减小连接部1072的尺寸，可以进一步提高显示面板的开口率。
可选地，如图20所示，图20是本申请实施例提供的另一种薄膜晶体管的结构示意图。中间部10233包括四个轻掺杂区a1、两个沟道区b1以及一个重掺杂区c1，轻掺杂区a1和沟道区b1交替排布，重掺杂区c1位于两个沟道区b1之间的两个轻掺杂区a1之间，中间部10233在衬底基板101上的正投影位于遮光部1071在衬底基板101上的正投影中。如此设置，可以有效减小薄膜晶体管102的尺寸，提高显示面板开口率，而且可以在提高显示亮度的同时降低整体功耗。
可选地，基板10还可以包括栅极绝缘层113、第五绝缘层114以及第六绝缘层115，栅极绝缘层113可以位于有源层1023和栅极走线1024之间，第五绝缘层114可以位于栅极走线1024和转接线106之间，第六绝缘层115可以位于填充块105和公共电极图案109之间。
综上所述，本申请实施例提供了一种基板，该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。
图21是本申请实施例提供的一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制造上述任一实施例中的基板。参考图21，该方法可以包括：
步骤201、获取衬底基板。
步骤202、在衬底基板上形成多个子像素结构，多个子像素结构在衬底基板上阵列排布。
其中，如图22所示，步骤202可以包括以下四个子步骤：
子步骤2021、在衬底基板上形成薄膜晶体管，薄膜晶体管包括源极和漏极。
子步骤2022、在形成有薄膜晶体管的衬底基板上形成绝缘层，绝缘层上具有第一过孔。
子步骤2023、在形成有绝缘层的衬底基板上形成像素电极。
其中，像素电极通过第一过孔与源极和漏极中的一个电极电连接。
子步骤2024、在形成有像素电极的衬底基板上形成填充块，填充块位于第一过孔处。
综上所述，本申请实施例提供了一种基板的制造方法，该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。
图23是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图12所示的基板。图24是图23对应的制造基板的过程结构示意图，图23所示的基板的制造过程可以参考图24，该方法可以包括：
步骤301、在衬底基板上依次形成遮光图案、第四绝缘层以及有源材料图案。
该衬底基板可以为柔性基板，该柔性基板可以采用柔性材料(如，聚酰亚胺PI材料)制成。或者，该衬底基板可以为玻璃基板。如图24中的S11和S12所示，可以在衬底基板101上依次形成遮光图案107以及有源材料图案t1，该有源材料图案t1可以指对有源材料进行了初步图案化处理后，形成的有源层的形状，还未进行离子掺杂的有源材料图案。
步骤302、在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层。
该第一金属材料层可以为栅极薄膜。第五绝缘层114可以用于使得遮光图案107和有源材料图案t1绝缘。
步骤303、采用干法刻蚀工艺对第一金属材料层进行处理，得到栅极走线。
通过干法刻蚀工艺可以较好的控制栅极走线1024的尺寸的精度，以使得栅极走线1024的尺寸较小。如图24中的S13所示，采用干法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线1024。
步骤304、以栅极走线为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及轻掺杂区。
离子注入工艺是将加速到一定高能量的离子束注入半导体材料表面层内，以改变表面层物理和化学性质的工艺，例如，在硅中注入硼、磷或砷，可以改变硅表面的电导率。通过离子注入工艺可以较精确的控制离子注入的深度和浓度。
如图24中的S14所示，采用第一次离子注入工艺在有源材料图案t1远离衬底基板101一侧的表面注入离子，形成包括未掺杂区以及轻掺杂区的有源材料图案t2。其中，有源材料层t2中在垂直于衬底基板101的方向上与栅极走线1024具有交叠的区域可以为未掺杂区。
步骤305、在形成有轻掺杂区的衬底基板上形成第一光刻胶图案。
该第一光刻胶图案可以在垂直于衬底基板的方向上覆盖部分有源材料图案。如图24中的S15所示，第一光刻胶图案q1在垂直于衬底基板101的方向上覆盖有源材料图案t2中间的部分区域。
步骤306、以第一光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成重掺杂区和轻掺杂区。
可以对第一光刻胶图案未覆盖的有源材料图案的部分区域，再次进行离子注入工艺，以使得该未覆盖区域形成重掺杂区域。如图24中的S16所示，可以对有源材料图案t2的未被第一光刻胶图案q1在垂直于衬底基板101的方向上覆盖的边缘区域进行第二次离子注入工艺。通过上述的两次离子注入工艺，可以形成包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层1023。
步骤307、去除第一光刻胶图案，形成包括两个重掺杂区、三个轻掺杂区和两个未掺杂区，并在栅极远离衬底基板的一侧形成栅极绝缘层。
如图24中的S17所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。该栅极绝缘层113上可以具有过孔。
步骤308、在栅极走线远离衬底基板的一侧形成源极和漏极。
如图24中的S18所示，在制备得到栅极走线1024之后，可以在栅极走线 1024远离衬底基板101的一侧形成源漏极薄膜。其中，该源漏极薄膜的材料可以为金属材料，且源漏极薄膜可以整层覆盖该衬底基板101。在形成源漏极薄膜之后，可以采用光刻工艺对源漏极薄膜进行图案化处理，得到源极1021和漏极1022。在该实现方式中，源极1021和漏极1022是采用同一次构图工艺制备得到的。
该源极1021在衬底基板20上的正投影与有源层1023的一个重掺杂区在衬底基板101上的正投影存在交叠区域。该漏极1022在衬底基板101上的正投影与有源层1023的另一个重掺杂区在衬底基板101上的正投影存在交叠区域。且源极1021和漏极1022可以通过栅极绝缘层113的过孔与有源层1023电连接。
步骤309、在形成有源极和漏极的衬底基板上形成绝缘层。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。
步骤310、在形成有绝缘层的衬底基板上形成像素电极。
像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。
步骤311、在形成有像素电极的衬底基板上形成填充块，填充块位于第一过孔处。
填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
图25是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图12所示的基板。图26是图25对应的制造基板的过程结构示意图，图25所示的基板的制造过程可以参考图26，该方法可以包括：
步骤401、在衬底基板上依次形成遮光图案、第四绝缘层以及有源材料图案。
该衬底基板可以为柔性基板，该柔性基板可以采用柔性材料(如，聚酰亚胺PI材料)制成。或者，该衬底基板可以为玻璃基板。如图26中的S21和S22所示，可以在衬底基板101上依次形成遮光图案107以及有源材料图案t1，该有源材料图案t1可以指对有源材料进行了初步图案化处理后，形成的有源层的形状，还未进行离子掺杂的有源材料图案。
步骤402、在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层。
该第一金属材料层可以为栅极薄膜。第五绝缘层114可以用于使得遮光图案107和有源材料图案t1绝缘。
步骤403、在形成有第一金属材料层上形成第二光刻胶图案，并采用湿法刻蚀工艺，对第一金属材料层进行处理，得到栅极图案。
可以先对第一金属材料层进行一次湿法刻蚀，以获取栅极走线的一侧边缘。如图26中的S23所示，该第二光刻胶图案q2在衬底基板101上的正投影覆盖有源材料图案的部分区域，并在垂直于衬底基板101方向上露出有源材料图案的边缘区域。由于采用法刻蚀工艺，对第一金属材料层进行处理，得到的栅极图案在衬底基板101上的投影可以位于第二光刻胶图案q2在衬底基板101上的正投影中。
步骤404、以第二光刻胶图案为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区。
如图26中的S23所示，采用第一次离子注入工艺在有源材料图案t1远离衬底基板101一侧的表面注入离子，形成包括重掺杂区以及轻掺杂区的有源材料图案t3。其中，有源材料图案t3中在垂直于衬底基板101的方向上与第二光刻胶图案q2具有交叠的区域可以为未掺杂区。
步骤405、在形成有重掺杂区的衬底基板上形成第三光刻胶图案，并采用干法刻蚀工艺，对栅极图案层进行处理，得到栅极走线。
如图26中的S24所示，由于采用两次不同的刻蚀工艺对栅极走线1024进行处理，因此获取的栅极走线1024的一侧的侧面可以垂直于衬底基板101的板面，另一侧的侧面与栅极走线1024朝向衬底基板101的底面之间的坡度角可以较小，可以提高栅极走线1024上层的膜层的平坦度。
步骤406、去除第三光刻胶图案，并以栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区。
如此，可以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
可以对栅极走线未覆盖的有源材料图案的部分区域，进行离子注入工艺，以使得该未覆盖区域形成轻掺杂区域。如图26中的S25所示，可以对有源材料 图案t3未被栅极走线1024在垂直于衬底基板101的方向上覆盖的三个区域进行一次次离子注入工艺。通过上述的两次离子注入工艺，可以形成包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层1023。
步骤407、在栅极远离衬底基板的一侧形成栅极绝缘层。
如图26中的S26所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。该栅极绝缘层113上可以具有过孔。
步骤408、在栅极走线远离衬底基板的一侧形成源极和漏极。
该步骤408可以参考上述图23所示实施例中的步骤307，本申请实施例在此不再赘述。步骤605结束时，形成的衬底基板的结构示意图可以参照图26中的S27。
步骤409、在形成有源极和漏极的衬底基板上形成绝缘层。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。
步骤410、在形成有绝缘层的衬底基板上形成像素电极。
像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。
步骤411、在形成有像素电极的衬底基板上形成填充块，填充块位于第一过孔处。
填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
图27是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图20所示的基板。图28是图27对应的制造基板的过程结构示意图，图27所示的基板的制造过程可以参考图28，该方法可以包括：
步骤501、在衬底基板上依次形成遮光图案、第四绝缘层以及有源材料图案。
该步骤501可以参考上述图23所示实施例中的步骤301，本申请实施例在此不再赘述。步骤501结束时，形成的衬底基板的结构示意图可以参照图28中的S31和S32。
步骤502、在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层。
该第一金属材料层可以为栅极薄膜。第五绝缘层114可以用于使得遮光图案107和有源材料图案t1绝缘。
步骤503、在形成有第一金属材料层上形成第四光刻胶图案，并采用湿法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线。
步骤503结束时，形成的衬底基板的结构示意图可以参照图28中的S33，该第四光刻胶图案q4可以包括两个部分的光刻胶，且该两个部分的光刻胶之间具有预设距离，以在衬底基板101上形成两条栅极走线1024。
步骤504、以第四光刻胶图案为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区。
如图28中的S33所示，有源材料图案t4中在垂直于衬底基板101的方向上与第四光刻胶图案q4具有交叠的区域为未掺杂区。
步骤505、去除第四光刻胶图案，并以栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂和两个未掺杂区的有源层。
步骤505结束时，形成的衬底基板的结构示意图可以参照图28中的S34和S35，有源层1023中可以包括三个重掺杂区，四个轻掺杂区以及两个未掺杂区。
步骤506、在栅极远离衬底基板的一侧形成栅极绝缘层。
如图28中的S36所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。该栅极绝缘层113上可以具有过孔。
步骤507、在栅极走线远离衬底基板的一侧形成源极和漏极。
该步骤507可以参考上述图23所示实施例中的步骤307，本申请实施例在此不再赘述。步骤507结束时，形成的衬底基板的结构示意图可以参照图28中的S37。
步骤508、在形成有源极和漏极的衬底基板上形成绝缘层。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。
步骤509、在形成有绝缘层的衬底基板上形成像素电极。
像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。
步骤510、在形成有像素电极的衬底基板上形成填充块，填充块位于第一过孔处。
填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
图29是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图20所示的基板。图30是图29对应的制造基板的过程结构示意图，图29所示的基板的制造过程可以参考图30，该方法可以包括：
步骤601、在衬底基板上依次形成遮光图案、第四绝缘层以及有源材料图案。
该步骤601可以参考上述图23所示实施例中的步骤301，本申请实施例在此不再赘述。步骤601结束时，形成的衬底基板的结构示意图可以参照图30中的S41和S42。
步骤602、在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层。
该第一金属材料层可以为栅极薄膜。第五绝缘层114可以用于使得遮光图案107和有源材料图案t1绝缘。
步骤603、在形成有第一金属材料层上形成第五光刻胶图案，并采用湿法刻蚀工艺，对第一金属材料层进行处理，得到栅极图案。
步骤603结束时，形成的衬底基板的结构示意图可以参照图30中的S43，该第五光刻胶图案q5可以包括两个部分的光刻胶，且该两个部分的光刻胶之间具有预设距离，以在衬底基板101上形成两条栅极图案。
步骤604、以第五光刻胶图案为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区。
如图30中的S43所示，有源材料图案t4中在垂直于衬底基板101的方向上与第五光刻胶图案q5具有交叠的区域为未掺杂区。
步骤605、对第五光刻胶图案进行灰化处理，形成第六光刻胶图案，并采用干法刻蚀工艺，对栅极图案进行处理，得到栅极走线。
如图30中的S44所示，可以通过干刻工艺对形成的栅极图案进行修饰，以使得栅极走线1024背离衬底基板101一侧的顶角为圆角Z，可以使得位于栅极走线1024上方的膜层的平坦性较好。
步骤606、去除第六光刻胶图案，并以栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂区和两个未掺杂区的有源层。
步骤606结束时，形成的衬底基板的结构示意图可以参照图30中的S45和S35，有源层1023中可以包括三个重掺杂区，四个轻掺杂区以及两个未掺杂区。
步骤607、在栅极远离衬底基板的一侧形成栅极绝缘层。
如图30中的S46所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。该栅极绝缘层113上可以具有过孔。
步骤608、在栅极走线远离衬底基板的一侧形成源极和漏极。
该步骤608可以参考上述图23所示实施例中的步骤307，本申请实施例在此不再赘述。步骤608结束时，形成的衬底基板的结构示意图可以参照图30中的S47。
步骤609、在形成有源极和漏极的衬底基板上形成绝缘层。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。
步骤610、在形成有绝缘层的衬底基板上形成像素电极。
像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。
步骤611、在形成有像素电极的衬底基板上形成填充块，填充块位于第一过孔处。
填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
图31是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图12所示的基板。图32是图31对应 的制造基板的过程结构示意图，图31所示的基板的制造过程可以参考图32，该方法可以包括：
步骤701、在衬底基板上依次形成遮光图案、第四绝缘层。
该步骤701可以参考上述图23所示实施例中的步骤301，本申请实施例在此不再赘述。步骤701结束时，形成的衬底基板的结构示意图可以参照图32中的S51和S52。
步骤702、在衬底基板上形成有源材料图案以及第七光刻胶图案，并以第七光刻胶图案为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区。
如图32中的S53所示，有源材料图案中在垂直于衬底基板101的方向上与第七光刻胶图案q7具有交叠的区域为未掺杂区。
步骤703、去除第七光刻胶图案，并在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层。
如图32中的S53所示，该第一金属材料层可以为栅极薄膜。第五绝缘层114可以用于使得遮光图案107和有源材料图案t3绝缘。
步骤704、采用干法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线。
通过干法刻蚀工艺可以较好的控制栅极走线1024的尺寸的精度，以使得栅极走线1024的尺寸较小。如图32中的S54所示，采用干法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线1024。
步骤705、以栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
如图32中的S55所示，以栅极走线1024为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板101一侧的表面注入离子，形成轻掺杂区a1和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层1023。
步骤706、在栅极远离衬底基板的一侧形成栅极绝缘层。
如图30中的S56所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。该栅极绝缘层113上可以具有过孔。
步骤707、在栅极走线远离衬底基板的一侧形成源极和漏极。
该步骤707可以参考上述图23所示实施例中的步骤307，本申请实施例在此不再赘述。步骤707结束时，形成的衬底基板的结构示意图可以参照图32中的S67。
步骤708、在形成有源极和漏极的衬底基板上依次形成绝缘层、像素电极以及填充块。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
图33是本申请实施例提供的另一种基板的制造方法的流程图。该方法可以上述实施例所提供的基板，例如用于制备图12所示的基板。图34是图32对应的制造基板的过程结构示意图，图33所示的基板的制造过程可以参考图34，该方法可以包括：
步骤801、在衬底基板上依次形成遮光图案、第四绝缘层。
该步骤801可以参考上述图23所示实施例中的步骤301，本申请实施例在此不再赘述。步骤701结束时，形成的衬底基板的结构示意图可以参照图34中的S61和S62。
步骤802、在衬底基板上形成有源材料图案以及第八光刻胶图案，以第八光刻胶图案为掩膜板，采用第一次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区。
如图34中的S63所示，有源材料图案中在垂直于衬底基板101的方向上与第八光刻胶图案q8具有交叠的区域为未掺杂区。在形成第八光刻胶图案q8之前，还可以先形成第五绝缘层114，第五绝缘层114可以用于使得遮光图案107和有源材料图案t3绝缘。
步骤803、对第八光刻胶图案进行曝光处理，得到第九光刻胶图案，以第九光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、两个轻掺杂区和两个未掺杂区的有源层。
如图34中的S64所示，有源材料图案中在垂直于衬底基板101的方向上与 第九光刻胶图案q9具有交叠的区域为未掺杂区。
步骤804、在形成有有源层的衬底基板上形成第一金属材料层。
该第一金属材料层可以为栅极薄膜。
步骤805、采用干法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线。
通过干法刻蚀工艺可以较好的控制栅极走线1024的尺寸的精度，以使得栅极走线1024的尺寸较小。如图34中的S65所示，采用干法刻蚀工艺，对第一金属材料层进行处理，得到栅极走线1024。
步骤806、在栅极远离衬底基板的一侧形成栅极绝缘层。
如图34中的S66所示，在形成栅极走线1024之后，可以在栅极走线1024远离衬底基板101的一侧形成栅极绝缘层113，以使得栅极走线1024与后续形成的源极1021和漏极1022绝缘。
在第五绝缘层114和栅绝缘层113中形成第三过孔1131和第四过孔1132，第三过孔1131和第四过孔1132位于重掺杂区远离衬底基板的一侧。
步骤807、在栅极绝缘层远离衬底基板的一侧形成源极和漏极。
在形成有栅绝缘层113的衬底基板101上形成源漏电极层，源漏电极层中包括源极和漏极，其中，源极1021和漏极1022可以分别通过第三过孔1131和第四过孔1132与两个重掺杂区电连接。步骤807结束时，形成的衬底基板的结构示意图可以参照图34中的S67。
步骤808、在形成有源极和漏极的衬底基板上依次形成绝缘层、像素电极以及填充块。
该绝缘层可以为单层结构，也可以为多层结构，绝缘层上可以具有第一过孔。像素电极可以通过第一过孔与源极和漏极中的一个电极电连接。像素电极的材料可以包括氧化铟锡。填充块可以位于第一过孔中，将第一过孔填平，以使得绝缘层远离衬底基板一侧的膜层的平坦性较好。
综上所述，本申请实施例提供了一种基板的制造方法，该基板中的薄膜晶体管可以通过绝缘层中的第一过孔与像素电极电连接，并且，通过在绝缘层的第一过孔中设置填充块，以使得位于绝缘层的第一过孔上层的膜层的平坦性较好，从而可以提高绝缘层上方的膜层质量。
根据本申请的另一方面，提供了一种显示面板，显示面板包括：
本申请实施例还提供了一种显示面板。该显示面板可以包括衬底基板，以及设置在衬底基板上的上述的基板。该基板可以如上述实施例所提供的基板。
可选的，该显示面板可以为液晶显示装置、有机发光二极管(organic light-emitting diode，OLED)显示装置(例如为有源矩阵有机发光二极管(active-matrix organic light-emitting diode，AMOLED))、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能以及指纹识别功能的产品或部件。
本申请中术语“A和B的至少一种”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和B的至少一种，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。同理，“A、B和C的至少一种”表示可以存在七种关系，可以表示：单独存在A，单独存在B，单独存在C，同时存在A和B，同时存在A和C，同时存在C和B，同时存在A、B和C这七种情况。同理，“A、B、C和D的至少一种”表示可以存在十五种关系，可以表示：单独存在A，单独存在B，单独存在C，单独存在D，同时存在A和B，同时存在A和C，同时存在A和D，同时存在C和B，同时存在D和B，同时存在C和D，同时存在A、B和C，同时存在A、B和D，同时存在A、C和D，同时存在B、C和D，同时存在A、B、C和D，这十五种情况。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”、“第二”、“第三”和“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (33)

  1. 一种基板，其特征在于，所述基板包括：
    衬底基板；
    多个子像素结构，所述多个子像素结构在所述衬底基板上阵列排布，所述子像素结构包括：
    薄膜晶体管，所述薄膜晶体管位于所述衬底基板上，且包括源极以及漏极；
    绝缘层，所述绝缘层位于所述薄膜晶体管远离所述衬底基板的一侧，所述绝缘层上具有第一过孔；
    像素电极，所述像素电极位于所述绝缘层远离所述衬底基板的一侧，所述像素电极通过所述第一过孔与所述源极和所述漏极中的一个电极电连接；
    填充块，所述填充块位于所述第一过孔处。
  2. 根据权利要求1所述的基板，其特征在于，所述薄膜晶体管还包括有源层和栅极走线，所述有源层位于所述源极和所述漏极靠近所述衬底基板的一侧，所述有源层分别与所述源极和所述漏极电连接，所述栅极走线位于所述有源层远离所述衬底基板的一侧，所述栅极走线在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影存在交叠；
    所述第一过孔中心在所述衬底基板上的正投影位于在第一方向上相邻的两个所述有源层在所述衬底基板的正投影之间，所述第一方向与栅极走线的延伸方向平行。
  3. 根据权利要求2所述的基板，其特征在于，所述衬底基板还包括转接线，所述转接线位于所述栅极走线远离所述衬底基板的一侧，所述转接线的一端在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在交叠，且所述转接线的另一端在所述衬底基板上的正投影与第一电极在所述衬底基板上的正投影存在交叠，所述第一电极为所述源极和所述漏极中与所述像素电极电连接的电极；
    所述转接线的材料包括透光导电材料，所述转接线的一端与所述像素电极电连接，所述转接线的另一端与所述第一电极电连接。
  4. 根据权利要求1所述的基板，其特征在于，所述薄膜晶体管还包括有源层和栅极走线，所述有源层位于所述源极和所述漏极靠近所述衬底基板的一侧，所述有源层分别与所述源极和所述漏极电连接，所述栅极走线位于所述有源层远离所述衬底基板的一侧，所述栅极走线在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影存在交叠；
    所述基板还包括遮光图案，所述遮光图案位于所述有源层靠近所述衬底基板的一侧，所述遮光图案在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影具有交叠，所述遮光图案朝向所述衬底基板一面为反光面。
  5. 根据权利要求4所述的基板，其特征在于，所述遮光图案包括第一基底以及位于所述第一基底朝向所述衬底基板一面的反光层，所述第一基底的材料包括钛、锡和钼中的至少一种，所述反光层的材料包括铝；
    或者，所述遮光图案的材料包括铝合金。
  6. 根据权利要求4所述的基板，其特征在于，所述有源层包括源极接触部，漏极接触部以及位于所述源极接触部和漏极接触部之间的中间部，所述源极接触部以及所述漏极接触部在第一方向上的尺寸大于所述中间部在所述第一方向上的尺寸，所述有源层在所述衬底基板上的正投影与所述遮光图案在所述衬底基板上的正投影至少部分重叠，所述栅极走线与所述第一方向的延伸方向平行。
  7. 根据权利要求4所述的基板，其特征在于，所述遮光图案包括多个遮光部和多个连接部，所述遮光部和所述连接部连接，所述遮光部沿第一方向延伸，且所述多个遮光部沿第二方向排列，所述连接部位于所述遮光部在所述第二方向上的两侧，所述连接部沿所述第二方向延伸，且所述多个连接部沿所述第一方向排列，所述第二方向与所述第一方向交叉，所述栅极走线与所述第一方向的延伸方向平行。
  8. 根据权利要求7所述的基板，其特征在于，所述有源层包括源极接触部，漏极接触部以及位于所述源极接触部和漏极接触部之间的中间部，所述连接部在所述衬底基板上的正投影在所述第一方向上的边缘，与所述有源层的源极接 触部和漏极接触部在所述衬底基板上的正投影在第一方向上的边缘平齐。
  9. 根据权利要求7所述的基板，其特征在于，所述遮光部在所述衬底基板上的正投影在所述第二方向上的边缘，与所述栅极走线在所述衬底基板上的正投影在第二方向上的边缘平齐。
  10. 根据权利要求1所述的基板，其特征在于，所述基板还包括数据线，所述数据线位于所述源极和所述漏极远离所述衬底基板的一侧；
    所述绝缘层包括沿远离所述衬底基板的方向上依次层叠的第一绝缘层以及平坦层，所述第一绝缘层位于所述源极和所述漏极远离所述衬底基板的一侧，所述平坦层位于所述数据线远离所述衬底基板的一侧；所述第一绝缘层上具有第二过孔，所述数据线通过所述第二过孔与所述源极和漏极中的一个电极电连接。
  11. 根据权利要求10所述的基板，其特征在于，所述绝缘层还包括所述第一绝缘层和所述平坦层之间的第二绝缘层，所述第二绝缘层位于所述数据线远离所述衬底基板的一侧。
  12. 根据权利要求7或11所述的基板，其特征在于，所述数据线的延伸方向与所述第二方向平行，所述连接部在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影中。
  13. 根据权利要求7所述的基板，其特征在于，所述基板还包括公共电极图案，所述公共电极图案位于所述像素电极远离所述衬底基板的一侧，所述公共电极图案包括第一电极部，所述第一电极部的材料包括金属，所述第一电极部包括多个第一条形电极，所述连接部在所述衬底基板上的正投影位于所述第一电极部在所述衬底基板上的正投影中。
  14. 根据权利要求13所述的基板，其特征在于，所述基板还包括数据线，所述数据线位于所述源极和所述漏极远离所述衬底基板的一侧，所述数据线以及 所述有源层在所述衬底基板上的正投影位于所述第一电极部在所述衬底基板上的正投影中。
  15. 根据权利要求13所述的基板，其特征在于，所述公共电极图案还包括透明电极层，所述第一电极部位于所述透明电极层靠近所述衬底基板的一侧。
  16. 根据权利要求13所述的基板，其特征在于，所述公共电极图案还包括透明电极层，所述第一电极部位于所述透明电极层远离所述衬底基板的一侧。
  17. 根据权利要求13所述的基板，其特征在于，所述公共电极图案还包括第二电极部，所述第二电极部的材料包括透光导电材料，所述第二电极部包括多个第二条形电极，且所述第一条形电极与所述第二条形电极交替排布。
  18. 根据权利要求13所述的基板，其特征在于，所述基板还包括补偿电极和数据线，所述绝缘层包括沿远离所述衬底基板的方向上依次层叠的第一绝缘层、第三绝缘层、第二绝缘层以及平坦层，所述第一绝缘层位于所述源极和所述漏极远离所述衬底基板的一侧，所述补偿电极位于所述第一绝缘层和所述第三绝缘层之间，所述数据线位于所述第三绝缘层和所述第二绝缘层之间，所述公共电极图案位于所述平坦层远离所述衬底基板的一侧；
    所述补偿电极与所述公共电极图案电连接，所述补偿电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影存在交叠。
  19. 根据权利要求1所述的基板，其特征在于，所述多个子像素结构中的至少一个子像素结构中包括突出于所述第一过孔的第一填充块。
  20. 根据权利要求19所述的基板，其特征在于，所述第一填充块远离所述衬底基板一侧的表面与所述绝缘层远离所述衬底基板一侧的表面，在所述基板的厚度方向上的距离大于0微米且小于1微米。
  21. 根据权利要求7所述的基板，其特征在于，所述中间部包括两个轻掺杂 区和沟道区，所述轻掺杂区位于所述沟道区两侧；
    所述沟道区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述源极接触部、漏极接触部以及两个所述轻掺杂区在所述衬底基板上的正投影位于所述连接部在所述衬底基板上的正投影中。
  22. 根据权利要求7所述的基板，其特征在于，所述中间部包括三个轻掺杂区和两个沟道区，所述轻掺杂区和所述沟道区交替排布；
    所述两个沟道区以及所述两个沟道区之间的轻掺杂区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述源极接触部、漏极接触部以及位于所述两个沟道区两侧的所述轻掺杂区在所述衬底基板上的正投影位于所述连接部在所述衬底基板上的正投影中。
  23. 根据权利要求7所述的基板，其特征在于，所述中间部包括三个轻掺杂区和两个沟道区，所述轻掺杂区和所述沟道区交替排布；
    所述两个沟道区以及所述两个沟道区之间的轻掺杂区在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中，所述连接部在所述衬底基板上的正投影位于所述源极接触部、漏极接触部以及所述两个沟道区两侧的轻掺杂区在所述衬底基板上的正投影中。
  24. 根据权利要求7所述的基板，其特征在于，所述中间部包括四个轻掺杂区、两个沟道区以及一个重掺杂区，所述轻掺杂区和所述沟道区交替排布，所述重掺杂区位于所述两个沟道区之间的两个轻掺杂区之间；
    所述中间部在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影中。
  25. 一种基板的制造方法，其特征在于，所述方法包括：
    获取衬底基板；
    在衬底基板上形成多个子像素结构，所述多个子像素结构在所述衬底基板上阵列排布；
    其中，所述在衬底基板上形成子像素结构，包括：
    在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括源极和漏极；
    在形成有所述薄膜晶体管的衬底基板上形成绝缘层，所述绝缘层上具有第一过孔；
    在形成有所述绝缘层的衬底基板上形成像素电极，所述像素电极通过所述第一过孔与所述源极和所述漏极中的一个电极电连接；
    在形成有所述像素电极的衬底基板上形成填充块，所述填充块位于所述第一过孔处。
  26. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案；
    在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
    采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
    以所述栅极走线为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及轻掺杂区；
    在形成有轻掺杂区的衬底基板上形成第一光刻胶图案；
    以所述第一光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成重掺杂区和轻掺杂区；
    去除所述第一光刻胶图案，形成包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
  27. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案；
    在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
    在形成有所述第一金属材料层上形成第二光刻胶图案，并采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极图案；
    以所述第二光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
    在形成有重掺杂区的衬底基板上形成第三光刻胶图案，并采用干法刻蚀工 艺对所述栅极图案层进行处理，得到栅极走线；
    去除所述第三光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
  28. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案；
    在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
    在形成有所述第一金属材料层上形成第四光刻胶图案，并采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
    以所述第四光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
    去除所述第四光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂区和两个未掺杂区的有源层。
  29. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案；
    在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
    在形成有所述第一金属材料层上形成第五光刻胶图案；
    采用湿法刻蚀工艺对所述第一金属材料层进行处理，得到栅极图案；
    以所述第五光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
    对所述第五光刻胶图案进行灰化处理，形成第六光刻胶图案，并采用干法刻蚀工艺对所述栅极图案进行处理，得到栅极走线；
    去除所述第六光刻胶图案，并以所述栅极走线为掩膜板，采用第二次离子 注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括三个重掺杂区、四个轻掺杂区和两个未掺杂区的有源层。
  30. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案以及第七光刻胶图案；
    以所述第七光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
    去除所述第七光刻胶图案，并在形成有有源材料图案的衬底基板上形成第五绝缘层和第一金属材料层；
    采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线；
    以所述栅极走线为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层。
  31. 根据权利要求25所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，包括：
    在所述衬底基板上形成有源材料图案以及第八光刻胶图案；
    以所述第八光刻胶图案为掩膜板，采用第一次离子注入工艺在所述有源材料图案远离所述衬底基板一侧的表面注入离子，形成未掺杂区以及重掺杂区；
    对所述第八光刻胶图案进行曝光处理，得到第九光刻胶图案，以所述第九光刻胶图案为掩膜板，采用第二次离子注入工艺在有源材料图案远离所述衬底基板一侧的表面注入离子，形成轻掺杂区和未掺杂区，以得到包括两个重掺杂区、三个轻掺杂区和两个未掺杂区的有源层；
    并在形成有有源层的衬底基板上形成第五绝缘层和第一金属材料层；
    采用干法刻蚀工艺对所述第一金属材料层进行处理，得到栅极走线。
  32. 根据权利要求26-31任一所述的基板的制造方法，其特征在于，在所述衬底基板上形成所述薄膜晶体管，还包括：
    在形成有所述栅极走线的衬底基板上形成栅极绝缘层；
    在栅极绝缘层和第五绝缘层中形成第三过孔和第四过孔，所述第三过孔和所述第四过孔位于所述重掺杂区远离所述衬底基板的一侧；
    在形成有栅极绝缘层的衬底基板上形成源漏电极层，所述源漏电极层中包括源极和漏极，其中，所述源极和所述漏极分别通过所述第三过孔和所述第四过孔与所述重掺杂区电连接。
  33. 一种显示面板，其特征在于，所述显示面板包括：衬底基板，以及设置在所述衬底基板上的如权利要求1至24任一所述的基板。
CN202280000678.2A 2022-03-31 2022-03-31 基板及其制造方法、显示面板 Pending CN117461134A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/084574 WO2023184406A1 (zh) 2022-03-31 2022-03-31 基板及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN117461134A true CN117461134A (zh) 2024-01-26

Family

ID=88198741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000678.2A Pending CN117461134A (zh) 2022-03-31 2022-03-31 基板及其制造方法、显示面板

Country Status (2)

Country Link
CN (1) CN117461134A (zh)
WO (1) WO2023184406A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
CN114551555A (zh) * 2019-03-28 2022-05-27 合肥京东方卓印科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN111708203A (zh) * 2020-07-20 2020-09-25 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
WO2023184406A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
US20220406875A1 (en) Display substrate and display device
US11895859B2 (en) Transparent display panels, display screens, and mask plates
CN111430439B (zh) 一种显示面板及显示装置
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN111965908B (zh) 一种阵列基板和显示装置
CN111338144B (zh) 显示面板及显示装置
KR20180028387A (ko) 디스플레이 장치
CN112859463B (zh) 一种显示面板及显示装置
US11287711B2 (en) Display panel, method for manufacturing the same and display device
US20220208910A1 (en) Display panel and fabrication method thereof, and display device
CN216052544U (zh) 阵列基板、显示装置
US20230314888A1 (en) Array substrate and display apparatus
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN111180493B (zh) 显示面板及其制造方法、显示装置
CN112687193A (zh) 显示面板
CN111415963A (zh) 显示面板及其制备方法
CN218353025U (zh) 显示装置
US11818920B2 (en) Display panel and manufacturing method thereof, display device
CN216389369U (zh) 显示面板和显示装置
WO2022222404A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2023184406A1 (zh) 基板及其制造方法、显示面板
US20230345776A1 (en) Display panel, display device and method for manufacturing display pane
US20230389374A1 (en) Display panel, manufacturing method thereof and display apparatus
CN114203731A (zh) 阵列基板、显示面板及显示装置
KR20080086062A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination