CN117453591A - 一种电平适配装置、存储系统及供电方法 - Google Patents

一种电平适配装置、存储系统及供电方法 Download PDF

Info

Publication number
CN117453591A
CN117453591A CN202311322735.1A CN202311322735A CN117453591A CN 117453591 A CN117453591 A CN 117453591A CN 202311322735 A CN202311322735 A CN 202311322735A CN 117453591 A CN117453591 A CN 117453591A
Authority
CN
China
Prior art keywords
component
interface
level
resistance element
adaptation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311322735.1A
Other languages
English (en)
Inventor
郑海军
武恒文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202311322735.1A priority Critical patent/CN117453591A/zh
Publication of CN117453591A publication Critical patent/CN117453591A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种电平适配装置、存储系统及供电方法。其中，所述电平适配装置包括：包括：第一接口、第二接口、第三接口和适配电路，其中；所述适配电路与所述第一接口、第二接口及所述第三接口连接，用于：在所述第一接口接入第一电子设备支持的第一电平时，通过所述第三接口向第二电子设备提供与所述第一电子设备适配的所述第一电平；在所述第一接口未接入所述第一电平时，通过所述第三接口向所述第二电子设备提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。

Description

一种电平适配装置、存储系统及供电方法
本申请是申请日为2022年06月28日、申请号为202210752325.X、发明名称为“一种电平适配装置、存储系统及供电方法”的中国专利申请的分案申请。
技术领域
本发明涉及存储器相关的电路技术领域，尤其涉及一种电平适配装置、存储系统及供电方法。
背景技术
随着大数据时代的到来，对于数据存储的要求越来越高，硬盘作为存储数据的媒介之一，得到业界内广泛的关注，尤其是对固态硬盘(SSD，Solid State Drives)的关注更是广泛。然而，由于与SSD通信的平台所支持的通信电平的类型比较多，使得SSD使用的平台有所限制，因此，目前，如何适配SSD与平台完成通信是本领域技术人员需要解决的问题。
发明内容
有鉴于此，本发明提供一种电平适配装置、存储系统及供电方法，以将SSD的通信电平自动适配平台支持的电平，从而完成平台与SSD的通信。
为达到上述目的，本发明的技术方案是这样实现的：
第一方面，本发明实施例提供一种电平适配装置，包括：第一接口、第二接口、第三接口和适配电路，其中；
所述适配电路与所述第一接口、第二接口及所述第三接口连接，用于：在所述第一接口接入第一电子设备支持的第一电平时，通过所述第三接口向第二电子设备提供与所述第一电子设备适配的所述第一电平；在所述第一接口未接入所述第一电平时，通过所述第三接口向所述第二电子设备提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。
第二方面，本发明实施例提供一种存储系统，包括前述任一项的电平适配装置。
第三方面，本发明实施例还提供一种存储系统的供电方法，应用于电平适配装置，所述电平适配装置包括第一接口、第二接口、第三接口及适配电路，所述适配电路与所述第一接口、第二接口及所述第三接口连接；所述供电方法包括：
在所述第一接口接入第一电子设备支持的第一电平时，所述适配电路通过所述第三接口向第二电子设备包含的所述存储系统提供与所述第一电子设备适配的所述第一电平；
在所述第一接口未接入所述第一电平时，所述适配电路通过所述第三接口向所述存储系统提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。
本发明实施例提供一种电平适配装置、存储系统及供电方法。其中，所述电平适配装置包括：第一接口、第二接口、第三接口和适配电路，其中；所述适配电路与所述第一接口、第二接口及所述第三接口连接，用于：在所述第一接口接入第一电子设备支持的第一电平时，通过所述第三接口向第二电子设备提供与所述第一电子设备适配的所述第一电平；在所述第一接口未接入所述第一电平时，通过所述第三接口向所述第二电子设备提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。本发明实施例提供的电平适配装置及存储系统的供电方法，根据在第一电子设备(平台系统)与第二电子设备(存储系统)之间设备有电平适配装置，根据电平适配装置的第一接口是否有第一电子设备支持的第一电平接入，自动的使第二电子设备获得与所述第一电子设备适配的电平(第一电平或者第二电平)，以此使得使用第二电子设备的用户不用去甄别第一电子设备所支持的电平，进而完成第一电子设备与第二电子设备之间的第一信号的通信。这样，使得第二电子设备能够适用支持不同电平类型的第一电子设备。
附图说明
图1为本发明实施例提供电平适配装置的结构示意图；
图2为本发明实施例提供的第一电子设备与第二电子设备之间存在的问题的示意图一；
图3为本发明实施例提供的第一电子设备与第二电子设备之间存在的问题的示意图二；
图4为本发明实施例提供的第一电子设备与第二电子设备之间存在的问题的示意图三；
图5为本发明实施例提供的电平适配装置的工作原理示意图；
图6为本发明实施例提供的适配电路的结构示意图一；
图7为本发明实施例提供的适配电路的结构示意图二；
图8为本发明实施例提供的适配电路的结构示意图三；
图9为本发明实施例提供的电平适配方法的流程示意图；
图10为本发明实施例提供的固态硬盘的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互任意组合。在附图的流程图示出了逻辑顺序，但是在某些情况下，可以不同于此处的顺序执行所示出或描述的步骤。
参考图1，如图其所示，本发明实施例提供一种电平适配装置100，其包括：第一接口101、第二接口102、第三接口103和适配电路104，其中；
所述适配电路与所述第一接口、第二接口及所述第三接口连接，用于：在所述第一接口接入第一电子设备支持的第一电平时，通过所述第三接口向第二电子设备提供与所述第一电子设备适配的所述第一电平；在所述第一接口未接入所述第一电平时，通过所述第三接口向所述第二电子设备提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。
需要说明的是，所述第一电子设备和第二电子设备可以是利用某种接口协议能够进行通信的任何终端或平台等设备，比如，第一电子设备可以是具有高速串行计算机扩展总线标准(PCIe，Peripheral Component Interconnect express)M.2接口的平台；所述第二电子设备可以是具有PCIe M.2接口的SSD。再比如，所述第一电子设备还可以是具有PCIeM.3接口的平台；所述第二电子设备可以是PCIe M.3接口的SSD等等。应该清楚的是，本发明实施例中的电平适配装置也可以适用其他类型接口的设备。此外，不论第一电子设备和第二电子设备是那种类型的设备，电平适配装置的工作原理均是相同。下面仅以第一电子设备为具有PCIe M.2接口的平台；所述第二电子设备为具有PCIe M.2接口的SSD为例进行说明电平适配装置的工作原理及结构。下面没有特别说明情况下，所述第一电子设备即为具有PCIe M.2接口的平台；所述第二电子设备即为具有PCIe M.2接口的SSD。
在使用PCIe M.2接口的SSD时，其具有PEWAKE#，CLKREQ#，PERST#，PLA_S3#，PLN#，PWRDIS等全部或者部分相关信号，用于和平台端的辅助通信，通常称为边带信号(SidebandSignal)。Sideband Signal要正常完成通信，SSD端和平台端的Sideband输入输出(IO)接口的通信电平要正确匹配，具体如图2所示，也即二者具有相同的电平。基于Sideband Signal通信电平的匹配要求，导致通信电平不同的SSD和平台之间无法正常通信，因而支持A通信电平的SSD无法在支持B通信电平的平台上工作；而支持B通信电平的SSD也无法在支持A通信电平的平台上工作。具体示例可以参见图3和图4。
基于此，本发明实施例提供的电平适配装置可以使SSD可以自动适配平台端对于Sideband Signal通信的通信电平，以使SSD与平台能够完成Sideband Signal的通信。
具体来讲，本发明实施例提供的电平适配装置的工作原理是这样的：在第一接口接入所述第一电子设备支持的第一电平时，通过所述第三接口向所述第二电子设备提供所述第一电平；在第一接口未接入所述第一电子设备支持的第一电平时，通过所述第三接口向所述第二电子设备提供第二电平；所述第二电平时从第二接口接入的所述第一电子设备支持的电平。也就是说，第一电子设备支持第一电平时，适配电路就为第二电子设备自动配置第一电平；在第一电子设备不支持第一电平时，由于第一电子设备不是支持第一电平就是支持第二电平，那么，此时适配电路就为第二电子设备自动配置第二电平，以使第一电子设备与第二电子设备的电平匹配。
其中，在一些实施例中，所述第一接口与第一电子设备连接，用于接入第一电平或者不接入第一电平。在所述第一电子设备支持所述第一电平时，所述第一电子设备可以输出第一电平，所述第一接口接入所述第一电平；在所述第一电子设备不支持所述第一电平时，所述第一电子设备不输出所述第一电平，所述第一接口就不接入所述第一电平。
需要说明的是，由于目前第一电子设备也即平台端支持的电平是两种，因此，在不支持其中一种时，必然支持另一种，也就是说，本发明实施例提供仅提供了具有两种电平适配的电平适配装置。在第一电子设备支持更多电平时，基于本发明实施例的发明构思，可以构建其实现电路。本发明实施例的重点在于所述第一电子设备支持两种电平的电路构成，也就是，在以下说明中，没有特别说明的情况下，所述第一电子设备支持第一电平或第二电平。比如，所述第一电平可以是1.8伏特(V)；所述第二电平可以是3.3V。也可以是，第一电平也可以是3.3V，第二电平是1.8V。
举例来说，如图5所示，平台开机后，在所述第一电子设备输出1.8V时，说明所述第一电子设备支持1.8V，此时，所述第一接口接入所述1.8V，在接入1.8V后，在所述适配电路的作用下，在第三接口输出1.8V，并将该1.8V提供给所述第二电子设备，作为其通信电平；在所述第一电子设备未输出1.8V时，说明所述第一电子设备不支持1.8V，那么其支持3.3V，此时所述第一接口未接入电平，此时，在所述适配电路的作用下，在所述第三接口输出3.3V，并将该3.3V提供给所述第二电子设备，以3.3V作为其通信电平。应该理解的是，图5仅是一种示例，其实现原理也可以是根据所述第一电子设备是否输出3.3V来进行实现，也可以是其他电平，这需要根据实际情况进行调整，在此不做赘述。
在一些实施例中，所述电平适配装置位于第一电子设备；或位于第二电子设备；或独立于所述第一电子设备和所述第二电子设备。
可以理解的是，所述电平适配装置可以设置在所述第一电子设备内或所述第二电子设备内，也可以独立于所述第一电子设备和所述第二电子设备。也就是，所述电平适配装置可以设置在平台内部或者SSD内部，也可以单独设置，以帮助SSD实现电平适配。
在实际实现过程中，所述电平适配装置中的适配电路可以具有多种实现方式。
在一些实施例中，所述适配电路包括：第一组件、第二组件以及第三组件，其中；
所述第一组件的第一端与所述第一接口连接，所述第一组件的第二端接地或低电平；所述第一组件的第三端与所述第三组件的使能端连接；所述第一组件，用于在所述第一接口未接入所述第一电平时，使能所述第三组件；
所述第二组件的使能端与输入端均与所述第一接口连接；所述第二组件的输出端与所述第三接口连接；所述第二组件，用于在所述第一接口接入所述第一电平时，使能端与输入端均接入所述第一电平；输出端通过所述第三接口向第二电子设备提供所述第一电平；
所述第三组件的使能端与所述第一组件的所述第三端连接，并且通过第一电阻与所述第二接口连接；所述第三组件的输入端与所述第二接口连接；所述第三组件的输出端与所述第三接口连接；所述第三组件，用于在所述第一接口未接入所述第一电平时使能，输入端通过第二接口接入第二电平；输出端通过第三接口向第二电子设备提供所述第二电平。
需要说明的是，这里所描述的第一组件、第二组件、第三组件中的“第一”、“第二”及“第三”仅是为了方便描述，不用于限制本发明。这里不论第一组件、第二组件及第三组件的类型为何，其采用的均是其开关特性，因此，所述第一组件、所述第二组件、所述第三组件可以是能够实现上述电路功能的任何具有开关特性的元器件。
作为一种可选的实施方式，如图6所示，所述第一组件是N型金属氧化物半导体场效应晶体管(MOSFET，Metal Oxide Semiconductor Field Effect Transistor)；所述第二组件和所述第三组件均为负载开关。
需要说明的是，在图6中，1041为第二组件，即为Load Switch1；1042为第三组件，即为Load Switch2；1043为第一组件，也即NMOS晶体管。
其中，上述结构的适配电路其工作原理可以如下：在所述第一电子设备输出第一电平时，所述第一接口接入所述第一电平，所述NMOS晶体管导通，Load Switch2的使能端接地，使得Load Switch2关闭，第二电平不能通过第三接口输出到第二电子设备；在第一电平还输入到Load Switch1的使能端，使得Load Switch1开启，输出所述第一电平，通过第三接口提供第二电子设备(或SSD)；在所述第一电子设备未输出第一电平时，所述第一接口未接入第一电平，所述NMOS晶体管关闭，Load Switch2的使能端有电压输入，使得Load Switch2开启，第二电平可以通过三接口输出到第二电子设备，由于没有第一电平，Load Switch1关闭，没有输出电平，此时，整个适配电路由Load Switch2输出第二电平到所述第二电子设备。
举例来说，所述第一电子设备为平台(Platform)；所述第二电子设备为SSD，且所述第一电平为1.8V时，其按照图6的适配电路实际操作可以如下：如果平台支持1.8VSideband电平，开机后Platform的M.2接口上的VIO1.8V引脚会输出1.8V电平，该1.8V电平会通过第一接口输出到Loadswitch1和NMOS，其中，NMOS导通，将Loadswitch2关闭，此时，3.3V电平不能输出到SSD的Controller，同时在1.8V的工作下，Loadswitch1工作，输出1.8V通过第三接口输出到SSD的Controller，最终，SSD的Sideband IO工作于1.8V的电平。如果平台不支持1.8V Sideband电平，开机后Platform的M.2接口上VIO1.8V引脚悬空；Loadswitch1没有1.8V电平输入，故而不输出1.8V电平给SSD的Controller；此时，NMOS没有1.8V电平输入，NMOS关闭，Loadswitch2导通，3.3V电平输出到SSD的Controller，最终，SSD的Sideband IO工作于3.3V电平。
需要说明的是，这里所述第一组件还可以是P型MOSFET，所述第二组件和所述第三组件均为负载开关，在这种情况下，要实现上述功能，可以将所述P型MOSFET的漏极端接入地；所述P型MOSFET的源极端接于所述第三组件开关的使能端。所述二组件和所述第二组件的连接方式不变。
在一些实施例中，所述适配电路104也可以包括：第四组件、第五组件及第六组件，其中；
所述第四组件包括：选择端、第一输入端、第二输入端和输出端；所述选择端与所述第一接口连接；在所述第一接口接入所述第一电平时，将第一输入端与输出端连接；在所述第一接口未接入所述第一电平时，将第二输入端与所述输出端连接；所述第一输入端通过所述第六组件包含的第一电阻元件与所述第五组件的反馈端连接；所述第二输入端通过所述第六组件包含的第二电阻元件与所述第五组件的所述反馈端连接；所述输出端接地；
所述第五组件，包括使能端、输入端、输出端及反馈端；所述使能端与输入端与所述第二接口连接，用于接入第二电平；所述反馈端，通过所述第六组件包含的第三电阻元件与所述输出端连接；所述输出端与所述第三接口连接，用于在所述第一接口接入所述第一电平时，基于所述第一电阻元件与所述第三电阻元件通过所述第三接口向第二电子设备提供所述第一电平，或者基于所述第二电阻元件与所述第三电阻元件通过所述第三接口向第二电子设备提供所述第一电平；在所述第一接口未接入所述第一电平时，基于所述第二电阻元件与所述第三电阻元件通过所述第三接口向第二电子设备提供所述第二电平，或者基于所述第一电阻元件与所述第三电阻元件通过所述第三接口向第二电子设备提供所述第二电平。
作为一种可实施方式，如图7所示，，所述第四组件为模拟开关；所述第五组件为低压稳压器。其中，所述第六组件包括第一电阻、第二电阻和第三电阻。
需要说明的是，在图7中，1044为第四组件，也即Analog Swich；1045为第五组件，也即LDO；1046为第六组件，包括电阻R1、R2、R3、R4。
在该适配电路的结构下，其工作原理如下：LDO电压输出控制满足Vout＝Vfb*(1+R3/R1)或者Vout＝Vfb*(1+R3/R2)，其中，Vfb是LDO设计的固定值，通过选取合适的电阻组合R1、R2、R3，可以使Vout＝1.8V或者Vout＝3.3V；在此基础下，可以进行如下设计，如果平台支持1.8V Sideband电平，开机后Platform的M.2接口中的VIO1.8V引脚上会输出1.8V电平，将该1.8V电平通过第一接口输出到给到Analog Switch的选择引脚，使IN2引脚与OUT引脚导通，通过R2、R3的配合，使LDO的输出Vout＝Vfb*(1+R3/R2)＝1.8V；最终，通过第三接口将该1.8V提供给SSD，以使SSD的Sideband IO工作于1.8V电平。如果平台不支持1.8VSideband电平，开机后Platform的M.2接口上VIO1.8V引脚悬空；此时，Analog Switch中的选择引脚没有电平输入，根据设计时IN1引脚与OUT引脚导通，通过R1、R3的配合，使LDO的输出Vout＝Vfb*(1+R3/R1)＝3.3V；最终，通过第三接口将该3.3V提供给SSD，以使SSD的Sideband IO工作于3.3V电平；应该注意的是，Analog Switch的控制逻辑也可以反过来，相应交换R1与R2电阻即可。
其中，在一些实施例中，所述第六组件还包括第四电阻元件，所述第四电阻元件接于所述第二接口与所述第五组件的使能端之间，用于降低接入所述使能端的电压。
需要说明的是，该第四电阻的使用是为了第一低压稳压组件的安全性，在第一低压稳压组件的使能端不直接输入第二电平，而是通过一定的电阻进行分压，也即在第二接口与第一低压稳压组件的使能端之间串联第四电阻。其中，第四电阻的大小根据实际需求进行设计。
在另一些实施例中，所述适配电路也可以包括：
第七组件和第八组件，其中；
所述第七组件的输入端与所述第八组件的输入端连接；所述第七组件的输出端浓郁所述第八组件的输出端连接；
所述第七组件的输入端与所述第八组件的输入端与所述第二接口连接，用于接入所述第二电平；
所述第七组件的使能端及所述第八组件的使能端与所述第一接口连接，用于在所述第一接口接入所述第一电平时，使能所述第七组件；在所述第一接口未接入所述第一电平时，使能所述第八组件；
所述第七组件的输出端，与所述第三接口连接，用于在使能时，通过所述第三接口向所述第二电子设备提供所述第一电平；
所述第八组件的输出端，与所述第三接口连接，用于在使能时，通过所述第三接口向所述第二电子设备提供所述第二电平。
作为一种可选的实施方式，如图8所示，所述第七组件为低压稳压器；所述第八组件为与所述第七组件具有反向使能信号的负载开关。
需要说明的是，在图8中，1047为第七组件，也即LDO1.8V；1048为第八组件，也即Load Switch。其中，第七组件与第八组件的使能信号相互为反信号，如图8所示，LDO1.8V的输入端与Load Switch的输入端相连；LDO1.8V的输出端与Load Switch的输出端相连；LDO1.8V的输入端使能端与Load Switch的使能端通过第一接口与所述第一电子设备相邻，但二者的使能逻辑确实相反的，也就是，LDO1.8V使能时，Load Switch关闭；Load Switch使能时，LDO1.8V关闭。
在该适配结构下，其工作原理如下：Integrate IC集成LDO和Loadswitch组成选通电路，LDO使能控制为高有效；Loadswitch使能控制为低有效；如果平台支持1.8V Sideband电平，开机后Platform的M.2接口上的VIO1.8V引脚会输出1.8V；第一接口接入有1.8V，此时，LDO使能有效，Loadswitch使能失效而关闭，通过第三接口给SDD提供1.8V电源电平；最终，SSD的Sideband IO工作于1.8V电平；如果平台不支持1.8V Sideband电平，开机后Platform的M.2接口上VIO1.8V管脚悬空，第一接口没有1.8V接入，此时，Loadswitch使能有效，LDO使能失效关闭，输出3.3V；最终，SSD的Sideband IO工作于3.3V电平。
需要说明的是，前述图6至图8示出的适配电路仅是三种实现电路，按照本发明的思路，也可以配置其他形式的变形，在此不再一一赘述。
本发明实施例提供的电平适配装置，根据在第一电子设备(平台系统)与第二电子设备(存储系统)之间设备有电平适配装置，根据电平适配装置的第一接口是否有第一电子设备支持的第一电平接入，自动的使第二电子设备获得与所述第一电子设备适配的电平(第一电平或者第二电平)，以此使得使用第二电子设备的用户不用去甄别第一电子设备所支持的电平，进而完成第一电子设备与第二电子设备之间的第一信号的通信。这样，使得第二电子设备能够适用支持不同电平类型的第一电子设备。
基于相同的发明构思，本发明实施例还提供一种存储系统的供电方法，如图9所示，
应用于电平适配装置，所述电平适配装置包括第一接口、第二接口、第三接口及适配电路，所述适配电路与所述第一接口、第二接口及所述第三接口连接；所述供电方法包括：
S901：在所述第一接口接入第一电子设备支持的第一电平时，所述适配电路通过所述第三接口向第二电子设备包含的所述存储器系统提供与所述第一电子设备适配的所述第一电平；
S902：在所述第一接口未接入所述第一电平时，所述适配电路通过所述第三接口向所述存储器系统提供与所述第一电子设备适配的第二电平；所述第二电平为所述第一电子设备支持的从所述第二接口接入的电平。
需要说明的是，本发明实施例提供的供电方法与前述电平适配装置属于相同的发明构思，这里所出现的名词在前述已经详细解释过，为使说明书简明，在此不再重复解释，具体可以参见前述描述。
基于此，本发明实施例还提供一种存储系统，包括前述任一项所述的电平适配装置。
在一些实施例中，所述存储系统还可以包括PCIe M.2接口。
在一些实施例中，所述存储系统还可以包括一个或多个三维NAND存储器和存储器控制。
在一些实施例中，所述存储系统是固态硬盘SSD。
如前述，SSD也可以包含其他接口，此时，平台使用的接口与SSD对应。
其中，存储系统可以具有一个或多个三维(3D)NAND闪存存储器和存储器控制器，如图10中所示的一示例中，存储器控制器和多个存储器集成到SSD 1000中。
其中，存储器控制器耦合到存储器，并且被配置为控制存储器。存储器控制器可以管理存储在存储器中的数据。在一些实施方式中，存储器控制器可以被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储器控制器被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。存储器控制器可以被配置为控制存储器的操作，例如读取、擦除和编程操作。存储器控制器还可以被配置为管理关于存储在或要存储在存储器中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器还被配置为处理关于从存储器读取的或者被写入到存储器的数据的纠错码(ECC)。存储器控制器还可以执行任何其他合适的功能，例如，格式化存储器。存储器控制器可以根据特定通信协议与外部设备，(例主机)通信。例如，存储器控制器可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
此外，SSD1000还可以包括将SSD 1000与主机(例如，主机)耦合的SSD连接器1003。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (26)

1.一种电平适配装置，其特征在于，包括：
第一接口，所述第一接口可接入第一电子设备支持的第一电平；
第二接口，所述第二接口可接入所述第一电子设备支持的第二电平；
第三接口，所述第三接口与第二电子设备连接；以及
适配电路，所述适配电路与所述第一接口、第二接口及所述第三接口均连接，并被配置为通过所述第三接口可选择的向第二电子设备提供所述第一电平和所述第二电平。
2.根据权利要求1所述的电平适配装置，其特征在于，
所述第一接口接入所述第一电平时，所述适配电路被配置为通过所述第三接口向所述第二电子设备提供所述第一电平；
所述第一接口未接入所述第一电平时，所述第二接口接入所述第二电平，所述适配电路被配置为通过所述第三接口向所述第二电子设备提供所述第二电平。
3.根据权利要求1所述的电平适配装置，其特征在于，所述电平适配装置位于第一电子设备；或位于第二电子设备；或独立于所述第一电子设备和所述第二电子设备。
4.根据权利要求1所述的电平适配装置，其特征在于，所述适配电路包括：
第一组件，所述第一组件的第一端与所述第一接口连接，所述第一组件的第二端接地或接入低电平；
第二组件，所述第二组件的使能端与输入端均与所述第一接口连接；所述第二组件的输出端与所述第三接口连接；以及
第三组件，所述第三组件的使能端与所述第一组件的第三端连接，并且通过第一电阻与所述第二接口连接；所述第三组件的输入端与所述第二接口连接；所述第三组件的输出端与所述第三接口连接；
其中：
所述第一组件被配置为在所述第一接口未接入所述第一电平时导通，并使能所述第三组件，以通过所述第三组件的输出端向所述第三接口提供所述第二电平；
所述第二组件被配置为在所述第一接口接入所述第一电平时被使能，以通过所述第二组件的输出端向所述第三接口提供所述第一电平。
5.根据权利要求4所述的电平适配装置，其特征在于，所述第一组件为N型金属氧化物半导体场效应晶体管MOSFET；所述第二组件和所述第三组件均为负载开关。
6.根据权利要求1所述的电平适配装置，其特征在于，所述适配电路包括第四组件、第五组件、第一电阻元件、第二电阻元件第三电阻元件，其中：
所述第四组件的选择端与所述第一接口连接；所述第四组件的输出端接地；
所述第五组件的使能端和所述第五组件的输入端均与所述第二接口连接；所述第五组件的反馈端通过所述第三电阻元件与所述第五组件的输出端连接；所述第五组件的反馈端通过所述第一电阻元件与所述第四组件的第一输入端连接；所述第五组件的所述反馈端通过所述第二电阻元件与所述第四组件的第二输入端连接；所述第五组件的输出端与所述第三接口连接；
其中，所述第四组件的选择端可选择的将所述第四组件的第一输入端与所述第四组件的输出端连接和将所述第四组件的第二输入端与所述第四组件的输出端连接，以可选择的基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平和所述第二电平，或者，以可选择的基于所述第二电阻元件与所述第三电阻元件向所述第三接口提供所述第一电平和所述第二电平。
7.根据权利要求6所述的电平适配装置，其特征在于，
所述第一接口接入所述第一电平时，所述第四组件的选择端将所述第四组件的第一输入端与所述第四组件的输出端连接，以基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平，或者，以基于所述第二电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平；
所述第一接口未接入所述第一电平时，所述第四组件的选择端将所述第四组件的第二输入端与所述第四组件的输出端连接，以基于所述第二电阻元件和所述第三电阻元件向所述第三接口提供所述第二电平，或者，以基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平。
8.根据权利要求6所述的电平适配装置，其特征在于，所述第四组件为模拟开关；所述第五组件为低压稳压器。
9.根据权利要求6所述的电平适配装置，其特征在于，所述适配电路还包括第四电阻元件，所述第四电阻元件接于所述第二接口与所述第五组件的使能端之间，用于降低接入所述使能端的电压。
10.根据权利要求1所述的电平适配装置，其特征在于，所述适配电路包括第七组件和第八组件，所述第七组件的输入端和所述第八组件的输入端均与所述第二接口连接；所述第七组件的输出端和所述第八组件的输出端均与所述第三接口连接；所述第七组件的使能端和所述第八组件的使能端均与所述第一接口连接；
其中，所述第七组件和所述第八组件由所述第一接口接入的电平可选择的被使能，以向所述第三接口提供所述第一电平或所述第二电平。
11.根据权利要求10所述的电平适配装置，其特征在于，
所述第一接口接入所述第一电平，所述第七组件被使能，通过所述第七组件的输出端向所述第三接口提供所述第一电平；
所述第一接口未接入所述第一电平，所述第八组件被使能，通过所述第八组件的输出端向所述第三接口提供所述第二电平。
12.根据权利要求10所述的电平适配装置，其特征在于，所述第七组件为低压稳压器；所述第八组件为与所述第七组件具有反向使能信号的负载开关。
13.一种存储系统，其特征在于，包括：
接口，所述接口包括为所述存储系统的接口提供通信电平的引脚，所述存储系统可通过所述接口与平台通信；以及
电平适配装置，包括：
第一接口，所述第一接口可接入所述平台支持的第一电平；
第二接口，所述第二接口可接入所述平台支持的第二电平；
第三接口，所述第三接口与所述引脚连接；以及
适配电路，所述适配电路与所述第一接口、第二接口及所述第三接口均连接，并被配置为通过所述第三接口可选择的向所述存储系统提供所述第一电平和所述第二电平。
14.根据权利要求13所述的存储系统，其特征在于，
所述第一接口接入所述第一电平时，所述适配电路被配置为通过所述第三接口向所述存储系统提供所述第一电平；
所述第一接口未接入所述第一电平时，所述第二接口接入所述第二电平，所述适配电路被配置为通过所述第三接口向所述存储系统提供所述第二电平。
15.根据权利要求13所述的存储系统，其特征在于，所述适配电路包括：
第一组件，所述第一组件的第一端与所述第一接口连接，所述第一组件的第二端接地或接入低电平；
第二组件，所述第二组件的使能端与输入端均与所述第一接口连接；所述第二组件的输出端与所述第三接口连接；以及
第三组件，所述第三组件的使能端与所述第一组件的第三端连接，并且通过第一电阻与所述第二接口连接；所述第三组件的输入端与所述第二接口连接；所述第三组件的输出端与所述第三接口连接；
其中：
所述第一组件被配置为在所述第一接口未接入所述第一电平时导通，并使能所述第三组件，以通过所述第三组件的输出端向所述第三接口提供所述第二电平；
所述第二组件被配置为在所述第一接口接入所述第一电平时被使能，以通过所述第二组件的输出端向所述第三接口提供所述第一电平。
16.根据权利要求15所述的存储系统，其特征在于，所述第一组件为N型金属氧化物半导体场效应晶体管MOSFET；所述第二组件和所述第三组件均为负载开关。
17.根据权利要求13所述的存储系统，其特征在于，所述适配电路包括第四组件、第五组件、第一电阻元件、第二电阻元件第三电阻元件，其中：
所述第四组件的选择端与所述第一接口连接；所述第四组件的输出端接地；
所述第五组件的使能端和所述第五组件的输入端均与所述第二接口连接；所述第五组件的反馈端通过所述第三电阻元件与所述第五组件的输出端连接；所述第五组件的反馈端通过所述第一电阻元件与所述第四组件的第一输入端连接；所述第五组件的所述反馈端通过所述第二电阻元件与所述第四组件的第二输入端连接；所述第五组件的输出端与所述第三接口连接；
其中，所述第四组件的选择端可选择的将所述第四组件的第一输入端与所述第四组件的输出端连接和将所述第四组件的第二输入端与所述第四组件的输出端连接，以可选择的基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平和所述第二电平，或者，以可选择的基于所述第二电阻元件与所述第三电阻元件向所述第三接口提供所述第一电平和所述第二电平。
18.根据权利要求17所述的存储系统，其特征在于，
所述第一接口接入所述第一电平时，所述第四组件的选择端将所述第四组件的第一输入端与所述第四组件的输出端连接，以基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平，或者，以基于所述第二电阻元件和所述第三电阻元件向所述第三接口提供所述第一电平；
所述第一接口未接入所述第一电平时，所述第四组件的选择端将所述第四组件的第二输入端与所述第四组件的输出端连接，以基于所述第二电阻元件和所述第三电阻元件向所述第三接口提供所述第二电平，或者，以基于所述第一电阻元件和所述第三电阻元件向所述第三接口提供所述第二电平。
19.根据权利要求17所述的存储系统，其特征在于，所述第四组件为模拟开关；所述第五组件为低压稳压器。
20.根据权利要求17所述的存储系统，其特征在于，所述适配电路还包括第四电阻元件，所述第四电阻元件接于所述第二接口与所述第五组件的使能端之间，用于降低接入所述使能端的电压。
21.根据权利要求13所述的存储系统，其特征在于，所述适配电路包括第七组件和第八组件，所述第七组件的输入端和所述第八组件的输入端均与所述第二接口连接；所述第七组件的输出端和所述第八组件的输出端均与所述第三接口连接；所述第七组件的使能端和所述第八组件的使能端均与所述第一接口连接；
其中，所述第七组件和所述第八组件由所述第一接口接入的电平可选择的被使能，以向所述第三接口提供所述第一电平或所述第二电平。
22.根据权利要求21所述的存储系统，其特征在于，
所述第一接口接入所述第一电平，所述第七组件被使能，通过所述第七组件的输出端向所述第三接口提供所述第一电平；
所述第一接口未接入所述第一电平，所述第八组件被使能，通过所述第八组件的输出端向所述第三接口提供所述第二电平。
23.根据权利要求21所述的存储系统，其特征在于，所述第七组件为低压稳压器；所述第八组件为与所述第七组件具有反向使能信号的负载开关。
24.根据权利要求13所述的存储系统，其特征在于，所述存储系统还包括：一个或多个存储器；以及与所述一个或多个存储器耦接存储器控制器；所述存储器控制器被配置为控制所述一个或多个存储器的各种操作，所述存储器控制器与所述接口连接。
25.根据权利要求13所述的存储系统，其特征在于，所述接口包括：PCIe M.2接口。
26.根据权利要求13所述的存储系统，其特征在于，所述存储系统是固态硬盘SSD。
CN202311322735.1A 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法 Pending CN117453591A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311322735.1A CN117453591A (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210752325.XA CN115017069B (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法
CN202311322735.1A CN117453591A (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202210752325.XA Division CN115017069B (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法

Publications (1)

Publication Number Publication Date
CN117453591A true CN117453591A (zh) 2024-01-26

Family

ID=83079284

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210752325.XA Active CN115017069B (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法
CN202311322735.1A Pending CN117453591A (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210752325.XA Active CN115017069B (zh) 2022-06-28 2022-06-28 一种电平适配装置、存储系统及供电方法

Country Status (1)

Country Link
CN (2) CN115017069B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003055047A2 (en) * 2001-12-05 2003-07-03 Montante Charles J Dual input voltage adapter system and method
KR101804521B1 (ko) * 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
US9621160B2 (en) * 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
KR20170034126A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치
US10817038B2 (en) * 2016-09-14 2020-10-27 Tendyron Corporation Data communication device and system
CN208722186U (zh) * 2018-06-27 2019-04-09 大唐终端技术有限公司 串口超级适配系统
CN216596246U (zh) * 2021-12-29 2022-05-24 普联技术有限公司 兼容多串口协议的自适应电路及通讯设备

Also Published As

Publication number Publication date
CN115017069A (zh) 2022-09-06
CN115017069B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
KR100755111B1 (ko) 컨트롤러, 메모리 카드 및 그 제어 방법
KR20180121794A (ko) 동적 슈퍼 블록을 포함하는 메모리 장치 및 관련 방법 및 전자 시스템
KR20180080589A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111208938B (zh) 存储器系统及其操作方法
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
JP4152178B2 (ja) メモリカード及び電子デバイス
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
US20140208044A1 (en) Semiconductor device and method of operating the same
CN111427509A (zh) 控制器、数据存储装置及其操作方法
US11875873B2 (en) Multi-mode compatible ZQ calibration circuit in memory device
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US9324444B2 (en) Data storage device
CN111477255B (zh) 高速数据接口的高电压保护
US10558562B2 (en) Data storage device and operating method thereof
US10901653B2 (en) Electronic device
CN115017069B (zh) 一种电平适配装置、存储系统及供电方法
US20160018997A1 (en) Memory storage device and control method thereof and memory control circuit unit and module
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113360303A (zh) 进行数据存储管理以提升数据可靠度的方法以及相关设备
CN111488296B (zh) 存储器系统
CN109840214B (zh) 数据存储装置及其操作方法
CN114402518A (zh) 基于电容器的电力转换器
WO2024082136A1 (en) Memory system and operation thereof
US11171635B2 (en) Circuits and methods of operating the circuits
US20230343399A1 (en) Voltage supply circuits, three-dimensional memory devices, peripheral circuit, and methods for adjusting voltage supply circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination