CN117452195A - 一种适用于边界扫描任意链的测试系统及方法 - Google Patents

Abstract

本发明公开了一种适用于边界扫描任意链的测试系统及方法。通过提供的适于边界扫描任意链的测试系统，以及所述系统中用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试口单元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链，有效地管理和配置多个边界扫描链，从而提高测试效率和准确性。

Description

一种适用于边界扫描任意链的测试系统及方法

技术领域

本发明属于边界扫描测试技术领域，具体涉及一种适用于边界扫描任意链的测试系统及方法。

背景技术

边界扫描测试是一种用于对现代复杂集成电路的数字逻辑进行测试和诊断的方法；随着集成电路设计日益复杂且规模不断增大，对于传统的边界扫描测试而言。一方面，由于硬件资源过多，导致浪费资源，又或者是硬件资源有限，导致边界扫描测试往往无法覆盖整个电路边界。另一方面，配置多个扫描链通常需要手动操作或者切换多个链路，容易造成数据出错且耗时，而且，当测试对象发生变化或需求更改时，重新配置JTAG测试口的电平等配置项也是一项繁琐的任务。

也就是说，由于边界扫描测试的资源限制和配置的复杂性，待测对象的收发连接关系以及可测的电源、地等连接关系在传统边界扫描的方法下，会导致测试效率低下、兼容性不强，覆盖率不高等技术缺陷问题，若无法及时发现和解决集成电路中的问题，会导致产品开发周期延长。

在现有的技术中，控制器往往拥有多个核心的控制口，而待测板上已有的固定链之间并不是独立的关系，固定链边界扫描芯片之间会有普通IO的连接、信号交互IO、使能IO、复位IO等连接关系，一条固定链与另外两条固定链都有连接关系的，这些固定链之间需要组合进行边界扫描测试，由于复杂的连接关系，多核心控制口并不能对已有的固定链进行同步测试，即没有发挥其多核心同步测试性能，浪费了资源，此外，如果控制器口较多，需要不断的切换多个控制器口来完成JTAG测试口数据之间的收发，以达到边界扫描测试覆盖的目的，可见，传统的测试逻辑处理复杂且效率不高。

因此，针对以上的技术问题缺陷，急需设计和开发一种适用于边界扫描任意链的测试系统及方法。

发明内容

为克服上述现有技术存在的不足及困难，本发明之目的在于提供一种适用于边界扫描任意链的测试系统及方法，有效地管理和配置多个边界扫描链，从而提高测试效率和准确性。

本发明的第一目的在于提供一种适用于边界扫描任意链的测试系统；本发明的第二目的在于提供一种适用于边界扫描任意链的测试方法；

本发明的第一目的是这样实现的：所述系统包括用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试口单元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；

所述系统通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链。

进一步地，所述系统中还设置有用于对边界扫描任意链进行逻辑分析并安排测试顺序的逻辑分析模块；以及用于实时控制所述开关单元中链开关闭合或断开的链开关控制模块。

进一步地，所述控制口单元和所述测试口单元中分别设置有引脚端；所述引脚端包括TDI、TMS、TCK、TDO引脚；

所述控制口单元的引脚端和所述测试口单元的引脚端之间通过所述开关单元的链开关连接。

进一步地，所述控制口单元中设置有JTAG控制口；

所述JTAG控制口的数量为1个。

进一步地，所述测试口单元中设置有JTAG测试口；

所述JTAG测试口的数量至少为1个。

进一步地，所述开关单元中设置的链开关数量至少为4个；

所述链开关包括第一点一链开关、第一点二链开关、第一点三链开关、第一点四链开关、第一杠一链开关、第一杠二链开关、第二点一链开关、第二点二链开关、第二点三链开关和第二点四链开关；所述任意链包括第一固定链和第二固定链；所述第一固定链和所述第二固定链组合成CPU-DIMM边界扫描链；

所述第一点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第一点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠一链开关的一端连接；所述第一点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第一点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第一点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第一点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第一点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第一点四链开关的另一端和所述测试口单元中的TDO引脚、第一杠一链开关的另一端、第一杠二链开关的一端连接；

所述第二点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第二点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠二链开关的另一端连接；所述第二点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第二点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第二点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第二点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第二点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第二点四链开关的另一端和所述测试口单元中的TDO引脚连接；接通链开关后完成所述CPU-DIMM边界扫描链的边界扫描测试。

进一步地，所述电平选择单元的数量和所述测试口单元的数量及位置一一对应；

所述电平选择单元中设置有第一可调电位器；所述第一可调电位器一端和电源端连接；所述第一可调电位器另一端分别和第一电阻的一端、四个运算放大器的正输入端连接，所述第一电阻的另一端接地；

所述四个运算放大器的负输入端分别和所述四个运算放大器的输出端、200R电阻连接；所述四个运算放大器的输出端结合所述200R电阻分别与所述测试口单元的TDI引脚、TMS引脚、TCK引脚、TDO引脚连接。

进一步地，所述可调电位器的所需电阻值与待测试链所需电平值的关系如下等式所示：

其中，Vout为待测试链所需电平值；Rn为可调电位器与地之间串接的电阻；Rxn为可调电位器的所需电阻值；Vin为输入电压值。

进一步地，所述运算放大器的型号为LMV358A；

所述电平选择单元中的电平转换芯片型号为GTL2014PW。

本发明的第二目的是这样实现的：所述方法应用于所述测试系统；所述方法包括如下步骤：

断开所述测试系统中所有的链开关，并根据待测板的测试覆盖率，生成相对应的固定链；所述固定链包括需要测试的待测板固定链，以及辅助待测板测试的模拟测试卡固定链；

将所述固定链连接到JTAG测试接口上，并根据任意连接到JTAG测试口的固定链情况及连接关系确定需要配置的新链，同时确定所述新链的测试顺序；

通过链开关切通第一条新链的JTAG信号至唯一的JTAG控制口；

根据固定链的电平标准配置所述第一条新链的JTAG电平；当第一条新链的JTAG电平配置完成，则切通所述JTAG电平开关；并对所述第一条新链进行边界扫描测试；

复位所述第一条新链的所有链开关，并切通下一条新链，依次按上述步骤对所述下一条新链进行边界扫描测试，直至测试完所有的新链。

本发明通过提供的适用于边界扫描任意链的测试系统，以及所述系统中用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试口单元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链，有效地管理和配置多个边界扫描链，从而提高测试效率和准确性。

也就是说，通过所述系统和系统相对应的方法适用于适配不同测试电平和配置各个边界扫描链的能力。JTAG控制器口与现有的相比，该系统克服了硬件资源的限制，而且还减少了硬件资源的浪费，用一个JTAG控制口就能够接纳任意链，配合电平选择进而实现了极高的灵活性，并且，在满足不同测试需求的同时简化了测试过程。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种适用于边界扫描任意链的测试系统之边界扫描测试固定链示意图；

图2为本发明一种适用于边界扫描任意链的测试系统之边界扫描固定链组合新链示意图；

图3为本发明一种适用于边界扫描任意链的测试系统之边界扫描多链配置系统框图；

图4为本发明一种适用于边界扫描任意链的测试系统之电平选择单元示意图；

图5为本发明一种适用于边界扫描任意链的测试系统之一般复杂连接关系的参考示意图；

图6为本发明一种适用于边界扫描任意链的测试系统之处理一般复杂连接关系后示意图；

图7为本发明一种适用于边界扫描任意链的测试方法之流程示意图；

图8为本发明一种适用于边界扫描任意链的测试系统之框架示意图；

图9为本发明一种适用于边界扫描任意链的测试系统之实施例电路连接示意图；

图中：K1.1-第一点一链开关；K1.2-第一点二链开关；K1.3-第一点三链开关；K1.4-第一点四链开关；K1_1-第一杠一链开关；K1_2-第一杠二链开关；K1_n-第一杠n链开关；K2.1-第二点一链开关；K2.2-第二点二链开关；K2.3-第二点三链开关；K2.4-第二点四链开关；K2_1-第二杠一链开关；K2_2-第二杠二链开关；K2_n-第二杠n链开关；Kn.1-第n点一链开关；Kn.2-第n点二链开关；Kn.3-第n点三链开关；Kn.4-第n点四链开关；Kn_1-第n杠一链开关；Kn_2-第n杠二链开关；Kn_n-第n杠n链开关；R1-第一电阻；R2-第二电阻；Rn-第n电阻；Rx1-第一可调电位器；Rx2-第二可调电位器；Rxn-第n可调电位器；

本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为便于更好的理解本发明的目的、技术方案和优点更加清楚，下面结合附图和具体的实施方式对本发明作进一步说明，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。

本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。其次，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时，应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

以下结合附图对本发明作进一步阐述，如图1-图9所示，本发明提供了一种适用于边界扫描任意链的测试系统，

所述系统包括用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试口单元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；

所述系统通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链。

所述系统中还设置有用于对边界扫描任意链进行逻辑分析并安排测试顺序的逻辑分析模块；以及用于实时控制所述开关单元中链开关闭合或断开的链开关控制模块。

所述控制口单元和所述测试口单元中分别设置有引脚端；所述引脚端包括TDI、TMS、TCK、TDO引脚；

所述控制口单元的引脚端和所述测试口单元的引脚端之间通过所述开关单元的链开关连接。

所述控制口单元中设置有JTAG控制口；所述JTAG控制口的数量为1个。

所述测试口单元中设置有JTAG测试口；所述JTAG测试口的数量至少为1个。

所述链开关包括第一点一链开关、第一点二链开关、第一点三链开关、第一点四链开关、第一杠一链开关、第一杠二链开关、第二点一链开关、第二点二链开关、第二点三链开关和第二点四链开关；所述任意链包括第一固定链和第二固定链；所述第一固定链和所述第二固定链组合成CPU-DIMM边界扫描链；

所述第一点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第一点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠一链开关的一端连接；所述第一点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第一点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第一点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第一点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第一点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第一点四链开关的另一端和所述测试口单元中的TDO引脚、第一杠一链开关的另一端、第一杠二链开关的一端连接；

所述第二点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第二点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠二链开关的另一端连接；所述第二点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第二点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第二点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第二点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第二点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第二点四链开关的另一端和所述测试口单元中的TDO引脚连接；接通链开关后完成所述CPU-DIMM边界扫描链的边界扫描测试。

所述电平选择单元的数量和所述测试口单元的数量及位置一一对应；

所述电平选择单元中设置有第一可调电位器；所述第一可调电位器一端和电源端连接；所述第一可调电位器另一端分别和第一电阻的一端、四个运算放大器的正输入端连接，所述第一电阻的另一端接地；

所述四个运算放大器的负输入端分别和所述四个运算放大器的输出端、200R电阻连接；所述四个运算放大器的输出端结合所述200R电阻分别与所述测试口单元的TDI引脚、TMS引脚、TCK引脚、TDO引脚连接。

所述可调电位器的所需电阻值与待测试链所需电平值的关系如下等式所示：

其中，Vout为待测试链所需电平值；Rn为可调电位器与地之间串接的电阻；Rxn为可调电位器的所需电阻值；Vin为输入电压值。

所述运算放大器的型号为LMV358A；所述电平选择单元中的电平转换芯片型号为GTL2014PW。

具体地，在本发明实施例中，根据图1和图3所示，首先，其中的a，b，c指的是边界扫描链中测试对象数量，a，b，c均大于或等于1，在PCH边界扫描链路中是单独对PCH进行测试，那么测试对象的数量只有1，对于CPU-DIMM边界扫描测试链路而言，其中的测试对象数量就由所测待测板决定。其次，链1、链2...链m均为边界扫描固定链，对于一条链路而言它只有一种排列方式仅链1本身，对于链1和链2而言，它就有两种排列方式/>链1链2或链2链1，对于链1和链2和链3而言，它就有六种排列方式/>分别是链1链2链3，链1链3链2，链2链1链3，链2链3链1，链3链2链1，链3链1链2的。对于m条固定链而言则有/>种排列组合新链的方案，最终需要作怎样的特殊组合，取决于实际待测板的测试覆盖率要求。最后，将这里面的所有固定链的排列情况组合成多链逻辑，就有/>种情况，本发明方案均满足单链(固定链)测试以及固定链组合成多链测试。

结合图3所示，针对固定链逻辑的配置方法是这样实现的，所有JTAG测试口均与被测对象连接，JTAG控制口TDI、TMS、TCK、TDO分别与K1.1、K1.2、K1.3、K1.4一端连接，K1.1、K1.2、K1.3、K1.4另一端与JTAG测试口1的TDI、TMS、TCK、TDO连接，链2的K2.1、K2.2、K2.3、K2.4一端分别与JTAG控制口的TDI、TMS、TCK、TDO连接，K2.1、K2.2、K2.3、K2.4另一端分别与JTAG测试口2的TDI、TMS、TCK、TDO连接。当要对链1进行边界扫描测试时，通过把K1.1、K1.2、K1.3、K1.4接通即可完成边界扫描测试，测试链2时只需要把K2.1、K2.2、K2.3、K2.4接通即可对链2进行边界扫描测试，链3和链4以此规律类推进行边界扫描测试，若测试链为n条时，保持Kn.1、Kn.2、Kn.3、Kn.4一端分别与JTAG控制口的TDI、TMS、TCK、TDO连接，Kn.1、Kn.2、Kn.3、Kn.4另一端分别与JTAG测试口n的TDI、TMS、TCK、TDO连接。需要测试哪条边界扫描链时接通其对应开关即可完成边界扫描测试。

在第二实施例中：根据图2和图3所示，所述特殊固定链1(即第一固定链)指的是CPU边界扫描链，由两个CPU(CPU1和CPU2)组成的链路。一般在边界扫描测试中，通常会将CPU组成一个固定链。所述特殊固定链2指的是DIMM链，所述特殊固定链2(即第二固定链)通常由16或32个DIMM测试对象组成，通常DIMM链用于检测待测板DDR连接器到CPU的连接关系是否正常。当要检测CPU与DIMM之间的关系，将特殊固定链1和特殊固定链2组合成一条边界扫描新链，所述CPU-DIMM边界扫描链，是由两条特殊固定链组合成的新链(CPU-DIMM边界扫描链)，对于该新链，满足任意链的条件，共有种接法，/>表示n个JTAG测试口选两个接上测试，/>表示两条链接上测试的顺序可以交换，，特殊固定链1中数据从TDI进入后在TDO输出，TDO并没有回到JTAG控制口的TDO，所述特殊固定链1的TDO输入到特殊固定链2的TDI，所述特殊固定链2的TDO输出回到JTAG控制口的TDO。

结合图3所示，链1代表所述特殊固定链1，链2代表所述特殊固定链2，所述特殊固定链1与所述特殊固定链2组成边界扫描新链，固定链1和2分别接在JTAG测试口1和2上，这种接法只是种接法中的一种，首先所述链1中K1.1、K1.2、K1.3、K1.4的一端分别与JTAG控制口的TDI、TMS、TCK、TDO连接，所述链1的K1.1、K1.2、K1.3、K1.4的另外一端分别与JTAG测试口1的TDI、TMS、TCK、TDO连接，所述链2中K2.1、K2.2、K2.3、K2.4的一端分别与JTAG控制口的TDI、TMS、TCK、TDO连接，所述K2.1、K2.2、K2.3、K2.4的另外一端分别与JTAG测试口2的TDI、TMS、TCK、TDO连接，让所述K1.1、K1.2、K1.3分别与JTAG控制口的TDI、TMS、TCK接通，所述链2中的K2.2、K2.3、K2.4分别与JTAG控制口的TMS、TCK、TDO接通，K1_2接通以使JTAG测试口1的TDO与JTAG测试口2的TDI相连，K2.4接通，以回到JTAG控制口的TDO，此时能够将所述特殊固定链1和特殊固定链2组合成串接在一起的新链(CPU-DIMM边界扫描链)，即可完成对新链的边界扫描测试。

在第三实施例中：结合图1、图2和图3所示，根据实际项目需要，本方案系统要对5条边界扫描链进行测试，由4条单链和2条组合新链组成，所述4条单链分别为CPU边界扫描链、DUMMY边界扫描链、PCH边界扫描链、DIMM边界扫描链，这些链也为固定链。这四条单链接在JTAG测试口，满足任意链的条件，共有种接法，所述2条组合新链分别为CPU-DIMM边界扫描链和PCH-DUMMY边界扫描链，组合新链通过上位机配置切通。

分别将所述4条单链分别为CPU边界扫描链、DUMMY边界扫描链、PCH边界扫描链、DIMM边界扫描链依次接在JTAG测试口1、2、3、4，

本系统根据覆盖率要求，在上位机配置测试链的顺序如下：

第一步，CPU边界扫描单链测试；

在第一步测试之前，断开系统所有链开关以及电平设置开关，由于CPU固定链接在JTAG测试口1上，因此接通K1.1、K1.2、K1.3、K1.4开关，设置好对应的JTAG电平，对所述CPU边界扫描单链测试，完成CPU边界扫描单链测试后，在测试下一条链之前，将自动复位断开K1.1、K1.2、K1.3、K1.4开关。

本系统不对所述链3(DIMM边界扫描链)固定链进行测试，仅保留固定测试链，为后面CPU-DIMM边界扫描链提供路径。

第二步，CPU-DIMM组合新链测试；

由于CPU固定链接在JTAG测试口1上，DIMM固定链接在JTAG测试口3上，因此接通所述链1中K1.1、K1.2、K1.3，接通K3.2、K3.3、K1_3，K3.4开关，所述JTAG测试口1端的TDI输入CPU固定链，CPU固定链的TDO通过K1_3与DIMM链的TDI接通，DIMM链的TDO通过开关K3.4返回到JTAG控制口的TDO，设置好对应的JTAG电平，对所述CPU-DIMM组合新链测试。测试完成后，自动断开K1.1、K1.2、K1.3、K3.2、K3.3、K1_3、K3.4。

第三步，PCH边界扫描单链测试；

由于PCH固定链接在JTAG测试口2上，因此接通K2.1、K2.2、K2.3、K2.4开关，设置好对应的JTAG电平，PCH边界扫描单链测试。测试完成后，自动断开K2.1、K2.2、K2.3、K2.4。

第四步，PCH-DUMMY组合新链测试；

PCH固定链接在JTAG测试口2上，DUMMY固定链接在JTAG测试口4上，本系统最后对PCH-DUMMY边界扫描链进行测试，接通所述链2中K2.1、K2.2、K2.3，接通所述链4中K4.2、K4.3、K2_4、K4.4，所述JTAG测试口2端的TDI输入PCH固定链，PCH固定链的TDO通过K2_4与DUMMY链的TDI接通，DUMMY链的TDO通过开关K4.4返回到JTAG控制口的TDO，设置好对应的JTAG电平，对所述PCH-DUMMY组合新链测试。测试完成后，自动断开K2.1、K2.2、K2.3、K4.2、K4.3、K2_4、K4.4。

本系统根据待测板覆盖率测试需要，工程师通过操作上位机软件，配置好需要串接的多条新链，配置的新链包含固定链串接顺序以及哪几条固定链串接在一起的信息，在每次一条新链的启动测试之前，通过上位机标准的千兆网络通讯操作本发明方案的FPGA芯片，完成对应的I2C、控制信号以及开关的配置。

每个开关都设置唯一的指令，如kn.1开关，取kn1，查找ASCII码对照表，k的ASCII码为：01101011，n的ASCII码为：01101110，因此kn1的基础指令为：01101011011011101，配置开关切通或不切通，在基础指令后面加上1或0，1表示切通，0表示断开，最终指令为：011010110110111011表示切通kn.1，最终指令为：011010110110111010表示断开开关kn.0，本发明所有JTAG信号开关两端都分别连接FPGA的PL部分不同的IO，FPGA收到011010110110111011指令时，将切通开关kn.0两端的IO，指令以数据包的形式发送，上位机将要测试一条串接的新链，就会把这条新链哪些开关需要切通，哪些需要开关需要断开的数据发送到FPGA。需要控制模拟开关k1.0至kn.0的高低电平信号也按照上面的方法实施，I2C也按照上面实施，如I2C1，配置JTAG测试口1为2V5的电平输出，ASCII码包含I2C1和2V5的信息，FPGA根据提前安排好的规则解析数据，根据计算出所有固定链可调电位器的电阻值Rxn，最后操作I2C1将电位器的电阻值调节到与计算值一致，即可达到设置JTAG测试口电平的目的。

自动分析开关接通采用以下的方法，任意链系统的JTAG连接关系以lib的形式导入上位机软件，上位机软件会分析其连接关系，根据连接关系分析出最短的开关接通路径，根据最短开关路径原理得到需要切通的开关，如：JTAG测试口1、JTAG测试口2以及JTAG测试口3接入了3条固定链，分别为固定链1和固定链2以及固定链3，要将固定链1和固定链2固定链3串接在一起组成新链，根据串接新链的规则，首先JTAG控制口的TMS和TCK信号需要分别连接到JTAG测试口1、JTAG测试口2以及JTAG测试口3，其切通最短的路径为经过k1.2、k1.3、k2.2和k2.3、k3.2和k3.3，需要把这6个开关切通；若链路的配置顺序为固定链1+固定链2+固定链3，则需要将边界扫描控制器的TDI接入JTAG测试口1从固定链1的TDI输入，最短路径为经过k1.1，因此需要切通k1.1；固定链1的TDO需要连接到JTAG测试口2的TDI，其最短开关切通路径为经过开关k1_2，因此需要切通k1_2；固定链2的TDO需要连接到JTAG测试口3的TDI，其最短开关切通路径为经过开关k2_3，因此需要切通k2_3，固定链3的TDO最终需要回到边界扫描控制器的TDO，最短开关路径为k3.4，因此需要切通k3.4，根据最短路径的分析原理，就可以自动的分析出固定链1+固定链2+固定链3顺序的组合串接的固定链需要切通的开关为：k1.2、k1.3、k2.2、k2.3、k3.2、k3.3、k1.1、k1_2、k2_3以及k3.4。

具体地，本发明方案除了电源开关K1.0至Kn.0需要用到继电器或模拟开关隔离后通过FPAG信号控制以外，其余所有的信号开关直接通过FPGA控制，FPGA采用型号为：XC7Z020-2CLG484I，该芯片具有PS控制部分和PL可编程逻辑部分的IO，PS部分的IO提供I2C1至I2Cn的控制信号以及模拟开关K1.0至Kn.0由PS部分的IO提供，所有除K1.0至Kn.0以外的逻辑开关的由PL部分的IO控制，系统对JTAG测试口1至n进行电平转换，通过转化为3.3V，

K1.0至Kn.0为模拟开关采用TI(德州仪器)的TS5A3357DCUR，通过FPGA的3.3V电压信号进行控制，本发明所有的开关通过的电平标准以及控制信号电平标准都为3.3V。

根据测试流程，分析好固定链的连接关系与JTAG测试口的连接关系，根据测试覆盖率需要；首先，预组合出多条新链依次进行测试，每条新链需要切通哪些开关提前配置在上位机上，安排预测试新链路的测试顺序也提前配置在上位机上，上位机与FPGA芯片之间通过标准的千兆网通信，根据上位机当前需要测试哪条新链，切通对应的新链开关，当测试下一条链时，复位开关并切通下一条新链对应的开关，依次对新链进行测试。

在第四实施例中：根据图3所示，每一组JTAG测试口处都有其对应的电平选择部分且互相独立，不同的固定链会有不同的电平要求，根据测试需要设置固定链需要的电平，结合图4所示，对于链1，K1.1、K1.2、K1.3、K1.4、K1_1至K1_n；K2.1、K2.2、K2.3、K2.4、K2_1至K2_n，直到Kn.1、Kn.2、Kn.3、Kn.4、Kn_1至Kn_n均由FPGA进行逻辑控制。第1条链中I/O1_0控制3.3V电源开关K1.0，I2C1与MCP4017可调电位器1连接；第2条链中I/O2_0控制3.3V电源开关K2.0，I2C2与MCP4017可调电位器2连接；对于第n条链，I/On_0控制3.3V电源开关Kn.0，I2Cn与MCP4017可调电位器n连接。3.3V电源与MCP4017可调电位器的一端连接，另一端接上分压电阻的一端，分压电阻的另一端接地，通过分压得到Vout分别连接四个buff的正输入端，四个200R电阻分别与四个buff输出端串联后以上拉电阻的形式连接到TDI、TMS、TCK、TDO四根信号线上。所述由FPGA进行逻辑控制，具体是由型号为：XC7Z020-2CLG484I来完成，信号开关控制由FPGA可编程逻辑PL部分来完成，只需要把信号开关两端分别连接到PL部分的不同IO上即可。所有逻辑开关均由一块FPGA完成。

结合图3图4，当固定链1即CPU链需要1.1V电平要求，固定链3即DIMM链需要3.3V电平要求时,不同电平选择是这样实现的：针对固定链1，由所述I2C1调节可调电位器1接入的电阻值大小，根据所述Vout＝1.1V，R1＝1.5K，Vin＝3.3V，得Rx1＝3K。所述可调电位器1的阻值为3K，所述I/O1_0由FPGA(型号为：XC7Z020-2CLG484I)控制，控制所述3.3V电源的通断，当可调电位器得到所需电阻值后才控制3.3V电源接通，保证电平初始状态安全。所述Vout1＝1.1V，所述Vout1与BUFF连接，增强驱动后输出到TDI、TMS、TCK、TDO作为上拉提供合适的电平。针对固定链3，所述I2C3调节可调电位器3接入的电阻值大小，同样根据所述/>Vout＝3.3V，Rn＝R2＝1.5K，Vin＝3.3V，得Rx3＝0。所述可调电位器3的阻值为0，所述I/O3_0由FPGA控制，控制所述3.3V电源的通断，当可调电位器得到所需电阻值后才控制3.3V电源接通，保证电平初始状态安全。所述Vout3＝3.3V，所述Vout3与BUFF连接，增强驱动后以上拉电阻连接到TDI、TMS、TCK、TDO提供合适的电平。

本发明电平转换芯片采用GTL2014PW，兼容1V到3.3V之间的高电平转低电平以及低电平转高电平，为本发明提供支撑。运放buff采用常规的具有10mA以上输出能力的运放即可，如LMV358A，具有40mA的电流输出能力，满足上拉电阻提供电平的需要。

图5展示是3条固定链复杂连接关系示意图，其连接关系1、2、3、4交叉跨越在多条固定链之间，图5与图6需结合分析，图5是3条固定链，分别通过3个JTAG测试口单独进行边界扫描测试，图6是3条固定链组合成一条新链进行测试，图中通过几个IO连接到固定链路之间，展示出其复杂的连接关系，这种连接关系通过3个JTAG测试口单独进行边界扫描测试，其连接逻辑处理比较复杂，图6所示，当3条固定链组合成一条新链进行测试，原来跨越在不同固定链之间复杂的连接关系转变成了单一的连接关系，测试就容易了。两两之间都有IO联系，为了达到测试覆盖率效果，需要两两之间相互组合发送JTAG数据，因此涉及到繁琐的JTAG控制口之间的切换。所述切换，

在具体的实施例中，图5的连接关系根据待测板固定链之间的连接情况而定，固定链是待测板固有的连接关系，待测板有很多类型，如服务器主板，交换机主板等，相同类型的待测板不同厂商、不同版本，其内部芯片及连接关系都有差异，根据不同待测板覆盖率需要，设计一条或多条与之对应的DUMMY(DIMM)链，本发明也将DUMMY链归纳为固定链中，对不同待测板进行边界扫描测试，连接关系不是固定的，需要测什么板，就需要对该板内部的连接关系覆盖到，所以测试系统需要具有一般待测板复杂连接关系的处理能力，

图5为三条链路的IO连接关系示意图，对于未知待测板而言，所展示图5的并行的复杂连接关系有许多，为了详细阐述其覆盖测试原理，将连接关系简化成图5的连接关系。图6是将图5的多条固定链组合成一条固定链，根据图6可知，从一条链来看，该连接关系变成了单一的连接关系，测试分析容易许多。

如果通过图5的方法对以上连接关系1、2、3、4进行测试覆盖，设三条链的JTAG控制口分别为JTAG1、JTAG2、JTAG3，

对于连接关系1的覆盖，需从芯片1.1发送0和1到芯片的IO上，芯片2.1对应的IO接收到0和1表明IO连接关系1正常，需要JTAG1控制口发送芯片1的IO连接关系1的IO为发送，分别发送兼顾该连接关系处0和1两笔数据，这时JTAG2控制口2配置芯片2.1对应IO连接关系1的IO配置为输入分别接收发送端的0和1数据，针对连接关系1的收发测试，就需要对JTAG1和JTAG2，来回切换4次；当有3条固定链时，在操作芯片1.1和芯片1.2对应的两条链时，将忽视了第1条链和第3条链之间的连接关系2以及第2条链和第3条链之间的连接关系3，为了测试方便可以采用两两组合的方式对这些连接关系进行覆盖测试，这样测试效率不高，在数据发送过程中涉及到更多的JTAG控制口切换；一笔数据下来，同一条链上的连接关系对应的IO为输入或输出可同步配置，若在操作芯片1.1时，顺便将芯片1.2的连接关系2输出配置为0和1，同理在处理第2条链时也同步进行配置，再操作芯片1.3接收连接关系2的0和1，以及连接关系3的0和1，实际情况兼顾所有输入输出的连接关系，也需要进行繁琐切换。总之，固定链分别接在JTAG1、JTAG2、JTAG3针对图5的IO连接关系1、2、3的测试处理效率不高。IO连接关系4为固定链3自身的连接关系

图6所示，固定链路1、2、3串成一条链以后，IO连接关系1、2、3与IO连接关系4为相同的连接关系，都变成了一条链自身的连接关系，这时从TDI1同步连续发送多笔配置数据输入输出的数据就可以完成测试。

图5和图6的主要目的是清晰展示多条链串接在一起的优势，简化了硬件连接关系也简化测试步骤，在处理更为复杂的固定链的连接关系时，具有其优势。

图6是将图7的3条固定链通过JTAG相连，排列成一条新链，三条链的连接关系1、2、3、4转化为一条链的连接关系，在一个控制口在一条链上发送多笔数据到该新链的所有边界寄存器单元，对于每一个边界寄存器单元而言，即通过一个连续的测试向量即可达到满足IO间收发关系的测试覆盖率目的，在测试上节省时间并提高测试效率

于边界扫描测试治具领域，待测板的边界扫描芯片和模拟测试卡(DUMMY卡)的边界扫描芯片，按照已有固定链的形式分别连接到控制器的JTAG控制口，待测板已有的固定链上拥有许多待测连接器，这些待测连接器需要需要结合多张DUMMY卡链形成收发关系，完成待测连接器到待测板内部连接关系的覆盖测试，由于待测板的固定链和DUMMY卡组成的固定链分别接在控制器不同的JTAG口上，在发送多笔JTAG数据时，控制口需要在固定链JTAG之间切换，考虑收发先后关系，切换时序的需严格考虑先后，若IO连接关系更为复杂，很多条固定链有交叉的连接关系，收发数据时，JTAG切换更为频繁，需要更多的测试时间，而且测试效率更低，若把待测板的固定链的JTAG信号进行组合配置为一条链，则可以通过一个JTAG口发送多笔测试数据达到几条固定链之间的测试覆盖率要求，对于单个边界寄存器单元而言，测试数据可以在一个连续的测试向量里面完成，提高了测试效率。

为实现上述目的，如图7所示，本发明还提供一种适用于边界扫描任意链的测试方法，所述方法应用于所述测试系统；所述方法包括如下步骤：

S1、断开所述测试系统中所有的链开关，并根据待测板的测试覆盖率，生成相对应的固定链；所述固定链包括需要测试的待测板固定链，以及辅助待测板测试的模拟测试卡固定链；

S2、将所述固定链连接到JTAG测试接口上，并根据任意连接到JTAG测试口的固定链情况及连接关系确定需要配置的新链，同时确定所述新链的测试顺序；

S3、通过链开关切通第一条新链的JTAG信号至唯一的JTAG控制口；

S4、根据固定链的电平标准配置所述第一条新链的JTAG电平；当第一条新链的JTAG电平配置完成，则切通所述JTAG电平开关；并对所述第一条新链进行边界扫描测试；

S5、复位所述第一条新链的所有链开关，并切通下一条新链，依次按上述步骤对所述下一条新链进行边界扫描测试，直至测试完所有的新链。

具体地，在本发明实施例中，本发明方案中仅有1个边界扫描JTAG控制口；本发明JTAG控制口可对任意JTAG测试口进行管理控制，提供n个边界扫描测试口，可以将n条边界扫描固定链任意连接到JTAG测试口上，一共有种固定链排列成多链的逻辑，满足n个JTAG测试口连接的固定链组成边界扫描新链。

对于待测板以及模拟测试卡的m条固定链，m条固定链任意接在JTAG测试口上，满足其中n≧m，提供种排列成新链的逻辑，其中/>表示从n个测试口中任选m个测试口，/>表示m条固定链组成新链所有的排列组合情况。

本发明通过1个JTAG控制口，可对m条测试链单独进行测试，并可以任意切换测试通道，满足对任意固定链测试。本发明通过1个JTAG控制口，对m条测试链进行组合成一条或多条新链，可以依次切换新链进行边界扫描测试。本发明通过1个JTAG控制口，可依次切通需要测试的新链完成待测板边界扫描测试。

本发明可以适配边界扫描任意测试对象的测试电平并增强其驱动能力，针对不同边界扫描测试对象有不同的JTAG电平要求，一般常见的JTAG电平在1V-3.3V之间，本发明是通过电阻分压原理和通过IO控制信号，控制其电源的通断，分压后的电压Vout通过buff增强驱动分配到各个JTAG信号。MCP4017可调电位器Rxn与1.5K电阻Rn串联，电阻Rn的另一端接地,200R电阻与MCP4017可调电位器串联，3.3V电源Vin通过Kn.0开关接入可调电位器的VDD，再结合I2C通讯控制MCP4017可调电位器获得所需的电阻值Rxn，根据分压的原理，最后满足

本发明通过提供的适用于边界扫描任意链的测试系统，以及所述系统中用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链，有效地管理和配置多个边界扫描链，从而提高测试效率和准确性。

也就是说，通过所述系统和系统相对应的方法适用于适配不同测试电平和配置各个边界扫描链的能力。JTAG控制器口与现有的相比，该系统克服了硬件资源的限制，而且还减少了硬件资源的浪费，用一个JTAG控制口就能够接纳任意链，配合电平选择进而实现了极高的灵活性，并且，在满足不同测试需求的同时简化了测试过程。

换言之，本发明方案中一个JTAG控制端口控制所有JTAG测试口，满足控制所有JTAG测试口所组成的边界扫描测试新链，对于常见边界扫描链而言有高优先级进行排列组合，系统兼容任意边界扫描测试对象的电平要求且拥有足够的信号驱动能力，同时本发明可以有效避免可调电位器初始状态时电阻值不对所导致的输出电压不正常的问题，可任意切换边界扫描固定链亦可任意链按需组合成新链，链路之间测试互不干扰。克服了传统边界扫描测试需要大量的硬件资源、多链配置需要手动操作或者链路需要临时切换和需求改变后的配置复杂问题以及兼容性差、测试效率低和覆盖率低的问题。

另外，本发明可根据测试功能要求，将具有收发关系的多条固定链组成一条新链，可通过一个JTAG发送多笔数据测试，对于每个边界扫描寄存单元而言，可在一个连续的测试向量完成电平的输入或输出，避免控制口复杂的切换，提高测试速度。

根据待测板边界扫描覆盖率要求对固定链组合排列成新链，与常规的固定链连接到JTAG拓展口相比，减少了连接到JTAG测试口数量。

本发明组成的新链路，如固定链1和固定链2，JTAG控制口可以配置从固定链1的TDI进，从固定链2的TDO出；也可以配置从固定链2的TDI进，从固定链2的TDO出，真正达到任意新链排列组合的目的。由于不同的固定链JTAG电平不同，本发明在边界扫描测试口对固定链路进行电平转换，JTAG控制口JTAG信号电平达到了统一，本发明统一为3.3V。

本发明方案提出一种边界扫描任意链测试系统及方法，旨在将待测板边界扫描芯片组成的固定链，以及模拟测试卡边界扫描芯片组成的固定链任意选取并排列为多条新链，实现通过一个JTAG控制口连接任意新链，本发明方案系统可对新链快速重组并根据现有的固定链连接到JTAG测试口的情况进行切换，本发明不受限于硬件固定链连接到JTAG测试口的情况，可通过软件任意配置；另外，本发明方案统一边界扫描控制口的JTAG电平，可以任意设定与DUT之间的转换电平，实现新链的灵活电平切换；本发明突破了传统边界扫描的硬件资源限制，具有灵活性好、效率高，兼容性强的优点。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种适用于边界扫描任意链的测试系统，其特征在于，所述系统包括用于管理控制边界扫描任意链测试的控制口单元；所述控制口单元通过所述系统设置的开关单元和所述测试口单元连接；所述测试口单元用于为边界扫描待测试链提供端口对接；所述控制口单元和所述测试口单元之间还设置有用于对固定链路进行电平转换的电平选择单元；

所述系统通过所述开关单元切通所述控制口单元和所述测试口单元之间的信号传输，并结合所述电平选择单元的电平设置，实时测试边界扫描任意链。

2.根据权利要求1所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述系统中还设置有用于对边界扫描任意链进行逻辑分析并安排测试顺序的逻辑分析模块；以及用于实时控制所述开关单元中链开关闭合或断开的链开关控制模块。

3.根据权利要求1所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述控制口单元和所述测试口单元中分别设置有引脚端；所述引脚端包括TDI、TMS、TCK、TDO引脚；

所述控制口单元的引脚端和所述测试口单元的引脚端之间通过所述开关单元的链开关连接。

4.根据权利要求1或3所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述控制口单元中设置有JTAG控制口；所述JTAG控制口的数量为1个。

5.根据权利要求1或3所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述测试口单元中设置有JTAG测试口；所述JTAG测试口的数量至少为1个。

6.根据权利要求1或2或3所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述开关单元中设置的链开关数量至少为4个；

所述链开关包括第一点一链开关、第一点二链开关、第一点三链开关、第一点四链开关、第一杠一链开关、第一杠二链开关、第二点一链开关、第二点二链开关、第二点三链开关和第二点四链开关；所述任意链包括第一固定链和第二固定链；所述第一固定链和所述第二固定链组合成CPU-DIMM边界扫描链；

所述第一点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第一点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠一链开关的一端连接；所述第一点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第一点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第一点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第一点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第一点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第一点四链开关的另一端和所述测试口单元中的TDO引脚、第一杠一链开关的另一端、第一杠二链开关的一端连接；

所述第二点一链开关的一端和所述控制口单元中的TDI引脚连接；所述第二点一链开关的另一端和所述测试口单元中的TDI引脚、第一杠二链开关的另一端连接；所述第二点二链开关的一端和所述控制口单元中的TMS引脚连接；所述第二点二链开关的另一端和所述测试口单元中的TMS引脚连接；所述第二点三链开关的一端和所述控制口单元中的TCK引脚连接；所述第二点三链开关的另一端和所述测试口单元中的TCK引脚连接；所述第二点四链开关的一端和所述控制口单元中的TDO引脚连接；所述第二点四链开关的另一端和所述测试口单元中的TDO引脚连接；

接通链开关后完成所述CPU-DIMM边界扫描链的边界扫描测试。

7.根据权利要求1或3所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述电平选择单元的数量和所述测试口单元的数量及位置一一对应；

所述电平选择单元中设置有第一可调电位器；所述第一可调电位器一端和电源端连接；所述第一可调电位器另一端分别和第一电阻的一端、四个运算放大器的正输入端连接，所述第一电阻的另一端接地；

所述四个运算放大器的负输入端分别和所述四个运算放大器的输出端、200R电阻连接；所述四个运算放大器的输出端结合所述200R电阻分别与所述测试口单元的TDI引脚、TMS引脚、TCK引脚、TDO引脚连接。

8.根据权利要求7所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述可调电位器的所需电阻值与待测试链所需电平值的关系如下等式所示：

其中，Vout为待测试链所需电平值；Rn为可调电位器与地之间串接的电阻；Rxn为可调电位器的所需电阻值；Vin为输入电压值。

9.根据权利要求7所述的一种适用于边界扫描任意链的测试系统，其特征在于，所述运算放大器的型号为LMV358A；

所述电平选择单元中的电平转换芯片型号为GTL2014PW。

10.一种适用于边界扫描任意链的测试方法，其特征在于，所述方法应用于如权利要求1至9中任一项所述的测试系统；所述方法包括如下步骤：

断开所述测试系统中所有的链开关，并根据待测板的测试覆盖率，生成相对应的固定链；所述固定链包括需要测试的待测板固定链，以及辅助待测板测试的模拟测试卡固定链；

将所述固定链连接到JTAG测试接口上，并根据任意连接到JTAG测试口的固定链情况及连接关系确定需要配置的新链，同时确定所述新链的测试顺序；

通过链开关切通第一条新链的JTAG信号至唯一的JTAG控制口；

根据固定链的电平标准配置所述第一条新链的JTAG电平；当第一条新链的JTAG电平配置完成，则切通所述JTAG电平开关；并对所述第一条新链进行边界扫描测试；

复位所述第一条新链的所有链开关，并切通下一条新链，依次按上述步骤对所述下一条新链进行边界扫描测试，直至测试完所有的新链。