CN117425969A - 布线基板及电子装置 - Google Patents

布线基板及电子装置 Download PDF

Info

Publication number
CN117425969A
CN117425969A CN202280001295.7A CN202280001295A CN117425969A CN 117425969 A CN117425969 A CN 117425969A CN 202280001295 A CN202280001295 A CN 202280001295A CN 117425969 A CN117425969 A CN 117425969A
Authority
CN
China
Prior art keywords
pad
coupled
signal line
sub
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001295.7A
Other languages
English (en)
Inventor
吴信涛
许邹明
王杰
徐佳伟
罗宁雨
韩停伟
李媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Ruisheng Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Ruisheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Ruisheng Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117425969A publication Critical patent/CN117425969A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开提供的布线基板及电子装置，包括衬底；第一焊盘组，位于衬底之上，第一焊盘组包括供电焊盘和输出焊盘；电源信号线，与第一焊盘组位于衬底的同一侧，电源信号线与供电焊盘耦接；第二焊盘组，与第一焊盘组位于衬底的同一侧，第二焊盘组包括相互电连接的多个子焊盘组，每个子焊盘组至少包括第一子焊盘和第二子焊盘，多个子焊盘组中的至少一个子焊盘组中的第一子焊盘与电源信号线耦接，多个子焊盘组中的至少一个子焊盘组中的第二子焊盘与一个第一焊盘组中的输出焊盘耦接。

Description

布线基板及电子装置 技术领域
本公开涉及显示技术领域，尤其涉及一种布线基板及电子装置。
背景技术
微型发光二极管，其尺寸大约小于500μm，由于其具有更小的尺寸和超高的亮度、寿命长等优势，因此在显示领域使用趋势明显增大。
发明内容
本公开提供的布线基板及电子装置的具体方案如下：
一方面，本公开实施例提供了一种布线基板，包括：
衬底；
第一焊盘组，位于所述衬底之上，所述第一焊盘组包括供电焊盘和输出焊盘；
电源信号线，与所述第一焊盘组位于所述衬底的同一侧，所述电源信号线与所述供电焊盘耦接；
第二焊盘组，与所述第一焊盘组位于所述衬底的同一侧，所述第二焊盘组包括相互电连接的多个子焊盘组，每个所述子焊盘组至少包括第一子焊盘和第二子焊盘，所述多个子焊盘组中的至少一个子焊盘组中的第一子焊盘与所述电源信号线耦接，所述多个子焊盘组中的至少一个子焊盘组中的第二子焊盘与一个所述第一焊盘组中的所述输出焊盘耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括：信号调节元件，所述信号调节元件的第一端与所述第一子焊盘耦接，所述信号调节元件的第二端与所述电源信号线耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，所述衬底包 括多个焊盘区，每个所述焊盘区包括多个级联的所述第一焊盘组以及分别与各所述第一焊盘组耦接的多个所述第二焊盘组。
在一些实施例中，在本公开实施例提供的上述布线基板中，一条所述电源信号线与所述多个焊盘区中的一个所述焊盘区中沿列方向排布且级联的多个所述第一焊盘组的所述供电焊盘耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括第一连接引线，一条所述电源信号线包括多个子段，在列方向相邻的两所述子段通过一个所述第一连接引线相互连接。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括第二连接引线，所述第二连接引线连接在所述信号调节元件的第二端与所述第一连接引线之间。
在一些实施例中，在本公开实施例提供的上述布线基板中，所述第一焊盘组还包括地址焊盘和接地焊盘，属于同一所述第一焊盘组的所述地址焊盘与所述供电焊盘在行方向上间隔设置、并与所述输出焊盘在列方向上间隔设置，所述接地焊盘与所述供电焊盘在列方向上间隔设置、并与所述输出焊盘在行方向上间隔设置。
在一些实施例中，在本公开实施例提供的上述布线基板中，在各所述第一焊盘组中，所述供电焊盘、所述输出焊盘、所述接地焊盘、所述地址焊盘的排列方式相同。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括：地址信号线，所述地址信号线与所述多个焊盘区中的一个所述焊盘区的第1级第一焊盘组中的所述地址焊盘耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括级联线，所述级联线被配置为连接属于同一所述焊盘区的第n级第一焊盘组的所述输出焊盘和第(n+1)级第一焊盘组的所述地址焊盘，n为正整数。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括反馈信号线，所述反馈信号线与所述焊盘区中最后一级第一焊盘组的所述输出焊 盘耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，还包括公共电压信号线，一条所述公共电压信号线与一个所述焊盘区内全部所述第一焊盘组的所述接地焊盘耦接。
在一些实施例中，在本公开实施例提供的上述布线基板中，所述地址信号线、所述第一连接引线、所述第二连接引线、所述级联线、所述电源信号线、所述公共电压信号线和所述反馈信号线同层设置。
另一方面，本公开实施例提供了一种电子装置，包括本公开实施例提供的上述布线基板，与所述第一焊盘组耦接的微型驱动芯片，以及与所述第二焊盘组耦接的电子元件。
在一些实施例中，在本公开实施例提供的上述电子装置中，所述第一连接引线在所述衬底上的正投影与所述微型驱动芯片在所述衬底上的正投影至少部分交叠，所述电源信号线的多个子段在所述衬底上的正投影与所述微型驱动芯片在所述衬底上的正投影部分交叠。
在一些实施例中，在本公开实施例提供的上述电子装置中，所述第一连接引线穿过同一所述第一焊盘组的所述输出焊盘与所述接地焊盘之间的间隙。
在一些实施例中，在本公开实施例提供的上述电子装置中，所述第二连接引线在所述衬底上的正投影与所述微型驱动芯片在所述衬底上的正投影至少部分交叠。
在一些实施例中，在本公开实施例提供的上述电子装置中，所述第二连接引线穿过同一所述第一焊盘组的所述输出焊盘与所述地址焊盘之间的间隙。
在一些实施例中，在本公开实施例提供的上述电子装置中，同一所述第二焊盘组与多个所述电子元件耦接，且同一所述第二焊盘组耦接的各所述电子元件串联和/或并联连接。
附图说明
图1为本公开实施例提供的电子装置的结构示意图；
图2为本公开实施例提供的一个第一焊盘组及其耦接的一个第二焊盘组所在区的结构示意图；
图3为图2中M区的放大结构示意图；
图4为本公开实施例提供的一个第二焊盘组耦接的多个电子元件的结构示意图；
图5为本公开实施例提供的一个微型驱动芯片的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在布线基板上设置的多个电子元件排布密度变大时，布线基板上信号线的数目将增多，不利于布线基板实现窄边框。在电子元件包括尺寸小于500μm的发光元件的情况下，数千颗、数万颗甚至更多的发光元件设置在布线基板，可以实现精细的局部调光，以呈现出对比度高、色彩表现度高的显示画面。
相关技术中，布线基板包括向微型驱动芯片提供第一工作电压的第一电 压线；以及向被微型驱动芯片控制的区域内的所有电子元件提供工作电压的第二电压线，一个区域内的电子元件可以以串联、并联或者串并结合的方式连接。每一个电子元件需要的第二工作电压在3V～6V之间，以一个灯区内包括以2*2方式矩阵分布且相互串联连接的4个电子元件为例，则第二电压线需要提供幅值为12V～24V的电压，而微型驱动芯片的第一工作电压与灯区所要求的第二工作电压的幅值和/或相位不相同，例如微型驱动芯片的第一工作电压为5V，即第一电压线的提供5V左右的电压信号即可，使得第二电压线与第一电压线无法共用。
基于此，本公开实施例提供了一种布线基板，如图1至图4所示，包括：
衬底101；
第一焊盘组102，位于衬底101之上，第一焊盘组102包括供电焊盘Pwr和输出焊盘Out；可选地，第一焊盘组102与微型驱动芯片002耦接；
电源信号线103，与第一焊盘组102位于衬底101的同一侧，电源信号线103与供电焊盘Pwr耦接；
第二焊盘组104，与第一焊盘组102位于衬底101的同一侧，可选地，第二焊盘组104与电子元件003耦接，第二焊盘组104包括相互电连接的多个子焊盘组104'，每个子焊盘组104'至少包括第一子焊盘41和第二子焊盘42，每个第二焊盘组104所含至少一个子焊盘组104'的第一子焊盘41与电源信号线103耦接，每个第二焊盘组104所含至少一个子焊盘组104'的第二子焊盘42与一个第一焊盘组102中的输出焊盘Out耦接。
在本公开实施例提供的上述布线基板中，第一焊盘组102和第二焊盘组104连接同一根电源信号线103，通过设置信号调节元件105，使得电源信号线103既可通过第一焊盘组102为微型驱动芯片002提供第一工作电压，又可通过第二焊盘组104为各个电子元件003提供第二工作电压，从而无需为微型驱动芯片002和电子元件003分别设置提供信号线，由此可以减少信号线数量，节约了布线空间，利于实现窄边框化。另一方面，布线数量的减少，意味着电路板(例如柔性电路板FPC)上金手指数量的减小，从而有利于减 小电路板的宽度，降低电路资材的成本。在本公开的一些实施例中，微型驱动芯片002，其在衬底上的正投影面积不大于300000um 2；电子元件003为发光元件，发光元件的发光面积不超过300000um 2，具体的，可以不超过40000um 2。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1和图2所示，还可以包括信号调节元件105，该信号调节元件105的第一端51与第一子焊盘41耦接，信号调节元件105的第二端52与电源信号线103耦接。信号调节元件105可将电源信号线103提供的脉冲宽度调制信号的幅值和相位调整后变为恒压信号后或仅调整脉冲宽度调制信号的幅值后提供给第一子焊盘41。可选地，信号调节元件105可为整流器、滤波电容或电阻中的至少一种，在具体实施时，信号调节元件105与微型驱动芯片002及电子元件003均可以利用固晶工艺设置在布线基板上的对应位置，当然，信号调节元件105也可以通过半导体工艺直接制作在布线基板上的对应位置。应当理解的是，第一子焊盘41接收到的是经过信号调节元件105后仅幅值被调整的脉冲宽度调制信号的情况下，脉冲宽度调制信号的频率应至少超过人眼可分辨的频率，发光元件不同的出光亮度与脉冲宽度调制信号的占空比以及幅值均相关；第一子焊盘41接收到的是脉冲宽度调制信号经过信号调节元件105后变为恒压信号的情况下，发光元件不同的出光亮度仅与恒压信号的幅值相关。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，衬底101包括多个焊盘区P，每个焊盘区P包括多个级联的第一焊盘组102以及分别与各第一焊盘组102耦接的多个第二焊盘组104。可选地，在一个焊盘区P内，多个级联的第一焊盘组102可以排布成一列或多列，在此不做限定。本公开附图以一个焊盘区P中多个级联的第一焊盘组102排布成一列为例进行示意说明。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，一条电源信号线103可以与一个焊盘区P中沿列方向Y排布且级联的多个第一焊盘组102的供电焊盘Pwr耦接，这样可以减少电源信号线103的绕线设 计，从而减小电源信号线103的电阻，进而降低电源信号线103上的脉冲宽度调制信号损耗。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，还可以包括第一连接引线106，一条电源信号线103包括多个子段103'，在列方向Y相邻的两个子段103'可以通过一个第一连接引线106相互连接，以实现同一条电源信号线103为同一焊盘区P中沿列方向Y排布且级联的多个第一焊盘组102的供电焊盘Pwr供电。可选地，第一连接引线106与子段103'为一体结构。
需要说明的是，相关技术恒压信号线与其他信号线(例如反馈信号线)并排且间隔设置，因此，相较于相关技术，本公开可节省恒压信号线及其与反馈信号线之间间隙的布线空间。考虑到电源信号线103上的电流信号的幅值较大，因此，电源信号线103通过电流的能力需要较强，通过加大电源信号线103的宽度可提高其通过电流的能力，由此可将节省出的上述至少部分布线空间用于加大电源信号线103的线宽。示例性地，相关技术中恒压信号线的线宽为1mm，恒压信号线与反馈信号线之间的间隙宽度为0.5mm，电源信号线103的线宽为0.35mm，本公开中增大电源信号线103的线宽后，子段103'的线宽W 1可以大于0.35mm且小于等于1.85mm，例如为0.35mm、0.45mm、0.55mm、0.65mm、0.75mm、0.85mm、0.95mm、1.05mm、1.15mm、1.25mm、1.35mm、1.45mm、1.55mm、1.65mm、1.75mm、1.85mm等。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1和图2所示，还可以包括第二连接引线107，该第二连接引线107连接在信号调节元件105的第二端52与第一连接引线106之间，从而使得电源信号线103提供的脉冲宽度调制信号依次经第一连接引线106和第二连接引线107输入信号调节元件105的第二端52。可选地，第二连接引线107与第一连接引线106为一体结构。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图3所示，第一焊盘组102还包括地址焊盘Di和接地焊盘Gnd，属于同一第一焊盘组102 的地址焊盘Di与供电焊盘Pwr在行方向X上间隔设置、并与输出焊盘Out在列方向Y上间隔设置，接地焊盘Gnd与供电焊盘Pwr在列方向Y上间隔设置、并与输出焊盘Out在行方向X上间隔设置。示例性地，输出焊盘Out位于第一焊盘组102的左上角，地址焊盘Di位于第一焊盘组102的左下角，接地焊盘Gnd位于第一焊盘组102的右上角，供电焊盘Pwr位于第一焊盘组102的右下角。
可选地，每个第一焊盘组102可以与一个微型驱动芯片002耦接，每个第二焊盘组104与多个电子元件003耦接。在一些实施例中，地址焊盘Di可接收地址信号，以用于选通相应地址的微型驱动芯片002。供电焊盘Pwr可为微型驱动芯片002提供第一工作电压和通信数据，该通信数据可用于控制相应发光元件的发光亮度。输出焊盘Out可在不同的时段内分别输出中继信号和驱动信号，可选地，中继信号为提供给下一级第一焊盘组102中的地址焊盘Di的地址信号，驱动信号为驱动电流，用于驱动与该输出焊盘Out所在第一焊盘组102耦接的发光元件发光。接地焊盘Gnd接收公共电压信号。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，在各第一焊盘组102中，供电焊盘Pwr、输出焊盘Out、接地焊盘Gnd、地址焊盘Di的排列方式相同，以使得同一焊盘区P内相互级联的第一焊盘组102之间具有简洁的走线路径，避免产生较多的绕线。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，还可以包括：地址信号线108，一条地址信号线108可以与一个焊盘区P中的第1级第一焊盘组102的地址焊盘Di耦接，使得在每个焊盘区P内，通过第1级第一焊盘组102的地址焊盘Di接收地址信号线107提供的地址信号。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，还可以包括级联线109，级联线109被配置为连接属于同一焊盘区P的第n级第一焊盘组102的输出焊盘Out和第(n+1)级第一焊盘组102的地址焊盘Di，n为正整数，以通过级联线109将第n级第一焊盘组102的输出焊盘Out输出的中继信号提供给第(n+1)级第一焊盘组102的地址焊盘Di。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，还可以包括反馈信号线110，一条反馈信号线110与一个焊盘区P中最后一级第一焊盘组102的输出焊盘Out耦接，以在一个焊盘区P形成传输地址信号的回路。
在一些实施例中，在本公开实施例提供的上述布线基板中，如图1所示，还可以包括公共电压信号线111，一条公共电压信号线111与一个焊盘区P内全部第一焊盘组102的接地焊盘Gnd耦接。由于一条公共电压信号线111同时与一个焊盘区P内全部第一焊盘组102的接地焊盘Gnd耦接，使得其上流过的电流信号的幅值较大，因此，为提高公共电压信号线111上通过电流的能力，在一些实施例中，可将节省出的恒压信号线、以及恒压信号线与反馈信号线之间间隙的布线空间中的至少部分空间用于加大公共电压信号线111的线宽。示例性地，相关技术中恒压信号线的线宽为1mm，恒压信号线与反馈信号线之间的间隙宽度为0.5mm，公共电压信号线111的线宽为1mm，本公开中增大公共电压信号线111的线宽后，公共电压信号线111的线宽W 2可以大于1mm且小于等于2.5mm，例如为1.1mm、1.2mm、1.3mm、1.4mm、1.5mm、1.6mm、1.7mm、1.8mm、1.9mm、2.0mm、2.1mm、2.2mm、2.3mm、2.4mm、2.5mm等。
在一些实施例中，在本公开实施例提供的上述布线基板中，为减少工艺步骤，节约制作成本，电源信号线103、第一连接引线106、第二连接引线107、地址信号线108、级联线109、反馈信号线110和公共电压信号线111可以同层设置。在本公开中，“同层”指的是采用同一成膜工艺形成用于制作特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask，也称光罩)。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而所形成层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形可能处于相同的高度或者具有相同的厚度、也可能处于不同的高度或者具有不同的厚度。
在一些实施例中，如图1和图2所示，级联线109、电源信号线103、公 共电压信号线111、反馈信号线110均包括沿列方向Y延伸的部分，为简化布线设计，同一焊盘区P对应的级联线109、电源信号线103、公共电压信号线111、反馈信号线110分别包含的沿列方向Y延伸的部分依次排列，且反馈信号线110包含的沿列方向Y延伸的部分与该焊盘区P所含第二焊盘组104的距离最远。
在一些实施例中，如图2所示，还包括位于外围的防静电(ESD)走线112，用于对布线基板进行防静电保护。具体的，防静电走线112位于任意信号线、任意连接线、任意走线以及第一焊盘组102、第二焊盘组104的外围，并构成环状结构。
基于同一发明构思，本公开实施例提供了一种电子装置，如图1至图4所示，包括本公开实施例提供的上述布线基板001，与第一焊盘组102耦接的微型驱动芯片002，以及与第二焊盘组104耦接的电子元件003。由于该电子装置解决问题的原理与上述布线基板解决问题的原理相似，因此，本公开实施例提供的该电子装置的实施可以参见本公开实施例提供的上述布线基板的实施，重复之处不再赘述。
在一些实施例中，在本公开实施例提供的上述电子装置中，如图1所示，第一连接引线106在衬底101上的正投影与微型驱动芯片002在衬底101上的正投影至少部分交叠，电源信号线103的多个子段103'在衬底101上的正投影与微型驱动芯片002在衬底101上的正投影部分交叠。可选地，第一连接引线106穿过同一第一焊盘组102的输出焊盘Out与接地焊盘Gnd之间的间隙，便于相邻两个子段103’通过一条第一连接引线106相连。
在一些实施例中，在本公开实施例提供的上述电子装置中，如图1所示，第二连接引线107在衬底101上的正投影与微型驱动芯片002在衬底101上的正投影至少部分交叠。可选地，第二连接引线107通过同一第一焊盘组102的接地焊盘Gnd、地址焊盘Di之间的间隙，以合理利用第一焊盘组102的接地焊盘Gnd、地址焊盘Di之间的空间布线，并通过第二连接引线107实现信号调节元件105的第二端52与第一连接引线106的电连接。
在一些实施例中，在本公开实施例提供的上述电子装置中，如图1和图4所示，同一第二焊盘组104与多个电子元件003耦接，且同一第二焊盘组104耦接的各电子元件003之间可以依次串联，可选地，在电子元件003为发光元件的情况下，多个发光元件的正极(+)和负极(-)依序首尾串联，并且串联线路上第一个发光元件的正极(+)与电源信号线103耦接，最后一个发光元件的负极(-)与输出焊盘Out耦接。当然，在一些实施例中，同一第二焊盘组104耦接的各电子元件003也可以采用并联方式，或者，同一第二焊盘组104耦接的各电子元件003也可以采用将电子元件003并联后再进行串联的方式。在具体实施时，可以根据实际需求进行设定，在此不做限定。
可选地，本公开提供的同一第二焊盘组104耦接的电子元件003的数量不限于图4所示的4个，例如还可以为大于或小于4的任意数量，具体可根据实际需要进行限定。另外，在电子元件003为发光元件的情况下，为保证发光均匀性，同一第二焊盘组104耦接的多个电子元件003可呈阵列排布。当然，在一些实施例中，同一第二焊盘组104耦接的多个电子元件003也可以采用阵列排布之外的其他排列方式，在此不做限定。
在一些示例中，如图5所示，微型驱动芯片002可以包括解调电路201、物理层接口电路202、数据处理控制电路203、脉宽调制电路204、驱动信号生成电路205、中继信号生成电路206和电源供给电路207。
在一些实施例中，解调电路201与供电焊盘Pwr和物理层接口电路202电连接，被配置为对供电焊盘Pwr输入的电力线载波通信信号进行解调以得到通信数据，并将该通信数据传输至物理层接口电路。在电子元件003为发光元件的情况下，通信数据可为反映发光时长的数据，进而代表了所需要的发光亮度。相比于通常的串行外设接口(Serial Peripheral Interface，SPI)协议，本公开实施例通过采用电力线载波通信(Power Line Carrier Communication，PLC)协议，将通信数据叠加在电源信号上，可有效减少信号线的数量。
在一些实施例中，物理层接口电路202还与数据处理控制电路203电连 接，被配置为对通信数据进行处理以得到数据帧(例如帧频数据)，并将数据帧传输至数据处理控制电路203。物理层接口电路202得到的数据帧包含了需要传输给该微型驱动芯片002的信息，例如与发光时间相关的信息(例如发光时间的具体时长)。可选地，物理层接口电路202为通常的端口物理层(Physical，PHY)，详细说明可参考常规设计，此处不再详述。
在一些实施例中，数据处理控制电路203还与地址焊盘Di、脉宽调制电路204和中继信号生成电路206电连接。数据处理控制电路203被配置为基于数据帧产生脉宽控制信号并将该脉宽控制信号传输至脉宽调制电路204，以及基于地址信号产生中继控制信号并将该中继控制信号传输至中继信号生成电路206。例如，根据数据帧可以获知与该微型驱动芯片002相连的发光元件所需要的发光时长，因此基于该发光时长产生对应的脉宽控制信号。例如，中继控制信号为数据处理控制电路203对第一输入信号处理之后产生的信号。通过对地址信号进行处理(例如解析、锁存、译码等)，可以获知对应于该微型驱动芯片002的地址信号，并且会产生对应于后续地址的中继控制信号，该后续地址对应于其他微型驱动芯片002。可选地，数据处理控制电路203可以实现为单片机、中央处理器(Central Processing Unit，CPU)、数字信号处理器等。
在一些实施例中，脉宽调制电路204还与驱动信号生成电路205电连接，被配置为响应于脉宽控制信号产生脉冲宽度调制信号，并将脉冲宽度调制信号传输至驱动信号生成电路205。例如，脉宽调制电路204产生的脉冲宽度调制信号对应于发光元件120所需要的发光时长，例如有效脉宽时长等于发光元件120所需要的发光时长。例如，脉宽调制电路204的详细说明可以参考常规的脉宽调制电路204，此处不再详述。
在一些实施例中，驱动信号生成电路205还与输出焊盘Out电连接，被配置为响应于脉冲宽度调制信号产生驱动信号，并将该驱动信号从输出焊盘Out输出。这里，将驱动信号从输出焊盘Out输出，可以表示驱动信号(例如驱动电流)从输出焊盘Out流向发光元件，也可以表示驱动信号(例如驱动 电流)从发光元件流入输出焊盘Out，具体的电流方向不受限制。
示例性地，在一些示例中，当驱动信号为驱动电流时，驱动信号生成电路205可以包括电流源A和晶体管MOS，晶体管MOS的控制极接收脉宽调制电路204传输的脉冲宽度调制信号，从而在脉冲宽度调制信号的控制下导通或截止。晶体管MOS的第一极与输出焊盘Out连接，晶体管MOS的第二极与电流源A的第一极连接，电流源A的第二极与接地焊盘Gnd连接以接收公共电压。可选的地，电流源A可以为恒流源。当脉冲宽度调制信号为有效电平时，晶体管MOS导通，电流源A通过输出焊盘Out提供驱动电流。当脉冲宽度调制信号为无效电平时，晶体管MOS截止，此时输出焊盘Out不提供驱动电流。脉冲宽度调制信号的有效电平的时长等于晶体管MOS的导通时长，晶体管MOS的导通时长等于输出焊盘Out提供驱动电流的时长。由此，可以进一步控制发光元件的发光时长，进而控制视觉上的发光亮度。在一些实施例中，当晶体管MOS导通时，驱动电流从输出焊盘Out流入微型驱动芯片002，并依次流经晶体管MOS和电流源A，然后流入接地端(例如接地焊盘Gnd)。需要说明的是，本公开的实施例中，驱动信号生成电路205还可以采用其他电路结构形式，本公开的实施例对此不作限制。
在一些实施例中，中继信号生成电路206还与输出焊盘Out电连接，被配置为基于中继控制信号生成中继信号，并将中继信号从输出焊盘Out输出。例如，中继控制信号对应于后续地址，基于中继控制信号产生的中继信号包含了后续地址，该后续地址对应于其他微型驱动芯片002。中继信号从输出焊盘Out输出后，被提供给下一级联的微型驱动芯片002的地址焊盘Di，从而使下一级联的微型驱动芯片002获取对应的地址信号。中继信号生成电路206可以通过锁存器、译码器、编码器等实现，本公开的实施例对此不作限制。
要说明的是，本公开的实施例中，虽然驱动信号生成电路205和中继信号生成电路206均与输出焊盘Out电连接，但是，驱动信号生成电路205和中继信号生成电路206分别在不同的时段输出驱动信号和中继信号，驱动信号和中继信号通过输出焊盘Out分时传输，因此不会彼此影响。
在一些实施例中，电源供给电路207分别与解调电路201和数据处理控制电路203电连接，被配置为接收电能并给数据处理控制电路203供电。在一些实施例中，解调电路201对供电焊盘Pwr输入的电力线载波通信信号进行解调后，电力线载波通信信号中的直流电源成分(即电能)传输至电源供给电路207，再由电源供给电路207提供给数据处理控制电路203。当然，本公开的实施例不限于此，电源供给电路207还可以与微型驱动芯片002中的其他电路电连接以提供电能。电源供给电路207可以通过开关电路、电压转换电路、稳压电路等实现，本公开的实施例对此不作限制。
需要说明的是，本公开提供的微型驱动芯片002还可以包括更多的电路和部件，不限于上述的解调电路201、物理层接口电路202、数据处理控制电路203、脉宽调制电路204、驱动信号生成电路205、中继信号生成电路206和电源供给电路207，这可以根据需要实现的功能而定，本公开的实施例对此不作限制。
以同一第二焊盘组104耦接的多个电子元件003为串联的多个发光元件为例，电源信号线103经信号调节元件105与串联线路上第一个发光元件的正极(+)耦接，输出焊盘Out与串联线路上最后一个发光元件的负极(-)耦接。在此情况下，可通过上述微型驱动芯片控制发光元件的亮度，相应地，电源信号线103的脉冲宽度调制信号经信号调节元件105处理后生成恒压信号提供给串联线路上第一个发光元件的正极(+)。如果电源信号线103的脉冲宽度调制信号仅经信号调节元件105调整幅值后提供给串联线路上第一个发光元件的正极(+)，则需要控制微型驱动芯片002不产生脉冲宽度调制信号，保证微型驱动芯片002内部仅恒流源A工作，否则相当于串联线路的两端均为脉冲宽度调制信号，设计复杂度高，实现困难。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (20)

  1. 一种布线基板，其中，包括：
    衬底；
    第一焊盘组，位于所述衬底之上，所述第一焊盘组包括供电焊盘和输出焊盘；
    电源信号线，与所述第一焊盘组位于所述衬底的同一侧，所述电源信号线与所述供电焊盘耦接；
    第二焊盘组，与所述第一焊盘组位于所述衬底的同一侧，所述第二焊盘组包括相互电连接的多个子焊盘组，每个所述子焊盘组至少包括第一子焊盘和第二子焊盘，所述多个子焊盘组中的至少一个子焊盘组中的第一子焊盘与所述电源信号线耦接，所述多个子焊盘组中的至少一个子焊盘组中的第二子焊盘与一个所述第一焊盘组中的所述输出焊盘耦接。
  2. 如权利要求1所述的布线基板，其中，还包括：信号调节元件，所述信号调节元件的第一端与所述第一子焊盘耦接，所述信号调节元件的第二端与所述电源信号线耦接。
  3. 如权利要求2所述的布线基板，其中，所述衬底包括多个焊盘区，每个所述焊盘区包括多个级联的所述第一焊盘组以及分别与各所述第一焊盘组耦接的多个所述第二焊盘组。
  4. 如权利要求3所述的布线基板，其中，一条所述电源信号线与所述多个焊盘区中的一个所述焊盘区相互级联的多个所述第一焊盘组的所述供电焊盘耦接。
  5. 如权利要求4所述的布线基板，其中，还包括第一连接引线，一条所述电源信号线包括多个子段，在列方向相邻的两所述子段通过一个所述第一连接引线相互连接。
  6. 如权利要求5所述的布线基板，其中，还包括第二连接引线，所述第二连接引线连接在所述信号调节元件的第二端与所述第一连接引线之间。
  7. 如权利要求1～6任一项所述的布线基板，其中，所述信号调节元件包括整流器、滤波电容或电阻中的至少一种。
  8. 如权利要求1～6任一项所述的布线基板，其中，所述第一焊盘组还包括地址焊盘和接地焊盘，属于同一所述第一焊盘组的所述地址焊盘与所述供电焊盘在行方向上间隔设置、并与所述输出焊盘在列方向上间隔设置，所述接地焊盘与所述供电焊盘在列方向上间隔设置、并与所述输出焊盘在行方向上间隔设置。
  9. 如权利要求8所述的布线基板，其中，在各所述第一焊盘组中，所述供电焊盘、所述输出焊盘、所述接地焊盘、所述地址焊盘的排列方式相同。
  10. 如权利要求9所述的布线基板，其中，还包括：地址信号线，所述地址信号线与所述多个焊盘区中的一个所述焊盘区中的第1级第一焊盘组中的所述地址焊盘耦接。
  11. 如权利要求10所述的布线基板，其中，还包括级联线，所述级联线被配置为连接属于同一所述焊盘区的第n级第一焊盘组的所述输出焊盘和第(n+1)级第一焊盘组的所述地址焊盘，n为正整数。
  12. 如权利要求11所述的布线基板，其中，还包括反馈信号线，所述反馈信号线与所述焊盘区中最后一级第一焊盘组的所述输出焊盘耦接。
  13. 如权利要求12所述的布线基板，其中，还包括公共电压信号线，一条所述公共电压信号线与一个所述焊盘区内全部所述第一焊盘组的所述接地焊盘耦接。
  14. 如权利要求13所述的布线基板，其中，所述地址信号线、所述第一连接引线、所述第二连接引线、所述级联线、所述电源信号线、所述公共电压信号线和所述反馈信号线同层设置。
  15. 一种电子装置，其中，包括如权利要求1～14任一项所述的布线基板，与所述第一焊盘组耦接的微型驱动芯片，以及与所述第二焊盘组耦接的电子元件。
  16. 如权利要求15所述的电子装置，其中，所述第一连接引线在所述衬 底上的正投影与所述微型驱动芯片在所述衬底上的正投影至少部分交叠，所述电源信号线的多个子段在所述衬底上的正投影与所述微型驱动芯片在所述衬底上的正投影部分交叠。
  17. 如权利要求16所述的电子装置，其中，所述第一连接引线穿过同一所述第一焊盘组的所述输出焊盘与所述接地焊盘之间的间隙。
  18. 如权利要求15所述的电子装置，其中，所述第二连接引线在所述衬底上的正投影与所述微型驱动芯片在所述衬底上的正投影至少部分交叠。
  19. 如权利要求18所述的电子装置，其中，所述第二连接引线穿过同一所述第一焊盘组的所述输出焊盘与所述地址焊盘之间的间隙。
  20. 如权利要求15～19任一项所述的电子装置，其中，同一所述第二焊盘组与多个所述电子元件耦接，且同一所述第二焊盘组耦接的各所述电子元件串联和/或并联连接。
CN202280001295.7A 2022-05-19 2022-05-19 布线基板及电子装置 Pending CN117425969A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/093904 WO2023221046A1 (zh) 2022-05-19 2022-05-19 布线基板及电子装置

Publications (1)

Publication Number Publication Date
CN117425969A true CN117425969A (zh) 2024-01-19

Family

ID=88834269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001295.7A Pending CN117425969A (zh) 2022-05-19 2022-05-19 布线基板及电子装置

Country Status (3)

Country Link
US (1) US20240312918A1 (zh)
CN (1) CN117425969A (zh)
WO (1) WO2023221046A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390304B (zh) * 2018-10-11 2024-02-09 长鑫存储技术有限公司 半导体结构、存储装置、半导体器件及其制造方法
CN114488607B (zh) * 2020-10-26 2023-05-23 合肥鑫晟光电科技有限公司 一种发光基板、显示装置
CN113745393B (zh) * 2021-09-06 2023-09-29 合肥京东方瑞晟科技有限公司 显示基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20240312918A1 (en) 2024-09-19
WO2023221046A1 (zh) 2023-11-23

Similar Documents

Publication Publication Date Title
CN110060978B (zh) 安装基板和电子装置
JPH05160290A (ja) 回路モジュール
US20230387139A1 (en) Light-emitting substrate and display apparatus
CN111244076A (zh) 透明发光二极管面板
CN117425969A (zh) 布线基板及电子装置
US20230387140A1 (en) Light-emitting substrate and display device
WO2022266810A1 (zh) 驱动器电路及其驱动方法、阵列基板和显示装置
JP6527194B2 (ja) 表示装置
CN116339011A (zh) 背光单元和包括该背光单元的显示装置
US20240234434A1 (en) Drive Backplane, Preparation Method therefor, and Display Apparatus
JP4627923B2 (ja) 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法
US20240312917A1 (en) Wiring substrate and electronic device
CN117795677A (zh) 布线基板及电子装置
US20240170628A1 (en) Light-emitting substrate and manufacturing method thereof, backlight, and display device
JP2001284653A (ja) 発光素子アレイ
US20240194651A1 (en) Light-emitting substrate and display device
US20240186333A1 (en) Light-emitting substrate and display apparatus
US20230246152A1 (en) Light-emitting panel, display device, and backlight module
TWI853332B (zh) 驅動器電路及其驅動方法、陣列基板、顯示裝置
JP2523933Y2 (ja) 光プリントヘッド
JP2001077421A (ja) 自己走査型発光装置のマスク設計方法
WO2024178552A1 (zh) 布线基板及发光基板
CN117457640A (zh) 一种发光基板、背光模组和显示装置
CN117810346A (zh) 一种布线基板及其制备方法、发光面板、背光模组和显示装置
CN117497675A (zh) 一种布线基板及其制备方法、发光面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination