CN117411471A - 延时电路、电子装置及延时电路控制方法 - Google Patents

Abstract

本申请涉及一种延时电路、电子装置及延时电路控制方法，通过延时模块对输入时钟信号进行延时，获得经延时后的延时时钟信号，根据延时时钟信号和输入时钟信号调节延时模块的延时级数，不同的延时级数对应不同的延时时长，根据延时级数的存储值和锁定阈值输出延时锁定级数，此时延时锁定级数对应的延时时长与输入时钟信号相关联，根据延时锁定级数和输入时钟信号对延时模块进行校准，可以精确测量延时模块的不同的延时级数对应的多个不同延时时长，采用本申请中的延时模块可对PWM进行精确校准。同时，本申请中的延时时钟信号和可根据延时级数的改变而不断改变，从而避免出现锁死问题。

Description

延时电路、电子装置及延时电路控制方法

技术领域

本申请涉及时钟信号技术领域，特别是涉及一种延时电路、电子装置及延时电路控制方法。

背景技术

脉冲宽度调制（Pulse Width Modulation，PWM）的精度影响着控制系统的性能，通过延时模块对PWM进行校准，可以提升PWM的精度。但是，由于延时模块的延时时长受多种因素的影响，直接按照理论延时时长对PWM进行校准将影响PWM的精度。

在现有技术中，可采用时钟脉冲对PWM中的延时模块进行校准，获取延时模块的延时时长，但是目前的时钟脉冲电路容易产生锁死问题。因此，如何确定延时模块的延时时长的同时避免锁死成为当前急需解决的技术问题之一。

发明内容

基于此，有必要针对上述技术问题，提供一种能够确定延时模块的延时时长的同时避免锁死的延时电路、电子装置及延时电路控制方法。

第一方面，本申请提供了一种延时电路，包括：延时模块、调节模块和控制模块；其中，延时模块与调节模块连接，控制模块与延时模块和调节模块均链接；延时模块用于对输入时钟信号进行延时，获得经延时后的延时时钟信号；调节模块用于根据延时时钟信号和输入时钟信号调节延时模块的延时级数；控制模块用于根据延时级数的存储值和锁定阈值输出延时锁定级数，以及根据延时锁定级数和输入时钟信号获取延时模块的延时时长；存储值包括预设数量个延时级数。

在其中一个实施例中，调节模块包括：采样时钟单元，与延时模块连接，用于根据延时时钟信号采样输入时钟信号，获得采样值；计数单元，与采样时钟单元、延时模块、控制模块链接，用于根据采样值调节延时模块的延时级数；计数单元被配置为：在采样值等于零的情况下，控制计数值以步进值为单位减少；及/或在采样值为非零的情况下，控制计数值以步进值为单位增加；输出预设位数的计数值作为延时级数。

在其中一个实施例中，控制模块还包括：步进调节单元，与计数单元连接，用于调节计数单元的步进值。

在其中一个实施例中，延时模块包括至少一个延时单元；延时单元包括：延时组件、第一与非门和第二与非门；其中，延时组件的输入端为延时单元的输入端，延时组件的输出端连接下一延时单元的输入端，第一与非门的第一输入端连接延时组件的输入端，第一与非门的第二输入端连接控制模块的输出端，第一与非门的输出端连接第二与非门的第一输入端，第二与非门的第二输入端连接下一延时单元的输出端，第二与非门的输出端为延时单元的输出端。

第二方面，本申请提供了一种电子装置，包括本申请实施例中任一项所述的延时电路。

第三方面，本申请还提供了一种延时电路控制方法，方法包括：采用延时模块对输入时钟信号进行延时，获得经延时后的延时时钟信号；根据延时时钟信号、输入时钟信号调节延时模块的延时级数；根据延时级数的存储值和锁定阈值输出延时锁定级数；存储值包括预设数量个延时级数；根据延时锁定级数和输入时钟信号获取延时模块的延时时长。

在其中一个实施例中，预设数量为一固定值，存储值包括当前延时级数的预设数量个前延时级数；根据延时级数的存储值和锁定阈值输出延时锁定级数，包括：根据存储值获取平均延时级数；根据平均延时级数、当前延时级数、锁定阈值输出延时锁定级数；根据延时锁定级数和输入时钟信号获取延时模块的延时时长，包括：获取输入时钟信号的时钟脉冲长度；根据时钟脉冲长度和延时锁定级数获取延时模块的单位延时长度；根据单位延时长度和多个延时级数获得多个延时时长。

在其中一个实施例中，根据平均延时级数、当前延时级数、锁定阈值输出延时锁定级数，包括：在当前延时级数和平均延时级数的差值小于锁定阈值的情况下，输出当前延时级数作为延时锁定级数。

在其中一个实施例中，根据延时时钟信号、输入时钟信号调节延时模块的延时级数，包括：根据延时时钟信号采样输入时钟信号，获得采样值；根据采样值调节延时模块的延时级数。

在其中一个实施例中，根据采样值调节延时模块的延时级数，包括：在采样值等于零的情况下，控制计数值以步进值为单位减少，根据计数值减少延时级数；及/或在采样值为非零的情况下，控制计数值以步进值为单位增加，根据计数值增加延时级数。

上述延时电路、电子装置及延时电路控制方法，通过延时模块对输入时钟信号进行延时，获得经延时后的延时时钟信号，根据延时时钟信号和输入时钟信号调节延时模块的延时级数，不同的延时级数对应不同的延时时长，根据延时级数的存储值和锁定阈值输出延时锁定级数，此时延时锁定级数对应的延时时长与输入时钟信号相关联，根据延时锁定级数和输入时钟信号对延时模块进行校准，可以精确测量延时模块的不同的延时级数对应的多个不同延时时长，采用本申请中的延时模块可对PWM进行精确校准。同时，本申请中的延时时钟信号和可根据延时级数的改变而不断改变，从而避免出现锁死问题。

附图说明

图1为一个实施例中时钟脉冲电路的结构示意图；

图2为一个实施例中延时电路的结构示意图；

图3为一个实施例中调节模块的结构示意图；

图4为一个实施例中延时电路中的信号波形示意图；

图5为一个实施例中延时模块的结构示意图；

图6为一个实施例中延时电路控制方法的流程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

普通的PWM模块都是依据PWM时钟生成的，而PWM的精度和PWM时钟的频率相关联，如果希望提高PWM的精度，则需要更高频率的时钟，但是高频率的时钟往往难以获得。通过延时模块对PWM进行校准，可提升PWM的精度。但是，由于延时模块的延时时长受多种因素的影响，直接按照理论延时时长对PWM进行校准将影响PWM的精度。

在一相关技术中，可采用图1中的时钟脉冲电路产生高精度时钟，采用高精度时钟测量延时模块的长度，从而实现对PWM中的延时模块的校准。然而，图1中的时钟脉冲电路的延时单元由反相器14组成，由于反相器14的级数较多，容易出现相位偏移，导致与非门12锁死，进而输出的时钟变为恒一或恒零，造成时钟脉冲电路锁死。因此，如何确定延时模块的延时时长的同时避免锁死成为当前急需解决的技术问题之一。

在一个实施例中，请参考图2，本申请提供了一种延时电路，包括：延时模块21、调节模块23和控制模块25；其中，延时模块21与调节模块23连接，控制模块25与延时模块21和调节模块23均链接。

延时模块21，用于对输入时钟信号进行延时，获得经延时后的延时时钟信号。

作为示例，输入时钟信号可通过对标准时钟信号进行分频获得，由于标准时钟信号的周期和频率不会受到温度、电压等影响，精确性和稳定性较高，因此，通过分频可得到稳定性和精确性较高的输入时钟信号。其中，可采用数字分频器等方法进行分频，分频系数可采用二分频、三分频、四分频等，本申请对于分频方式和分频系数不做具体限制。

调节模块23，用于根据延时时钟信号和输入时钟信号调节延时模块21的延时级数。

作为示例，延时模块21可采用如图1中的反相器作为延时单元，也可采用电阻和电容的RC电路或电容和电感的LC电路作为延时单元。延时模块21可包括多个相同的延时单元，每一延时单元的时长固定，延时级数与参与延时的延时单元的数量相对应，通过调节延时级数可以调节参与延时的延时单元的数量，从而调节延时模块21的延时时长。

控制模块25，用于根据延时级数的存储值和锁定阈值输出延时锁定级数，以及根据延时锁定级数和输入时钟信号获取延时模块21的延时时长；存储值包括预设数量个延时级数。

其中，当延时级数等于延时锁定级数时，经延时模块21延时后的延时时钟信号与输入时钟信号锁定，即延时时钟信号的上升沿与输入时钟信号的下降沿对齐。

作为示例，根据延时级数的存储值和锁定阈值确定延时时钟信号与输入时钟信号发生锁定，当延时时钟信号与输入时钟信号锁定时，延时模块的延时时长与输入时钟信号的脉冲长度相关联，同时，输入时钟信号的脉冲长度与分频系数、标准时钟信号的周期相关，因此，根据输入时钟信号的脉冲长度可确定延时模块21发生锁定时的延时时长，从而确定不同延时级数对应的多个不同的延时时长，从而实现对PWM的精确校准，提升PWM的精度。

在上述实施例中，本申请采用分频后的标准时钟信号作为输入时钟信号，保证了输入时钟信号的稳定性和精确性，然后采用延时模块21对输入时钟信号延时，根据延时时钟信号和输入时钟信号调节延时模块的延时级数，直至根据延时级数的存储值和锁定阈值确定延时时钟信号与输入时钟信号发生锁定，输出此时的延时级数作为延时锁定级数，然后根据延时锁定级数和输入时钟信号获取延时模块不同延时级数对应的不同的延时时长，采用本申请中的延时模块对PWM进行校准，可精确计算延时模块的延时时长，从而提高PWM的精度。

在一个实施例中，请参考图3，调节模块包括：采样时钟单元231和计数单元232，其中，采样时钟单元231与延时模块21链接，计数单元分别232与采样时钟单元231、延时模块21、控制模块25连接。

采样时钟单元231，用于根据延时时钟信号采样输入时钟信号，获得采样值。

作为示例，请继续参考图3，采样时钟单元231可包括D触发器，D触发器的输入信号为输入时钟信号，D触发器的时钟信号为延时时钟信号，可通过延时时钟信号对输入时钟信号进行上升沿采样，并将获得的采样值传输至计数单元232。

计数单元232，用于根据采样值调节延时模块的延时级数。

作为示例，计数单元232包括二进制的计数器，计数器结构可参考现有技术中常用的计数器结构。假设计数器的最大位数为2N，计数器的可存储的数值范围为0至2^2N-1。

其中，计数单元232被配置为：在采样值等于零的情况下，控制计数值以步进值为单位减少；及/或在采样值为非零的情况下，控制计数值以步进值为单位增加；输出预设位数的计数值作为延时级数。

作为示例，计数值为二进制数值，可将计数值的初始值设置为0，步进值设置为1，请参考图4，通过图4中的延时时钟信号采样输入时钟信号，采样值为1，此时，计数值由0变为1，假设下一采样值仍为1，则计数值由1变为10。其中，预设位数可为N，例如当计数值为1011时，N等于2，基于预设位数以预设次数对计数值进行处理，例如预设次数为0，则取第0和1位，得到11；如果预设次数为2，则取第1和2位，得到01；如果预设次数为4，则取第2和3位，得到10。当预设位数为N，预设次数为0时，计数值增一则延时级数增一，计数值减一则延时级数减一；当预设位数为N，预设次数为2时，计数值增二则延时级数增一，计数值减二则延时级数减一，从而对采样值起到滤波作用，避免由于噪声造成的延时级数的错误调整。

在上述实施例中，通过采样时钟单元231根据延时时钟信号对输入时钟信号进行采样，获得采样值，当采样值为非零时，表明延时时钟信号相对于输入时钟信号的延时时长小于输入时钟信号的脉冲长度，因此，计数单元232的计数值以步进值为单位增加，从而使延时级数增加，以增大延时模块的延时时长；当采样值为零时，表明延时时钟信号相对于输入时钟信号的延时时长大于输入时钟信号的脉冲长度，因此，计数值以步进值为单位减少，从而使延时级数减小，以减小延时模块的延时时长。通过调整延时级数，可使延时时钟信号的上升沿与输入时钟信号的下降沿对齐，达到锁定状态。

在一个实施例中，请参考图5，延时模块包括至少一个延时单元50；延时单元50包括：延时组件510、第一与非门520和第二与非门530。

作为示例，延时组件510的输入端为延时单元50的输入端，延时组件510的输出端连接下一延时单元50的输入端，第一与非门520的第一输入端连接延时组件510的输入端，第一与非门520的第二输入端连接控制模块的输出端，第一与非门520的输出端连接第二与非门530的第一输入端，第二与非门530的第二输入端连接下一延时单元50的输出端，第二与非门530的输出端为延时单元50的输出端。

在一个实施例中，控制模块还包括：步进调节单元，与计数单元连接，用于调节计数单元的步进值。

作为示例，延时级数与参与延时的延时单元的数量相关联，例如当步进值为1，预设次数为0时，延时级数每调整2级，参与延时的延时单元的数量增加2级。

在上述实施例中，通过控制模块中的步进调节单元控制计数单元的步进值，可以对延时模块的延时时长进行粗调或细调，在调节初期，可采用大步进值进行调节，提高延时时长的调节效率，在调节后期，可采用小步进值进行调节，增强延时时长的调节精度。

在一个实施例中，控制模块被配置为：根据存储值获取平均延时级数，以及在当前延时级数和平均延时级数的差值小于锁定阈值的情况下，输出当前延时级数作为延时锁定级数。

其中，预设数量为一固定值，存储值包括当前延时级数的预设数量个前延时级数。作为示例，在延时级数的调节过程中，由于采样值的不断改变，延时级数也处于变化状态，而延时级数的改变会导致延时时长的改变，进而影响采样值，直至输出延时锁定级数。但是，控制模块的存储空间为一有限值，预设数量为可存储的延时级数的数量的最大值，因此存储值需不断更新存储的内容，每当存储一新的延时级数时，需舍弃最旧的延时级数，以保证不超过存储空间的存储能力。例如，当预设数量为Z时，存储值包括以当前延时级数为参考的Z个前延时级数。

作为示例，由于在延时级数的调整过程中，延时时钟信号的上升沿与输入时钟信号的下降沿之间的距离会趋向于零，延时级数趋于稳定。假设Z等于5，对存储值求平均值获得平均延时级数，例如当存储值包括6、5、6、6、5时，平均延时级数为5.6，当前延时级数为6，锁定阈值可为0.5，当前延时级数和平均延时级数之间的差值为0.4，在差值小于锁定阈值的情况下，可以确定延时时钟信号与输入时钟信号发生锁定。可知，锁定阈值越小，延时时钟信号与输入时钟信号发生锁定时，延时时钟信号的上升沿与输入时钟信号的下降沿之间的距离越近，则延时模块的延时时长的计算的精确性越高。在其他实施例中，可根据实际需求确定锁定阈值。

在上述实施例中，通过对延时级数进行存储，根据存储值获取平均延时级数，在当前延时级数和平均延时级数的差值小于锁定阈值的情况下，确定延时时钟信号的上升沿与输入时钟信号的下降沿对齐，简化了锁定判断的过程，且无需采用额外器件例如鉴相器等，节省电路的制作成本。

在一个实施例中，控制模块还被配置为：获取输入时钟信号的时钟脉冲长度；根据时钟脉冲长度和延时锁定级数获取延时模块的单位延时长度；根据单位延时长度和多个延时级数获得多个延时时长。

其中，时钟脉冲长度为输入时钟信号为高电平时的持续时间。时钟脉冲长度与分频系数以及标准时钟信号的周期相关联，参考图4中的分频系数，此时的时钟脉冲长度等于标准时钟信号的周期T，由于标准时钟信号的周期和频率不会受到温度、电压等影响，精确性和稳定性较高，因此，可根据标准时钟信号的产生频率确定标准时钟信号的周期T，从而确定时钟脉冲长度。

作为示例，当输入时钟信号与延时时钟信号锁定时，延时时钟信号与输入时钟信号之间的延时时长等于时钟脉冲长度，且延时模块中的每一延时单元的单位延时长度相等，因此，可根据时钟脉冲长度和延时锁定级数确定单位延时长度，以及根据单位延时长度和PWM中延时模块的延时级数获取延时时长。例如：当时钟脉冲长度为10ns，锁定延时级数为99时，则参与延时的延时单元的数量为100，根据时钟脉冲长度和参与延时的延时单元的数量的商确定单位延时长度为100ps，当PWM中延时模块需延时100ps时，可采用一个延时单元对PWM进行延时。

在上述实施例中，通过将输入时钟信号和延时时钟信号锁定，获取时钟脉冲长度，从而根据时钟脉冲长度和延时级数确定单位延时长度，且由于标准时钟信号的稳定性和精确性较高，提高了时钟脉冲长度的精确性，进而保障了单位延时长度计算的精确性，从而实现对PWM的精确校准。

请参考图6，基于同样的发明构思，本申请实施例还提供了一种延时电路控制方法，方法包括：

步骤S610：采用延时模块对输入时钟信号进行延时，获得经延时后的延时时钟信号；

步骤S620：根据延时时钟信号、输入时钟信号调节延时模块的延时级数；

步骤S630：根据延时级数的存储值和锁定阈值输出延时锁定级数，存储值包括预设数量个延时级数；

步骤S640：根据延时锁定级数和输入时钟信号获取延时模块的延时时长。

在上述实施例中，采用延时模块对输入时钟信号延时，根据延时后的延时时钟信号和输入时钟信号调节延时模块的延时级数，直至根据延时级数的存储值和锁定阈值确定延时时钟信号与输入时钟信号发生锁定，即延时时钟信号的上升沿与输入时钟信号的下降沿对齐，输出此时的延时级数作为延时锁定级数，然后根据延时锁定级数和输入时钟信号获取延时模块不同延时级数对应的不同的延时时长，采用本申请中的延时模块对PWM进行校准，可精确计算延时模块的延时时长，从而提高PWM的精度。同时，由于不同的延时级数对应不同的延时时长，根据延时时钟信号和输入时钟信号调节延时模块的延时级数，延时时钟信号随延时级数的变化而变化，进而延时级数不断变化，避免时钟信号锁死。

在一个实施例中，根据延时时钟信号、输入时钟信号调节延时模块的延时级数，包括：根据延时时钟信号采样输入时钟信号，获得采样值，以及根据采样值调节延时模块的延时级数的步骤。

作为示例，可采用延时时钟信号为采样信号对输入时钟信号进行上升沿或下降沿采样。当采用上升沿采样的采样方式时，延时时钟信号与输入时钟信号发生锁定，即延时时钟信号的上升沿与输入时钟信号的下降沿对齐；当采用下降沿采样的采样方式时，延时时钟信号与输入时钟信号发生锁定，即延时时钟信号的下降沿与输入时钟信号的上升沿对齐。

在一个实施例中，根据采样值调节延时模块的延时级数，包括：在采样值等于零的情况下，控制计数值以步进值为单位减少，根据计数值减少延时级数，以及在采样值为非零的情况下，控制计数值以步进值为单位增加，根据计数值增加延时级数的步骤。

作为示例，可设置延时级数的初始值为0，步进值为1，当采样值为1时，延时级数由0变为1，假设下一采样值仍为1，则延时级数由1变为2，此时，经延时模块延时后的延时时钟信号相对于输入时钟信号右移；当采样值为0时，延时级数由2变为1，此时，经延时模块延时后的延时时钟信号相对于输入时钟信号左移。

在上述实施例中，通过延时时钟信号对输入时钟信号进行采样，获得采样值，当采样值为非零时，表明延时时钟信号相对于输入时钟信号的延时时长小于输入时钟信号的脉冲长度，因此，控制延时级数增加，以增大延时模块的延时时长；当采样值为零时，表明延时时钟信号相对于输入时钟信号的延时时长大于输入时钟信号的脉冲长度，因此，控制延时级数减少，以减小延时模块的延时时长。通过调整延时级数，可使延时时钟信号的上升沿与输入时钟信号的下降沿对齐，达到锁定状态。

在一个实施例中，根据采样值调节延时模块的延时级数，还包括：获取预设次数的采样值，在预设次数的多个采样值均等于零的情况下，控制延时级数减少；以及在预设次数的多个采样值均为非零的情况下，控制延时级数增加。

作为示例，预设次数可为3，在一段时间内连续3次对输入时钟信号进行采样，当3次获取的采样值均为零时，使延时级数减少。其中，预设次数可根据实际需求进行设置，避免由于噪声造成的延时级数的错误调整。

在一个实施例中，预设数量为一固定值，存储值包括当前延时级数的预设数量个前延时级数。

根据延时级数的存储值和锁定阈值输出延时锁定级数，包括：根据存储值获取平均延时级数，根据平均延时级数、当前延时级数、锁定阈值输出延时锁定级数的步骤。

在一个实施例中，根据平均延时级数、当前延时级数、锁定阈值输出延时锁定级数，包括：在当前延时级数和平均延时级数的差值小于锁定阈值的情况下，输出当前延时级数作为延时锁定级数的步骤。

在一个实施例中，根据延时锁定级数和输入时钟信号对延时模块进行校准，包括：获取输入时钟信号的时钟脉冲长度，根据时钟脉冲长度和延时锁定级数获取延时模块的单位延时长度，根据单位延时长度和多个延时级数获得多个延时时长的步骤。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

本申请还提供了一种电子装置，包括本申请实施例中任一项所述的延时电路。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种延时电路，其特征在于，包括：

延时模块，用于对输入时钟信号进行延时，获得经延时后的延时时钟信号；

调节模块，与所述延时模块连接，用于根据所述延时时钟信号和所述输入时钟信号调节所述延时模块的延时级数；

控制模块，与所述延时模块、所述调节模块均连接，用于根据所述延时级数的存储值和锁定阈值输出延时锁定级数，以及根据所述延时锁定级数和所述输入时钟信号获取所述延时模块的延时时长；所述存储值包括预设数量个所述延时级数。

2.根据权利要求1所述的延时电路，其特征在于，所述调节模块包括：

采样时钟单元，与所述延时模块连接，用于根据所述延时时钟信号采样所述输入时钟信号，获得采样值；

计数单元，与所述采样时钟单元、所述延时模块、所述控制模块链接，用于根据所述采样值调节所述延时模块的延时级数；

所述计数单元被配置为：

在所述采样值等于零的情况下，控制计数值以步进值为单位减少；及/或在所述采样值为非零的情况下，控制所述计数值以所述步进值为单位增加；

输出预设位数的所述计数值作为所述延时级数。

3.根据权利要求2所述的延时电路，其特征在于，所述控制模块还包括：

步进调节单元，与所述计数单元连接，用于调节所述计数单元的步进值。

4.根据权利要求1-3中任一项所述的延时电路，其特征在于，所述延时模块包括至少一个延时单元；

所述延时单元包括：延时组件、第一与非门和第二与非门；其中，所述延时组件的输入端为所述延时单元的输入端，所述延时组件的输出端连接下一所述延时单元的输入端，所述第一与非门的第一输入端连接所述延时组件的输入端，所述第一与非门的第二输入端连接所述控制模块的输出端，所述第一与非门的输出端连接所述第二与非门的第一输入端，所述第二与非门的第二输入端连接下一所述延时单元的输出端，所述第二与非门的输出端为所述延时单元的输出端。

5.一种电子装置，其特征在于，包括权利要求1-4任一项所述的延时电路。

6.一种延时电路控制方法，其特征在于，所述方法包括：

采用延时模块对输入时钟信号进行延时，获得经延时后的延时时钟信号；

根据所述延时时钟信号、所述输入时钟信号调节所述延时模块的延时级数；

根据所述延时级数的存储值和锁定阈值输出延时锁定级数；所述存储值包括预设数量个所述延时级数；

根据所述延时锁定级数和所述输入时钟信号获取所述延时模块的延时时长。

7.根据权利要求6所述的方法，其特征在于，所述预设数量为一固定值，所述存储值包括当前延时级数的所述预设数量个前延时级数；所述根据所述延时级数的存储值和锁定阈值输出延时锁定级数，包括：

根据所述存储值获取平均延时级数；

根据所述平均延时级数、所述当前延时级数、所述锁定阈值输出所述延时锁定级数；

所述根据所述延时锁定级数和所述输入时钟信号获取所述延时模块的延时时长，包括：

获取所述输入时钟信号的时钟脉冲长度；

根据所述时钟脉冲长度和所述延时锁定级数获取所述延时模块的单位延时长度；根据所述单位延时长度和多个所述延时级数获得多个所述延时时长。

8.根据权利要求7所述的方法，其特征在于，所述根据所述平均延时级数、所述当前延时级数、所述锁定阈值输出所述延时锁定级数，包括：

在所述当前延时级数和所述平均延时级数的差值小于所述锁定阈值的情况下，输出所述当前延时级数作为所述延时锁定级数。

9.根据权利要求6所述的方法，其特征在于，所述根据所述延时时钟信号、所述输入时钟信号调节所述延时模块的延时级数，包括：

根据所述延时时钟信号采样所述输入时钟信号，获得采样值；

根据所述采样值调节所述延时模块的延时级数。

10.根据权利要求9所述的方法，其特征在于，所述根据所述采样值调节所述延时模块的延时级数，包括：

在所述采样值等于零的情况下，控制计数值以步进值为单位减少，根据所述计数值减少所述延时级数；及/或

在所述采样值为非零的情况下，控制所述计数值以所述步进值为单位增加，根据所述计数值增加所述延时级数。