CN117409851A - 一种存储芯片的测试系统及测试方法 - Google Patents
一种存储芯片的测试系统及测试方法 Download PDFInfo
- Publication number
- CN117409851A CN117409851A CN202311722567.5A CN202311722567A CN117409851A CN 117409851 A CN117409851 A CN 117409851A CN 202311722567 A CN202311722567 A CN 202311722567A CN 117409851 A CN117409851 A CN 117409851A
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- chip
- module
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 172
- 238000010998 test method Methods 0.000 title description 5
- 238000012545 processing Methods 0.000 claims abstract description 45
- 230000004044 response Effects 0.000 claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及静态存储技术领域,特别涉及一种存储芯片的测试系统及测试方法。测试系统包括:接口模块,用以与主机之间进行数据传输;多个芯片测试座,用以安装待测芯片;信号补偿模块,用以对待测芯片输入测试信号;信号采集模块,用以采集待测芯片对测试信号的响应信号,并将响应信号反馈给信号补偿模块;中央处理模块,用以调节信号补偿模块上测试信号的参数,接收信号补偿模块上采集到的响应信号,并将响应信号通过接口模块传递给主机,以生成待测芯片的测试结果;以及电源模块,用以对芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电。本发明可同时监控、测量多个待测芯片的产品质量,提高测试质量和测试效率。
Description
技术领域
本发明涉及静态存储技术领域,特别涉及一种存储芯片的测试系统及测试方法。
背景技术
存储芯片是嵌入式系统芯片的概念在存储行业的具体应用。无论是系统芯片还是存储芯片,都是通过在单一芯片中嵌入软件,以实现多功能、高性能以及对多种协议、多种硬件和不同应用的支持。存储芯片广泛应用于计算机、移动设备、物联网等领域,用于存储各种数据,如操作系统、应用程序、音乐、视频、照片等。
目前,大批量的存储芯片在投入使用之前,无法对产品性能进行快速、全面的检测,因此存在待改进之处。
发明内容
本发明的目的在于提供一种存储芯片的测试系统及测试方法,用以解决现有技术中存在的大批量存储芯片无法快速、全面进行产品性能检测的问题。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提出一种存储芯片的测试系统,包括:
接口模块,用以与主机之间进行数据传输;
多个芯片测试座,用以安装待测芯片;
信号补偿模块,用以对所述待测芯片输入测试信号;
信号采集模块,用以采集所述待测芯片对所述测试信号的响应信号,并将所述响应信号反馈给所述信号补偿模块;
中央处理模块,用以调节所述信号补偿模块上所述测试信号的参数,接收所述信号补偿模块上采集到的所述响应信号,并将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果;以及
电源模块,用以对所述芯片测试座、所述信号补偿模块、所述信号采集模块和所述中央处理模块供电。
在本发明的一个实施例中,所述信号补偿模块包括多个驱动通道,每个所述驱动通道电性连接于一个所述芯片测试座。
在本发明的一个实施例中,每个所述驱动通道包括多根信号线,每根所述信号线上设有模拟电阻,以关联不同所述信号线上的电阻阻值。
在本发明的一个实施例中,每个所述驱动通道包括多根信号线,每根所述信号线上设有上拉电阻和下拉电阻,通过上拉电阻和下拉电阻的分压,以调节每根所述信号线上的所述测试信号的强度。
在本发明的一个实施例中,所述中央处理模块用以控制所述待测芯片周边的环境温度,以对所述待测芯片进行电性测试。
在本发明的一个实施例中,还包括温度传感器,所述温度传感器用以检测所述待测芯片周边的环境温度。
在本发明的一个实施例中,所述中央处理模块用以控制所述待测芯片的供电电压,以对所述待测芯片进行电性测试。
在本发明的一个实施例中,所述中央处理模块确定所述待测芯片的响应信号通过时,调节所述待测芯片在温箱中的环境温度并进行多次测试,所述中央处理模块确定所述待测芯片的响应信号未通过时,记录未通过时的响应信号。
在本发明的一个实施例中,还包括:
存储模块,用以存储所述主机写入的测试系统映像文件;
内存模块,用以运行所述测试系统映像文件中的测试程序。
本发明还提出一种存储芯片的测试方法,包括:
通过接口模块与主机之间进行数据的传输;
将多个待测芯片安装到多个芯片测试座上;
通过电源模块对所述芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电;
通过所述信号补偿模块对所述待测芯片输入测试信号;
通过所述信号采集模块采集所述待测芯片对所述测试信号的响应信号,并将采集到的所述响应信号反馈给所述信号补偿模块;以及
通过所述中央处理模块调节所述信号补偿模块上的测试信号的参数,并接收所述信号补偿模块上的所述响应信号,将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果。
如上所述,本发明提供了一种存储芯片的测试系统及测试方法,可同时监控、测量多个待测芯片的产品质量,提高测试质量和测试效率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中一种存储芯片的测试系统的结构示意图。
图2为本发明一实施例中一种存储芯片的测试系统中信号补偿模块的电路示意图。
图3为本发明一实施例中一种存储芯片的测试方法的步骤示意图。
图4为本发明一实施例中图3中步骤S20的步骤示意图。
图5为本发明一实施例中图3中步骤S30的步骤示意图。
图6为本发明一实施例中图3中步骤S40的步骤示意图。
图7为本发明一实施例中图3中步骤S60的步骤示意图。
图中:10、接口模块;20、存储模块;30、内存模块;40、中央处理模块;50、信号补偿模块;60、信号采集模块;70、芯片测试座;80、电源模块;90、温度传感器;100、主机。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。还应当理解,本发明实施例中使用的术语是为了描述特定的具体实施方案,而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法,通常按照常规条件,或者按照各制造商所建议的条件。
请参阅图1至图7,本发明提出一种存储芯片的测试系统及测试方法,可对eMMC(Embedded Multi Media Card,嵌入式多媒体卡)、SSD(Solid State Disk,固态硬盘)、UFS(Univeral Flash Storage,通用闪存存储器)等存储芯片的产品性能进行检测。本发明在不同存储芯片适配终端产品的PCB(Printed Circuit Board,印制电路板)时,可在不同的环境条件下,快速高效的筛选出产品性能良好的存储芯片。下面通过具体的实施例进行详细的描述。
请参阅图1,在本发明的一个实施例中,本发明提出一种存储芯片的测试系统,可包括接口模块10、中央处理模块40、信号补偿模块50、信号采集模块60、芯片测试座70和电源模块80。其中,电源模块80可对芯片测试座70、信号补偿模块50、信号采集模块60和中央处理模块40进行供电。接口模块10可与主机100电性连接,接口模块10和主机100可进行数据的双向传输,接口模块10可为USB(Universal Serial Bus,通用串行总线)接口。芯片测试座60的数量可为多个,多个芯片测试座60上可同时安装多个待测芯片。多个待测芯片可为同一型号的多个存储芯片,多个待测芯片也可为不同型号的多个存储芯片。信号补偿模块50与多个芯片测试座70之间可电性连接,信号补偿模块50可对待测芯片输入测试信号。信号补偿模块50与中央处理模块40可电性连接,信号补偿模块50与中央处理模块40之间可进行数据的双向传输。信号采集模块60与多个芯片测试座70之间可电性连接,信号补偿模块50与信号采集模块60之间可电性连接。
请参阅图1,在本发明的一个实施例中,在存储芯片的测试系统中,信号采集模块60可采集待测芯片对测试信号的响应信号,并将采集到的该响应信号反馈给信号补偿模块50。信号采集模块60可通过高速A/D(analog/Digital)采样,把模拟信号转换成数字信号。中央处理模块40可调节信号补偿模块50上的测试信号关联的参数,以便于对芯片测试座70上的待测芯片进行不同测试信号的检测。中央处理模块40可接收信号补偿模块50上的响应信号,并将响应信号通过接口模块10传递给主机100,以生成待测芯片的测试结果。本发明可对多个芯片测试座70上的不同待测芯片进行比较和数据分析,并可统计出不同待测芯片的产品性能。
请参阅图1所示,在本发明的一个实施例中,存储芯片的测试系统还可包括存储模块20和内存模块30,存储模块20可为SD卡(Memory card),内存模块30可为DRAM(DynamicRandom Access Memory,动态随机存取存储器)。存储模块20可用于存储主机100写入的测试系统映像文件(SOC Image)。内存模块30可用于运行测试系统映像文件中的测试程序。
请参阅图1,在本发明的一个实施例中,存储芯片的测试系统还可包括温度传感器90,温度传感器90可用于检测待测芯片周边的环境温度。将多个芯片测试座70至于温箱环境中,温箱中的环境温度可为-40℃-105℃。温度传感器90与中央处理模块40之间可电性连接,中央处理模块40可从温度传感器90上获取待测芯片周边的环境温度。中央处理模块40还可通过控制温箱温度,以改变待测芯片周边的环境温度。
请参阅图1和图2,在本发明的一个实施例中,在存储芯片的测试系统中,信号补偿模块50可包括多个驱动通道,每个驱动通道可与一个芯片测试座70进行电性连接。每个驱动通道可单独的向一个芯片测试座70上的待测芯片输入测试信号,不受其他驱动通道的影响。在每个驱动通道中,可包括多根信号线,每根信号线可代表着一个信号传输。信号补偿模块50可通过调节不同的信号线,以向芯片测试座70上的待测芯片传输不同的测试信号。信号补偿模块50通过调节信号线上测试信号的变化,以测试出不同存储芯片对应的产品性能。
请参阅图2,在本发明的一个实施例中,当待测芯片为eMMC时,每个驱动通道的多根信号线可为VCC、VCCQ、CMD、Clock、RST_N、DATA0~DATA7、DS。其中,VCC和VCCQ是电源线,用于提供电源。CMD是命令传输线,用于传输命令和状态信息。Clock是时钟线,用于提供时钟信号,控制数据传输速度。DATA0~DATA7是数据传输线,用于传输数据。RST_N是复位线,用于复位存储芯片。信号补偿模块50作为一个封装好的电路芯片,它的输入端的VCC、VCCQ、CMD、Clock、RST_N、DATA0~DATA7、DS与它的输出端VCC’、VCCQ’、CMD’、Clock’、RST_N’、DATA0’~DATA7’、DS’是一一对应的关系。
请参阅图2,在本发明的一个实施例中,每根信号线上可设有模拟电阻,每根信号线上的模拟电阻可调节成不同阻值,从而调节不同信号线上测试信号的强弱。模拟电阻可以为可变电阻器,模拟电阻的作用是模拟不同客户端产品的走线差异性,走线差异性是指在信号线的走线长度、走线位置及走线所在的电路板层不同时,信号线的阻抗也不同。例如,在CMD命令传输线上,模拟电阻为R1,通过将模拟电阻R1调节成不同阻值,可改变CMD命令传输线上测试信号的强弱。对于其他的信号线,也具有各自对应的模拟电阻,从而具有调节该信号线上测试信号的强弱。
请参阅图2,在本发明的一个实施例中,在信号补偿模块50的每个驱动通道中,每根信号线上可设有上拉电阻和下拉电阻,上拉电阻和下拉电阻可以为可变电阻器,由于上拉电阻和下拉电阻的分压作用,从而改变每根信号线上测试信号的强度。通过将上拉电阻和下拉电阻调节成不同阻值,信号线上的电流值就不同,电流值不同则信号线上测试信号的强度就不同。在CMD命令传输线上,上拉电阻为R2,下拉电阻为R3,由于上拉电阻R2和下拉电阻R3的分压作用,从而改变CMD命令传输线上测试信号的强度。对于其他的信号线,也具有各自对应的上拉电阻和下拉电阻,从而具有改变该信号线上测试信号的强度。
请参阅图1和图2,在本发明的一个实施例中,中央处理模块40可通过改变待测芯片的供电电压,以对待测芯片记性电性测试。例如,中央处理模块40可通过对驱动通道上的VCC、VCCQ进行控制,以实现对待测芯片的供电电压进行调节。
请参阅图1和图2,在本发明的一个实施例中,中央处理模块40可通过接口模块10件待测芯片的测试数据传输给主机100,主机100可为PC(Personal Computer,个人计算机)。在PC端可自动化监控芯片测试座70上待测芯片的测试数据,PC端的软件部分可包括:SOC Image(测试系统映像文件)、Download(烧录)、Temperature(温度)和Status(信号测量的状态)等。PC端可按照JEDEC Spec标准创建测试报表,如表1所示。在测试报表中,可把多个待测芯片的测试数据进行汇总,并分析待测芯片在温度变化、电压变化、信号补偿变化等复杂应用场景下的优劣势,并根据实测值和标准值的比较结果,生成测量结果。测量结果包括PASS(通过)/Fail(失败)。在测试报表中,还可增加时间节点及温度值,以固定格式生成数据库,便于进行数据的追溯及查询。
表1、测试报表
请参阅图3,在本发明的一个实施例中,本发明提出一种存储芯片的测试方法,可包括以下的步骤。
S10、通过接口模块与主机之间进行数据的传输。
S20、将多个待测芯片安装到多个芯片测试座上。
S30、通过电源模块对所述芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电。
S40、通过所述信号补偿模块对所述待测芯片进行测试信号。
S50、通过所述信号采集模块采集所述待测芯片对所述测试信号的响应信号,并将采集到的所述响应信号反馈给所述信号补偿模块。
S60、通过所述中央处理模块调节所述信号补偿模块上的测试信号的参数,并接收所述信号补偿模块上的所述响应信号,将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果。
S10、通过接口模块,与主机之间进行数据的传输。
在本发明的一个实施例中,接口模块10可与主机100电性连接,接口模块10和主机100可进行数据的双向传输,接口模块10可为USB(Universal Serial Bus,通用串行总线)接口。可将接口模块10、存储模块20、内存模块30、中央处理模块40、信号补偿模块50、信号采集模块60、芯片测试座70、电源模块80和温度传感器90可形成一信号压力测试板。
S20、将多个待测芯片安装到多个芯片测试座上。
在本发明的一个实施例中,芯片测试座60的数量可为多个,多个芯片测试座60上可同时安装多个待测芯片。多个待测芯片可为同一型号的多个存储芯片,多个待测芯片也可为不同型号的多个存储芯片。
S30、通过电源模块对所述芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电。
在本发明的一个实施例中,电源模块80可对芯片测试座70、信号补偿模块50、信号采集模块60和中央处理模块40进行供电。
S40、通过所述信号补偿模块对所述待测芯片进行测试信号。
在本发明的一个实施例中,信号补偿模块50与多个芯片测试座70之间可电性连接,信号补偿模块50可对待测芯片输入测试信号。
S50、通过所述信号采集模块采集所述待测芯片对所述测试信号的响应信号,并将采集到的所述响应信号反馈给所述信号补偿模块。
在本发明的一个实施例中,信号采集模块60与多个芯片测试座70之间可电性连接,信号补偿模块50与信号采集模块60之间可电性连接。信号采集模块60可采集待测芯片对测试信号的响应信号,并将采集到的该响应信号反馈给信号补偿模块50。
S60、通过所述中央处理模块调节所述信号补偿模块上的测试信号的参数,并接收所述信号补偿模块上的所述响应信号,将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果。
在本发明的一个实施例中,信号补偿模块50与中央处理模块40可电性连接,信号补偿模块50与中央处理模块40之间可进行数据、指令的双向传输。中央处理模块40可控制信号补偿模块50上的测试信号关联的参数,以便于对芯片测试座70上的待测芯片进行测试。中央处理模块40可接收信号补偿模块50上的响应信号,并将响应信号通过接口模块10传递给主机100,以生成待测芯片的测试结果。本发明可对多个芯片测试座70上的不同待测芯片进行比较和数据分析,并可统计出不同待测芯片的产品性能。
请参阅图4,在本发明的一个实施例中,步骤S20可包括步骤S210和步骤S220。其中,步骤S210可表示为信号压力测试板的多个芯片测试座70中内置待测芯片。步骤S220可表示为在主机100中选择适用于信号压力测试板的测试系统映像文件。
请参阅图5,在本发明的一个实施例中,步骤S30可包括步骤S310、步骤S320和步骤S330。步骤S310可表示为信号压力测试板上电,存储模块20可存储测试系统映像文件。步骤S320可表示为信号压力测试板放置在温度-40℃-105℃范围可调节的温箱中。步骤S330可表示为中央处理模块40设置不同的输入电压,以调节VCC/VCCQ的电压值。
请参阅图6,在本发明的一个实施例中,步骤S40可包括步骤S410和步骤S420。步骤S410可表示为信号补偿模块50调节不同的电阻值,以模拟不同平台的设计布线和驱动能力。步骤420可表示为中央处理模块40设置不同类型的测试信号,对待测芯片进行读写操作。
请参阅图7,在本发明的一个实施例中,步骤S60可包括步骤S610至步骤S670。步骤S610可表示为信号采集模块60对监控的响应信号进行打包解析成规范类型。S620可表示为中央处理模块40通过温度传感器90获取当前信号的环境温度值。在步骤S610和步骤S620之后可进入步骤S630。步骤S630可表示为中央处理模块40汇总响应信号的测量值及环境温度值,通过接口模块10上传至主机100上。步骤S640可表示为主机100把待测芯片规范类型的标准值与实际测量值进行比较。S650可表示为判断测试结果是否通过,生成测试报表。在步骤S650的判断结果中,当测试结果通过后,生成测试报表并可进入步骤S660,当测试结果未通过,生成测试报表并可进入步骤S670。步骤S660可表示为判断芯片测试是否结束,当芯片测试结束后,可进入步骤S670,当芯片测试没有结束时,可进入步骤S320,调节信号压力测试板周围的环境温度,并再次对待测芯片进行测试。步骤S320可表示为信号压力测试板放置在温度-40℃-105℃范围可调节的温箱中。通过对待测芯片周围的环境温度、供电电压VCC、VCCQ和信号补偿模块50上多通道的信号线进行调节,可统计比较出不同厂家存储芯片产品质量的优劣势。
综上所述,本发明提出一种存储芯片的测试系统及测试方法,可同时监控、测量多个待测芯片的产品质量,提高测试质量和测试效率。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
Claims (10)
1.一种存储芯片的测试系统,其特征在于,包括:
接口模块,用以与主机之间进行数据传输;
多个芯片测试座,用以安装待测芯片;
信号补偿模块,用以对所述待测芯片输入测试信号;
信号采集模块,用以采集所述待测芯片对所述测试信号的响应信号,并将所述响应信号反馈给所述信号补偿模块;
中央处理模块,用以调节所述信号补偿模块上所述测试信号关联的参数,接收所述信号补偿模块上采集到的所述响应信号,并将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果;以及
电源模块,用以对所述芯片测试座、所述信号补偿模块、所述信号采集模块和所述中央处理模块供电。
2.根据权利要求1所述的存储芯片的测试系统,其特征在于,所述信号补偿模块包括多个驱动通道,每个所述驱动通道电性连接于一个所述芯片测试座。
3.根据权利要求2所述的存储芯片的测试系统,其特征在于,每个所述驱动通道包括多根信号线,每根所述信号线上设有模拟电阻,以关联不同所述信号线上的电阻阻值。
4.根据权利要求2所述的存储芯片的测试系统,其特征在于,每个所述驱动通道包括多根信号线,每根所述信号线上设有上拉电阻和下拉电阻,通过上拉电阻和下拉电阻的分压,以调节每根所述信号线上的所述测试信号的强度。
5.根据权利要求1所述的存储芯片的测试系统,其特征在于,所述中央处理模块用以控制所述待测芯片周边的环境温度,以对所述待测芯片进行电性测试。
6.根据权利要求5所述的存储芯片的测试系统,其特征在于,还包括温度传感器,所述温度传感器用以检测所述待测芯片周边的环境温度。
7.根据权利要求1所述的存储芯片的测试系统,其特征在于,所述中央处理模块用以控制所述待测芯片的供电电压,以对所述待测芯片进行电性测试。
8.根据权利要求1所述的存储芯片的测试系统,其特征在于,所述中央处理模块确定所述待测芯片的响应信号通过时,调节所述待测芯片在温箱中的环境温度并进行多次测试,所述中央处理模块确定所述待测芯片的响应信号未通过时,记录未通过时的响应信号。
9.根据权利要求1所述的存储芯片的测试系统,其特征在于,还包括:
存储模块,用以存储所述主机写入的测试系统映像文件;
内存模块,用以运行所述测试系统映像文件中的测试程序。
10.一种存储芯片的测试方法,其特征在于,包括:
通过接口模块与主机之间进行数据的传输;
将多个待测芯片安装到多个芯片测试座上;
通过电源模块对所述芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电;
通过所述信号补偿模块对所述待测芯片输入测试信号;
通过所述信号采集模块采集所述待测芯片对所述测试信号的响应信号,并将采集到的所述响应信号反馈给所述信号补偿模块;以及
通过所述中央处理模块调节所述信号补偿模块上的测试信号的参数,并接收所述信号补偿模块上的所述响应信号,将所述响应信号通过所述接口模块传递给所述主机,以生成所述待测芯片的测试结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311722567.5A CN117409851B (zh) | 2023-12-15 | 2023-12-15 | 一种存储芯片的测试系统及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311722567.5A CN117409851B (zh) | 2023-12-15 | 2023-12-15 | 一种存储芯片的测试系统及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117409851A true CN117409851A (zh) | 2024-01-16 |
CN117409851B CN117409851B (zh) | 2024-02-27 |
Family
ID=89487470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311722567.5A Active CN117409851B (zh) | 2023-12-15 | 2023-12-15 | 一种存储芯片的测试系统及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117409851B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118249810A (zh) * | 2024-05-28 | 2024-06-25 | 南京航天工业科技有限公司 | 用于多通道ad/da芯片测试的方法及系统 |
CN118519843A (zh) * | 2024-07-25 | 2024-08-20 | 联和存储科技(江苏)有限公司 | 芯片测试方法及芯片测试系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050166026A1 (en) * | 2000-01-05 | 2005-07-28 | Fred Ware | Configurable width buffered module having switch elements |
KR20080009418A (ko) * | 2006-07-24 | 2008-01-29 | 삼성전자주식회사 | 시스템 오류를 검출하는 실장 테스트 장치 및 테스트 방법 |
CN106251907A (zh) * | 2016-08-04 | 2016-12-21 | 武汉新芯集成电路制造有限公司 | 内建自测系统及方法 |
CN110634530A (zh) * | 2019-09-10 | 2019-12-31 | 珠海博雅科技有限公司 | 芯片的测试系统和测试方法 |
CN111354404A (zh) * | 2018-12-21 | 2020-06-30 | 东芝存储器株式会社 | 半导体存储装置 |
CN114496055A (zh) * | 2022-01-11 | 2022-05-13 | 江阴捷芯电子科技有限公司 | 一种硬盘驱动电源芯片测试方法及系统 |
CN115202943A (zh) * | 2022-05-16 | 2022-10-18 | 上海季丰电子股份有限公司 | 数据加速卡、芯片测试系统、方法及电子设备 |
CN115547400A (zh) * | 2022-08-31 | 2022-12-30 | 天芯互联科技有限公司 | 非易失性存储芯片测试系统及非易失性存储芯片测试方法 |
CN115932549A (zh) * | 2022-12-21 | 2023-04-07 | 昆腾微电子股份有限公司 | 一种芯片测试系统及测试方法 |
CN116913368A (zh) * | 2023-09-08 | 2023-10-20 | 合肥康芯威存储技术有限公司 | 一种存储芯片的测试系统及测试方法 |
-
2023
- 2023-12-15 CN CN202311722567.5A patent/CN117409851B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050166026A1 (en) * | 2000-01-05 | 2005-07-28 | Fred Ware | Configurable width buffered module having switch elements |
KR20080009418A (ko) * | 2006-07-24 | 2008-01-29 | 삼성전자주식회사 | 시스템 오류를 검출하는 실장 테스트 장치 및 테스트 방법 |
CN106251907A (zh) * | 2016-08-04 | 2016-12-21 | 武汉新芯集成电路制造有限公司 | 内建自测系统及方法 |
CN111354404A (zh) * | 2018-12-21 | 2020-06-30 | 东芝存储器株式会社 | 半导体存储装置 |
CN110634530A (zh) * | 2019-09-10 | 2019-12-31 | 珠海博雅科技有限公司 | 芯片的测试系统和测试方法 |
CN114496055A (zh) * | 2022-01-11 | 2022-05-13 | 江阴捷芯电子科技有限公司 | 一种硬盘驱动电源芯片测试方法及系统 |
CN115202943A (zh) * | 2022-05-16 | 2022-10-18 | 上海季丰电子股份有限公司 | 数据加速卡、芯片测试系统、方法及电子设备 |
CN115547400A (zh) * | 2022-08-31 | 2022-12-30 | 天芯互联科技有限公司 | 非易失性存储芯片测试系统及非易失性存储芯片测试方法 |
CN115932549A (zh) * | 2022-12-21 | 2023-04-07 | 昆腾微电子股份有限公司 | 一种芯片测试系统及测试方法 |
CN116913368A (zh) * | 2023-09-08 | 2023-10-20 | 合肥康芯威存储技术有限公司 | 一种存储芯片的测试系统及测试方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118249810A (zh) * | 2024-05-28 | 2024-06-25 | 南京航天工业科技有限公司 | 用于多通道ad/da芯片测试的方法及系统 |
CN118519843A (zh) * | 2024-07-25 | 2024-08-20 | 联和存储科技(江苏)有限公司 | 芯片测试方法及芯片测试系统 |
Also Published As
Publication number | Publication date |
---|---|
CN117409851B (zh) | 2024-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117409851B (zh) | 一种存储芯片的测试系统及测试方法 | |
US7154288B2 (en) | Method and an apparatus for testing transmitter and receiver | |
US9159451B2 (en) | Testing system and testing method thereof | |
CN116913368B (zh) | 一种存储芯片的测试系统及测试方法 | |
US20120013346A1 (en) | Signal test device for motherboards | |
JP2006003361A (ja) | 複数の半導体素子を同時にテストする半導体テスト装置 | |
CN110850275A (zh) | 老化测试方法、设备及可读存储介质 | |
KR20120093888A (ko) | 프로그램가능 프로토콜 발생기 | |
US7741736B2 (en) | System and method for multiple sense point voltage regulation | |
JPWO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
US7532994B2 (en) | Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method | |
CN110928731B (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
KR102195256B1 (ko) | 전자 장치의 테스트 장치 및 시스템 | |
CN115831211A (zh) | 一种测试板卡、测试系统和测试方法 | |
US20150293828A1 (en) | Testing apparatus, testing system and testing method thereof | |
CN117074828A (zh) | 主板电力参数的检测装置 | |
CN108535535B (zh) | 一种用于集成芯片的电流侦测方法及系统 | |
US20090300442A1 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
CN115219940A (zh) | 内存芯片的电源噪声测试方法、装置、存储介质及设备 | |
CN104038380A (zh) | 服务器主板检测系统及方法 | |
US9360524B2 (en) | Testing system for serial interface | |
CN102253878B (zh) | Sas接口输出信号侦测装置 | |
EP3217183B1 (en) | A positioning device and a system for determining a site of a wear part of a handler | |
KR100794147B1 (ko) | 반도체 소자 테스터 제어 장치 | |
CN113496758A (zh) | 内存操作能力预测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |