CN1173398C - 微型继电器 - Google Patents
微型继电器 Download PDFInfo
- Publication number
- CN1173398C CN1173398C CNB998164208A CN99816420A CN1173398C CN 1173398 C CN1173398 C CN 1173398C CN B998164208 A CNB998164208 A CN B998164208A CN 99816420 A CN99816420 A CN 99816420A CN 1173398 C CN1173398 C CN 1173398C
- Authority
- CN
- China
- Prior art keywords
- support component
- micro
- main body
- relay
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
- B81C1/0065—Mechanical properties
- B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
- H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0161—Controlling physical properties of the material
- B81C2201/0163—Controlling internal stress of deposited layers
- B81C2201/0167—Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
提供了一种包括S形支撑元件的微结构继电器。S形支撑元件在继电器中产生了多余行程,用以在继电器的整个寿命期限中产生高的接触力和低的接触电阻。在支撑元件上适当部位的压应力和拉应力引发层使之按所需弯曲。
Description
技术领域
本发明总地来说涉及微型结构,并具体地说涉及由微型结构形成的继电器及开关或阀。
背景技术
电子继电器广泛用于各种应用中。这些应用包括例如选择不同的导电路径或开启或关闭电路。
一般地是,继电器包括线圈和用于接合或分离一对触点的机械元件。在给线圈供能时,产生电磁场以接合触点,形成电连接。
目前存在对消费品(例如,电子和通信产品)小型化的要求,这就产生了减小继电器尺寸的相应需求。然而,传统的电子机械继电器不适于轻易小型化。例如,对于可以减小的线圈的尺寸存在限制,这种限制减少了利用继电器产品的小型化程度。
上述讨论证明了需要提供一种允许进一步小型化的继电器结构。
发明内容
本发明涉及一种微结构继电器。该继电器包括一具有上和下部分的主体。提供了具有固定在主体上以形成悬臂的第一端的支撑元件。支撑元件的上表面和主体上部的下表面形成空腔。第一接触区位于支撑元件第二端部的上表面上。第一接触区包括第一触点,当支撑元件被向上朝该下表面移动时,该触点被电连接到第二触点上。
根据本发明的一实施例,主体的上部被形成在主体下部上。这只要求一单独的基板以制造该继电器,避免了对将继电器上和下部结合到一起的需要。
根据本发明的另一实施例,继电器包括一S形支撑元件以提供多余行程(over-travel)。第一和第二应力层被用于形成S形支撑元件。第一应力层引发压应力以使支撑元件弯曲而远离继电器的上部,而第二层被设置以使第一接触区在相反方向上朝着继电器上部弯曲。第一应力层可以被构图以位于支撑体上除了第一接触区之外。在一实施例中,应力层包括用半导体加工技术形成的高温材料。
提供了一种生产微结构的方法。该方法包括利用电化学蚀刻以形成微结构。电化学蚀刻依靠刻蚀阻挡层(etch stop layer),例如,此层可以是一p-n节。例如,电化学蚀刻刻蚀p型掺杂部分或区域,而在n型掺杂区终止。在一实施例中,使用了一重掺杂的p型区。重掺杂p型区的使用使蚀刻能够形成具有小于250μm的横向尺寸的孔或槽。
附图说明
图1A至图1B是根据本发明实施例的继电器的横截面图和平面图;
图2A至图2B是根据本发明另一实施例继电器的横截面图和平面图;
图3至图8是示出根据本发明实施例的继电器生产方法的三维视图;
图9至图10是示出生产继电器的替换方法的三维视图;以及
图11至图12是示出生产继电器的另一方法的三维视图。
具体实施方式
本发明涉及微结构的制造。具体地,本发明涉及由微结构形成的继电器。使用微结构能够生产小型化继电器。
图1A至图1B分别是根据本发明一实施例的微型继电器的横截面图和平面图。如图所示,该继电器包括一主体110。主体包括支撑元件160。该支撑元件在第一端部163被主体支撑,形成一悬臂。第一接触区133被设置在支撑元件第二端部165附近。第一接触区包括第一触点131。
一间隙将支撑元件的顶面168与主体的表面109分开,形成空腔121。空腔允许支撑元件绕第一端部163转动。表面109包括接触区134,其上设置了第二触点130。第二触点通常被称作相对触点(counter contact)。第一和第二触点被定位以使得当支撑元件向上朝表面109转动时它们相互接触。触点的尺寸依赖于设计参数,并且可随要求变化。典型地,触点的高度为约2-10微米(μm)。
静电力被用于将支撑元件朝表面109移动或转动以使第一和第二触点接合。继电器结合了具有加载其上的相反电荷或相反偶极层的电极的使用以产生静电力。
根据本发明的一实施例,第一电极141位于支撑元件的表面168上,而第二电极140位于主体的表面109上。电极与触点绝缘。如图所示,第一和第二电极相互对齐以在相反电荷加载到电极上时产生静电力。介电层145被设置在第一或第二电极上,以防止当支撑元件朝表面109向上移动时短路。在所有电极上设置介电层也是有用的。
实际上,电极和介电层形成电容以用于产生静电力。所产生的静电力的大小依赖于例如电极表面积、加在电极上的电压(接入电压)和电极间距离。产生足够静电力需要的所加电压依赖于设计参数,诸如支撑元件的刚度和所需接触力。
在一实施例中,主体包括上和下部105和106。下部106优选地包括硅。其它晶体材料诸如砷化镓也是有用的。诸如石英、陶瓷、玻璃、诸如硼硅酸盐玻璃、菲利克斯(Pyrex)的硅酸盐玻璃、或其它可以为继电器元件提供支撑的材料也可以被使用。在一实施例中,上部105包括镍或诸如镍铁的镍合金。也可以使用其它包括金、合金、塑料、环氧树脂和可按需要充分支撑继电器元件的材料。
根据本发明一实施例,上部被形成或沉积在下部上。这有利地避免了传统两片晶片方法所需的将上部和下部粘结到一起,提高了可靠性并降低了生产成本。
在上部中,设置了表面109,第二触点130位于其上。第二触点形成在表面109上第二接触区134内。如图所示,在第二接触区内的表面108从表面109凹进以产生用于触点的分离接触区。也可以使用未从表面109凹进的第二接触区。触点包括导电材料。触点材料应当具有低的接触电阻、良好的热导系数,以及硬度以在继电器的整个寿命期间内抵抗中击(sticking)。触点材料的其它所需特性包括高的抗电弧能力、高的起弧电压、低应力,以及低的或没有冷焊效应。在一实施例中,触点包括金。例如,包含诸如金钯、金镍和金钴等的金,或包含银的合金也是有用的。其它提供良好接触特性的导电材料对形成触点也是有用的。
支撑元件160在第一端部163处被主体支撑。包括第一触点131的第一接触区133位于支撑元件的第二端部165附近。没有必要使用相同的材料以形成第一和第二触点。当支撑元件被向上移动时,触点相互接触。
在一实施例中,支撑元件是主体下部的一部分。这种支撑元件包括与主体下部相同的材料。在优选实施例中,支撑元件包括单晶硅。其它单晶材料对形成下部和支撑元件也是有用的。包括诸如低疲劳和低蠕变的良好弹性性能的材料也是有用的。
提供不是主体下部的一部分的支撑元件也是有用的。通过这种结构,那些与包括主体下部的材料不同的材料可以被用于支撑元件。具有良好弹性性能的材料对形成支撑元件是有用的。在一实施例中,支撑元件包括多晶硅。多晶硅可以被沉积为多晶或非晶硅,并重结晶而形成多晶硅。形成支撑元件的外延生长的单晶材料的使用也是有用的。显现良好弹性性能的镍、诸如镍铁的镍合金、金属、或金属合金也可以被用于形成支撑元件。
第二电极140被设置在主体上部的表面109上,而第一电极141被设置在支撑元件的表面168上。电极包括导电材料。各种导体或半导体材料都可被用于形成电极。为简化工艺,电极可用被用以形成触点的相同材料形成。电极的厚度不是关键。然而,第一电极应当相对薄,以减少由支撑元件上的电极导致的机械应力的影响(impact)。在一实施例中,第一电极应当尽可能薄以使支撑元件上的应力最小。电极与触点隔离或分开。触点和电极间的分隔依赖于设计要求,诸如供电电路和负载电路之间的绝缘电压和最大连续驱动电压。
在一实施例中,介电层145被设置在整个第二电极上以提供电极和其它元件之间的所需绝缘。在整个第一电极上或所有电极上提供介电层也是有用的。介电层的厚度依赖于材料的绝缘特性和设计要求,诸如,例如,供电和负载电路间的绝缘电压和最大连续驱动电压。
电极和触点分别设置有到接触焊盘179的连接部或引线178。焊盘和引线的准确结构和位置不重要。到电极的接触焊盘被连接到相对极性的电压源上,形成了驱动电路。到触点的接触焊盘被连接到负载电路部分上。当触点未接合时,负载电路断开。向电极上加载相反极性电荷的电压产生了静电力,导致支撑元件向上移动。这将第一和第二触点接合,使负载电路闭合。
示意性地,第一和第二触点被连接到负载电路的相应部分上。将第一触点连接到接触焊盘上的引线被设置在第一电极上。为了将电极与引线隔开,第一电极被分隔为两部分141a和141b。这样,设置引线以将电极连接到公共焊盘上。替换地,介电层可以被设置在引线下方,以提供电极和引线之间的绝缘。
在另一实施例中,第一触点未连接到负载电路部分。取代的是,提供第一和第二相对触点,连接到负载电路的相应部分。当支撑元件被向上移动以形成与第一和第二相对触点的接触时,负载电路的相应部分被电连接。这种设计不要求用于第一触点的引线和焊盘,消除了将第一电极分割为两部分,或在引线和形成桥式触点的电极间提供介电层的需要。附加触点或替换的触点结构也是有用的。例如,也可设置多组触点以用于驱动多个负载电路。
需要在各触点之间有足够大的力,以获得低的接触电阻。考虑到接触摩损,低接触电阻应当在继电器的整个寿命期间内得以维持。在一实施例中,继电器包括一多余行程,以在触点间产生高的接触力。多余行程是当支撑元件被向上移动以接合触点时,一触点在另一触点不在时可行进而超出另一触点表面的距离。理想地是,多余行程充分保持高的接触力,以在继电器的整个寿命期中产生低的稳定接触电阻。例如,被设置的多余行程的量依赖于触点的磨损和接触特性。例如,多余行程约为5μm。其它的多余行程距离也是有用的。
在一实施例中,多余行程被合并入支撑元件中。多余行程来自于S形支撑元件(如虚线所显示的)。S形是通过使支撑元件的主要部分在第一方向绕轴偏移或弯曲,且使端部165在相反方向上弯曲而获得。为了形成S形,支撑元件的主要部分被引导向下偏移而远离表面109,而端部165被引致向上朝表面109偏移。
在一实施例中,通过使支撑元件的主要部分向下偏移而远离表面,同时使第一接触区在主要部分的相反方向上偏移,而提供多余行程。在优选实施例中,第一接触区被从支撑元件的余下端165a和165b隔离开。隔离第一接触区形成了支撑元件中的悬臂。这种设计是有利的,是因为它增加了加载在触点之间的接触力。
在一实施例中,第一应力层180被设置在支撑元件的表面168上。第一应力层导致支撑元件上的压应力,使它向下弯曲或拱起而远离第一电极。优选地,第一应力层导致支撑元件的内在压应力。第二应力层被设置在支撑元件第二端附近第一接触区内,导致拉应力而使第一接触区朝表面109向上拱起。优选地,第二应力层在支撑元件第一接触区上导致内在拉应力。这种拉应力和压应力的结合形成S形支撑元件。弯曲量依赖于材料及其厚度。应力引发层的材料和厚度被选择以形成产生所需多余行程量的形状。
在一替换实施例中,第一应力层被设置在除了第一接触区之外的支撑元件的表面168上。第一层在支撑元件上导致压应力,使它向下弯曲或翘曲而远离第一电极。第二层被设置在第一接触区内支撑元件第二端附近,引发拉应力而导致第一接触区朝表面109向上翘曲。
应力引发层优选地包括相对高温形成的材料,例如那些用在半导体加工中的材料。例如,这种材料包括氧化硅、氮化硅、多晶硅和外延生长硅。材料可以是掺杂的或非掺杂的。
高温形成的材料包括稳定的机械性能(例如,本征应力、低的疲劳或蠕变),且不会被用于形成继电器的其它低温工艺所影响。高温形成的材料的稳定性和可重复性提供了优异的应力引发层,使得支撑元件在整个期间内在各种操作温度下能够维持其形状。这提高了继电器的可靠性。进一步,这种材料的使用减少了生产成本。
在一实施例中,支撑元件包括硅。第一应力引发层包括氧化硅,以在支撑元件上引发压应力。在支撑元件上引发压应力的其它材料,例如掺杂或非掺杂多晶硅,也是有用的。为了在支撑元件上引发拉应力,第二应力引发层包括氮化硅(Si3N4)。在支撑元件上导致拉应力的其它材料也是有用的。
替换地,在支撑元件上引发压或拉应力的由低温工艺形成的金属或其它材料也可以被用于应力引发层。
如所述,在弯曲轴附近具有不同应力的非对称材料组合被用于引发复合结构的弯曲。被引发的应力包括不同分量,例如内在应力和热膨胀导致的应力。不同应力分量可以受应力引发层的厚度影响。增加或减少厚度增加或减少支撑元件上内在应力分量的大小。依赖于材料的热膨胀系数(TCE)应力的热分量还受温度的影响。热膨胀导致的应力随应力引发层由温度变化导致的膨胀或收缩而变化。
在一些应用中,尤其是在较宽操作温度范围内运行的装置,理想地是具有在所期望的操作温度范围内保持稳定形状的支撑元件。通过有效减少或最小化应力热分量,稳定的支撑元件能够在较宽的温度范围内得以保持。可以采用不同技术以减少由TCE导致的应力变化。
在本发明的一实施例中,由TCE导致的应力变化通过采用包括与支撑元件的热膨胀系数相似的TCE的应力引发层而被减小或最小化。不同材料TCE的相近匹配使得支撑元件在继电器的所需操作温度的整个范围内维持稳定形状。
替换地,由热膨胀造成的应力层引发的应力的变化可以通过使用薄应力引发层而避免。减小应力层的厚度就减小它们的热应力分量。使用薄应力层可以要求材料具有更高的内在应力分量以在支撑元件上产生理想弯曲。
在另一实施例中,补偿层被用于减少或最小化不同层的TCE之间的失配效应。在一实施例中,补偿层被设置成与应力引发层相接触。在一实施例中,补偿层被设置在支撑元件和应力引发层之间。补偿层具有与应力层的热膨胀系数相近但相反(压代替张,反之亦然)的TCE。提供具有与应力引发层的TCE相反的TCE的补偿层消除了TCE的失配效应。
在支撑元件不是主体下面部件的一部分的情况下,补偿层可以被设置在相反表面上,此表面上设置有应力引发层。在一实施例中,补偿层被设置在支撑元件的下表面上,而应力引发层在支撑元件的上表面上。补偿层包括与应力引发层相似的TCE。在支撑元件相反表面上设置具有与应力引发层的TCE接近匹配的TCE的补偿层,消除了应力引发层和支撑元件之间的TCE失配效应。
补偿层的内在应力应当远小于应力层的内在应力,以减少或最小化补偿层对支撑元件的影响。
为了确保支撑元件的多余行程不被阻碍,多余行程区170可以被设置在表面109上。多余行程区通过从表面109下凹表面171而形成。多余行程区使得支撑元件的上弯不会被表面109所抑制。多余行程区的大小应当足以容纳支撑元件的多余行程。多余行程区的表面积应当大于支撑元件的多余行程部分的表面积。例如,多余行程区的深度或高度等于第一和第二触点的高度之和。
如图1b的平面图所示,支撑元件包括一定程度上呈正方形的悬臂。也可以用其它的形状,例如圆形或椭圆形。支撑元件的尺寸和表面积可以参考电极的尺寸要求而设计,以产生移动支撑元件所需的力。例如,支撑元件表面积可以是1500μm×1200μm。
图2a至图2b是本发明替换实施例的横截面图和平面图。如图所示,继电器结合了包括第一和第二支撑元件260和270的双支撑元件结构。双支撑元件的使用有利地避免了对以产生多余行程的第二应力层(拉应力引发层)的需要。继电器包括主体210。第一支撑元件260在第一端262被主体支撑,形成悬臂。相似地,第二支撑元件包括具有被主体支撑的第二端272的悬臂。支撑元件在大致同一平面内起作用。一间隙将支撑元件和主体表面209分开,形成空腔221。
在一实施例中,主体包括下部和上部205和206。下部包括硅。其它晶体材料诸如砷化镓也是有用的。诸如石英、陶瓷、玻璃、诸如硼硅酸盐玻璃、菲利克斯(Pyrex)的硅酸盐玻璃、或其它可以为继电器组件提供支持的材料也可以被使用。在一实施例中,上部105包含镍。而包含金、塑料、环氧树脂及按需要可充分支撑继电器元件的材料的其它材料也可以被使用。
提供不是主体下部的一部分的支撑元件也是有用的。通过这种结构,那些与包括主体下部的材料不同的材料可以被用于支撑元件。具有良好弹性性能的材料(例如,低疲劳和蠕变)对支撑元件是有用的。例如,一包含多晶硅的支撑元件可以是有用的。多晶硅可以被沉积为多晶或非晶硅,并重结晶而形成多晶硅。用于形成支撑元件的外延生长的单晶材料的使用也是有用的。具有所需性能的镍、诸如镍铁的镍合金、金属、或其它合金也可以被用于形成支撑元件。
第一触点231位于第一支撑元件的第二端265附近,第二触点230位于第二支撑元件的第二端275附近。这些触点被定位成当第一支撑元件朝表面209向上移动时,它们相互接触。
根据本发明的一实施例,第二触点是相对触点,且第一触点向上移动以接触第二触点。为了在触点接合时,在第一触点上产生所需的反向力,第二支撑元件的长度相对短,以提供足够的刚度。
第一触点延伸而超出第一支撑元件,以确保当第二部件朝表面209向上移动时与第二触点形成接触。在一实施例中,触点的延伸超出第一支撑元件的部分相对于支撑元件上的部分在不同平面内。在一实施例中,触点的延伸超出支撑元件的部分在高于支撑元件上触点的部分的平面的平面内。这为在触点未接合时它们分离而提供条件。
第一电极241位于第一支撑元件的表面268上,而第二电极240位于表面209上。介电层245被设置在整个第一或第二电极上。在所有电极上提供介电层也是有用的。在一实施例中,介电层被设置在整个第二电极上。在相反极性电荷施加于第一和第二电极上时,第一支撑元件朝第二电极向上移动以形成触点之间的电连接。
多余行程可以被结合到继电器设计中。在一实施例中,多余行程通过向下翘曲第一和第二部件而远离表面209(如虚线所描绘的)而提供。通过在支撑元件上诱发压应力,向下弯曲予以结合。如上所述,压应力由压应力引发层281的使用而导致。
提供S形第一支撑元件以产生多余行程也是有用的。S形支撑元件利用如图1A至图1B所述的压和拉应力引发层而被形成。
在一实施例中,设置了多余行程区290。多余行程区确保在相对触点230和端部265之间有足够的间隙以防止阻碍支撑元件260的多余行程。
图3至图8示出了制造根据本发明实施例的继电器的方法。附图提供该方法的三维横截面视图。横截面沿位于支撑元件大致一半处的轴截取。支撑元件的另一半一般是与所示一半对称,但并非必须如此。
根据本发明一实施例,电化学蚀刻(ECE)技术被用以形成支撑元件。ECE技术采用了对反型掺杂区的使用和电荷的应用。在一实施例中,ECE刻蚀p型掺杂区,并在n型掺杂区钝化。这样,n型掺杂区有效地用作蚀刻阻挡区。取代p型掺杂区,使用ECE去刻蚀n型掺杂区也能是有用的。
参照图3,提供了基板301。基板优选地包括硅,诸如硅晶片。其它诸如砷化镓的晶体基板也是有用的。包括诸如石英、陶瓷、玻璃、诸如硼硅酸盐玻璃的硅酸盐玻璃(例如菲利克斯)或可以为继电器元件提供支持的材料的基板也可以被使用。
在一实施例中,采用了对基板的晶体取向有选择性的ECE刻蚀剂。在一定晶面内优先刻蚀的刻蚀剂的使用能够应用湿法刻蚀化学原理以确定支撑元件。
在一实施例中,KOH被用作ECE刻蚀剂以刻蚀硅。优先于111晶面,KOH优选地刻蚀在100晶面刻蚀硅(也即,相对于其它晶面,在100晶面上刻蚀速率高得多)。为了适应刻蚀剂的刻蚀特性,基板以100晶面取向。其它晶体取向也可以是有用的。
基板包括第一掺杂区305,它包括第一类型掺杂剂。在一实施例中,第一掺杂区包括p型掺杂剂,例如硼(B)。包括第二类型掺杂剂的第二掺杂区307形成在基板表面上。在一实施例中,为了形成n型掺杂区,第二掺杂区包括n型掺杂剂,例如砷(As)或磷(P)。使用n型掺杂剂以形成第一掺杂区其使用p型掺杂剂以形成第二掺杂区也是有用的。
第二掺杂区的图形或结构确定了支撑元件360的形状。如图所示,n型掺杂区为悬臂形以用作支撑元件。在一实施例中,悬臂包括相互垂直的边缘。其它悬臂形状也是有用的。例如,具有相互间非90°角的边缘或弯曲的边缘也是有用的。第二掺杂区的深度确定了支撑元件的厚度。一后续ECE工艺选择性地除去第一掺杂区305以形成支撑元件。
支撑元件的大小决定其刚度。支撑元件的刚度应当使当加载到电极上的电压下降到特定脱离电压时触点能够脱离或放开,当加载到电极上的电压超过特定吸引电压时能够接合触点。例如,支撑元件的尺寸为约1200μm宽、1500μm长及10μm厚。其它尺寸也是有用的,这依赖于设计规范,诸如吸引和脱离电压。
根据本发明的一实施例,第一掺杂区包括重掺杂区,例如,重p型(P+)掺杂区。在一实施例中,P+区包括导致约50mΩ·cm电阻率的掺杂浓度。
被重度掺杂的第一掺杂区的使用提供了一优于使用轻度掺杂区的传统ECE技术的改善。轻度掺杂区导致具有约6-9mΩ·cm的电阻率的基板。在这种电阻率下,ECE只能形成大于250μm的孔或槽。增加掺杂浓度以将电阻率降低至小于6mΩ·cm能够形成小于250μm的孔或槽。增加掺杂浓度以得到具有约50mΩ·cm电阻率的基板能够形成明显更小特征,例如,小于60μm,优选地约30μm。更小的特征有利地允许更小的继电器结构。
在一实施例中,具有所需掺杂浓度的p型掺杂基板被用以提供p型掺杂区。替换地,p型掺杂剂被注入和/或扩散进基板内,以形成p型掺杂区305。
N型掺杂区307形成在基板表面上。例如,n型掺杂区通过将诸如As或P的掺杂剂注入到基板的所选区域中而形成。N型掺杂区的掺杂浓度应当足以与p型掺杂区形成适当的p-n结。典型地,n型掺杂区的杂质浓度约1018-1020atoms/cm3。在一实施例中,POCl3源被用于选择性地沉积P掺杂剂到基板中以形成n型掺杂区307。包括,例如,氧化硅(SiO2)的扩散掩膜被用于保护基板上的某些区域以免被扩散掺杂剂,同时允许掺杂剂进入基板的未受保护区。替换地,掺杂剂能够被选择性地注入到基板中。
在一实施例中,其中形成第一触点的第一接触区368在支撑元件的一端365附近被确定。在一实施例中,第一触点在支撑元件内形成悬臂。悬臂通过在用于确定支撑元件的注入掩膜内包含槽309而形成。槽形成悬臂,它可被引致向上弯曲,且具有足够的刚度以增加触点之间的接触力。槽的长度,例如是支撑元件长度的约1/3-1/2。在一实施例中,槽的长度约为500μm。
在通过注入和/或扩散掺杂剂到基板中而形成第一掺杂区的位置,第二掺杂区的深度应当小于第一掺杂区的深度,以确保支撑元件通过ECE正确形成。
在第二掺杂区形成后,优先于硅,注入掩膜通过湿法刻蚀氧化物而除去。
在本发明一实施例中,S型支撑元件被用于提供多余行程。为了形成S型支撑元件,导致张和压应力的第一和第二应力层被沉积在基板表面上。应力层优选地包括高温形成的材料。高温材料通过半导体工艺而形成,例如在干或湿环境中的热氧化、以及诸如低压CVD(LPCVD)、高密度CVD、或等离子强化CVD(PECVD)等不同类型的化学气相沉积(CVD)工艺。这种材料因为它们具有非常稳定的电学和力学性能而是理想的。例如,高温形成的材料的本征应力特性非常稳定,且不受用于形成继电器其它特征的相对低温工艺的影响。这导致具有稳定弯曲或形状的支撑元件。也可使用足够稳定的低温形成的材料。
参照图4,第一应力层沉积在基板表面上。第一应力层在支撑元件上引发压应力。压应力导致支撑元件向下翘曲。
在一实施例中,第一应力层包括氧化硅(SiO2)。第一应力层的厚度导致支撑元件按所需弯曲。典型地,SiO2的厚度约为4000-5000。应力层的厚度可以被改变,这依赖于诸如支撑元件的多余行程和刚度的设计规范。在一实施例中,SiO2通过热氧化而生长。热氧化可以在氧化气氛中进行。CVD技术也可以用于形成第一应力层。
替换地,第一应力层可以包括多晶硅。多晶硅可以掺杂或不掺杂。多晶硅可以沉积成多晶或非晶硅,它随后续重结晶二形成多晶硅。多种CVD技术可以被用于沉积多晶硅。在低温下形成的相对稳定的材料也可以被使用。足够稳定并在支撑元件上导致拉应力的其它材料也是有用的。
第二应力层472形成在整个第一应力层上。第二应力层在支撑元件上导致压应力。在一实施例中,第二应力层包括Si3N4。例如,Si3N4通过LPCVD沉积。形成第二应力层的其它技术也是有用的。第二应力层的厚度致使支撑元件按所需向上弯曲。典型地,第二应力层的厚度约为1000-2000。应力层的厚度可以变化,这依赖于诸如支撑元件的多余行程和刚度的设计规范。在低温下形成的且相对稳定的材料也可以被用于形成第二应力层。足够稳定且在支撑元件上引发拉应力的其它材料也是有用的。
选择性刻蚀除去第二应力引发层的非需要部分,留下在第一接触区内的剩余部分。第二应力引发层的剩余部分导致第一接触区在与支撑元件的余下部分相反的方向上翘曲。在一实施例中,蚀刻也留下第二应力引发层的部分以完全覆盖p型掺杂区和第一接触区。覆盖p型掺杂区的第二应力层作为后续ECE工艺的刻蚀阻挡层,以确保继电器的其它部件得以保护而与ECE蚀刻剂隔离。
参照图5,导电层通过传统工艺被形成在基板上,例如,溅镀、物理气相沉积或电镀。例如,导电层包括金或诸如金镍(AuNi5)、金钯,或金钴的金合金。其它导电材料,如银或银合金,也有用。
为了确保导电层对基板表面的附着,粘结层可以先于导电层的形成而沉积在基板表面上。在一实施例中,粘接层包括钛。钛层也可以被用作减小内扩散的屏蔽层。促进导电材料和支撑元件粘接的其它材料,例如铬,也有用于作用为粘接层。例如,粘接层通过溅镀或蒸发而沉积。其它沉积技术也是有用的。
在导电和粘接层形成后,它们被构图以形成支撑元件上的第一电极541。在一实施例中,导电层被构图,在支撑元件上留下了除第一接触区外的导电层。为了减少由支撑元件上电极导致的应力,它应当薄。在一实施例中,电极的厚度约为75nm。
第一触点531形成在第一接触区内。触点包括诸如金的导电材料。包括诸如金钯、金镍和金钴的金的合金,或包括银的合金也是有用的。也可以使用提供良好接触特性的其它材料。诸如钛或铬的粘接层可被用于确保接触材料与支撑元件的粘接。触点和粘接层通过传统技术形成,例如溅镀、物理气相沉积、电镀,或其它技术。
在一实施例中,提供了焊盘和将焊盘连接至触点的引线。例如,焊盘和引线用与形成触点相同的工艺形成。引线区在第一电极形成过程中被提供以容纳引线。例如,引线区将第一电极分割成第一和第二子部分。
在一实施例中,第一触点用电镀技术形成。这种技术使用接触材料镀在其上的种子层(seed layer)。种子层包括用于形成触点的导电材料。利于接触材料电镀的其它类型的材料也可使用。多种技术,例如溅镀或蒸镀,可被用于沉积种子层。例如钛或铬的粘接层可以被提供以促进种子层的粘接。
在一实施例中,粘接和种子层(粘接/种子层)也用作第一电极。为了减小粘接和种子层对支撑元件的应力效应,它们应当相对薄。为了最小化对支撑元件的应力效应,粘接/种子层应当尽可能薄。在一实施例中,粘接层约25nm厚,而种子层约50nm厚,产生约75nm厚的粘接/种子层。
在一实施例中,掩膜被设置,以在第一接触区内选择性地电镀导电材料以形成第一触点。包含抗蚀剂的掩膜在第一触点将要形成的区域内显露种子层。导电材料被镀在种子层的暴露区中以形成第一触点。触点的大小应当足够应付额定负载电流。例如,高度约为2.5μm。
在触点形成后,去除掩膜以显露出种子/粘接层。蚀刻选择性地去除种子/粘接层以形成第一电极541。例如,蚀刻包括各向异性蚀刻,如反应离子刻蚀(RIE)。蚀刻掩膜被用于保护种子/粘接层中留以用作第一电极的部分。
在一实施例中,用以形成第一电极的蚀刻掩膜无需保护触点。在种子/粘接层被构图时,这导致触点和引线表面的小部分被除去。然而,因为触点比种子/粘接层厚得多,应保留下足够的量以用作触点。
第一电极与触点电绝缘。如所示,第一电极占据了除第一接触区的支撑元件的表面。这种设计使电极表面积最大化。用以形成电极和触点的掩膜也可容易地被改变,以包括焊盘和连接触点和焊盘的引线。
介电层可以被设置在用于触点的引线之下。介电层提供了引线和电极之间的电绝缘,消除了将电极构图成两个子部分的需要。
在替换实施例中,导电层被电镀到种子/粘接层上。导电层还可被沉积在一粘接层上,例如,通过溅镀、或物理气相沉积、或不要求使用种子层的其它沉积工艺。导电层后续地被掩隔并刻蚀,以形成触点,如果应用的话,还可形成引线和焊盘。用掩隔和刻蚀形成触点需要沉积附加导电层以用作电极。
参照图6,形成多余行程区以确保S形支撑元件的多余行程不被阻挡。为了形成多余行程区,第一牺牲层630被沉积在基板上。牺牲层的厚度决定了多余行程区的深度。该厚度足够容纳支撑元件的多余行程。例如,对于2.5μm的触点高度,牺牲层的厚度约为3-3.5μm。
牺牲层包括可以被相对于其它继电器材料优先刻蚀的材料。优选地,牺牲层包括可以被快速和容易地刻蚀而不会显著除去其它继电器材料的材料。在一实施例中,第一牺牲层包括铜。铝、钛、锆、铁、聚酰亚胺或可以相对于其它继电器材料而被优先刻蚀的其它材料也有用,具体地在使用Si3N4和多晶硅为应力层的镍弹簧(spring)的情形下,用作牺牲层的SiO2也是有用的。例如,铜通过物理气相沉积或溅镀而被沉积。依赖于牺牲层材料的其它沉积技术也有用。
传统掩膜和蚀刻工艺被用以构图牺牲层,以确定多余行程区面积并为触点提供开口640。多余行程区的大小应当足以确保支撑元件的多余行程不被阻挡。开口640确定第二触点的部分,当触点接合时,其与第一触点接触。
在导电和牺牲材料通过互扩散而相互作用以降低导电层的接触特性的情况下,屏蔽层可以被设置在该两层之间。优选地,屏蔽层包括防止导电和牺牲材料间互扩散,且能相对于其它继电器材料而优先被去除的材料。例如,该屏蔽层包括钛、铬、钨或钯。
第二牺牲层631被沉积在整个表面上。第二牺牲层包括可相对于其它继电器材料而被优先刻蚀的材料。优选地,第二牺牲层包括可被迅速而容易地刻蚀而不去除其它继电器材料的材料。在一实施例中,第二牺牲层包括铜。可以相对于其它继电器材料而被优先刻蚀的其它材料也有用。例如,铜通过物理气相沉积或溅镀而沉积。依赖于牺牲层材料的其它沉积技术也有用。虽然不是必要的,第一和第二牺牲层可包括同种材料。
第二牺牲层确定第一和第二电极间的间隙。在一实施例中,第二牺牲层的厚度约为0.5μm,以在电极间产生0.5μm的间隔。第二牺牲层通过传统掩隔和刻蚀技术被构图,以确定空腔区。
参照图7,介电层745设置在基板上,以在支撑元件向上移动时,将第一电极与第二电极绝缘。介电层的厚度应当足以提供设计参数所规定的电绝缘。典型地,介电层的厚度约为1μm厚。当然,依赖设计规范和材料的介电特性,其它厚度值可以使用。
介电层应当在由其上不同特征产生的基板外形提供良好的多极覆盖(step coverage)。氧化硅或诸如氮化硅的其它介电材料可被用于形成介电层。
在一实施例中,介电层包括富硅的氮化硅(Si3N4)介电层。Si3N4通过PECVD沉积。其它沉积技术,例如LPCVD,也有用。介电层被构图,形成对第一触点的触点开口。传统掩隔和刻蚀工艺去除介电材料的部分以显露接触孔640。
继电器的第二电极和第二触点被形成。如果需要,屏蔽层可以在触点和电极形成前被设置在第二牺牲层的表面上,以防止触点和牺牲材料之间的互扩散。优选地,屏蔽层包括可以相对于其它继电器材料而被优先除去的材料。例如,屏蔽层包括钛、铬、钨或钯。防止触点和牺牲材料间互扩散的其它屏蔽材料也有用。
在一实施例中,电极和触点通过如上所述的电镀技术形成。促进用于形成触点和电极的导电材料的电镀的种子层,例如,通过在基板表面上溅镀或其它技术而形成,覆盖了介电层。在一实施例中,种子层包括金。促进触点和电极材料电镀的其它材料也有用。
导电材料被电镀在种子层上。导电材料用作电极和触点。在一实施例中,导电材料包括金,或诸如金钯、金镍(AuNi5)、或金钴的金合金。其它金属或合金,例如银或银合金,也有用。提供良好接触特性的其它材料也可使用。例如,导电材料和种子层的厚度约为2.5μm。
设置粘接层以促进触点和电极在继电器主体上部的粘接。在一实施例中,粘接层包括钛。包括铬或促进导体材料在继电器上部的粘贴的材料的粘接层也有用。粘接层可以通过溅镀、蒸发沉积、电镀或其它技术沉积。种子层、导电层、和粘接层用传统的掩膜和蚀刻工艺构图,以形成第二电极740和第二触点730。掩膜和刻蚀工艺也形成引线和焊盘。
在一替换实施例中,导电层通过溅镀、物理气相沉积或其它不要求种子层的沉积工艺沉积。
在另一替换实施例中,掩膜层被用于选择性地在种子层上电镀导电材料,以形成第二电极和第二触点。在电极和触点形成后,掩膜被去除。粘接层被沉积和构图,以在第二触点和第二电极上形成粘接层。
参照图8,盖805(cap)被形成。盖形成继电器的上部,支撑第二电极和第二触点。盖包括足以支撑触点和电极的材料。在一实施例中,盖包括镍或诸如NiFe的镍合金。诸如金、塑料、环氧树脂或可以足够支撑继电器元件的其它材料的材料可以被使用。
如果导电材料被用于形成盖,介电层880在盖形成前在基板表面上形成。介电层用于将盖与触点和电极绝缘,以防止继电器元件短路。多种介电体可以被使用以形成介电层。在一实施例中,介电层包括用PECVD形成的SiO2。用以形成介电层的其它技术也有用。介电层的厚度足以满足设计规范。例如,介电层约1μm厚。当然,根据设计规范和使用的介电材料,厚度可以被改变。
介电层用传统技术构图,以覆盖基板上的盖所形成的区域。触点和电极的焊盘被显露以对其接近。
在一实施例中,镍盖通过电镀形成。粘接层在基板上形成,以促进盖材料和基板之间的粘接。例如,粘接层包括钛。诸如铬或促进粘接的材料的其它材料也有用。粘接层约为25nm。种子层形成在基板上,以利于电镀盖材料。例如,种子层包括约50μm厚的镍。于是,镍盖层被电镀在种子层上。例如,盖的厚度约为5-10μm。盖层与粘接和种子层一起被构图以形成盖805。触点和电极的焊盘被显露以对其接近。
替换地,掩膜层被形成,以在盖的区域内选择性电镀盖层。掩膜被去除,显露种子和粘接层。显露的种子和粘接层被除去。
基板的背侧被掩隔,显露将要被除去以形成悬臂支撑元件的基板区域。基板使用ECE技术得以刻蚀。刻蚀除去基板的p型掺杂区,包括被n型掺杂区环绕的区域。ECE在n型掺杂区和氮化物上停止或钝化。于是,刻蚀除去氮化物层,显露牺牲层。例如,包括干法刻蚀的蚀刻利用了相对于硅优先刻蚀氮化物的化学原理。于是湿法刻蚀被使用,以刻蚀牺牲层和屏蔽层,将支撑元件与继电器主体的上部隔开。
在另一实施例中,第一触点未设置引线。相反地,第一触点用作桥式触点,以电连接位于继电器主体的上部中第二接触区内的第一和第二触点。
参照图9,显示了基板301,它已被加工以包括构图后的第一牺牲层930。第一和第二触点开口940和941得以形成,显露出下面第一触点表面。工艺继续,提供如上所述的第二牺牲层和介电层。
参照图10,电极140及第二和第三触点150和151得以形成。接触焊盘和引线也提供给电极和触点。触点和电极通过电镀技术形成。诸如沉积导电层和构图之以形成触点和电极的其他技术也有用。工艺如上所述地延续以完成继电器。
在本发明的替换实施例中,支撑元件通过除去基板的部分而确定。参照图11,基板101被设置。例如,基板是硅晶片。其它类型的基板也有用。基板包括第一掺杂区,例如p型掺杂区。第一掺杂区可以是基板的一部分,也可以另外形成。第二掺杂区107,如n型掺杂区,被设置在基板的表面上。第二掺杂区的深度确定支撑元件的厚度。
因为支撑元件通过刻蚀基板的表面而确定,没有必要设置重掺杂区。刻蚀掩膜形成在基板表面上,并被构图以显露基板的部分。掩膜的图形确定支撑元件的形状。
基板显露的部分通过诸如RIE的各向异性刻蚀而被去除,形成基板表面上的沟道180。沟道的深度180比n型掺杂区更深,以确保支撑元件通过如图8中所示的后续ECE刻蚀的正确形成。
用于图8所示的后续ECE刻蚀的屏蔽层190形成在基板上,覆盖表面并加固(lining)沟道。在一实施例中,ECE刻蚀屏蔽层包括Si3N4。不被ECE刻蚀化学反应刻蚀的其它材料也可使用。
参照图12,插头196被设置在沟道180上,以使后续加工成为可能。在一实施例中,插头包括铝。插头通过在基板上溅镀铝而形成。其它沉积技术也有用。
替换地,插头材料包括硅酸盐玻璃。在一实施例中,插头材料包括掺杂硅酸盐玻璃。例如,掺杂硅酸盐玻璃为硼磷硅酸盐玻璃(BPSG)。能够填充沟道的材料也有用。其它掺杂硅酸盐玻璃,诸如磷硅酸盐玻璃(PSG)和硼硅酸盐玻璃(BSG),或未掺杂硅酸盐玻璃也可使用。如果所用插头材料不受刻蚀ECE化学反应的影响,隔离ECE屏蔽层是不需要的,因为插头可以用作ECE屏蔽层。
形成继电器的工艺如图4所述地延续。
在另一实施例中,双支撑元件设置在继电器中,如图2所述。生产双支撑元件继电器相似于已经得以描述的工艺,除了在确定支撑元件的过程中确定第二支撑元件以外。
为了形成多余行程区,额外的牺牲层得以使用。在一实施例中,双支撑元件继电器采取使用三层牺牲层。例如,第一牺牲层确定第一和第二触点间的间隔,第二牺牲层确定多余行程区,而第三牺牲层确定第一和第二电极间的间隔。
虽然本发明参照多个实施例已经得以具体图示和描述,但是本领域的技术人员将意识到,在不偏离其范围的情况下,可以对本发明进行修改和改变。因而,本发明的范围不应当参照以上描述确定,而应当参照与其等价物的全部范围一起的所附权利要求书确定。
Claims (60)
1.一种微结构继电器,包括:
主体,其包括上部和下部,其中下部由基板形成,而上部形成在基板上以避免将下部粘接到上部;
第一支撑元件,其具有固定在主体上以形成悬臂的第一端部,其中,第一支撑元件的上表面和主体上部的下表面形成空腔;以及
第一接触区,其位于第一支撑元件第二端部的上表面,第一接触区包括第一触点,其中,将第一支撑元件向主体上部的下表面转动导致第一触点电连接至一个第二触点。
2.如权利要求1所述的微结构继电器,其中,第一支撑元件在静电力的作用下向主体上部的下表面转动,静电力通过加载电势到第一和第二电极上产生,第一电极位于第一支撑元件的上表面上,而第二电极位于主体上部的下表面上。
3.如权利要求2所述的微结构继电器,还包括在主体上部的下表面上的第二接触区,所述第二触点位于该第二接触区内。
4.如权利要求3所述的微结构继电器,其中,第一支撑元件具有S形,以在第一支撑元件向主体上部的下表面旋转时提供了多余行程。
5.如权利要求4所述的微结构继电器,其中,S形第一支撑元件包括第一和第二应力层,第一应力层在第一支撑元件上引发压应力以使之弯曲而远离主体上部的下表面,第二应力层在第一接触区上引发拉应力以导致第一接触区向主体上部的下表面弯曲。
6.如权利要求5所述的微结构继电器,其中,第一接触区向主体上部的下表面的弯曲确定了多余行程。
7.如权利要求6所述的微结构继电器,还包括在主体上部的下表面内的多余行程区,该多余行程区容纳第一接触区的弯曲,以防止多余行程被阻碍。
8.如权利要求7所述的微结构继电器,其中,第一支撑元件包括硅。
9.如权利要求8所述的微结构继电器,其中,第一应力层包括氧化硅。
10.如权利要求9所述的微结构继电器,其中,第二应力层包括氮化硅。
11.如权利要求10所述的微结构继电器,其中,主体的下部包括硅。
12.如权利要求11所述的微结构继电器,其中,主体的上部包括镍。
13.如权利要求12所述的微结构继电器,还包括将主体上部的第二触点和第二电极相绝缘的介电层。
14.如权利要求7所述的微结构继电器,其中,第一支撑元件包括镍。
15.如权利要求14所述的微结构继电器,其中,第一应力引发层包括多晶硅,而第二应力引发层包括氮化硅。
16.如权利要求15所述的微结构继电器,其中,多晶硅包括掺杂多晶硅。
17.如权利要求16所述的微结构继电器,还包括在第一支撑元件的与其上表面相对的表面上的补偿层,补偿层具有大小与第一应力引发层的热膨胀系数相近的热膨胀系数。
18.如权利要求17所述的微结构继电器,其中,所述补偿层的内在应力小于第一应力层的内在应力,以减小补偿层对第一支撑元件的影响。
19.如权利要求2所述的微结构继电器,还包括第二支撑元件,所述第二支撑元件具有固定在主体上的第一端部,且第二触点被支撑在第二支撑元件上表面的第二端部上。
20.如权利要求19所述的微结构继电器,还包括在第一和第二支撑元件的上表面上的应力引发层,应力引发层在支撑元件上引发压应力,以导致支撑元件弯曲而离开主体上部的下表面。
21.如权利要求20所述的微结构继电器,其中,第一和第二支撑元件包括硅。
22.如权利要求21所述的微结构继电器,其中,应力引发层包括氧化硅。
23.如权利要求22所述的微结构继电器,其中,第二支撑元件比第一支撑元件短。
24.如权利要求23所述的微结构继电器,其中,多余行程由第二支撑元件确定。
25.如权利要求24所述的微结构继电器,还包括在第二支撑元件上的多余行程区,以确保当第一支撑元件向主体上部的下表面转动时多余行程不被阻挡。
26.一种微结构继电器,包括:
主体,其包括上部和下部;
第一支撑元件,其在第一端部被主体支撑以形成悬臂,其中,第一支撑元件的上表面与主体上部的下表面形成空腔;以及
第一接触区,其位于第一支撑元件第二端部的上表面上,第一接触区包括第一触点;
第一支撑元件具有S形,其中,第一支撑元件的主体在远离主体上部的下表面的方向上弯曲,而第一接触区在朝主体上部的下表面的方向弯曲;
当S形第一支撑元件朝主体上部的下表面旋转时,其导致第一触点电连接到一个第二触点上。
27.如权利要求26所述的微结构继电器,其中,第一支撑元件被静电力朝主体上部的下表面转动,静电力通过将电势加载到第一和第二电极上产生,第一电极位于第一支撑元件的上表面上,而第二电极位于主体上部的下表面上。
28.如权利要求27所述的微结构继电器,还包括在主体上部的下表面上的第二接触区,第二触点位于该第二接触区内。
29.如权利要求28所述的微结构继电器,其中,S形第一支撑元件包括第一和第二应力层,第一应力层在第一支撑元件上引发压应力,以使之弯曲而远离主体上部的下表面,而第二应力层在第一接触区上引发拉应力,以导致第一接触区朝主体上部的下表面弯曲。
30.如权利要求29所述的微结构继电器,其中,第一接触区向主体上部的下表面的弯曲确定多余行程。
31.如权利要求30所述的微结构继电器,还包括在主体上部的下表面内的多余行程区,所述多余行程区容纳第一接触区的弯曲以防止多余行程被阻挡。
32.如权利要求31所述的微结构继电器,其中,第一支撑元件包括硅。
33.如权利要求32所述的微结构继电器,其中,第一应力层包括氧化硅。
34.如权利要求33所述的微结构继电器,其中,第二应力层包括氮化硅。
35.如权利要求34所述的微结构继电器,其中,主体的下部包括硅。
36.如权利要求35所述的微结构继电器,其中,主体的上部包括镍。
37.如权利要求36所述的微结构继电器,还包括将主体上部的第二触点和第二电极相绝缘的介电层。
38.如权利要求31所述的微结构继电器,其中,第一支撑元件包括镍。
39.如权利要求38所述的微结构继电器,其中,第二应力引发层包括氮化硅,而第一应力引发层包括多晶硅。
40.如权利要求39所述的微结构继电器,其中,多晶硅包括掺杂多晶硅。
41.如权利要求40所述的微结构继电器,还包括在第一支撑元件相对其上表面的表面上的补偿层,所述补偿层具有大小相近于第一应力引发层的热膨胀系数的热膨胀系数。
42.如权利要求41所述的微结构继电器,其中,补偿层的内在应力小于第一应力层的内在应力,以减少补偿层对第一支撑元件的影响。
43.如权利要求27所述的微结构继电器,还包括第二支撑元件,第二支撑元件具有固定在主体上的第一端,以及支撑在第二支撑元件上表面第二端的第二触点,其中,第二支撑元件被静电力向主体上部的下表面转动,静电力通过加载电势到第一和第二电极上产生,第一电极位于第二支撑元件的上表面,而第二电极位于主体上部的下表面。
44.如权利要求43所述的微结构继电器,还包括在第一和第二支撑元件上表面上的应力引发层,所述应力引发层在支撑元件上引起压应力,以使它远离主体上部的下表面而弯曲。
45.如权利要求44所述的微结构继电器,其中,第一和第二支撑元件包括硅。
46.如权利要求45所述的微结构继电器,其中,应力引发层包括氧化硅。
47.如权利要求46所述的微结构继电器,其中,第二支撑元件比第一支撑元件短。
48.如权利要求47所述的微结构继电器,其中,多余行程由第二支撑元件确定。
49.如权利要求48所述的微结构继电器,还包括在第二支撑元件上的多余行程区,以确保多余行程在第一支撑元件向主体上部的下表面转动时不被阻挡。
50.一种制造微结构的方法,包括:
提供具有第一掺杂区的基板,该掺杂区包括第一类型的掺杂剂;
提供包括第二类型掺杂剂的第二掺杂区,其中,第一和第二掺杂区在基板表面上形成与部件对应的图形;以及
刻蚀处理以从基板表面上去除第一或第二掺杂区以形成部件,其中,被去除的掺杂区包括高掺杂剂浓度,以刻蚀具有小于250μm的横向尺寸的开口。
51.如权利要求50所述的方法,其中,被去除的掺杂区内的高掺杂剂浓度包括导致小于6mΩ·cm的电阻率的掺杂剂浓度。
52.如权利要求50所述的方法,其中,被去除的掺杂区内的高掺杂剂浓度包括导致约50mΩ·cm的电阻率的掺杂剂浓度。
53.如权利要求52所述的方法,其中,所述开口小于60μm。
54.如权利要求50所述的方法,其中,第一区包括p型掺杂剂以形成p型掺杂区,而第二掺杂区包括n型掺杂剂以形成n型掺杂区。
55.如权利要求54所述的方法,其中,p型掺杂区通过具有所需掺杂浓度的p型基板提供,而n型掺杂区通过用离子注入而选择性掺杂基板以形成图形而提供。
56.如权利要求54所述的方法,其中,p型掺杂区通过注入p型掺杂剂到基板内而提供,n型掺杂区通过选择性注入n型掺杂剂到基板中以形成图形而提供。
57.如权利要求55或56所述的方法,其中,p型区通过电化学刻蚀除去。
58.如权利要求57所述的方法,其中,p型掺杂区的掺杂剂浓度导致具有小于6mΩ·cm的电阻率的p型区。
59.如权利要求57所述的方法,其中,p型掺杂区的掺杂剂浓度导致具有约50mΩ·cm的电阻率的p型区。
60.如权利要求59所述的方法,其中,所述开口小于60μm。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/SG1999/000005 WO2000046852A1 (en) | 1999-02-04 | 1999-02-04 | Micro-relay |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1338116A CN1338116A (zh) | 2002-02-27 |
CN1173398C true CN1173398C (zh) | 2004-10-27 |
Family
ID=20430181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB998164208A Expired - Fee Related CN1173398C (zh) | 1999-02-04 | 1999-02-04 | 微型继电器 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6765300B1 (zh) |
EP (1) | EP1166352B1 (zh) |
JP (1) | JP2002537630A (zh) |
KR (1) | KR100540245B1 (zh) |
CN (1) | CN1173398C (zh) |
AT (1) | ATE392010T1 (zh) |
CA (1) | CA2361756A1 (zh) |
DE (1) | DE69938511T2 (zh) |
TW (1) | TW420814B (zh) |
WO (1) | WO2000046852A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI683337B (zh) * | 2018-10-05 | 2020-01-21 | 松川精密股份有限公司 | 微型繼電器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7244367B2 (en) * | 2001-12-11 | 2007-07-17 | Jds Uniphase Corporation | Metal alloy elements in micromachined devices |
SG101537A1 (en) * | 2002-06-03 | 2004-01-30 | Sensfab Pte Ltd | Method of forming atomic force microscope tips |
JP2004055410A (ja) * | 2002-07-22 | 2004-02-19 | Advantest Corp | バイモルフスイッチ、バイモルフスイッチ製造方法、電子回路、及び電子回路製造方法 |
US6621022B1 (en) * | 2002-08-29 | 2003-09-16 | Intel Corporation | Reliable opposing contact structure |
KR20040092228A (ko) * | 2003-04-25 | 2004-11-03 | 엘지전자 주식회사 | 저전압 마이크로 스위치 |
US20050134141A1 (en) * | 2003-12-23 | 2005-06-23 | Jovica Savic | Meso-microelectromechanical system having a glass beam and method for its fabrication |
JP4506529B2 (ja) * | 2005-03-18 | 2010-07-21 | オムロン株式会社 | 静電マイクロスイッチおよびその製造方法、ならびに静電マイクロスイッチを備えた装置 |
JP2007167998A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 梁構造を有する装置、および半導体装置 |
JP4929753B2 (ja) * | 2006-02-22 | 2012-05-09 | オムロン株式会社 | 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ |
JP5118546B2 (ja) * | 2008-04-25 | 2013-01-16 | 太陽誘電株式会社 | 電気式微小機械スイッチ |
US8779886B2 (en) * | 2009-11-30 | 2014-07-15 | General Electric Company | Switch structures |
US8558330B2 (en) * | 2011-10-31 | 2013-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep well process for MEMS pressure sensor |
KR102632493B1 (ko) | 2015-11-16 | 2024-02-02 | 코르보 유에스, 인크. | Esd 보호를 위한 자연 폐쇄 mems 스위치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4205340C1 (en) | 1992-02-21 | 1993-08-05 | Siemens Ag, 8000 Muenchen, De | Micro-mechanical electrostatic relay with parallel electrodes - has frame shaped armature substrate with armature contacts above base electrode contacts on base substrate |
JP3402642B2 (ja) * | 1993-01-26 | 2003-05-06 | 松下電工株式会社 | 静電駆動型リレー |
US5479042A (en) * | 1993-02-01 | 1995-12-26 | Brooktree Corporation | Micromachined relay and method of forming the relay |
DE4437261C1 (de) | 1994-10-18 | 1995-10-19 | Siemens Ag | Mikromechanisches elektrostatisches Relais |
US6483056B2 (en) * | 2000-10-27 | 2002-11-19 | Daniel J Hyman | Microfabricated relay with multimorph actuator and electrostatic latch mechanism |
-
1999
- 1999-02-04 CA CA002361756A patent/CA2361756A1/en not_active Abandoned
- 1999-02-04 CN CNB998164208A patent/CN1173398C/zh not_active Expired - Fee Related
- 1999-02-04 KR KR1020017009841A patent/KR100540245B1/ko not_active IP Right Cessation
- 1999-02-04 AT AT99902030T patent/ATE392010T1/de not_active IP Right Cessation
- 1999-02-04 EP EP99902030A patent/EP1166352B1/en not_active Expired - Lifetime
- 1999-02-04 WO PCT/SG1999/000005 patent/WO2000046852A1/en active IP Right Grant
- 1999-02-04 US US09/890,575 patent/US6765300B1/en not_active Expired - Fee Related
- 1999-02-04 DE DE69938511T patent/DE69938511T2/de not_active Expired - Fee Related
- 1999-02-04 JP JP2000597838A patent/JP2002537630A/ja active Pending
- 1999-02-12 TW TW088102358A patent/TW420814B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI683337B (zh) * | 2018-10-05 | 2020-01-21 | 松川精密股份有限公司 | 微型繼電器 |
Also Published As
Publication number | Publication date |
---|---|
EP1166352A1 (en) | 2002-01-02 |
DE69938511T2 (de) | 2009-05-07 |
DE69938511D1 (de) | 2008-05-21 |
KR100540245B1 (ko) | 2006-01-16 |
WO2000046852A1 (en) | 2000-08-10 |
EP1166352B1 (en) | 2008-04-09 |
ATE392010T1 (de) | 2008-04-15 |
JP2002537630A (ja) | 2002-11-05 |
US6765300B1 (en) | 2004-07-20 |
KR20010113675A (ko) | 2001-12-28 |
TW420814B (en) | 2001-02-01 |
CA2361756A1 (en) | 2000-08-10 |
CN1338116A (zh) | 2002-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1173398C (zh) | 微型继电器 | |
US20220285550A1 (en) | Semiconductor Device Having Contact Trenches Extending from Opposite Sides of a Semiconductor Body | |
US9640676B2 (en) | Methods and structures for improving the structural integrity of solar cells | |
CN1249760C (zh) | 静电型继电器和用该继电器的用于通信的装置 | |
US10930576B2 (en) | Gallium-nitride based devices implementing an engineered substrate structure | |
US20150380578A1 (en) | Conductive contact for solar cell | |
CN110036485B (zh) | 具有集成型钳位二极管的横向高电子迁移率的晶体管 | |
CN1925147A (zh) | 半导体装置及其制造方法、电路基板及其制造方法 | |
CN1815657A (zh) | 微型开关元件 | |
CN111512415B (zh) | 用于工程化衬底上的集成式器件的系统和方法 | |
CN104507854A (zh) | 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 | |
JP6976604B2 (ja) | スタック型のiii−v族半導体ダイオード | |
CN1755932A (zh) | 半导体电阻元件及其制造方法 | |
US10411108B2 (en) | Vertical gallium nitride Schottky diode | |
JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
US20200176669A1 (en) | Method for manufacturing ultrasonic fingerprint sensor by using nanorod structure | |
WO2007005999A2 (en) | Early contact, high cell density process | |
JP2002368275A (ja) | 半導体素子及びその製造方法 | |
CN101604660A (zh) | 台型半导体装置及其制造方法 | |
JP2001313421A (ja) | 半導体発光素子及びその製造方法 | |
CN102265391B (zh) | 半导体结构 | |
CN107735871A (zh) | 具有金属载体的器件和用于制造器件的方法 | |
CN117059670B (zh) | 一种碳化硅二极管及其制造方法 | |
CN1741284A (zh) | 半导体装置及半导体装置的制造方法 | |
CN116546876A (zh) | 电容器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: Swiss Steiner Beh Patentee after: Tyco Electronics Transmission System Co., Ltd. Address before: Swiss Steiner Beh Patentee before: Thueko Electronic Input System AG. |
|
C56 | Change in the name or address of the patentee |
Owner name: TAIKE ELECTRONIC SHUGEI SYSTEM STOCK CO., LTD. Free format text: FORMER NAME: TIKO ELECTRON CONVEY SYSTEM STOCK CO., LTD. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041027 Termination date: 20100204 |