CN117334730A - 薄膜晶体管和包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管和包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN117334730A
CN117334730A CN202310733696.8A CN202310733696A CN117334730A CN 117334730 A CN117334730 A CN 117334730A CN 202310733696 A CN202310733696 A CN 202310733696A CN 117334730 A CN117334730 A CN 117334730A
Authority
CN
China
Prior art keywords
gate electrode
layer
disposed
lower gate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310733696.8A
Other languages
English (en)
Inventor
朴文镐
卢相淳
申东菜
崔善英
郑美真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117334730A publication Critical patent/CN117334730A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在一个或更多个示例中，薄膜晶体管包括：半导体层；与半导体层交叠的上栅电极；上绝缘层，其设置在半导体层与上栅电极之间；与半导体层交叠的第一下栅电极；第二下栅电极，其设置在半导体层与第一下栅电极之间，与半导体层交叠，并且被配置成具有比上栅电极的宽度小的宽度；第一下绝缘层，其设置在第一下栅电极与第二下栅电极之间；以及第二下绝缘层，其设置在第二下栅电极与半导体层之间。还公开了包括薄膜晶体管的显示装置。

Description

薄膜晶体管和包括该薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求于2022年6月30日提交的韩国专利申请第10-2022-0080462号的权益和优先权，出于所有目的，该韩国申请的全部内容通过引用并入到本文中。
技术领域
本公开内容涉及装置，特别地涉及例如但不限于薄膜晶体管和包括该薄膜晶体管的显示装置。
背景技术
诸如液晶显示装置和有机发光显示装置的显示装置包括显示面板，并且具有薄型、重量轻和低功耗的优点。
显示面板可以包括多条栅极线和多条数据线，并且栅极线和数据线彼此交叉以形成像素区域。像素区域可以包括一个或更多个薄膜晶体管TFT，并且薄膜晶体管可以通过调节施加至每个像素区域的有机发光二极管或液晶分子的电压或电流的大小来控制从像素区域发射的光量。
取决于薄膜晶体管中包括的半导体材料，薄膜晶体管可以称为或者可以分类为非晶硅薄膜晶体管a-Si TFT、多晶硅薄膜晶体管poly-Si TFT、氧化物薄膜晶体管氧化物TFT等。
与非晶硅薄膜晶体管相比，双氧化物薄膜晶体管具有高电子迁移率，由此双氧化物薄膜晶体管可以用于高性能显示装置。另外，双氧化物薄膜晶体管的制造工艺类似于非晶硅薄膜晶体管的制造工艺，由此双氧化物薄膜晶体管提供的有利的方面在于它可以由现有设施制造。
然而，当长时段使用氧化物薄膜晶体管时，其内部电阻增加以产生热量，并且所产生的热量会改变氧化物薄膜晶体管的特性。
由热量引起的氧化物薄膜晶体管的特性的变化可以被称为偏压温度应力(biastemperature stress)，并且性能可能由于氧化物薄膜晶体管的阈值电压的变化而劣化。
例如，当出现正偏压温度应力PBTS时，氧化物薄膜晶体管的阈值电压增加，从而减少流过晶体管的电流。
另一方面，当出现负偏压温度应力NBTS时，氧化物薄膜晶体管的阈值电压降低，从而增加流过晶体管的电流。
当由氧化物薄膜晶体管的劣化引起的变化没有被补偿时，可以在像素区域中看到驱动性能的差异，并且会缩短显示装置的寿命。为了适当地减小氧化物薄膜晶体管的阈值电压的变化，需要解决和减少氧化物薄膜晶体管的劣化的方法。
在背景技术部分中提供的描述不应仅仅由于其在背景技术部分中被提及或与背景技术部分相关联而被设想为是现有技术。背景技术部分可以包括描述本主题技术的一个或更多个方面的信息，并且本部分中的描述不限制本发明。
发明内容
本公开内容的发明人已经认识到相关技术的问题和缺点，进行了广泛的研究和实验，并开发了一项新发明。因此，本公开内容的实施方式涉及基本上避免了由于相关技术的限制和缺点而导致的一个或更多个问题的设备和装置。
本公开内容的一个或更多个方面旨在解决这样的一个或更多个问题，并提供一种能够降低劣化的薄膜晶体管以及包括该薄膜晶体管的显示装置。
本公开内容的各方面以及本公开内容所解决的问题不限于上述内容。本公开内容的其他方面、特征和优点在本公开内容中阐述，并且根据本公开内容将变得明显，或者可以通过实践本文提供的发明构思来获知。本公开内容的其他方面、特征和优点可以通过本公开内容中提供的描述来实现和获得。
根据本公开内容的一个或更多个方面，一种薄膜晶体管可以包括：半导体层；与半导体层交叠的上栅电极；上绝缘层，其设置在半导体层与上栅电极之间；与半导体层交叠的第一下栅电极；第二下栅电极，其设置在半导体层与第一下栅电极之间，与半导体层交叠，并且被配置成具有比上栅电极的宽度小的宽度；第一下绝缘层，其设置在第一下栅电极与第二下栅电极之间；以及第二下绝缘层，其设置在第二下栅电极与半导体层之间。
根据本公开内容的一个或更多个方面，一种显示装置可以包括：多个像素，每个像素包括薄膜晶体管，其中，薄膜晶体管包括：半导体层；上栅电极，其与半导体层绝缘并与半导体层交叠；第一下栅电极，其与半导体层绝缘并与半导体层交叠；以及第二下栅电极，其设置在半导体层与第一下栅电极之间，与半导体层绝缘并与半导体层交叠，其中，半导体层的沟道区与第二下栅电极之间的交叠宽度小于半导体层的沟道区与上栅电极之间的交叠宽度。
根据本公开内容的一个或更多个方面，一种显示装置可以包括：基板；显示区域；在显示区域外部的非显示区域；以及多个像素，其设置在基板上并且被配置成包括第一晶体管、第二晶体管以及设置在第一晶体管和第二晶体管上的发射元件。第一晶体管可以包括：设置在上缓冲层上的第一半导体层；与第一半导体层交叠的上栅电极，其中，上栅极绝缘层设置在第一半导体层与上栅电极之间；第一下栅电极，其与第一半导体层交叠；以及第二下栅电极，其与第一半导体层交叠。上缓冲层中的至少一个子缓冲层可以包括设置在第二下栅电极与第一半导体层之间的子缓冲层。第二下栅电极可以具有比上栅电极的宽度小的宽度。第一下栅电极可以设置在第二下栅电极下方。第一晶体管还可以包括：设置在第一下栅电极上方或下方的第一绝缘隔层；覆盖上栅电极的第二绝缘隔层；设置在第一下栅电极下方的下栅极绝缘层；以及源电极和漏电极，其设置在第二绝缘隔层上并通过穿过第二绝缘隔层和上栅极绝缘层的相应的第一接触孔和第二接触孔连接至第一半导体层。
在研究了以下附图和详细描述之后，其他设备、装置、方法、特征和优点对本领域技术人员而言将是明显的或将变得明显。所有这样的附加的设备、装置、方法、特征和优点都旨在包括在本说明书中，在本公开内容的范围内，并且由所附权利要求保护。本部分中的任何内容都不应被视为对那些权利要求的限制。下面结合公开内容的实施方式讨论其他方面和优点。
应当理解的是，本公开内容的前面的描述和下面的描述两者都是示例性的和说明性的，并且旨在提供对所要求保护的公开内容的进一步说明。
附图说明
被包括以提供对本公开内容的进一步理解的附图被并入本公开内容并构成本公开内容的一部分，示出了本公开内容的各方面和实施方式，并且与说明书一起用于说明本公开内容的原理。在附图中：
图1示出了根据本公开内容的一个或更多个示例实施方式的显示装置；
图2是示出根据本公开内容的一个或更多个示例实施方式的显示装置的平面图；
图3是示出根据本公开内容的一个或更多个示例实施方式的包括触摸传感器的显示装置的平面图；
图4是示出根据本公开内容的一个或更多个示例实施方式的显示装置的像素驱动电路的电路图；
图5是示出根据本公开内容的一个或更多个示例实施方式的显示装置的截面图；
图6A是示出根据本公开内容的一个或更多个示例实施方式的开关薄膜晶体管的截面图；
图6B是示出根据本公开内容的实验示例的开关薄膜晶体管的截面图；
图7是示出根据本公开内容的一个示例实施方式的显示装置的非显示区域的一部分的截面图；
图8A是示出根据本公开内容的另一示例实施方式的显示装置的截面图；
图8B是示出图8A所示的薄膜晶体管的放大截面图的示例；
图8C是示出根据本公开内容的另一示例实施方式的显示装置的截面图；
图9A是示出根据本公开内容的另一示例实施方式的显示装置的截面图；
图9B是示出图9A所示的薄膜晶体管的放大截面图的示例；以及
图9C是示出根据本公开内容的另一示例实施方式的显示装置的截面图。
在整个附图和详细描述中，除非另有描述，否则相同的附图标记应当被理解成指代相同的元件、特征和结构。为了清楚、说明和方便，层、区域和元件的尺寸、长度和厚度及其描绘可能被夸大。
具体实施方式
现在详细参考本公开内容的实施方式，其示例可以在附图中示出。在以下描述中，当公知方法、功能、结构或配置的详细描述可能不必要地模糊本公开内容的方面时，可以为了简洁起见而省略其详细描述。此外，为了简洁起见，可以省略重复的描述。所描述的处理步骤和/或操作的进展是非限制性示例。
步骤和/或操作的顺序不限于本文所阐述的顺序，并且可以改变为以与本文所述的顺序不同的顺序发生，除了必须以特定顺序发生的步骤和/或操作之外。在一个或更多个示例中，根据所涉及的功能或操作，可以基本上同时执行相继的两个操作，或者可以以相反的顺序执行这两个操作。
除非另有说明，否则相似的附图标记始终指代相似的元件，即使当它们在不同附图中示出时也如此。在一个或更多个方面中，除非另有说明，否则不同附图中的相同元件(或具有相同名称的元件)可以具有相同或基本相同的功能和性质。在以下说明中使用的各个元件的名称仅是为了方便而选择的，并且因此可以与在实际产品中使用的那些不同。
通过参照附图描述的实施方式，阐明本公开内容的优点和特征及其实现方法。然而，可以以不同的形式实施本公开内容并且本公开内容不应当被理解为限于本文所阐述的实施方式。相反，这些实施方式是示例并且被提供为使得本公开内容可以是透彻和完整的，以辅助本领域技术人员理解发明构思而并不限制本公开内容的保护范围。
本文公开的形状、尺寸(例如，大小、长度、宽度、高度、厚度、位置、半径、直径和面积)、比率、角度、数量、元件数量等，包括附图中所示的那些，仅仅是示例，因此，本公开内容不限于所示的细节。然而，应当注意，附图中所示的部件的相对尺寸是本公开内容的一部分。
当使用术语“包含”、“具有”、“包括”、“含有”、“构成”、“由……制成”、“由……形成”等时，除非使用诸如“仅”等的术语，否则可以添加一个或更多个其他元件。本公开内容中使用的术语仅用于描述特定实施方式，而不旨在限制本公开内容的范围。本文中使用的术语仅用于描述示例实施方式，而不旨在限制本公开内容的范围。除非上下文另有明确指示，否则单数形式的术语可以包括复数形式。词语“示例性”用于表达用作示例或图示。实施方式是示例实施方式。方面是示例方面。“实施方式”、“示例”、“方面”等不应被解释为比其他实现方式更优选或更有利。此外，术语“可以”包含术语“能够”的所有含义。
在一个或更多个方面中，即使没有提供对误差或容差范围的明确的描述，元件、特征或对应信息(例如，水平、范围、尺寸、大小等)也应被解释为包括这样的误差或容差范围。误差或容差范围可以由各种因素(例如，过程因素、内部或外部影响、噪声等)引起。在解释数值时，除非另有明确说明，否则该值被解释为包括误差范围。
在描述位置关系时，在例如使用“在……上”、“在……之上”、“在……顶部”、“在……上方”、“在……下方”、“上方”、“下方”、“在……下面”、“附近”、“靠近”、“相邻”、“在……旁边”、“在……近旁”等来描述两个部分(例如，层、膜、区域、部件、部分等)之间的位置关系的情况下，一个或更多个其他部分可以位于这两个部分之间，除非使用诸如“紧接(紧接地)”、“直接(直接地)”或“接近(接近地)”的更具限制性的术语。例如，当结构被描述为相对于另一结构如下定位时：“在……上”、“在……之上”、“在……顶部”、“在……上方”、“在……下方”、“上方”、“下方”、“在……下面”、“附近”、“靠近”、“相邻”、“在……旁边”、“在……近旁”，该描述应当被解释为包括结构彼此直接接触的情况以及在其间设置或插入有一个或更多个附加结构的情况。此外，术语“前”、“后”、“背”、“左”、“右”、“顶”、“底”、“向下”、“向上”、“较上”、“较下”、“上”、“下”、“行”、“列”、“垂直”、“水平”等是指任意参照系。
空间相对术语、例如“在……下方”、“在……下面”、“下”、“在……上方”、“上”等可以用于描述如附图中所示的各种元件(例如，层、膜、区域、部件、部分等)之间的相关性。空间相对术语应理解为除了附图中所示的取向之外还包括元件在使用或操作中的不同取向的术语。例如，如果附图中所示的元件被翻转，则描述为在其他元件“下方”、“下面”的元件将定向为在其他元件“上方”。因此，作为示例术语的术语“在……下方”可以包括“在……上方”和“在……下方”的所有方向。同样，示例性术语“在……上方”或“在……上”可以包括“在……上方”和“在……下方”的两个方向。
在描述时间关系时，当时间顺序被描述为例如“在……之后”、“随后”、“接下来”、“在……之前”、“在前”、“先前”等时，除非使用诸如“恰好”、“紧接(紧接地)”或“直接(直接地)”的更具限制性的术语，否则可以包括不连续或不连贯的情况。
应当理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件(例如，层、膜、区域、部件、部分等)，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分。例如，在没有脱离本公开内容的范围的情况下，第一元件可以是第二元件，并且类似地，第二元件可以是第一元件。此外，可以根据本领域技术人员的便利，任意地对第一元件、第二元件等进行命名，而不脱离本公开内容的范围。为了清楚起见，这些元件(例如，第一元件、第二元件)的功能或结构不受元件前面的序数词或名称限制。
在描述本公开内容的元件时，可能使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在从其他元件中标识对应元件，并且这些术语不用于限定元件的本质、基础、顺序或数目。
对于将元件(例如，层、膜、区域、部件、部分等)“连接”、“耦接”“附接”或“粘附”至另一元件的表达，除非另外指出，否则该元件不仅可以直接连接、耦接、附接或粘附至另一元件，而且可以在元件之间设置或插入一个或更多个介于中间的元件的情况下，间接地连接、耦接、附接或粘附至至另一元件。
对于元件(例如，层、膜、区域、部件、部分等)与另一元件“接触”、“交叠”等的表达，除非另外指出，否则该元件不仅可以与另一元件直接接触、交叠等，而且可以在元件之间设置或插入一个或更多个介于中间的元件的情况下，与另一元件间接接触、交叠。
诸如“线”或“方向”的术语不应仅基于各条线或方向彼此平行或垂直的几何关系来解释，而是可以表示在本公开内容的部件能够正常工作的范围内具有更宽的方向性的线或方向。
术语“至少一个”应该被理解为包括相关联的所列项目中的任何一个和一个或更多个的所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的项目的组合以及第一项目、第二项目或第三项目中的仅一者。
第一元件、第二元件“和/或”第三元件的表述应该被理解为第一元件、第二元件和第三元件中的一个或者理解为第一元件、第二元件和第三元件的任意或所有组合。通过示例的方式，A、B和/或C可以指仅A；仅B；仅C；A、B和C中的任一个(例如，A、B或C)；A、B和C中的一些组合(例如，A和B；A和C；或B和C)；或A、B和C的全部。此外，表述“A/B”可以被理解为A和/或B。例如，表述“A/B”可能指仅A；仅B；A或B；或A和B。
在一个或更多个方面中，除非另有说明，否则为了方便起见，术语“在……之间(between)”和“在……之间(among)”可以简单地互换使用。例如，表述“在多个元件之间”可以被理解为在多个元件之间。在另一示例中，表述“在多个元件之间”可以被理解为在多个元件之间。在一个或更多个示例中，元件的数量可以是两个。在一个或更多个示例中，元件的数量可以多于两个。此外，当元件(例如，层、膜、区域、部件、部分等)被称为在至少两个元件“之间”时，该元件可以是至少两个元件之间的唯一元件，或者也可以存在一个或多个介入中间的元件。
在一个或更多个方面中，除非另有说明，否则为了方便起见，短语“相互”和“彼此”可以简单地互换使用。在一个或更多个示例中，上述表述中涉及的元件的数量可以是两个。在一个或更多个示例中，上述表述中涉及的元件的数量可以多于两个。
在一个或更多个方面中，除非另有说明，否则为了方便起见，短语“……之中的一个或更多个”和“……中的一个或更多个”可以简单地互换使用。
术语“或”意指“包容性的或”，而非“排他性的或”。也就是说，除非另有说明或根据上下文明确，否则“x使用a或b”的表述意指任何一种自然的包容性排列。例如，“a或b”可能意指“a”、“b”或“a和b”。例如，“a、b或c”可以意指“a”、“b”、“c”、“a和b”、“b和c”、“a和c”或“a、b和c”。
本公开内容的各种实施方式的特征可以部分地或整体地彼此结合或组合，可以在技术上彼此相关联，并且可以以各种方式一起操作、链接或驱动。本公开内容的实施方式可以彼此独立地实现或执行，或者可以以相互依赖或相关的关系一起实现或执行。在一个或更多个方面中，根据本公开内容的各种实施方式的每个装置的部件被可操作地耦接和配置。
除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与示例实施方式所属领域的普通技术人员普遍理解的含义相同的含义。还应当理解的是，例如在常用词典中定义的术语的术语应当被解释为具有例如与它们在相关技术的上下文中的含义一致的含义，并且不应以理想化或过度形式的意义来解释，除非本文另有明确定义。
本文中使用的术语已被选择为相关技术领域中的通用术语；然而，根据技术的发展和/或变化、惯例、技术人员的偏好等，可以存在其他术语。因此，本文中使用的术语不应理解为限制性技术思想，而应理解为用于描述示例实施方式的术语的示例。
此外，在特定情况下，术语可以由申请人任意选择，在这种情况下，其详细含义在本文中进行描述。因此，本文中使用的术语不仅应基于术语名称进行理解，而且还应基于术语的含义及其内容进行理解。
在以下描述中，参考附图详细描述本公开内容的各种示例实施方式。关于每幅附图的元件的附图标记，在其他附图中可能示出相同的元件，但是除非另有说明，否则相似的附图标记可以指代相似的元件。相同或相似的元件可以由相同附图标记来指示，虽然它们绘制在不同的附图中。另外，为了便于描述，附图中所示的每个元件的比例、尺寸、大小和厚度可能与实际比例、尺寸、大小和厚度不同，并且因此，本公开内容的实施方式不限于附图中所示的比例、尺寸、大小和厚度。
在本公开内容的一个或更多个实施方式中，为了便于说明，将源电极和漏电极彼此区分开。然而，源电极和漏电极可互换使用。因此，源电极可以是漏电极，并且漏电极可以是源电极。此外，本公开内容的任一实施方式中的源电极可以是本公开内容的另一实施方式中的漏电极，并且本公开内容的任一实施方式中的漏电极可以是本公开内容的另一实施方式中的源电极。
在本公开内容的一个或更多个实施方式中，为了便于说明，将源极区与源电极区分开，并且将漏极区与漏电极区分开。然而，本公开内容的实施方式不限于该结构。例如，源极区可以是源电极，并且漏极区可以是漏电极。此外，源极区可以是漏电极，并且漏极区可以是源电极。
在下文中，参照附图描述本公开内容的实施方式。
图1是示出根据本公开内容的一个或更多个示例实施方式的显示装置的平面图。
根据本公开内容的一个或更多个示例实施方式的显示装置100包括显示面板110。
显示面板110包括其中设置有多个子像素PX的有源区域AA、以及设置在有源区域AA外部(或在显示面板110的外围区域中)的非有源区域NA。例如，显示面板110的基板可以由具有柔性、能够弯曲的塑料材料形成。例如，基板由诸如聚酰亚胺PI、聚对苯二甲酸乙二醇酯PET、聚萘二甲酸乙二醇酯PEN、聚碳酸酯PC、聚醚砜PES、聚芳酯PAR、聚砜PSF、环烯烃共聚物COC等的材料形成。然而，在该示例中，不排除玻璃作为基板的材料。
有源区域AA的子像素PX包括使用氧化物半导体材料作为有源层的薄膜晶体管。
数据驱动器104和栅极驱动器103中的至少一个可以设置在显示面板110的非有源区域NA中。另外，非有源区域NA还可以包括显示面板110的基板被弯曲或能够弯曲的弯曲区域BA。
栅极驱动器103可以包括直接形成在显示面板110的基板上的薄膜晶体管。栅极驱动器103可以包括使用多晶半导体材料作为有源层的薄膜晶体管。可替选地，栅极驱动器103可以包括使用多晶半导体材料作为有源层的薄膜晶体管和包括使用氧化物半导体材料作为有源层的薄膜晶体管的互补金属氧化物半导体C-MOS晶体管。
具有氧化物半导体层的薄膜晶体管和具有多晶半导体层的薄膜晶体管在沟道中具有高电子迁移率，从而实现高分辨率和低功耗。
在一个或更多个示例中，氧化物半导体可以指一种主要成分为氧化物化合物的半导体材料。氧化物半导体可以包括与氧阴离子结合的金属阳离子，从而产生表现出半导体行为的氧化物化合物。在一个或更多个示例中，多晶半导体可以指一种包括多个结晶区域或晶粒的半导体材料。与单晶半导体(其具有连续且均匀的晶格结构)不同，多晶半导体可以包括许多小的晶体区域或晶粒，它们之间具有不同的取向和边界。
多条数据线DL和多条栅极线GL可以设置在有源区域AA中。例如，多条数据线DL可以布置成行或列，并且多条栅极线GL可以布置成列或行。子像素PX可以设置在由数据线DL和栅极线GL限定的区域中。
栅极驱动器103可以设置在非有源区域NA中。栅极驱动器103通过向多条栅极线GL依次提供扫描信号来依次驱动有源区域AA的各个像素行。在此，栅极驱动器103也可以称为扫描驱动器。像素行是指由连接至一条栅极线的像素形成的行。
栅极驱动器103可以被配置有具有多晶半导体层的薄膜晶体管，可以被配置有具有氧化物半导体层的薄膜晶体管，或者可以被配置有成对的具有多晶半导体层的薄膜晶体管和具有氧化物半导体层的薄膜晶体管。如果在设置在非有源区域NA中的薄膜晶体管和设置在有源区域AA中的薄膜晶体管中使用相同的半导体材料，则可以在非有源区域NA和有源区域AA中同时执行相同的工艺。
栅极驱动器103可以包括移位寄存器、电平移位器等。
在根据本公开内容的一个或更多个示例实施方式的显示装置中，栅极驱动器103可以以面板内栅极GIP型实现，并且可以直接设置在基板101上(参见图5)。
栅极驱动器103依次向多条栅极线GL提供栅极导通电压或栅极截止电压的扫描信号。
根据本公开内容的一个示例实施方式的显示装置100还可以包括数据驱动器104。当栅极驱动器103驱动特定栅极线时，数据驱动器104将图像数据转换为模拟数据电压，并将数据电压提供至多条数据线DL。
多条栅极线GL可以包括多条扫描线和多条发射控制线。多条扫描线和多条发射控制线是用于将不同类型的栅极信号(扫描信号和发射控制信号)传输到子像素PX中设置的不同类型的晶体管(扫描晶体管和发射控制晶体管)的栅极节点的布线。
栅极驱动器103可以包括：扫描驱动电路，其用于将扫描信号输出到作为一种类型的栅极线GL的多条扫描线；以及发射驱动电路，其用于将发射控制信号输出到作为不同类型的栅极线的多条发射控制线。
数据线DL可以被布置成穿过弯曲区域BA，并且各种数据线DL可以被布置成通过数据焊盘连接至数据驱动器104。
弯曲区域BA可以是显示面板110的基板被弯曲或能够弯曲的区域。显示面板110的基板可以在除弯曲区域BA之外的区域中保持为平坦状态。
图2和图3是示出根据本公开内容的一个示例实施方式的触摸显示装置中的显示部分、封装部分和触摸传感器部分的平面图。
参照图2和图3，根据本公开内容的一个或更多个示例实施方式的显示装置100包括具有图像显示功能和触摸感测功能的有源区域AA、以及设置在有源区域AA的外部(或在显示部分DP的外部区域中)的边框区域NA。有源区域AA可以表示为显示区域、像素矩阵区域或触摸感测区域。边框区域NA可以表示为非有源区域、非显示区域或触摸非感测区域。
显示装置100可以具有面板结构，该面板结构包括：电路元件层(或驱动元件部分)，其包括用于显示图像的多个薄膜晶体管TFT；显示部分DP，包括多个发射元件的发射元件层(或发射元件部分)堆叠在显示部分DP中；封装部分(或封装层)300，其设置在显示部分DP上以密封发射元件层；以及触摸传感器部分400，其设置在封装部分300上(其间设置有具有相当大的厚度(substantial thickness)的有机缓冲层)并被配置成具有触摸感测功能。具有相当大的厚度的有机缓冲层的端部和具有相当大的厚度的封装部分300的端部被布置成阶梯形状以具有阶梯端部轮廓。另外，显示装置100还可以包括光学功能膜、光学透明粘合剂OCA、盖基板、保护膜等，光学功能膜包括附接至触摸传感器部分400的偏振膜。
包括多条布线和用于显示图像的多个子像素PX的像素阵列设置在显示部分DP的有源区域AA中。多个子像素PX可以包括红色子像素、绿色子像素和蓝色子像素，并且还可以包括用于提高亮度的白色子像素。每个子像素PX连接至包括栅极线GL、数据线DL和电力线PL的多条信号线。每个子像素PX包括发射元件和用于独立驱动发射元件的像素电路。发射元件可以是有机发光二极管、量子点发光二极管或无机发光二极管。在下文中，作为有机发光二极管的发射元件被描述为示例。像素电路可以包括至少包括驱动TFT和开关TFT的多个TFT、以及存储电容器。显示部分DP具有这样的结构，包括布置在有源区域AA中的多个像素电路的电路元件层和包括布置在有源区域AA中的多个发射元件的发射元件层被堆叠在其中。
包括连接至有源区域AA的多个显示焊盘D-PD和多条信号线的电路元件层位于显示部分DP的边框区域NA中。边框区域NA的信号线可以包括分别连接至有源区域AA的信号线GL、DL和PL的链接线和电源线。在边框区域NA的一侧设置的焊盘区域中设置有用于边框区域NA的信号线与显示驱动部分之间的连接的多个显示焊盘D-PD。显示部分DP可以具有包括显示焊盘D-PD的下焊盘并连接至触摸传感器部分400中布置的上焊盘的结构，这在后面描述。
用于驱动有源区域AA的多条栅极线GL的栅极驱动器103可以设置在显示部分DP的边框区域NA的一侧或两侧。栅极驱动器103可以设置在边框区域NA的在第一方向X上与有源区域AA相邻的一侧或两侧。包括多个TFT的栅极驱动器103可以形成在具有有源区域AA的TFT阵列的电路元件层中。栅极驱动器103通过布置在边框区域NA中的信号线GCL和显示焊盘D-PD从显示驱动部分接收控制信号。
显示驱动部分可以安装在显示焊盘D-PD所在的焊盘区域上，或者可以安装在电路膜上，然后可以通过各向异性导电膜连接至显示焊盘D-PD。显示焊盘D-PD可以设置在边框区域NA的在第二方向Y上与有源区域AA相邻的一侧上。电路膜可以是膜上芯片COF、柔性印刷电路FPC和柔性扁平线缆FFC中的任一种。显示驱动部分可以包括时序控制器、伽马电压发生器、数据驱动器等。
设置在显示部分DP上或设置在显示部分DP中的封装部分300可以被设置成：与整个有源区域AA交叠，延伸到边框区域NA，并且与边框区域NA中设置的坝部分DAM交叠。封装部分300密封并保护显示部分DP的发射元件层。封装部分300可以包括用于阻挡湿气和氧气渗透的多个无机封装层和用于阻挡颗粒流入或流动的至少一个有机封装层的堆叠结构。封装部分300具有这样的结构，其中能够充分覆盖颗粒的具有相当大的厚度的有机封装层设置在具有不大的厚度(insubstantial thickness)(或极小的厚度(minimal thickness))的无机封装层之间。有机封装层可以称为颗粒覆盖层PCL。
坝部分DAM设置在边框区域NA中，以限制封装部分300中的有机封装层的端部，从而防止有机封装层向下流动或塌陷。例如，坝部分DAM可以包括围绕包括显示部分DP的有源区域AA和栅极驱动器103的区域的、闭环的形式的多个坝DAM1和DAM2。
封装部分300上的触摸传感器部分400可以使用用于向触摸驱动部分提供反映由用户触摸引起的电容变化量的信号的电容方法。触摸传感器部分400可以使用用于独立地向触摸驱动部分提供反映每个触摸电极的电容变化量的信号的自电容方法、或者用于向触摸驱动部分提供反映第一触摸电极与第二触摸电极之间的电容变化量的信号的互电容方法。
构成自电容型触摸传感器部分400的多个触摸电极中的每一个包括触摸电极自身中形成的电容，由此触摸传感器用作用于感测由用户触摸引起的电容变化的自电容型触摸传感器。多个触摸电极可以分别单独地连接至多条触摸线。例如，多个触摸电极中的每一个与和触摸电极交叉的多条触摸线中的任一条电连接，而与其余触摸线电绝缘。例如，第m触摸电极(其中，“m”是自然数)通过至少一个触摸接触孔电连接至第m触摸线，而与除第m触摸线之外的其余触摸线电绝缘。第m+1触摸电极通过至少一个触摸接触孔电连接至第m+1触摸线，而与除第m+1触摸线之外的其余触摸线电绝缘。在此，触摸电极和触摸线可以形成在不同的层上，其间设置有触摸绝缘层，并且触摸电极和触摸线可以通过穿透触摸绝缘层的接触孔连接。
在以下示例实施方式中，互电容型触摸传感器部分400被描述为示例。
触摸传感器部分400包括设置在有源区域AA中以提供电容型触摸传感器的多个触摸电极TE1和TE2、以及多个连接电极BE1和BE2。触摸传感器部分400包括布置在边框区域NA中的多个触摸焊盘T-PD和多条触摸布线RL1、RL2和RL3。当形成触摸传感器部分400时，显示焊盘D-PD的上焊盘可以设置在与触摸焊盘T-PD的上焊盘相同的层上，并且可以由与触摸焊盘T-PD的上焊盘相同的金属材料形成，并且显示焊盘D-PD的上焊盘还可以设置在与触摸电极TE1和TE2相同的层上，并且可以由与触摸电极TE1和TE2相同的金属材料形成。
触摸传感器部分400包括由多个第一触摸电极TE1形成的多个第一触摸电极通道TX1至TXn以及由多个第二触摸电极TE2形成的多个第二触摸电极通道RX1至RXm，所述多个第一触摸电极TE1电连接且以第一方向(X轴方向、水平方向)布置在有源区域AA中，所述多个第二触摸电极TE2被连接且布置在第二方向(Y轴方向、垂直方向)上。相邻的第一触摸电极TE1和第二触摸电极TE2可以构成互电容型的每个触摸传感器。
在每个第一触摸电极通道TXi(其中“i”＝1、…、n，并且其中“n”是大于1的正数)中，在第一方向X上布置的每个第一触摸电极TE1通过第一连接电极BE1连接至相邻的第一触摸电极TE1。在每个第二触摸电极通道RXi(其中“i”＝1、…、m，其中“n”是大于1的正数)中，在第二方向Y上布置的每个第二触摸电极TE2通过第二连接电极BE2连接至相邻的第二触摸电极TE2。第一触摸电极TE1可以称为传输电极Tx，并且第二触摸电极TE2可以称为接收电极Rx。第一触摸电极通道TX1至TXn可以称为传输通道，并且第二触摸电极通道RX1至RXm可以称为接收通道或读出通道。第一触摸电极TE1和第二触摸电极TE2中的每一个形成为菱形形状或者可以形成为各种其他多边形形状。
连接至有源区域AA的触摸电极通道TX1至TXn和RX1至RXm的多条触摸布线RL1、RL2和RL3、以及连接至多条触摸布线RL1、RL2和RL3的多个触摸焊盘T-PD可以设置在触摸传感器部分400的边框区域NA中。多条触摸布线RL1、RL2和RL3可以在围绕有源区域AA的边框区域NA中与封装部分300交叠。触摸驱动部分可以安装在电路膜上，并且可以通过各向异性导电膜连接至边框区域NA中设置的触摸焊盘T-PD。
设置在有源区域AA中的多个第一触摸电极通道TX1至TXn中的每一个的一端可以通过边框区域NA中设置的多条第一触摸布线RL1和触摸焊盘T-PD连接至触摸驱动部分。多条第一触摸布线RL1可以经由左边框区域和右边框区域NA中的一个和下边框区域NA单独地连接至下边框区域NA中设置的触摸焊盘T-PD。
设置在有源区域AA中的多个第二触摸电极通道RX1至RXm的两端可以通过边框区域NA中设置的触摸焊盘T-PD以及多条第二触摸布线RL2和多条第三触摸布线RL3连接至触摸驱动部分。由于可以用作读出通道的第二触摸电极通道RX1至RXm比第一触摸电极通道TX1至TXn长，因此每个第二触摸电极通道RXi的两端通过第二触摸布线RL2和第三触摸布线RL3连接至触摸驱动部分，从而减少电阻-电容RC延迟并提高触摸感测性能。
例如，多条第二触摸布线RL2可以在上边框区域NA中连接至第二触摸电极通道RX1至RXm的一端，并且可以经由左边框区域和右边框区域NA中的另一个以及下边框区域NA单独地连接至下边框区域NA中设置的触摸焊盘T-PD。多条第三触摸布线RL3可以在下边框区域NA中连接至第二触摸电极通道RX1至RXm的另一端，并且可以经由下边框区域NA单独地连接至下边框区域NA中设置的触摸焊盘T-PD。
触摸驱动部分可以驱动多个第一触摸电极通道TX1至TXn，接收从多个第二触摸电极通道RX1至RXm输出的读出信号，并使用读出信号生成触摸感测数据。例如，触摸驱动部分可以通过经由差分放大器比较两个相邻通道的读出信号来生成指示是否存在触摸的触摸感测信号，将触摸感测信号数字地转换为触摸感测数据，并且将触摸感测数据输出到触摸控制器。触摸控制器可以基于触摸感测数据检测触摸位置的触摸坐标，并将触摸坐标提供至主机系统。
根据一个示例实施方式的触摸传感器部分400设置在有源区域AA中的封装部分300上，具有与封装部分300的相当大的厚度类似的相当大的厚度的有机缓冲层设置在封装部分300与触摸传感器部分400之间。因此，与触摸面板的附接方法相比，可以通过简化制造工艺来降低制造成本，并且可以通过减少触摸传感器部分400与显示部分DP之间的寄生电容来提高触摸感测性能，从而提高产品可靠性。
有机缓冲层的端部和封装部分的端部被设置为阶梯形状，使得具有相当大的厚度的有机缓冲层的端部和封装部分的端部具有阶梯形状轮廓。触摸布线RL1、RL2和RL3沿着有机缓冲层和封装部分300的阶梯形状端部布置。例如，触摸布线RL1、RL2和RL3中的每一个可以包括沿着封装部分的端部设置的下布线、以及沿着有机缓冲层的端部设置并通过封装部分的端部上的接触孔连接至下布线的上布线。因此，触摸布线RL1、RL2和RL3稳定地形成在有机缓冲层和封装部分的阶梯端部中，而没有断开缺陷，从而提高了产品产量和产品可靠性。
图4是子像素的示例的驱动电路图。根据本公开内容的一个示例实施方式，公开了包括七个薄膜晶体管D-TFT、T2至T7和一个存储电容器Cst的驱动电路图。在此，七个薄膜晶体管D-TFT、T2至T7中的一个是驱动薄膜晶体管D-TFT，而其余晶体管T2至T7是用于内部补偿的开关薄膜晶体管。
第二开关薄膜晶体管T2通过提供至第二栅极线412的第二扫描信号Scan2[n]进行切换，并将通过数据线408提供的数据电压Vdata提供至驱动TFT D-TFT的源电极(或第一电极)。
第三开关薄膜晶体管T3通过提供至第一栅极线410的第一扫描信号Scan1[n]进行切换，并被配置成将驱动TFT D-TFT的栅电极和漏电极(或第二电极)连接至二极管结构。
第四开关薄膜晶体管T4通过提供至第三栅极线414的第三扫描信号Scan3[n]进行切换，并将通过初始化电压线404提供的初始化电压Vin提供至驱动TFT D-TFT的漏电极(或第二电极)。
第五开关薄膜晶体管T5通过提供至发射控制线418的发射控制信号EM进行切换，并被配置成将通过第一电力线402提供的第一电源电压VDDEL提供至驱动TFT D-TFT的源电极(或第一电极)。
第六开关薄膜晶体管T6通过提供至发射控制线418的发射控制信号EM进行切换，并被配置成将驱动TFT D-TFT的漏电极(或第二电极)和发射元件EL的阳极电极电连接。
第七开关薄膜晶体管T7通过提供至第四栅极线416的第四扫描信号Scan3[n+1]进行切换，并将通过复位电压线406提供的复位电压VAR提供至发射元件EL的阳极电极。第四栅极线416可以与用于将第三栅极信号Scan3[n+1]提供至第(n+1)像素行(其中“n”为正整数)的第三栅极线相同。
存储电容器Cst可以连接在第一电力线402与驱动TFT D-TFT的栅电极之间。存储电容器Cst可以对第一电源电压(例如，高电位电源电压)VDDEL与具有补偿的驱动TFT D-TFT的阈值电压Vth的数据电压Vdata+Vth之间的电压差进行充电，并且可以提供充电的电压差作为驱动TFT D-TFT的驱动电压。
驱动TFT D-TFT根据存储电容器Cst中充电的驱动电压控制通过第六开关薄膜晶体管T6流向发射元件EL的电流，从而控制发射元件EL的发射强度。
发射元件EL包括通过第六开关薄膜晶体管T6连接至驱动TFT D-TFT的漏电极(或第二电极)的阳极、连接至用于提供第二电源电压VSSEL的第二电力线420的阴极、以及阳极与阴极之间的有机发射层。
作为本公开内容的示例，在驱动TFT D-TFT的情况下，氧化物半导体图案被用作有源层，并且电连接至驱动TFT D-TFT的开关TFT T3可以使用氧化物半导体图案作为有源层。另外，用于内部补偿的其余开关TFT中的至少一个可以使用多晶半导体图案作为有源层。
然而，本公开内容不限于图4中所示的一个示例，并且可以应用于各种配置的内部补偿电路。
在下文中，参照附图详细描述本公开内容的示例实施方式。
图5示出了根据本公开内容的一个或更多个示例实施方式的显示装置。图5是沿着图1的I-I’截取的截面图的示例。
参照图1和图5，根据本公开内容的一个或更多个示例实施方式的显示装置可以包括子像素PX，其中一个子像素PX可以包括基板101上的驱动元件部分370以及驱动元件部分370电连接至的发射元件部分380。基板101可以包括显示区域AA和非显示区域NA。
驱动元件部分370可以包括显示区域AA中的驱动薄膜晶体管360、开关薄膜晶体管340和存储电容器350。驱动元件部分370可以被称为用于驱动一个子像素的阵列部分。发射元件部分380可以包括阳极电极323、阴极电极327以及布置在阳极电极323与阴极电极327之间的发射层325，并且可以被称为用于光发射的阵列部分。
驱动元件部分370可以包括设置在非显示区域NA中的栅极驱动器103。
在图5中，驱动薄膜晶体管360、开关薄膜晶体管340、存储电容器350和栅极驱动器103的驱动电路薄膜晶体管330被示为驱动元件部分370的示例。栅极驱动器103可以包括或者可以是设置在非显示区域NA中的栅极驱动电路。栅极驱动电路可以包括多个薄膜晶体管。在一个或更多个示例中，(包括在栅极驱动电路中的)多个薄膜晶体管中的每一个可以包括或者可以是与驱动电路薄膜晶体管330相同或相似的晶体管。参照图4和图5，在一个或更多个示例中，图4的驱动薄膜晶体管D-TFT可以基本上对应于或者可以基本上包括图5的驱动薄膜晶体管360，图4的开关薄膜晶体管T2至T7中的每一个可以基本上对应于或者可以基本上包括开关薄膜晶体管340，并且图4的存储电容器Cst可以基本上对应于或者可以基本上包括图5的存储电容器350。
参照图5，根据本公开内容的一个示例实施方式，驱动薄膜晶体管360和至少一个开关薄膜晶体管340使用氧化物半导体材料作为有源层。与使用多晶半导体材料作为有源层的薄膜晶体管相比，使用氧化物半导体材料作为有源层的薄膜晶体管具有优异的漏电流阻挡效果和相对低的制造成本。因此，根据本公开内容的一个示例实施方式，制造了使用氧化物半导体材料的驱动薄膜晶体管，并且制造了使用氧化物半导体材料的至少一个开关薄膜晶体管，以降低功耗并降低制造成本。
构成一个子像素的所有驱动元件部分370可以使用使用氧化物半导体材料的薄膜晶体管，或者一些开关薄膜晶体管可以使用氧化物半导体材料。
然而，与使用氧化物半导体材料的薄膜晶体管相比，使用多晶半导体材料的薄膜晶体管可以适用于高速操作，并且可以高度可靠，因为这样的晶体管可以快速处理信号，实现快速操作，并且这样的晶体管可以在延长的时间段内提供可靠的性能。因此，在图5所示的本公开内容的一个示例实施方式的情况下，开关薄膜晶体管340和驱动薄膜晶体管360由氧化物半导体材料制造，而栅极驱动器103的驱动电路薄膜晶体管330由多晶半导体材料制造。然而，本公开内容不限于图5所示的示例实施方式。
基板101可以由其中有机膜和无机膜交替堆叠的多层构成。例如，可以通过堆叠诸如聚酰亚胺的有机膜和诸如硅氧化物SiO2的无机膜来形成基板101。
在基板101上形成下缓冲层301。下缓冲层301可以通过堆叠多层硅氧化物SiO2来形成以防止湿气从外部渗透。
可以在下缓冲层301上进一步形成第二缓冲层，以进一步保护元件免受湿气的影响。
在基板101上形成驱动电路薄膜晶体管330。驱动电路薄膜晶体管330可以使用多晶半导体图案作为有源层，但本公开内容不限于此。驱动电路薄膜晶体管330包括第一有源层303、第一栅电极306、第一源电极317S和第一漏电极317D，第一有源层303包括电子或空穴移动通过的沟道。
第一有源层303由多晶半导体材料形成。在此，第一沟道区303C设置在第一有源层303的中心，并且第一源极区303S和第一漏极区303D被设置成第一沟道区303C设置在其间。
第一源电极317S和第一漏电极317D分别通过第五接触孔CH5和第六接触孔CH6连接至第一源极区303S和第一漏极区303D。接触孔CH5和CH6形成为穿透第二绝缘隔层316、第二栅极绝缘层313、上缓冲层310、第一绝缘隔层307和第一栅极绝缘层302。
通过在本征多晶半导体图案中以预定浓度掺杂周期表的15族或13族的杂质离子、例如磷P或硼B来形成第一源极区303S和第一漏极区303D。
第一沟道区303C通过保持多晶半导体材料的本征状态提供电子或空穴移动通过的路径。
驱动电路薄膜晶体管330包括与第一有源层303的第一沟道区303C交叠的第一栅电极306。第一栅极绝缘层302可以形成在第一栅电极306与第一有源层303之间。
在本公开内容的一个示例实施方式中，驱动电路薄膜晶体管330可以具有顶栅型，其中第一栅电极306位于第一有源层303上方。因此，通过一个掩模工艺将第一存储电极305和第一下栅电极304与由第一栅电极材料制成的第一栅电极306一起形成，可以简化掩模工艺。
第一栅电极306由金属材料形成。例如，第一栅电极306可以具有由钼Mo、铝Al、铬Cr、金Au、钛Ti、镍Ni、钕Nd和铜Cu中的一种或更多种或其合金形成的单层或多层结构，但本公开内容不限于此。
在第一栅电极306上沉积第一绝缘隔层307。第一绝缘隔层307可以由硅氮化物SiNx形成。例如，由硅氮化物SiNx形成的第一绝缘隔层307可以包括氢颗粒。氢颗粒形成第一有源层303。当在由氢颗粒形成的第一有源层303上沉积第一绝缘隔层307之后进行热处理时，第一绝缘隔层307中包括的氢颗粒穿透第一源极区303S和第一漏极区303D，从而提高和稳定多晶半导体材料的导电性。这也被称为氢化过程，但本公开内容不限于这些术语。
驱动电路薄膜晶体管330还可以包括在第一绝缘隔层307上的上缓冲层310、第二栅极绝缘层313和第二绝缘隔层316。此外，驱动电路薄膜晶体管330包括第一源电极317S和第一漏电极317D，它们形成在第二绝缘隔层316上并分别连接至第一源极区303S和第一漏极区303D。
上缓冲层310将由多晶半导体材料构成的第一有源层303与第二开关薄膜晶体管340的由氧化物半导体材料构成的第二有源层312和驱动薄膜晶体管360的第三有源层311彼此分离，并提供其中形成第二有源层312和第三有源层311的基础。
第二绝缘隔层316对应于用于覆盖开关薄膜晶体管340的上栅电极315和驱动薄膜晶体管360的第三栅电极314的绝缘隔层。由于第二绝缘隔层316形成在氧化物半导体材料的第二有源层312和第三有源层311上，因此第二绝缘隔层316由不包括氢颗粒的无机膜形成。
第一源电极317S和第一漏电极317D可以具有由钼Mo、铝Al、铬Cr、金Au、钛Ti、镍Ni、钕Nd和铜Cu中的一种或更多种或其合金形成的单层结构或多层结构，但本公开内容不限于此。
开关薄膜晶体管340包括形成在上缓冲层310上并由第二氧化物半导体图案构成的第二有源层312、覆盖第二有源层312的第二栅极绝缘层313、形成在第二栅极绝缘层313上的上栅电极315、覆盖上栅电极315的第二绝缘隔层316、以及形成在第二绝缘隔层316上的第二源电极318S和第二漏电极318D。
第二源电极318S和第二漏电极318D分别通过穿透第二栅极绝缘层313和第二绝缘隔层316的第一接触孔CH1和第二接触孔CH2连接至第二源极区312S和第二漏极区312D。接触孔CH1和CH2形成为穿透第二绝缘隔层316和第二栅极绝缘层313。图6B是与图5的开关薄膜晶体管340相比的根据实验示例的开关薄膜晶体管340A的放大图。图6B的开关薄膜晶体管340A包括具有与图5的开关薄膜晶体管340中包括的部件相同的附图标记的部件，并且相同的附图标记表示相同的部件。图6B的开关薄膜晶体管340A与图5的开关薄膜晶体管340的不同之处在于，开关薄膜晶体管340A包括设置在上缓冲层310下方并与有源层312交叠的下栅电极333A(而不是第二下栅电极333)。此外，开关薄膜晶体管340A不包括第一下栅电极304。诸如下栅电极333A的金属另外设置在包括氧化物半导体图案的有源层312下方，使得可以防止氢渗透，从而稳定元件特性。例如，下栅电极333A可以由与上栅电极315相同的材料形成并且可以形成在第一绝缘隔层307的上表面上。上栅电极315和下栅电极333A可以具有与第二有源层312的沟道区312C相同的宽度。上栅电极315和下栅电极333A可以通过接触孔彼此电连接。
图6A是根据本公开内容的一个或更多个示例实施方式的图5的开关薄膜晶体管340的放大图。
在图5和图6A中，第一下栅电极304和上栅电极315通过接触孔CH7电连接，并且第二下栅电极333和上栅电极315通过接触孔CH8电连接，以形成三层栅极(其中接触孔CH7和CH8用虚线示出，并表示沿图1的线I-I’的截面图中所示的电连接)。开关薄膜晶体管340具有三层栅极结构使得可以更精确地控制流过第二有源层312的沟道区312C的电流的流动，并且可以制造成更小的尺寸，从而实现高分辨率显示装置。
另一方面，当驱动图6B所示的双栅极结构的开关薄膜晶体管340A时，可能发生瓶颈现象:其中电荷在电荷从有源层312的源极区312S通过沟道区312C移动到漏极区312D的方向上施加至沟道区312C的漏极结部分DD，并且可能生成具有大动能的热载流子。因此，过量电流的电荷可能被收集或嵌入到例如第二栅极绝缘层313和上缓冲层310的非导体中，由此电荷可能被收集在第二栅极绝缘层313与上缓冲层310之间的界面处以产生劣化，从而导致对沟道区312C的漏极结部分DD的损坏。这可能会造成问题并影响元件的可靠性。
为了解决这个问题，根据本公开内容的一个或更多个示例实施方式的开关薄膜晶体管340可以增加在第三方向Z上与沟道区312C的漏极结部分DD的非导体(例如，漏极结部分DD)交叠的下绝缘膜的厚度。可以通过增加等式E＝V/d(其中漏极结部分DD的电场E通过将电压V除以距离d来确定，其中电压V是栅极电压)中的距离“d”来弱地(部分地)控制从有源层312的源极区312S流向漏极区312D的电流，并且可以对沟道区312C内部的电场进行各种调整。
为此，可以在图5和图6A所示的根据本公开内容的一个或更多个示例实施方式的开关薄膜晶体管中另外设置第一下栅电极304。第二下栅电极333的宽度W2可以小于上栅电极315的宽度W3和第一下栅电极304的宽度W1。第二下栅电极333与第二有源层312的沟道区312C之间的交叠宽度(例如，W2)可以小于第一下栅电极304与第二有源层312的沟道区312C间的交叠宽度。第二有源层312的沟道区312C与第二下栅电极333之间的交叠宽度(例如，W2)可以小于第二有源区312的沟道区312C与上栅电极315之间的交叠宽度。相比于源极区312S，示出第二下栅电极333的宽度W2与上栅电极315的宽度W3和第一下栅电极304的宽度W1相比的差的区域W4可以更靠近漏极区312D。
因此，与如图6B所示的那样仅设置下栅电极333A时的下绝缘层的厚度“d2”相比，如图6A所示的那样与第二下栅电极333一起另外设置第一下栅电极304，由此作为非导体的漏极结部分DD的下绝缘层的厚度“d1”可以增加。因此，通过使用诸如图6A所示的结构的结构，通过冷却漏极结部分DD的过热电荷，可以减少对沟道区312C中的漏极结部分DD、上缓冲层310和第二栅极绝缘层313的损坏。
在图5和图6A中，第一下栅电极304设置在第一栅极绝缘层302上，并且第二下栅电极333设置在第一绝缘隔层307上，但本公开内容不限于此。根据本公开内容的一个或更多个示例实施方式，可以省略多个绝缘层和多个缓冲层中包括的至少一些配置，或者可以添加其他部件。另外，多个绝缘层或缓冲层中的在第一下栅电极304和第二下栅电极333之间的位置关系可以不同。漏极结部分DD的下绝缘层的厚度“d1”可以基于诸如电流、阈值电压Vth、S因子和其他因素的元件性能的程度而变化，同时将可靠性保持在可接受的范围内。
第二有源层312由氧化物半导体材料形成，并被配置成包括未掺杂有杂质的本征状态的第二沟道区312C、以及通过掺杂杂质而导电的第二源极区312S和第二漏极区312D。
第二源电极318S和第二漏电极318D可以以与第一源电极317S和第一漏电极317D相同的方式具有由钼Mo、铝Al、铬Cr、金Au、钛Ti、镍Ni、钕Nd和铜Cu中的任一种或更多种或其合金形成的单层结构或多层结构。
第二源电极318S和第二漏电极318D以及第一源电极317S和第一漏电极317D可以由相同的材料同时形成，并且可以设置在第二绝缘隔层316上，由此减少掩模工艺的数量。
参照图5，在上缓冲层310上形成驱动薄膜晶体管360。
在本公开内容的一个示例实施方式中，驱动薄膜晶体管360包括由第一氧化物半导体图案构成的第三有源层311。在此，第一氧化物半导体图案和第三有源层311基本上彼此相同，并且由相同的附图标记来描述。
驱动薄膜晶体管可以使用有利于高速操作的多晶半导体图案作为有源层。然而，包括多晶半导体图案的驱动薄膜晶体管在截止状态下产生漏电流，这增加功耗。因此，本公开内容的一个示例实施方式提供使用氧化物半导体图案作为有源层311的驱动薄膜晶体管360，这有利于阻挡漏电流的发生。
然而，在使用氧化物半导体图案作为有源层311的薄膜晶体管的情况下，因为相对于电压变化的电流变化量由于氧化物半导体材料的特性而较大，所以在需要精确电流控制的低灰度区域中可能出现缺陷。因此，本公开内容的一个示例实施方式提供了其中有源层311中的电流的变化对施加至栅电极314的电压的变化相对不敏感的驱动薄膜晶体管360。
参照图5，驱动薄膜晶体管360包括：在上缓冲层310上的包括第一氧化物半导体图案的第三有源层311、用于覆盖第三有源层311的第二栅极绝缘层313、形成在第二栅极绝缘层313上并在第三方向Z上与第三有源层311交叠的第三栅电极314、用于覆盖第三栅电极314的第二绝缘隔层316、以及设置在第二绝缘隔层316上的第三源电极319S和第三漏电极319D。
第三源电极319S和第三漏电极319D分别通过穿透第二栅极绝缘层313和第二绝缘隔层316的第三接触孔CH3和第四接触孔CH4连接至第三源极区311S和第三漏极区311D。
驱动薄膜晶体管360还包括第一遮光层308，其设置在上缓冲层310下方并在第三方向Z上与第三有源层311交叠。
第一遮光层308设置在第一栅极绝缘层302上。第一绝缘隔层307设置在第一栅极绝缘层302上。上缓冲层310可以形成在第一绝缘隔层307上。
上缓冲层310可以具有第一子缓冲层310a、第二子缓冲层310b和第三子缓冲层310c依次堆叠的结构。
第一子缓冲层310a和第三子缓冲层310c可以由硅氧化物SiO2形成。
由于第一子缓冲层310a和第三子缓冲层310c由不包括氢颗粒的硅氧化物SiO2组成，因此第一子缓冲层310a和第三子缓冲层310c可以用作使用氧化物半导体图案作为有源层的开关薄膜晶体管340和驱动薄膜晶体管360的基础。
另一方面，第二子缓冲层310b可以由对氢颗粒具有优异收集能力的硅氮化物SiNx形成。与硅氧化物SiO2相比，硅氮化物SiNx对氢颗粒具有优异的收集能力。因此，与硅氧化物SiO2相比，硅氮化物SiNx可以更有效地捕获和保留氢颗粒。
例如，包括氢颗粒的第一绝缘隔层307设置在上缓冲层310下方。在这种情况下，在使用多晶半导体图案作为第一有源层303的驱动电路薄膜晶体管330的氢化过程期间产生的氢颗粒可以穿过上缓冲层310，然后可能降低设置在上缓冲层310上的氧化物半导体图案311和312的可靠性。例如，当氢颗粒穿透氧化物半导体图案时，使用氧化物半导体图案作为有源层的薄膜晶体管根据其形成位置而具有不同的阈值电压或不同的导电沟道。例如，在驱动薄膜晶体管360的情况下，它直接有助于发射元件的操作，从而确保可靠性是重要的。
根据本公开内容的一个或更多个示例实施方式，第一遮光层308由包括对氢颗粒具有优异收集能力的钛Ti的金属层形成。例如，第一遮光层308可以由钛Ti的单层、钼Mo和钛Ti的双层结构或钼Mo和钛Ti的合金形成，但本公开内容不限于此。例如，第一遮光层308可以由包括钛Ti的另一金属层形成。
在此，钛Ti收集上缓冲层310中扩散的氢颗粒并防止氢颗粒到达第一氧化物半导体图案311。
在一个或更多个示例实施方式中，包括硅氮化物SiNx的第二子缓冲层310b不能像第一子缓冲层310a那样沉积在显示区域的整个表面上，而是可以仅沉积在第一子缓冲层310a的上表面的一部分上，以选择性地仅覆盖第一遮光层308。第二子缓冲层310b由与第一子缓冲层310a的材料不同的材料、例如硅氮化物层SiNx形成。如果硅氮化物SiNx的第二子缓冲层310b沉积在显示区域的整个表面上，则可以部分地抬升一些部分。为了补偿这一点，仅在形成其功能所需的第一遮光层308的位置上选择性地形成第二子缓冲层310b。
在一个或更多个示例实施方式中，第一遮光层308和第二子缓冲层310b形成在第一氧化物半导体图案311垂直下方，并且与第一氧化物半导体图案311交叠。另外，第一遮光层308和第二子缓冲层310b可以大于第一氧化物半导体图案311以与第一氧化物半导体图案311完全交叠。
驱动薄膜晶体管360的第三源电极319S可以通过接触孔电连接至第一遮光层308。接触孔可以形成为穿透第二绝缘隔层316、第二栅极绝缘层313、上缓冲层310和第一绝缘隔层307。
参照图5，根据本公开内容的一个示例实施方式的驱动元件部分370还包括存储电容器350。
存储电容器350将通过数据线施加的数据电压存储预定时间段，并将存储的数据电压提供至发射元件。
存储电容器350包括彼此对应的两个电极和设置在其间的电介质。存储电容器350包括：第一存储电极305，其设置在第一栅极绝缘层302上并由与第一栅电极306和第一遮光层308的材料相同的材料形成；以及第二存储电极309，其设置在上缓冲层310的第二子缓冲层310b上。
第一绝缘隔层307、第一子缓冲层310a和第二子缓冲层310b位于第一存储电极305与第二存储电极309之间。
存储电容器350的第二存储电极309可以通过接触孔电连接至第三源电极319S。接触孔可以形成为穿透第二绝缘隔层316、第二栅极绝缘层313和上缓冲层310的第三子缓冲层310c。
已经描述了构成本公开内容的单位像素的驱动元件部分370的配置。由于根据本公开内容的一个示例实施方式的驱动元件部分370由包括不同类型的半导体材料的多个薄膜晶体管构成，因此可能使用大量的掩模。因此，本公开内容的一个示例实施方式可以具有用于同时形成多个层的配置，从而减少所使用的掩模的数量。
例如，构成驱动电路薄膜晶体管330的第一栅电极306、构成开关薄膜晶体管340的第一下栅电极304、构成存储电容器350的第一存储电极305、以及构成驱动薄膜晶体管360的第一遮光层308由相同材料形成在同一层上。构成开关薄膜晶体管340的上栅电极315和构成驱动薄膜晶体管360的第三栅电极314由相同材料形成在同一层上。
构成驱动电路薄膜晶体管330的第一源电极317S和第一漏电极317D、构成开关薄膜晶体管340的第二源电极318S和第二漏电极318D以及构成驱动薄膜晶体管360的第三源电极319S和第三漏电极319D由相同材料形成在同一层上。
参照图5，在驱动元件部分370上依次形成第一平坦化层320和第二平坦化层322，从而使驱动元件部分的上端平坦化。第一平坦化层320和第二平坦化层322可以由诸如聚酰亚胺或丙烯酸树脂的有机膜形成。
参照图5，在第二平坦化层322上形成发射元件部分380。
驱动元件部分370和发射元件部分380通过平坦化层320和322彼此绝缘。
发射元件部分380包括作为阳极电极的第一电极323、作为阴极电极的第二电极327、以及设置在第一电极323与第二电极327之间的发射层325。按每个子像素形成第一电极323。
发射元件部分380通过第一平坦化层320上形成的连接电极321连接至驱动元件部分370。例如，发射元件部分380的第一电极323和构成驱动元件部分370的驱动薄膜晶体管360的第三漏电极319D通过连接电极321彼此连接。
第一电极323连接至通过穿透第二平坦化层322的接触孔CH9暴露的连接电极321。另外，连接电极321连接至通过穿透第一平坦化层320的接触孔CH10暴露的第三漏电极319D。
第一电极323可以形成为包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜可以由具有相对大的功函数值的材料、例如铟锡氧化物ITO或铟锌氧化物IZO制成。不透明导电膜可以具有包括铝Al、银Ag、铜Cu、铅Pb、钼Mo、钛Ti或其合金中的一种或更多种的单层或多层结构。例如，第一电极323可以形成为其中依次堆叠透明导电膜、不透明导电膜和透明导电膜的结构，或者可以形成为其中依次堆叠透明导电膜和不透明导电膜的结构。
通过在第一电极323上按空穴相关层、有机发射层和电子相关层的顺序或以其相反的顺序堆叠空穴相关层、有机发射层和电子相关层来形成发射层325。
堤层324是用于通过暴露每个子像素的第一电极323来限定每个子像素的发射区域的像素限定膜。堤层324可以由不透明材料(例如，黑色)形成，以防止相邻子像素之间的光学干涉。在这种情况下，堤层324包括由着色颜料、有机黑和碳中的至少一种制成的光阻挡材料。可以在堤层324上进一步设置间隔件326。
与阴极电极对应的第二电极327面对第一电极323(其间具有发射层325)，并形成在发射层325的上表面和侧表面上。第二电极327可以一体地形成在有源区域的整个表面上。当第二电极327应用于顶部发射型有机发光显示装置时，第二电极327可以由透明导电膜、诸如铟锡氧化物ITO或铟锌氧化物IZO形成。
可以在第二电极327上进一步布置用于抑制湿气渗透的封装部分328。
封装部分328可以包括依次堆叠的第一无机封装层328a、第二有机封装层328b和第三无机封装层328c。
封装部分328的第一无机封装层328a和第三无机封装层328c可以由诸如硅氧化物SiOx的无机材料形成。封装部分328的第二有机封装层328b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和/或聚酰亚胺树脂的有机材料形成。
触摸传感器层700可以包括第一触摸电极TE1、第一触摸连接电极BE1、第二触摸电极和第二触摸连接电极BE2。
可以在封装部分328上设置触摸缓冲层710。触摸缓冲层710可以防止在触摸传感器层700的制造过程中使用的化学溶液(显影剂或蚀刻剂)或外部湿气渗透到包括有机材料的发射层325中。另外，可以防止触摸缓冲层710上设置的多个触摸传感器金属由于外部冲击而断开，并且可以防止在触摸传感器层700被驱动时可能发生的干扰信号。
触摸缓冲层710可以形成为由硅氧化物SiOx或硅氮化物SiNx中的任一种或其合金形成的单层或多层结构，但本公开内容不限于此。可替选地，触摸缓冲层710可以由有机材料、例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂形成。
可以在触摸缓冲层710上设置第一触摸连接电极BE1。
例如，第一触摸连接电极BE1可以设置在沿第一方向(或X轴方向)彼此相邻的第一触摸电极TE1之间。第一触摸连接电极BE1可以电连接在第一方向(或X轴方向)上彼此相邻设置的多个第一触摸电极TE1，但本公开内容不限于此。
第一触摸连接电极BE1可以被设置成与用于连接在第二方向(或Y轴方向)上彼此相邻的第二触摸电极的第二触摸连接电极BE2交叠。由于第一触摸连接电极BE1和第二触摸连接电极BE2形成在不同的层上，因此第一触摸连接电极BE1和第二触摸连接电极BE2可以彼此电绝缘。
可以在触摸缓冲层710和第一触摸连接电极BE1上设置触摸绝缘层730。
触摸绝缘层730可以包括用于将第一触摸电极TE1电连接至第一触摸连接电极BE1的孔。
触摸绝缘层730可以使第二触摸电极和第二触摸连接电极BE2与第一触摸连接电极BE1电绝缘。
触摸绝缘层730可以形成为硅氮化物SiNx或硅氧化物SiOx的单层结构，或者可以形成为硅氮化物SiNx和硅氧化物SiOx的多层结构，但本公开内容不限于此。
第一触摸电极TE1、第二触摸电极和第二触摸连接电极BE2可以设置在触摸绝缘层730上。
第一触摸电极TE1和第二触摸电极可以以预定距离彼此间隔开。在第一方向(或X轴方向)上相邻的至少两个第一触摸电极TE1可以被形成为彼此间隔开。在第一方向(或X轴方向)上相邻的至少两个第一触摸电极TE1中的每一个可以连接至相应的第一触摸电极TE1之间设置的第一触摸连接电极BE1。例如，第一触摸电极TE1中的每一个可以通过触摸绝缘层730的孔连接至第一触摸连接电极BE1。
在第二方向(或Y轴方向)上彼此相邻的第二触摸电极可以通过第二触摸连接电极BE2连接。第二触摸电极和第二触摸连接电极BE2可以形成在同一层上。例如，第二触摸连接电极BE2可以设置在多个第二触摸电极中的每一个之间，同时设置在与第二触摸电极相同的层上。第二触摸连接电极BE2可以从第二触摸电极延伸。
第一触摸电极TE1、第二触摸电极和第二触摸连接电极BE2可以通过相同的工艺形成。第一触摸电极TE1和第二触摸电极可以具有网状电极结构。第一触摸连接电极BE1和第二触摸连接电极BE2也可以具有网状电极结构。
可以在第一触摸电极TE1、第二触摸电极和第二触摸连接电极BE2上设置触摸平坦化层750。
触摸平坦化层750可以被设置成覆盖触摸绝缘层730、第一触摸电极TE1、第二触摸电极和第二触摸连接电极BE2。
触摸平坦化层750可以由诸如苯并环丁烯BCB、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机绝缘材料中的至少一种形成，但本公开内容不限于此。
触摸驱动电路可以从第一触摸电极TE1接收触摸感测信号。另外，触摸驱动电路可以从第二触摸电极传输触摸驱动信号。触摸驱动电路可以通过使用多个第一触摸电极TE1与第二触摸电极之间的互电容来感测用户的触摸。例如，当在显示装置100上执行触摸操作时，在第一触摸电极TE1与第二触摸电极之间会发生电容变化。触摸驱动电路可以通过检测电容变化来检测触摸坐标。
图7是示出根据本公开内容的一个示例实施方式的有机发光显示装置的非显示区域的一部分的截面图。
图7示出了沿着图2的II-II’截取的截面图的示例。
参照图5和图7，根据一个示例实施方式，封装部分328形成为无机层328a/有机层328b/无机层328c的三层结构。
可以在封装部分328上设置盖玻璃，并且盖玻璃可以通过粘合剂层进行附接。粘合剂层可以是具有强的粘合性能和优异的耐热性和耐水性的任何材料。根据本公开内容的一个或更多个示例实施方式，可以使用热固性树脂，例如环氧基化合物、丙烯酸酯基化合物或丙烯酸橡胶。另外，可以使用可光固化树脂作为粘合剂。在这种情况下，可以通过向粘合剂层照射诸如紫外线的光来固化粘合剂层。
粘合剂层不仅将基板101和盖玻璃接合，而且还用作用于防止湿气渗透到显示装置中的封装剂。
盖玻璃是用于封装有机发光显示装置的封装帽，其中，盖玻璃可以使用诸如聚苯乙烯膜PS、聚乙烯膜PE、聚对苯二甲酸乙二醇酯膜PEN、聚酰亚胺膜PI等的保护膜，或者可以使用玻璃。
如图2所示，非显示区域NA可以位于显示区域AA之外，并且驱动电路(例如，栅极驱动器103)和电源布线可以设置在非显示区域NA中。另外，显示区域AA的配置中使用的材料可以在非显示区域NA中用于不同用途或功能。例如，与显示区域TFT的源/漏电极相同的金属108可以设置在非显示区域NA的VSS/DAM区域中以用于电源布线或电极。另外，与有机发光二极管的一个电极(例如，阳极)相同的金属329可以布置在非显示区域NA中以用于布线和电极。
封装部分328覆盖显示区域AA中的有机发光元件的上部。封装部分328可以由通过玻璃、金属、铝氧化物AlOx或硅Si基材料制成的无机层形成，或者可以具有其中交替堆叠有机层和无机层的结构。无机层328a和328c用于阻挡湿气或氧气的渗透，并且有机层328b用于使无机层328a的表面平坦化。
由于有机层328b具有一定程度的流动，因此有机层328b可能在沉积过程期间流到非显示区域NA的外部。阻挡结构(坝)190被布置成控制有机层328b从非显示区域NA的扩散。尽管图7中示出了两个阻挡结构190，但是可以布置其他数量的阻挡结构190。阻挡结构190可以被设置成围绕显示区域AA，或者可以设置在显示区域AA中。阻挡结构190可以形成为使用至少一种材料的多层。例如，阻挡结构190可以由用于形成第一平坦化层320、第二平坦化层322、堤层324等的材料制成。
设置在非显示区域NA中的各种电路和电极/布线可以由与栅极金属和/或源极/漏极金属108相同的材料制成。源极/漏极金属108由与TFT的源/漏电极相同的材料通过相同的工艺形成。
例如，源极/漏极金属可以用作电源布线108(例如，低电平电源VSS、高电平电源VDD)。在该示例中，电源布线108连接至金属层329，并且有机发光二极管的阴极电极327可以通过与电源布线108和金属层329的连接而被供电。金属层329与电源布线108接触，并且可以沿着第一平坦化层320和第二平坦化层322的最外侧壁延伸，以接触第一平坦化层320和第二平坦化层322上方的阴极电极327。金属层329可以是由与有机发光二极管的阳极电极323相同的材料通过相同工艺形成的金属层。
图8A至图8C以及图9A至图9C示出了本公开内容的其他示例实施方式。图8A、图8C、图9A和图9C是沿着图1的I-I’截取的截面图的示例。
图8A、图8B、图9A和图9B通过改变参照图5描述的开关薄膜晶体管340中的第一下栅电极、第二下栅电极、多个绝缘层和多个缓冲层之间的位置关系来配置。漏极结部分DD的下绝缘层的厚度可以基于诸如电流、阈值电压Vth、S因子和其他因素的元件性能的程度而变化，同时将可靠性保持在可接受的范围内。在下面的描述中，为了简洁起见，除了对第一下栅电极、第二下栅电极、多个绝缘层、多个缓冲层和其他相关元件的某些描述之外，可以省略重复描述。
在图8A和图8B所示的开关薄膜晶体管340’中，可以在第一栅极绝缘层302上设置第一下栅电极304，并且可以在上缓冲层310中包括的多个子缓冲层310a、310b和310c中的第一子缓冲层310a上设置第二下栅电极355。
在图8A和图8B中，与图5相比，从第二有源层312的沟道区312C到第二下栅电极355的距离“d4”较小；因此在等式E＝V/d中距离“d”减小，由此更多的电流可以从源极区312S流到漏极区312D。在第二下栅电极355下方另外设置第一下栅电极304。从沟道区312C到第一下栅电极304的距离“d3”大于(或长于)从沟道区312C到第二下栅电极355的距离“d4”。第二下栅电极355的宽度W2可以小于(或窄于)上栅电极315的宽度W3和第一下栅电极304的宽度W1。相比于源极区312S，示出第二下栅电极355的宽度W2与上栅电极315的宽度W3和第一下栅电极304的宽度W1相比的差的区域W4可以更靠近漏极区312D。因此，可以通过减少漏极结部分DD中收集的电荷来防止漏极结部分DD的劣化。
在图9A和图9B所示的开关薄膜晶体管340”中，可以在第一绝缘隔层307上设置第一下栅电极375，并且可以在上缓冲层310中包括的多个子缓冲层310a、310b和310c中的第一子缓冲层310a上设置第二下栅电极377。
在图9A和图9B中，与图5相比，从第二有源层312的沟道区312C到第二下栅电极377的距离“d6”较小；因此在等式E＝V/d中距离“d”减小，由此更多的电流可以从源极区312S流到漏极区312D。在第二下栅电极377下方另外设置第一下栅电极375。从沟道区312C到第一下栅电极375的距离“d5”大于(或长于)从沟道区312C到第二下栅电极377的距离“d6”。第二下栅电极377的宽度W2可以小于(或窄于)上栅电极315的宽度W3和第一下栅电极375的宽度W1。相比于源极区312S，示出第二下栅电极377的宽度W2与上栅电极315的宽度W3和第一下栅电极375的宽度W1相比的差的区域W4可以更靠近漏极区312D。因此，可以通过减少漏极结部分DD中收集的电荷来防止漏极结部分DD的劣化。
根据本公开内容的一个或更多个示例实施方式，可以省略多个绝缘层和多个缓冲层中包括的至少一些配置，或者可以添加其他部件。另外，多个绝缘层或缓冲层之间的在第一下栅电极与第二下栅电极之间的位置关系可以不同。
例如，图8C和图9C示出了本公开内容的其他示例实施方式。图8C是沿着图1的线I-I’截取的截面图的示例。
在图8C和图9C中，与图8A和图9A相比，为了简洁起见，除了对第一下栅电极、第二下栅电极、多个绝缘层、多个缓冲层和其他相关元件的某些描述之外，可以省略重复描述。
在图8C中，第二下栅电极355可以设置在与第二存储电极309相同的层、例如第二子缓冲层310b上。由于通过相同的掩模使用相同的电极，因此可以简化制造工艺，并且可以通过使用一个掩模工艺降低制造成本。
类似地，在图9C中，第二下栅电极377可以设置在与第二存储电极309相同的层、例如第二子缓冲层310b上。由于使用相同的掩模来使用相同的电极，因此可以通过经由一个掩模工艺形成来减少掩模工艺和成本。由于通过相同的掩模使用相同的电极，因此可以简化制造工艺，并且可以通过使用一个掩模工艺降低制造成本。
根据本公开内容的一个或更多个示例实施方式的薄膜晶体管和显示装置在下面描述如下。
根据本公开内容的一个或更多个示例实施方式的薄膜晶体管可以包括：半导体层；与半导体层交叠的上栅电极；上栅极绝缘层，其设置在半导体层与上栅电极之间；与半导体层交叠的第一下栅电极；第二下栅电极，其设置在半导体层与第一下栅电极之间，与半导体层交叠，并且被配置成具有比上栅电极的宽度小的宽度；第一下绝缘层，其设置在第一下栅电极与第二下栅电极之间；以及第二下绝缘层，其设置在第二下栅电极与半导体层之间。
根据本公开内容的一个或更多个示例实施方式，薄膜晶体管还可以包括：设置在上栅电极上的绝缘隔层；源电极，其设置在绝缘隔层上并通过穿过绝缘隔层和上栅极绝缘层的第一接触孔连接至半导体层的源极区；以及漏电极，其设置在绝缘隔层上并通过穿过绝缘隔层和上栅极绝缘层的第二接触孔连接至半导体层的漏极区。
根据本公开内容的一个或更多个示例实施方式，相比于源极区，出现上栅电极与第二下栅电极之间的宽度差的区域可以更靠近漏极区。
根据本公开内容的一个或更多个示例实施方式，第二下栅电极与半导体层的沟道区之间的交叠宽度可以小于第一下栅电极与半导体层的沟道区之间的交叠宽度。
根据本公开内容的一个或更多个示例实施方式，相比于源极区，出现第二下栅电极与第一下栅电极之间的宽度差的区域可以更靠近漏极区。
根据本公开内容的一个或更多个示例实施方式，第二下栅电极与半导体层之间的距离可以小于第一下栅电极与半导体层之间的距离。
根据本公开内容的一个或更多个示例实施方式，晶体管可以包括氧化物半导体层。
根据本公开内容的一个或更多个示例实施方式，第一下绝缘层可以包括多个绝缘层中的至少一个绝缘层。
根据本公开内容的一个或更多个示例实施方式，第二下绝缘层可以包括多个绝缘层中的至少一个绝缘层。
根据本公开内容的一个或更多个示例实施方式，一种显示装置可以包括：多个像素，每个像素包括薄膜晶体管，其中，薄膜晶体管包括：半导体层；上栅电极，其与半导体层绝缘并与半导体层交叠；第一下栅电极，其与半导体层绝缘并与半导体层交叠；以及第二下栅电极，其设置在半导体层与第一下栅电极之间，与半导体层绝缘并与半导体层交叠，其中，半导体层的沟道区与第二下栅电极之间的交叠宽度小于半导体层的沟道区与上栅电极之间的交叠宽度。
根据本公开内容的一个或更多个示例实施方式，薄膜晶体管还可以包括：设置在上栅电极上的绝缘隔层；设置在上栅电极下方的上栅极绝缘层；源电极，其设置在绝缘隔层上并通过穿过绝缘隔层和上栅极绝缘层的第一接触孔连接至半导体层的源极区；以及漏电极，其设置在绝缘隔层上并通过穿过绝缘隔层和上栅极绝缘层的第二接触孔连接至半导体层的漏极区。
根据本公开内容的一个或更多个示例实施方式，相比于源极区，出现上栅电极与第二下栅电极之间的宽度差的区域可以更靠近漏极区。
根据本公开内容的一个或更多个示例实施方式，第二下栅电极的宽度可以小于第一下栅电极的宽度。
根据本公开内容的一个或更多个示例实施方式，相比于源极区，出现第二下栅电极与第一下栅电极之间的宽度差的区域可以更靠近漏极区。
根据本公开内容的一个或更多个示例实施方式，第二下栅电极与半导体层之间的距离可以小于第一下栅电极与半导体层之间的距离。
根据本公开内容的一个或更多个示例实施方式，晶体管可以包括氧化物半导体层。
根据本公开内容的一个或更多个示例实施方式，一种显示装置可以包括：基板；显示区域；在显示区域外部的非显示区域；以及多个像素，其设置在基板上并且被配置成包括第一晶体管、第二晶体管以及设置在第一晶体管和第二晶体管上的发射元件。第一晶体管可以包括：设置在上缓冲层上的第一半导体层；与第一半导体层交叠的上栅电极，其中，上栅极绝缘层设置在第一半导体层与上栅电极之间；第一下栅电极，其与第一半导体层交叠；以及第二下栅电极，其与第一半导体层交叠。上缓冲层中的至少一个子缓冲层可以包括设置在第二下栅电极与第一半导体层之间的多个子缓冲层。第二下栅电极可以具有比上栅电极的宽度小的宽度。第一下栅电极可以设置在第二下栅电极下方。第一晶体管还可以包括设置在第一下栅电极上方或下方的第一绝缘隔层；覆盖上栅电极的第二绝缘隔层；设置在第一下栅电极下方的下栅极绝缘层；以及源电极和漏电极，其设置在第二绝缘隔层上并通过穿过第二绝缘隔层和上栅极绝缘层的相应的第一接触孔和第二接触孔连接至第一半导体层。
根据本公开内容的一个或更多个示例实施方式，第二晶体管可以包括：设置在上缓冲层上的第二半导体层；第二栅电极，其与第二半导体层交叠，其中，上栅极绝缘层设置在第二栅电极与第二半导体层之间；以及第二源电极和第二漏电极，其设置在第二绝缘隔层上并通过穿过第二绝缘隔层和上栅极绝缘层的相应的第三接触孔和第四接触孔连接至第二半导体层。
根据本公开内容的一个或更多个示例实施方式，上缓冲层可以包括多个子缓冲层，所述多个子缓冲层包括第一子缓冲层、第二子缓冲层和第三子缓冲层。第三子缓冲层可以设置在第一半导体层下方。第二子缓冲层可以设置在第三子缓冲层下方。第一子缓冲层可以设置在第二子缓冲层下方。
根据本公开内容的一个或更多个示例实施方式，显示装置还可以包括设置在非显示区域中的栅极驱动电路，其中，包括在栅极驱动电路中的多个薄膜晶体管中的每一个包括：设置在基板上的多晶半导体层；第三栅电极，其与多晶半导体层交叠，其中，下栅极绝缘层设置在第三栅电极与多晶半导体层之间；设置在第三栅电极上的第一绝缘隔层；堆叠在第一绝缘隔层上的上缓冲层、上栅极绝缘层和第二绝缘隔层；以及第三源电极和第三漏电极，其通过穿过第二绝缘隔层、上栅极绝缘层、上缓冲层、第一绝缘隔层和下栅极绝缘层的相应的第五接触孔和第六接触孔连接至多晶半导体层。
根据本公开内容的一个或更多个示例实施方式，第一下栅电极可以设置在下栅极绝缘层上，第二下栅电极可以设置在第一绝缘隔层上，上缓冲层可以设置在第一半导体层与第二下栅电极之间，并且第一绝缘隔层可以设置在第二下栅电极与第一下栅电极之间。
根据本公开内容的一个或更多个示例实施方式，第一下栅电极可以设置在下栅极绝缘层上，第二下栅电极可以设置在上缓冲层中包括的多个子缓冲层中的第一子缓冲层上，多个子缓冲层中的至少一个可以设置在第一半导体层与第二下栅电极之间，并且多个子缓冲层中的至少一个和第一绝缘隔层可以设置在第二下栅电极与第一下栅电极之间。
根据本公开内容的一个或更多个示例实施方式，第一下栅电极可以设置在下栅极绝缘层上，第二下栅电极可以设置在上缓冲层中包括的多个子缓冲层中的第二子缓冲层上，多个子缓冲层中的第三子缓冲层可以设置在第一半导体层与第二下栅电极之间，并且第二子缓冲层、第一子缓冲层和第一绝缘隔层可以设置在第二下栅电极与第一下栅电极之间。
根据本公开内容的一个或更多个示例实施方式，第一下栅电极可以设置在第一绝缘隔层上，第二下栅电极可以设置在上缓冲层中包括的多个子缓冲层中的第一子缓冲层上，上缓冲层中的第二子缓冲层和第三子缓冲层可以设置在第一半导体层与第二下栅电极之间，并且第一子缓冲层可以设置在第二下栅电极与第一下栅电极之间。
根据本公开内容的一个或更多个示例实施方式，第一下栅电极可以设置在第一绝缘隔层上，第二下栅电极可以设置在上缓冲层中包括的多个子缓冲层中的第二子缓冲层上，上缓冲层中的第三子缓冲层可以设置在第一半导体层与第二下栅电极之间，并且第二子缓冲层和第一子缓冲层可以设置在第二下栅电极与第一下栅电极之间。
根据本公开内容的一个或更多个示例实施方式，显示装置还可以包括：设置在非显示区域中的电力线；设置在非显示区域中的阻挡结构；以及设置在非显示区域中的栅极驱动电路。
根据本公开内容的一个或更多个示例实施方式，显示装置还可以包括：用于覆盖基板上的多个像素的封装部分；设置在封装部分上的触摸传感器层；以及设置在封装部分与触摸传感器层之间的触摸缓冲层。
根据本公开内容的一个或更多个示例实施方式，触摸传感器层可以包括：第一触摸连接电极；设置在第一触摸连接电极上的触摸绝缘层；以及设置在触摸绝缘层上的第一触摸电极和第二触摸电极。
根据本公开内容的一个或更多个示例实施方式，源电极、漏电极、第三源电极和第三漏电极可以由相同的材料同时形成。
根据本公开内容的一个或更多个示例实施方式，第一半导体层可以包括氧化物半导体，并且第二半导体层可以包括氧化物半导体。
根据本公开内容的一个或更多个示例实施方式的薄膜晶体管和显示装置可以被配置成具有包括氧化物半导体图案的薄膜晶体管，使得可以降低截止状态下的漏电流，从而降低功耗。另外，由于寄生电容可以由氧化物半导体图案控制，因此可以降低施加至氧化物半导体图案的有效电压。因此，可以通过低灰度下的精确灰度级表示来克服诸如污点等的缺陷。
此外，根据本公开内容的一个或更多个示例实施方式的薄膜晶体管和显示装置可以被配置成包括设置在开关薄膜晶体管下方的下栅极，其中，下栅极的宽度相对小于上栅极的宽度，由此设置在沟道区下方的靠近漏极区的绝缘层的厚度增加。因此，可以防止电荷在驱动时间期间过热，从而防止可靠性降低。
对于本领域技术人员而言明显的是，在不脱离本公开内容的精神和范围的情况下，在本公开内容的范围内可以进行各种替换、修改和变化。因此，本公开内容的范围由所附权利要求表示，并且从权利要求的含义、范围和等同概念得出的所有改变或修改应被解释为包括在本公开内容的范围内。

Claims (10)

1.一种薄膜晶体管，包括：
半导体层；
上栅电极，所述上栅电极与所述半导体层交叠；
上栅极绝缘层，所述上栅极绝缘层设置在所述半导体层与所述上栅电极之间；
第一下栅电极，所述第一下栅电极与所述半导体层交叠；
第二下栅电极，所述第二下栅电极设置在所述半导体层与所述第一下栅电极之间，与所述半导体层交叠，并且被配置成具有比所述上栅电极的宽度小的宽度；
第一下绝缘层，所述第一下绝缘层设置在所述第一下栅电极与所述第二下栅电极之间；以及
第二下绝缘层，所述第二下绝缘层设置在所述第二下栅电极与所述半导体层之间。
2.根据权利要求1所述的薄膜晶体管，还包括：
绝缘隔层，所述绝缘隔层设置在所述上栅电极上；
源电极，所述源电极设置在所述绝缘隔层上并通过穿过所述绝缘隔层和所述上栅极绝缘层的第一接触孔连接至所述半导体层的源极区；以及
漏电极，所述漏电极设置在所述绝缘隔层上并通过穿过所述绝缘隔层和所述上栅极绝缘层的第二接触孔连接至所述半导体层的漏极区。
3.一种显示装置，包括：
多个像素，每个像素包括薄膜晶体管，
其中，所述薄膜晶体管包括：
半导体层；
上栅电极，所述上栅电极与所述半导体层绝缘并与所述半导体层交叠；
第一下栅电极，所述第一下栅电极与所述半导体层绝缘并与所述半导体层交叠；以及
第二下栅电极，所述第二下栅电极设置在所述半导体层与所述第一下栅电极之间，与所述半导体层绝缘并与所述半导体层交叠，
其中，所述半导体层的沟道区与所述第二下栅电极之间的交叠宽度小于所述半导体层的沟道区与所述上栅电极之间的交叠宽度。
4.根据权利要求3所述的显示装置，
其中，所述薄膜晶体管还包括：
绝缘隔层，所述绝缘隔层设置在所述上栅电极上；
上栅极绝缘层，所述上栅极绝缘层设置在所述上栅电极下方；
源电极，所述源电极设置在所述绝缘隔层上并通过穿过所述绝缘隔层和所述上栅极绝缘层的第一接触孔连接至所述半导体层的源极区；以及
漏电极，所述漏电极设置在所述绝缘隔层上并通过穿过所述绝缘隔层和所述上栅极绝缘层的第二接触孔连接至所述半导体层的漏极区。
5.一种显示装置，包括：
基板；
显示区域；
在所述显示区域外部的非显示区域；以及
多个像素，所述多个像素设置在所述基板上并且被配置成包括第一晶体管、第二晶体管以及设置在所述第一晶体管和所述第二晶体管上的发射元件，
其中，所述第一晶体管包括：
第一半导体层，所述第一半导体层设置在上缓冲层上；
与所述第一半导体层交叠的上栅电极，其中，上栅极绝缘层设置在所述上栅电极与所述第一半导体层之间；
与所述第一半导体层交叠的第一下栅电极；
第二下栅电极，所述第二下栅电极与所述第一半导体层交叠，其中，所述上缓冲层中的至少一个子缓冲层包括设置在所述第二下栅电极与所述第一半导体层之间的多个子缓冲层，其中，所述第二下栅电极被配置成具有比所述上栅电极的宽度小的宽度，并且其中，所述第一下栅电极设置在所述第二下栅电极下方；
第一绝缘隔层，所述第一绝缘隔层设置在所述第一下栅电极上方或下方；
第二绝缘隔层，所述第二绝缘隔层覆盖所述上栅电极；
下栅极绝缘层，所述下栅极绝缘层设置在所述第一下栅电极下方；以及
源电极和漏电极，所述源电极和漏电极设置在所述第二绝缘隔层上并通过穿过所述第二绝缘隔层和所述上栅极绝缘层的相应的第一接触孔和第二接触孔连接至所述第一半导体层。
6.根据权利要求5所述的显示装置，其中：
所述上缓冲层包括多个子缓冲层，所述多个子缓冲层包括第一子缓冲层、第二子缓冲层和第三子缓冲层；
所述第三子缓冲层设置在所述第一半导体层下方；
所述第二子缓冲层设置在所述第三子缓冲层下方；以及
所述第一子缓冲层设置在所述第二子缓冲层下方。
7.根据权利要求5所述的显示装置，还包括设置在所述非显示区域中的栅极驱动电路，
其中，包括在所述栅极驱动电路中的多个薄膜晶体管中的每一个包括：
多晶半导体层，所述多晶半导体层设置在所述基板上；
第三栅电极，所述第三栅电极与所述多晶半导体层交叠，其中，所述下栅极绝缘层设置在所述第三栅电极与所述多晶半导体层之间；
所述第一绝缘隔层，所述第一绝缘隔层设置在所述第三栅电极上；
堆叠在所述第一绝缘隔层上的所述上缓冲层、所述上栅极绝缘层和所述第二绝缘隔层；以及
第三源电极和第三漏电极，所述第三源电极和第三漏电极通过穿过所述第二绝缘隔层、所述上栅极绝缘层、所述上缓冲层、所述第一绝缘隔层和所述下栅极绝缘层的相应的第五接触孔和第六接触孔连接至所述多晶半导体层。
8.根据权利要求5所述的显示装置，
其中，所述第一下栅电极直接设置在所述下栅极绝缘层上，
所述第二下栅电极设置在所述第一绝缘隔层上，
所述上缓冲层设置在所述第一半导体层与所述第二下栅电极之间，并且
所述第一绝缘隔层设置在所述第二下栅电极与所述第一下栅电极之间。
9.根据权利要求6所述的显示装置，
其中，所述第一下栅电极直接设置在所述下栅极绝缘层上，
所述第二下栅电极设置在所述上缓冲层中包括的所述多个子缓冲层中的第一子缓冲层上，
所述多个子缓冲层中的至少一个设置在所述第一半导体层与所述第二下栅电极之间，并且
所述多个子缓冲层中的至少一个和所述第一绝缘隔层设置在所述第二下栅电极与所述第一下栅电极之间。
10.根据权利要求6所述的显示装置，
其中，所述第一下栅电极直接设置在所述下栅极绝缘层上，
所述第二下栅电极设置在所述上缓冲层中包括的所述多个子缓冲层中的所述第二子缓冲层上，
所述多个子缓冲层中的第三子缓冲层设置在所述第一半导体层与所述第二下栅电极之间，并且
所述第二子缓冲层、所述第一子缓冲层和所述第一绝缘隔层设置在所述第二下栅电极与所述第一下栅电极之间。
CN202310733696.8A 2022-06-30 2023-06-20 薄膜晶体管和包括该薄膜晶体管的显示装置 Pending CN117334730A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220080462A KR20240003244A (ko) 2022-06-30 2022-06-30 박막 트랜지스터 및 이를 포함하는 표시 장치
KR10-2022-0080462 2022-06-30

Publications (1)

Publication Number Publication Date
CN117334730A true CN117334730A (zh) 2024-01-02

Family

ID=89289103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310733696.8A Pending CN117334730A (zh) 2022-06-30 2023-06-20 薄膜晶体管和包括该薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US20240008309A1 (zh)
KR (1) KR20240003244A (zh)
CN (1) CN117334730A (zh)

Also Published As

Publication number Publication date
KR20240003244A (ko) 2024-01-08
US20240008309A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11093064B2 (en) Touch panel display
CN112860137B (zh) 触摸显示装置
CN113130590A (zh) 包括触摸传感器的有机发光二极管显示装置及其制造方法
US11221702B2 (en) Touch display device
KR20230032132A (ko) 유기 발광 표시 장치
US20240008308A1 (en) Organic Light Emitting Display Device
CN113130554A (zh) 显示设备、显示面板及用于制造该显示面板的方法
CN116431016A (zh) 触摸显示装置
CN117334730A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
US20230337470A1 (en) Display apparatus
US20240282251A1 (en) Display apparatus
KR20240003301A (ko) 유기 발광 표시 장치
US20240008320A1 (en) Display apparatus
US11289563B2 (en) Electrode contact structure, display control driver, and display device
US20240008311A1 (en) Display apparatus
US20240231519A9 (en) Display apparatus
KR20240002838A (ko) 표시 장치
US20240224631A1 (en) Display Device
KR20240052296A (ko) 발광 표시 장치 및 그의 제조 방법
CN117545301A (zh) 显示设备
CN117501827A (zh) 显示基板以及显示装置
KR20240030618A (ko) 표시장치
KR20240143052A (ko) 표시 장치
KR20220096625A (ko) 표시장치
CN117440707A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination