CN117545301A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN117545301A
CN117545301A CN202310964596.6A CN202310964596A CN117545301A CN 117545301 A CN117545301 A CN 117545301A CN 202310964596 A CN202310964596 A CN 202310964596A CN 117545301 A CN117545301 A CN 117545301A
Authority
CN
China
Prior art keywords
layer
electrode
display device
switching tft
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310964596.6A
Other languages
English (en)
Inventor
任曙延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117545301A publication Critical patent/CN117545301A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示设备包括：基板，其包括显示区域；以及在显示区域中的子像素，其中，子像素包括：发光器件层；连接到发光器件层的驱动薄膜晶体管TFT；连接在驱动TFT的栅电极和漏电极之间的开关TFT；以及与开关TFT交叠的劣化防止层。

Description

显示设备
技术领域
本公开涉及一种显示设备。
背景技术
诸如液晶显示器(LCD)设备和有机发光显示设备之类的显示设备包括显示面板并且薄、重量轻且具有低功耗。
显示面板可以包括多条选通线和多条数据线，并且选通线和数据线可以彼此交叉以限定像素区域。像素区域可以包括一个或更多个薄膜晶体管(TFT)，并且TFT可以针对每个像素区域调整施加到有机发光二极管(OLED)或液晶分子的电流或电压的水平，以控制从像素区域发出的光量。
基于TFT中包括的半导体的材料，可以将TFT分类为非晶硅TFT(a-Si TFT)、多晶硅TFT(poly-Si TFT)和氧化物TFT。
氧化物TFT可以用于高性能显示设备中，因为其电子迁移率高于a-Si TFT的电子迁移率。
此背景技术部分中提供的描述不应当仅因为它在背景技术部分中提及或与背景技术部分相关联而被假设为现有技术。背景技术部分可以包括描述了主题技术的一个或更多个方面的信息。
发明内容
然而，本公开的发明人新认识到，因为氧化物TFT和与其连接的线在金属特性方面具有高光反射率，所以氧化物TFT可能由于从显示面板的外部入射的外部光的反射而劣化。
因此，本公开可以提供一种基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题的显示设备。
本公开的一方面可以提供一种用于减小由基于外部光的内部反射光导致的薄膜晶体管(TFT)中的劣化的显示设备。
为了实现发明构思的这些和其它方面，如本文所实施和广泛描述的，显示设备包括：基板，其包括显示区域；以及子像素，其设置在显示区域中，其中，子像素包括：发光器件层；驱动薄膜晶体管(TFT)，其与发光器件层连接；开关TFT，其连接在驱动TFT的栅电极和漏电极之间；以及劣化防止层，其与开关TFT交叠。
在查阅以下附图和详细描述之后，其它的系统、方法、特征和优点对于本领域技术人员而言将是或将变得显而易见，或者可以通过本文提供的发明构思的实践而获知。本发明构思的其它特征和方面可以通过在本公开中指出的或可从中推导出的结构及其权利要求书和附图来实现和获得。所有这样的附加的系统、方法、特征和优点都包括在本说明书内，都在本公开的范围内，并且都由所附权利要求保护。本章节的任何内容都不应被视为对这些权利要求的限制。下面结合本公开的各方面来讨论其它的方面和优点。
根据本公开的显示设备可以包括劣化防止层，因此可以减小由基于外部光的内部反射光导致的TFT中的劣化。
要理解的是，前述一般描述和以下详细描述二者都是例示性和解释性的，并且旨在提供所要求保护的本发明构思的进一步解释。
附图说明
附图可以被包括以提供对本公开的进一步理解并且可以被并入并构成本公开的一部分，附图例示了本公开的实施方式并且与说明书一起用于解释本公开的各种原理。在附图中：
图1是例示根据本公开的实施方式的显示设备的图；
图2是例示根据本公开的实施方式的显示设备的像素驱动电路的电路图；
图3是示出根据本公开的实施方式的显示设备中的发光器件中流动的电流相对于构成像素驱动电路的每个TFT的阈值电压的变化的变化量的图；
图4是根据本公开的实施方式的显示设备的沿着线I-I’的截面图；
图5是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图；
图6是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图；
图7是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图；
图8是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图；以及
图9A和图9B是用于描述氧化硅和氧化钛中的每一个的雾度(haze)特性的图。
贯穿附图和详细说明，除非另有描述，否则相同的附图标记应当被理解为指代相同的元件、特征和结构。这些元件的相对尺寸和描绘可能为了清楚、例示和方便而被夸大。
具体实施方式
现在将详细参考本公开的实施方式，其示例可以在附图中例示。在以下描述中，当对众所周知的功能或配置的详细描述可能不必要地模糊本公开的各方面时，为了简洁起见，可以省略其详细描述。所描述的处理步骤和/或操作的进展、顺序或次序是示例；然而，除了必须以特定次序发生的步骤和/或操作之外，步骤和/或操作的顺序不限于本文阐述的顺序并且可以被改变。
除非另有说明，否则相似的参考标记可以始终指代相似的元件，即使它们在不同的图中示出。在一个或更多个方面中，除非另有说明，否则不同图中的相同元件(或具有相同名称的元件)可以具有相同或基本相同的功能和性质。以下说明中使用的相应元件的名称仅为了方便而被选择，并且因此可以不同于在实际产品中使用的那些名称。
通过参考附图描述的以下实施方式，本公开的优点和特征及其实现方法将被阐明。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式以使得本公开将是透彻和完整的，并且将本公开的范围完全传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在图中公开的用于描述本公开的实施方式的形状、尺寸、面积、比率、角度、数量等仅仅是示例，并且因此本公开不限于所例示的细节。
当使用术语“包括”、“具有”、“包含”、“含有”、“构成”、“由…组成”、“由…形成”等时，除非使用诸如“仅”等的术语，否则可以添加一个或更多个其它元件。在本公开中使用的术语仅被使用以便描述特定实施方式，并且不旨在限制本公开的范围。本文使用的术语仅被使用以便描述示例实施方式，并且不旨在限制本公开的范围。除非上下文另有明确指示，否则单数形式的术语可以包括复数形式，反之亦然。词语“示例性”用于意指用作示例或例示。实施方式是示例实施方式。各方面是示例方面。在本文中被描述为“示例”的任何实现方式不一定被解释为相比于其它实现方式是优选的或有利的。
在一个或更多个方面中，元件、特征或对应的信息(例如，水平、范围、维度、尺寸等)被解释为包括误差或公差范围，即使不提供此类误差或公差范围的明确描述。误差或公差范围可以由各种因素(例如，工艺因素、内部或外部影响、噪声等)导致。此外，术语“可以”包括术语“能够”的所有含义。
在描述位置关系(其中使用“在…上”、“在…上方”、“在…下方”、“在…之上”、“在…之下”、“在…下”、“接近”、“靠近”或“邻近”、“在…旁边”、“挨着”等来描述两个部件之间的位置关系)时，除非使用诸如“立即”、“直接”或“紧密”之类的更限制性的术语，否则一个或更多个其它部件可以位于两个部件之间。例如，当结构被描述为位于另一结构“上”、“上方”、“下方”、“之上”、“之下”、“下”、“接近”、“靠近”或“邻近”、“旁边”或“挨着”另一结构时，该描述应当被解释为包括结构彼此接触的情况以及一个或更多个附加结构被设置或插置于其间的情况。此外，术语“前”、“后”、“背”、“左”、“右”、“顶”、“底”、“向下”、“向上”、“上方”、“下方”、“上”、“下”、“列”、“行”、“竖直”、“水平”等指代任意参考系。
在描述时间关系时，当时间顺序被描述为例如“在…之后”、“跟随在…之后”、“接下来”、“在…之前”、“在先”、“在…前”等时，除非使用诸如“仅”、“立即”或“直接”之类的更具限制性的术语，否则可以包括不连续或非连续的情况。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，第一元件可以是第二元件，并且类似地，第二元件可以是第一元件，而不脱离本公开的范围。此外，在不脱离本公开的范围的情况下，第一元件、第二元件等可以根据本领域技术人员的方便任意命名。术语“第一”、“第二”等可以用于将组件彼此区分开，但组件的功能或结构不受组件前面的序数或组件名称的限制。
在描述本公开的元件时，可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在将对应元件与其它元件区分开，并且这些元件不用于定义元件的本质、基础、顺序或数量。
对于元件或层“连接”、“联接”或“粘附”到另一元件或层的表述，除非另有说明，否则元件或层不仅可以直接连接、联接或粘附到另一元件或层，而且还可以间接地连接、联接或粘附到另一元件或层，其中一个或更多个中间元件或层设置或插置在这些元件或层之间。
对于元件或层与另一元件或层“接触”、“交叠”等的表述，除非另有说明，否则除非另有说明，否则元件或层不仅可以与另一元件或层直接接触、交叠等，而且还可以与另一元件或层间接地接触、交叠等，其中一个或更多个中间元件或层设置或插置在这些元件或层之间。
术语“至少一个”应当理解为包括一个或更多个相关联的所列项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个以及第一项、第二项或第三项中的仅一个提出的项的组合。
第一元件、第二元件“和/或”第三元件的表述应当理解为第一元件、第二元件和第三元件中的一个或者第一元件、第二元件和第三元件的任何或所有组合。作为示例，A、B和/或C可以指代仅A；仅B；仅C；A、B和C中的任一或一些组合；或者A、B和C中的全部。此外，表述“元件A/元件B”可以理解为元件A和/或元件B。
在一个或更多个方面，除非另有说明，否则仅为了方便起见，术语“在…之间”和“在…当中”可以可互换地使用。例如，“多个元件之间”的表述可以理解为多个元件当中。在另一示例中，“多个元件当中”的表述可以被理解为在多个元件之间。在一个或更多个示例中，元件的数量可以是二。在一个或更多个示例中，元件的数量可以大于二。
在一个或更多个方面中，除非另有说明，否则仅为了方便起见，短语“彼此”和“相互”可以可互换地使用。例如，表述“彼此不同”可以理解为相互不同。在另一示例中，表述“相互不同”可以理解为彼此不同。在一个或更多个示例中，前述表述中涉及的元件的数量可以是二。在一个或更多个示例中，前述表达式中涉及的元件的数量可以大于二。
本公开的各种实施方式的特征可以部分地或整体地联接到彼此或彼此组合，并且可以不同地互操作、链接或一起驱动。本公开的实施方式可以彼此独立地执行，或者可以相互依赖或相关的关系一起执行。在一个或更多个方面中，根据本公开的各种实施方式的每个设备的组件可操作地联接和配置。
除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与示例实施方式所属领域的普通技术人员通常理解的相同的含义。还应理解，诸如在常用词典中定义的术语之类的术语应当被解释为具有例如与它们在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释，除非本文另有明确定义。
在下文中，将参照附图详细描述根据本公开的各种示例实施方式的显示设备的实施方式。关于每个图中的元件的附图标记，尽管在其它附图中可以示出相同的元件，但是相似的附图标记可以指代相似的元件，除非另有说明。此外，为了便于描述，图中所示的每个元件的标度、维度、尺寸和厚度可以不同于实际的标度、维度、尺寸和厚度，因此，本公开的实施方式不限于图中所示的标度、维度、尺寸和厚度。
图1是例示根据本公开的实施方式的显示设备的图。
参照图1，根据本公开的实施方式的显示设备100可以包括显示面板110。显示面板110可以包括其中设置有多个子像素PX的显示区域AA以及设置在显示区域AA的外围的非显示区域NA。
显示区域AA的子像素PX可以包括使用氧化物半导体材料作为有源层的薄膜晶体管(TFT)。例如，氧化物半导体材料可以包括铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)和铟镓氧化物(IGO)中的任何一种，但不限于此。
可以在显示区域AA中布置多条数据线DL和多条选通线GL。例如，多条数据线DL可以按行或列布置，并且多条选通线GL可以按列或行布置。此外，子像素PX可以设置在由数据线DL和选通线GL限定的区域中。
多条选通线GL可以包括多条扫描线和多条发光控制线。多条扫描线和多条发光控制线可以向设置在子像素PX中的不同类型的晶体管(例如，扫描晶体管和发光控制晶体管)的栅极节点传送不同种类的选通信号(例如，扫描信号和发光控制信号)。
数据驱动器104和选通驱动器103中的一者可以设置在非显示区域NA中。此外，非显示区域NA还可以包括其中显示面板110的基板可以被弯曲的弯曲区域BA，但本公开的实施方式不限于此。例如，弯曲区域BA可以设置在非显示区域NA中。
选通驱动器103可以包括直接形成在显示面板110的基板上的TFT。例如，选通驱动器103可以包含包括多晶硅半导体层的TFT、包括氧化物半导体层的TFT、或者成对的包括多晶硅半导体层的TFT和包括氧化物半导体层的TFT。在分别设置在非显示区域NA和显示区域AA中的TFT包括相同的半导体材料的情况下，可以在同一工艺中同时执行分别设置在非显示区域NA和显示区域AA中的TFT的形成。
在包括多晶硅半导体层的TFT和包括氧化物半导体层的TFT中，电子迁移率在沟道中可以较高，因此可以实现高分辨率和低功率。
选通驱动器103可以依次或以预定次序向多条选通线GL提供具有选通导通电压的扫描信号，因此可以依次或以预定次序驱动显示区域AA的像素行。这里，选通驱动器103可以被称为扫描驱动器。这里，像素行可以表示用连接到一条选通线的像素构成的行。如在根据本公开的实施方式的显示设备中，选通驱动器103可以被实现为面板中选通(GIP)类型，并且可以直接设置在显示面板110的基板上。另选地，选通驱动器103可以被集成并布置在显示面板100上，或者每个选通驱动器103可以通过其中元件被安装在与显示面板110连接的膜上的膜上芯片COF方法来实现。选通驱动器103可以包括移位寄存器和电平移位器。
选通驱动器103可以包括扫描驱动电路和发光驱动电路，扫描驱动电路向与一种类型的选通线GL对应的多条扫描线输出扫描信号，发光驱动电路向与另一种类型的选通线GL对应的多条发光控制线输出发光控制信号。
根据本公开的实施方式的显示设备100还可以包括数据驱动器104。此外，数据驱动器104可以将图像数据转换成模拟数据电压，并且当特定选通线由选通驱动器103驱动时，数据驱动器104可以根据通过选通线施加扫描信号的定时而将数据电压提供到多条数据线DL。数据线DL可以通过数据焊盘与数据驱动器104连接。尽管数据驱动器104在图1中被示出为设置在显示面板100的一侧上，但是数据驱动器104的数量和位置不限于此。
数据线DL可以设置为穿过弯曲区域BA，并且各种数据线DL可以设置并且可以通过数据焊盘与数据驱动器104连接。
弯曲区域BA可以是其中显示面板110的基板可以被弯曲的区域。显示面板110的基板可以在除了弯曲区域BA之外的区域中保持平坦状态。
图2是例示根据本公开的示例实施方式的显示设备的像素驱动电路的电路图。图2例示了设置在图1所示的一个子像素中的像素驱动电路。
参照图2，在根据本公开的示例实施方式的显示设备中，像素驱动电路(或像素电路)可以包括六个TFT T1至T6以及一个存储电容器Cst。这里，六个TFT T1至T6中的一个可以是驱动TFT T2，并且其它TFT可以是用于补偿TFT(例如，驱动TFT T2)的特性(例如，阈值电压和/或迁移率)的开关TFT T1和T3至T6，但本公开的实施方式不限于此。
第一开关TFT T1可以通过提供给第二选通线412的第二扫描信号Scan2[n]导通，并且可以将通过数据线408提供的数据电压Vdata传送到驱动TFT T2的第一电极(源电极或漏电极)和第五开关TFT T5的第二电极(漏电极或源电极)。
第三开关TFT T3可以通过提供给第一选通线410的第一扫描信号Scan1[n]导通，并且可以将驱动TFT T2的栅电极和第二电极(漏电极或源电极)彼此连接，使得驱动TFT T2连接成二极管结构。这里，第三开关TFT T3可以在其中驱动TFT T2的阈值电压Vth存储在电容器Cst中的采样时段期间操作。
因此，因为第三开关TFT T3在采样时段期间影响驱动TFT T2的栅极电压，所以第三开关TFT T3的阈值电压Vth可以改变驱动TFT T2的栅极电压。因此，在采样时段期间，存储在电容器中的与驱动TFT T2的阈值电压Vth相对应的补偿电压可以被第三开关TFT T3的阈值电压Vth影响。当第三开关TFT T3包括氧化物半导体层时，第三开关TFT T3的阈值电压Vth可以通过基于外部光的内部反射光而劣化或改变，因此在驱动TFT T2中流动的电流量可以通过第三开关TFT T3的阈值电压Vth而改变，并且利用在驱动TFT T2中流动的电流而发光的发光器件层EL的亮度可以被改变。因此，在驱动TFT T2中流动的电流量或发光器件层EL的亮度可以通过第三开关TFT T3的阈值电压Vth而较大地改变或者灵敏地改变。
第四开关TFT T4可以通过提供给第一发光控制线416的发光控制信号EM[n]而导通，并且可以将通过第一电源线402提供的第一电源电压VDDEL传送到驱动TFT T2的源电极。
第五开关TFT T5可以通过提供给第二发光控制线418的发光控制信号EM[n-1]而导通，并且可以将驱动TFT T2的漏电极电连接到发光器件层EL的阳极电极。
第六开关TFT T6可以通过提供给第一选通线410的第一扫描信号Scan1[n]而导通，并且可以将通过初始化电压线404提供的初始化电压Vini传送到第五开关TFT T5的漏电极。
存储电容器Cst可以连接在驱动TFT T2的栅电极与第六开关TFT T6的漏电极之间，并且可以用通过对驱动TFT T2的阈值电压Vth进行补偿而获得的数据电压“Vdata+Vth”与高电平电源电压VDDEL之间的差电压进行充电，并且可以将充电电压提供为驱动TFT T2的驱动电压。
驱动TFT T2可以基于充电到存储电容器Cst中的驱动电压来控制通过第五开关TFT T5流向发光器件层EL的电流，因此可以控制发光器件层EL的发光强度。
发光器件层EL可以包括通过第五开关TFT T5与驱动TFT T2的源电极(或漏电极)连接的阳极、与通过其提供第二电源电压VSSEL的第二电源线420连接的阴极、以及在阳极和阴极之间的有机发光层。然而，本公开不限于此。例如，发光器件层EL也可以被实现为诸如微型LED之类的无机发光器件层。
例如，在本公开中，驱动TFT T2可以包括氧化物半导体层。此外，开关TFT中的与驱动TFT T2电连接的第三开关TFT T3可以包括氧化物半导体层。此外，用于内部补偿的其它开关TFT T1和T4至T6中的至少一个可以包括多晶硅半导体层。然而，本公开不限于此。例如，其它开关TFT T1和T4至T6中的一个或更多个可以包括氧化物半导体层。
要注意的是，尽管图2的实施方式作为示例公开了像素驱动电路的具体结构，但是本公开不限于此。例如，显示设备的像素驱动电路可以具有各种其它结构。例如，3T1C、4T1C、5T1C、3T2C、4T2C、5T2C、6T2C、7T1C、7T2C、8T2C等结构也是可能的，并且可以包括更多或更少的晶体管和电容器。
图3是示出根据本公开的示例实施方式的显示设备中的发光器件中流动的电流相对于构成像素驱动电路的每个TFT的阈值电压的变化的变化量的图。图3是基于由构成像素驱动电路的TFT的光劣化导致的阈值电压Vth的变化，通过在发光器件中流动的电流Ioled的变化来示出相对于每个TFT的阈值电压Vth的亮度灵敏度的图。这里，在图3中，仿真条件(1H)＝3.2u，采样时间＝2.4u，驱动TFT＝1V(5.0u/5.0u)，阈值电压(Vth)＝1V，而亚阈值摆幅＝0.3，并且Ion5＝1.35。
参照图3，可以看出，与其它TFT T1、T2、T4、T5和T6相比，基于第三开关TFT T3的变化，由每个TFT的阈值电压Vth的变化导致的在发光器件中流动的电流的变化量(△Ioled)被较大地改变。
为了确认这一点，发明人已经测量了由驱动TFT T2、第一开关TFT T1以及第三开关TFT T3至第六开关TFT T6中的每一个的光劣化导致的阈值电压Vth的变化所导致的在发光器件中流动的电流的变化量(△Ioled)。
结果，可以看出，由驱动TFT T2、第一开关TFT T1以及第四开关TFT T4至第六开关TFT T6中的每一个的光劣化导致的阈值电压Vth的变化所导致的在发光器件中流动的电流的变化量(△Ioled)没有被较大地改变。
另一方面，可以看出，基于第三开关TFT T3的阈值电压Vth的变化，在发光器件中流动的电流的变化量(△Ioled)被较大地改变。特别地，在发光器件中流动的电流的变化量(△Ioled)可以与第三开关TFT T3的阈值电压Vth的变化成比例地增加或减小。
因此，发明人确认，基于将驱动TFT T2的栅电极和漏电极彼此连接以使得驱动TFTT2连接成二极管结构的第三开关TFT T3的阈值电压Vth的变化，亮度灵敏度较高。
因此，在本公开的实施方式中，已经将劣化防止层选择性地应用于具有高亮度灵敏度的第三开关TFT T3，并且由内部反射光导致的第三开关TFT T3的光劣化已经显著减少。
图4是根据本公开的示例实施方式的显示设备的截面图。例如，图4是沿着图1的线I-I’截取的显示设备的截面图。
参照图4，根据本公开的实施方式的显示设备可以包括基板101以及像素或子像素PX。基板101可以包括显示区域AA和设置在显示区域AA的外围的非显示区域NA，并且子像素PX可以设置在基板101的显示区域AA中。
一个子像素PX可以包括设置在基板101上并设置在显示区域AA中的驱动电路TFT330、驱动TFT 340、开关TFT 360、劣化防止层390和发光器件层EL。例如，根据本公开的实施方式的驱动TFT 340以及一个或更多个开关TFT 360可以包括氧化物半导体层。使用氧化物半导体层的TFT在阻挡漏电流方面可以是良好的，并且在制造成本方面比包括多晶硅半导体层的TFT相对更低。如图4所示，驱动电路TFT 330被设置在显示区域AA的电路区域(CA)中，并且驱动TFT 340和开关TFT 360可以设置在显示区域AA的发光区域(EA)中，但本公开不限于此。
具体地，根据本公开的实施方式的显示设备可以包括基板101、下缓冲层301、驱动电路TFT 330、驱动TFT 340、开关TFT 360、劣化防止层390、第一平坦化层320、连接电极321、第二平坦化层322、发光器件层EL、封装层328、触摸缓冲层710和触摸传感器层700。
基板101可以由其中有机层和无机层交替层叠的多层形成。例如，可以通过交替层叠诸如聚酰亚胺之类的有机层和诸如氧化硅(SiOx)之类的无机层来形成基板101。作为另一示例，基板101可以包括具有柔性从而能够弯曲的塑料材料。例如，基板101可以包括诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物(COC)之类的材料。
下缓冲层301可以设置在基板101上。下缓冲层301可以用于防止或至少减少水从外部渗透。例如，下缓冲层301可以包括一个或更多个SiOx层。作为另一示例，下缓冲层301可以具有其中一个或更多个非晶硅(a-Si)、一个或更多个SiOx层与一个或更多个氮化硅(SiNx)层交替层叠的层叠结构，但实施方式不限于此。
驱动电路TFT 330可以设置在下缓冲层301上。例如，驱动电路TFT 330可以使用多晶硅半导体图案作为有源层。驱动电路TFT 330可以包括第一有源层303、下栅极绝缘层302、第一下栅电极304、下层间绝缘层307、上缓冲层310、上栅极绝缘层313、上层间绝缘层316、第一源电极317S和第一漏电极317D。
第一有源层303可以包括多晶硅半导体材料。第一有源层303可以包括设置在其中央处的第一沟道区域303C，以及设置为第一沟道区域303C位于其间的第一源极区域303S和第一漏极区域303D。
第一沟道区域303C可以是其中多晶硅半导体材料维持本征状态的区域并且可以提供电子或空穴移动通过的路径。
第一源极区域303S和第一漏极区域303D可以是通过以一定浓度在本征多晶硅半导体上掺杂五族或三族杂质离子而具有导电性的区域。例如，杂质离子可以是磷(P)或硼(B)。
下栅极绝缘层302可以设置在第一有源层303上。例如，下栅极绝缘层302可以是无机层。例如，下栅极绝缘层302可以包括SiOx或SiNx。
第一下栅电极304可以设置在下栅极绝缘层302上。第一下栅电极304可以与第一有源层303的第一沟道区域303C交叠。例如，第一下栅电极304可以包括金属材料。例如，第一下栅电极304可以包括包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或多层。然而，第一下栅电极304的材料不限于此。
在本公开的实施方式中，驱动电路TFT 330可以是其中第一下栅电极304设置在第一有源层303上的顶栅型。然而，本公开不限于此。例如，驱动电路TFT 330可以具有底栅型或双栅型。
下层间绝缘层307可以设置在第一下栅电极304上。下层间绝缘层307可以包括SiNx。例如，下层间绝缘层307可以包括氢粒子。当在形成第一有源层303并且在其上沉积下层间绝缘层307之后执行热处理工艺时，下层间绝缘层307中包括的氢粒子可以渗透到第一源极区域303S和第一漏极区域303D中以用氢填充第一有源层303中的空隙，由此增强和稳定多晶硅半导体材料的导电性。
上缓冲层310可以设置在下层间绝缘层307上。上缓冲层310可以使包括多晶硅半导体材料的第一有源层303与包括氧化物半导体材料的第三开关TFT 360的第三有源层312和驱动TFT 340的第二有源层311分离。例如，上缓冲层310可以包括交替层叠的SiOx层和SiNx层。
上栅极绝缘层313可以设置在上缓冲层310上。例如，上栅极绝缘层313可以包括无机层。例如，上栅极绝缘层313可以包括SiOx或SiNx。
上层间绝缘层316可以设置在上栅极绝缘层313上。上层间绝缘层316可以覆盖驱动TFT 340的第一上栅电极315和开关TFT 360的第二上栅电极314。例如，上层间绝缘层316可以设置在包括氧化物半导体材料的第二有源层311和第三有源层312上，并且可以由不包含氢粒子的无机层形成。因此，可以减少或防止氢粒子从上层间绝缘层316到第二有源层311和第三有源层312的扩散，由此能够减少或防止对第二有源层311和第三有源层312的损害，并且能够提高可靠性。
第一源电极317S和第一漏电极317D可以设置在上层间绝缘层316上。第一源电极317S和第一漏电极317D可以与第一有源层303连接。第一源电极317S和第一漏电极317D可以分别通过第一接触孔CH1和第二接触孔CH2与第一源极区域303S和第一漏极区域303D连接。第一接触孔CH1和第二接触孔CH2可以形成为穿过上层间绝缘层316、上栅极绝缘层313、上缓冲层310、下层间绝缘层307和下栅极绝缘层302。例如，第一源电极317S和第一漏电极317D可以包括包含Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一种或其合金的单层或多层。
驱动TFT 340可以设置在上缓冲层310上。驱动TFT 340可以包括第二有源层311、上栅极绝缘层313、第一上栅电极315、上层间绝缘层316、第二源电极318S、第二漏电极318D和光阻挡层308。
第二有源层311可以设置在上缓冲层310上。第二有源层311可以包括氧化物半导体。第二有源层311可以包括未掺杂的本征第二沟道区域311C以及通过掺杂杂质而具有导电性的第二源极区域311S和第二漏极区域311D。第二源极区域311S和第二漏极区域311D可以设置为第二沟道区域311C位于其间。
上栅极绝缘层313可以设置在第二有源层311上。上栅极绝缘层313可以设置在第二有源层311和第一上栅电极315之间。可以提供上栅极绝缘层313以覆盖第二有源层311。
第一上栅电极315可以设置在上栅极绝缘层313上。第一上栅电极315可以与第二有源层311交叠。第一上栅电极315可以与第二有源层311的第二沟道区域311C交叠并且可以具有与第二有源层311的第二沟道区域311C相同的宽度。例如，第一上栅电极315可以包括与第一下栅电极304的材料相同的金属材料。例如，第一上栅电极315可以包括包含Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一种或其合金的单层或多层。
上层间绝缘层316可以设置在第一上栅电极315上。可以形成上层间绝缘层316以覆盖第一上栅电极315。例如，上层间绝缘层316可以包括SiNx。
第二源电极318S和第二漏电极318D可以设置在上层间绝缘层316上。第二源电极318S和第二漏电极318D可以与第二有源层311连接。第二源电极318S和第二漏电极318D可以分别通过第三接触孔CH3和第四接触孔CH4与第二源极区域311S和第二漏极区域311D连接。第三接触孔CH3和第四接触孔CH4可以形成为穿过上层间绝缘层316和上栅极绝缘层313。例如，第二源电极318S和第二漏电极318D可以包括包含Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一种或其合金的单层或多层。
光阻挡层308可以设置在第二有源层311下方，并且第二子缓冲层310b和第三子缓冲层310c位于第二有源层311和光阻挡层308。光阻挡层308可以与第二有源层311交叠。光阻挡层308的宽度可以形成为大于第二有源层311的宽度，并且可以与第二有源层311的整个下表面交叠。例如，光阻挡层308可以设置在上缓冲层310中。例如，光阻挡层308可以设置在第一子缓冲层310a和第二子缓冲层310b之间。这里，第二子缓冲层310b可以被配置为覆盖光阻挡层308的所有的上表面和侧表面。例如，光阻挡层308可以包括相对于氢粒子具有良好的收集能力的材料(例如，诸如Ti之类的金属材料)。例如，光阻挡层308可以是Ti的单层、Mo和Ti的多层、或者Mo和Ti的合金(MoTi)。例如，第二子缓冲层310b可以包括SiNx。
开关TFT 360可以包括第二下栅电极306、下层间绝缘层307、上缓冲层310、第三有源层312、上栅极绝缘层313、第二上栅电极314、上层间绝缘层316、第三源电极319S和第三漏电极319D。
第二下栅电极306可以设置在下栅极绝缘层302上。第二下栅电极306可以与第三有源层312交叠。第二下栅电极306可以包括与第一下栅电极304相同的金属材料。可以通过使用与第一下栅电极304相同的一个掩模工艺同时形成第二下栅电极306。因此，根据本公开的实施方式，可以简化掩模工艺。此外，可以形成劣化防止层390以覆盖第二下栅电极306的顶部和侧部。
下层间绝缘层307可以设置在第二下栅电极306和劣化防止层390上。可以提供下层间绝缘层307以覆盖第二下栅电极306和劣化防止层390的全部。例如，下层间绝缘层307可以是包括SiNx的无机层。
上缓冲层310可以设置在下层间绝缘层307上。上缓冲层310可以具有其中第一子缓冲层310a、第二子缓冲层310b和第三子缓冲层310c依次层叠的层叠结构。例如，第一子缓冲层310a和第三子缓冲层310c可以包括不包括氢粒子的SiOx。例如，包括氢粒子的下层间绝缘层307可以设置在上缓冲层310下方。在这种情况下，在使用多晶硅半导体图案作为第一有源层303的驱动电路TFT 330的氢化工艺中出现的氢粒子可能会穿过上缓冲层310并且可以穿透到第三有源层312中。
因此，使用第三有源层312作为有源层的TFT可以基于其位置而具有不同的阈值电压，并且可能发生沟道的导电性改变的问题。为了防止这种问题，上缓冲层310可以包括多个子缓冲层，并且多个缓冲层中设置于最上端和最下端中的每一个处的子缓冲层的材料可以包括SiOx。因此，在本公开的实施方式中，可以提高或确保使用氧化物半导体层的开关TFT 360的可靠性。
第三有源层312可以设置在上缓冲层310上。第三有源层312可以包括氧化物半导体。第三有源层312可以包括未掺杂的本征第三沟道区域312C、以及通过掺杂杂质而具有导电性的第三源极区域312S和第三漏极区域312D。第三有源层312可以包括与第二有源层311相同的材料，并且可以通过使用相同的工艺同时形成。因此，在本公开的实施方式中，可以在不添加单独的工艺的情况下形成第三有源层312。
上栅极绝缘层313可以设置在第三有源层312上。上栅极绝缘层313可以设置在第三有源层312和第二上栅电极314之间。可以提供上栅极绝缘层313以覆盖第三有源层312。
第二上栅电极314可以设置在上栅极绝缘层313上。第二上栅电极314可以与第三有源层312交叠。第二上栅电极314可以具有与第三有源层312的第三沟道区域312C的宽度相同的宽度。第二上栅电极314可以包括与第一上栅电极315的材料相同的材料，并且可以通过使用一个掩模工艺同时形成。因此，在本公开的实施方式中，可以简化掩模工艺。
上层间绝缘层316可以设置在第二上栅电极314上。可以形成上层间绝缘层316以覆盖第二上栅电极314。
第三源电极319S和第三漏电极319D可以设置在上层间绝缘层316上。第三源电极319S和第三漏电极319D可以与第三有源层312连接。第三源电极319S和第三漏电极319D可以分别通过第五接触孔CH5和第六接触孔CH6与第三源极区域312S和第三漏极区域312D连接。第五接触孔CH5和第六接触孔CH6可以形成为穿过上层间绝缘层316和上栅极绝缘层313。例如，第三源电极319S和第三漏电极319D可以包括与第二源电极318S和第二漏电极318D的材料相同的材料，并且可以通过一个掩模工艺同时形成。因此，在本公开的实施方式中，可以简化掩模工艺。
根据本公开的实施方式的劣化防止层390可以被配置为吸收和/或散射从外部入射到显示面板的内部上并且被金属层反射的内部反射光。根据本公开的实施方式的劣化防止层390可以与开关TFT 360的至少一部分交叠。例如，劣化防止层390可以与开关TFT 360中的第三开关TFT(T3)360交叠，第三开关TFT(T3)360将驱动TFT 340的第一上栅电极315和第二源电极318S彼此连接以使得驱动TFT 340连接成二极管结构。
劣化防止层390可以与开关TFT 360的栅电极306和314、源电极319S和漏电极319D中的一个或更多个交叠。例如，劣化防止层390可以与开关TFT 360的第二下栅电极306、第二上栅电极314、第三源电极319S和第三漏电极319D中的一个或更多个交叠。
劣化防止层390可以设置在开关TFT 360的第三有源层312与第二下栅电极306、第二上栅电极314、第三源电极319S和第三漏电极319D中的一个或更多个之间。例如，劣化防止层390可以设置在第三有源层312的外围区域中，或与第三有源层312相邻，以至少部分地围绕第三有源层312。
因此，在本公开的实施方式中，可以减少从外部入射到显示面板的内部上并且被第二下栅电极306、第二上栅电极314、第三源电极319S和第三漏电极319D中的一个或更多个反射的内部反射光的强度。例如，在本公开的实施方式中，可以通过劣化防止层390吸收和/或散射从外部入射在显示面板的内部上的外部光，因此可以降低到达第三有源层312的光的强度。因此，在本公开的实施方式中，可以缓解或防止包括氧化物半导体材料的第三有源层312劣化。
根据本公开的实施方式的劣化防止层390可以包括第一劣化防止层391。第一劣化防止层391可以设置在第三开关TFT 360的第二下栅电极306上。第一劣化防止层391可以覆盖第三开关TFT 360的第二下栅电极306。第一劣化防止层391可以覆盖第三开关TFT 360的第二下栅电极306的上表面和侧表面中的全部。下层间绝缘层307可以形成在第一劣化防止层391上。在这种情况下，下层间绝缘层307可以覆盖第一劣化防止层391。
第一劣化防止层391可以设置在第三开关TFT 360的第三有源层312和第二下栅电极306之间。第一劣化防止层391可以与第三有源层312的整个下表面交叠。在这种情况下，第一劣化防止层391的宽度可以大于或等于第三有源层312的宽度。因此，第一劣化防止层391可以防止从显示面板的外部入射的光被第三开关TFT 360的第二下栅电极306反射，并且可以更稳定地吸收和/或散射光。
第一劣化防止层391可以是具有高雾度特性的无机层。例如，雾度可以是基于材料的类型，当穿过材料(例如，无机层)的内部时，光基于材料的独特性质而被扩散而非反射或吸收的现象。例如，雾度可以被定义为入射在材料上的光被扩散的程度。例如，第一劣化防止层391可以是包括氧化钛(TiO2)或氧化铝(Al2O3)的无机层。例如，第一劣化防止层391的厚度可以是约20nm或更小。例如，当第一劣化防止层391的厚度大于约20nm时，可以提高相对表面粗糙度，因此可以降低雾度特性。因此，第一劣化防止层391的厚度可以设置为约20nm或更小。例如，第一劣化防止层391的厚度可以是约10nm或更大(或大于10nm)且约15nm或更小(或小于约15nm)(或者约10nm至约15nm)。
诸如第二下栅电极306之类的金属线或图案可以在独特的金属特性方面具有高光反射率。因此，当从显示面板的外部入射的外部光入射到金属线或图案上时，光可以几乎不被吸收，并且可以从金属线或图案的表面反射并且可以向外排放。向外排放的反射光可以到达与第二下栅电极306相邻设置的第三有源层312，并且可以导致第三有源层312的阈值电压Vth的变化，从而导致诸如第三开关TFT 360之类的器件的劣化。
为了防止这种问题，在本公开的实施方式中，第一劣化防止层391可以设置在第二下栅电极306的上表面上，因此可以减小从第二下栅电极306的表面反射的内部光的强度，并且可以分散反射光的方向性。
因此，在本公开的实施方式中，因为提供了劣化防止层390，因此可以减少从外部入射到显示面板的内部上并且被金属线或图案反射的光的强度，并且可以减少或防止包括氧化物半导体材料的第三有源层312中的劣化的发生。
因此，在本公开的实施方式中，可以提高或增强开关TFT 360(也可以称为氧化物TFT 360)的亮度均匀性和可靠性。
第一平坦化层320可以设置在驱动电路TFT 330、驱动TFT 340和开关TFT 360上。例如，第一平坦化层320可以包括诸如聚酰亚胺或丙烯酸树脂之类的有机层。
连接电极321可以设置在第一平坦化层320上。连接电极321可以包括第一连接电极321a、第二连接电极321b和第三连接电极321c。第一连接电极321a可以通过第八接触孔CH8与驱动电路TFT 330的第一漏电极317D连接。第二连接电极321b可以通过第九接触孔CH9与驱动TFT 340的第二漏电极318D连接。第三连接电极321c可以通过第十接触孔CH10与开关TFT 360的第三漏电极319D连接。第八接触孔CH8、第九接触孔CH9和第十接触孔CH10可以设置在第一平坦化层320中。例如，连接电极321可以包括包含Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一种或其合金的单层或多层。
第二平坦化层322可以设置在连接电极321上。例如，第二平坦化层322可以包括诸如聚酰亚胺或丙烯酸树脂之类的有机层。
发光器件层EL可以设置在第二平坦化层322上。发光器件层EL可以包括第一电极323、发光层325和第二电极327。
第一电极323可以设置在第二平坦化层322上。第一电极323可以通过第十一接触孔CH11与驱动TFT 340的第二漏电极318D连接。第一电极323可以通过第二连接电极321b与第二漏电极318D连接。第十一接触孔CH11可以设置在第二平坦化层322中。例如，第一电极323可以形成为多层结构，该多层结构包括透明导电层和具有高反射效率的不透明导电层。透明导电层可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的具有相对大的功函数值的材料，并且不透明导电层可以包括包含Al、银(Ag)、Cu、铅(Pb)、Mo、Ti或其合金的单层或多层结构。例如，第一电极323可以形成为其中透明导电层、不透明导电层和透明导电层依次层叠的结构。然而，本公开不限于此，并且也可以形成其中透明导电层和不透明导电层依次层叠的结构。
辅助电极329可以与第一电极323设置在相同的层上。辅助电极329可以设置在基板101的非显示区域NA中。辅助电极329可以与第一电极323相邻并且可以与第二电极327连接。辅助电极329可以包括与第一电极323的材料相同的材料，并且可以通过使用相同的掩模工艺同时形成。
发光层325可以通过依次或反向层叠空穴注入/传输层、有机发光层和电子注入/传输层而形成在第一电极323上。
根据本公开的实施方式的显示设备还可以包括堤层324。堤层324可以形成在第二平坦化层322上以覆盖每个子像素的第一电极323的一侧和另一侧。堤层324可以是限定每个子像素的发光区域的像素限定层。例如，堤层324可以包括不透明材料，从而防止或至少减少相邻子像素之间的光干扰。在这种情况下，堤层324可以包括光阻挡材料，光阻挡材料包括彩色颜料、有机黑和碳中的至少一个。根据本公开的实施方式的显示设备还可以包括但不限于间隔物326。间隔物326可以设置在堤层324上。间隔物326和堤层324可以用相同的有机绝缘材料而被集成。间隔物326可以确保精细金属掩模(FMM)与第一电极323之间的间隙，使得FMM不在发光层325的沉积工艺中不与第一电极323接触。
第二电极327可以与第一电极323相对(并且发光层325位于其间)，并且可以设置在发光层325的上表面和侧表面上。第二电极327可以在显示区域的整个表面中设置为一体。在第二电极327应用于顶部发光型的有机发光显示设备的情况下，第二电极327可以包括诸如ITO或IZO之类的透明导电层。
封装层328可以设置在第二平坦化层322的整个上表面上。封装层328可以包括防止或至少减少水和氧气的渗透的多个无机封装层以及防止颗粒流入或流动的至少一个有机封装层。封装层328可以包括依次层叠的第一无机封装层328a、第二有机封装层328b和第三无机封装层328c。例如，第一无机封装层328a和第三无机封装层328c可以包括诸如SiOx之类的无机材料。第二有机封装层328b可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料。
触摸缓冲层710可以设置在封装层328上。触摸缓冲层710可以防止在触摸传感器层700的制造工艺中使用的化学溶液(例如，显影溶液或蚀刻溶液)或者来自外部的水渗透到包括有机材料的发光层325中。此外，可以解决其中设置在触摸缓冲层710上的多个触摸传感器金属图案通过外部冲击而断开的问题，并且可以减少或防止在触摸传感器层700的驱动中发生的干扰信号。例如，触摸缓冲层710可以包括包含SiOx和SiNx中的一种或其合金的单层或多层。作为另一示例，触摸缓冲层710可包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料。
触摸传感器层700可以设置在触摸缓冲层710上。触摸传感器层700可以包括第一触摸连接电极BE1、第一触摸电极TX1、第二触摸电极和第二触摸连接电极RX1。
第一触摸连接电极BE1可以设置在第一方向(或X轴方向)上彼此相邻的第一触摸电极TX1之间。第一触摸连接电极BE1可以电连接在第一方向(或X轴方向)上彼此隔开地布置且彼此相邻的多个第一触摸电极TX1，但本公开的实施方式不限于此。
第一触摸连接电极BE1可以设置为与连接在第二方向(或Y轴方向)上彼此相邻的第二触摸电极的第二触摸连接电极RX1交叠。第一触摸连接电极BE1和第二触摸连接电极RX1可以形成在不同的层上，因此可以彼此电绝缘。
触摸绝缘层730可以包括用于将第一触摸电极TX1与第一触摸连接电极BE1电连接的孔。触摸绝缘层730可以使第二触摸电极和第二触摸连接电极RX1与第一触摸连接电极BE1电绝缘。例如，触摸绝缘层730可以包括SiNx或SiOx的单层或其多层，但本公开的实施方式不限于此。
第一触摸电极TX1和第二触摸电极可以彼此间隔开一定间隔布置。在第一方向(或X轴方向)上彼此相邻的一个或更多个第一触摸电极TX1可以彼此间隔开地布置。在第一方向(或X轴方向)上彼此相邻的一个或更多个第一触摸电极TX1中的每一个可以与设置在相邻的第一触摸电极TX1之间的第一触摸连接电极BE1连接。例如，每个第一触摸电极TX1可以通过触摸绝缘层730的孔与第一触摸连接电极BE1连接。
第二触摸电极可以在第二方向(或Y轴方向)上彼此相邻，并且可以通过第二触摸连接电极RX1彼此连接。第二触摸电极和第二触摸连接电极RX1可以形成在同一层上。例如，第二触摸连接电极RX1可以设置在多个第二触摸电极之间，与第二触摸电极在同一层上。第二触摸连接电极RX1可以形成为从第二触摸电极延伸。
第一触摸电极TX1、第二触摸电极和第二触摸连接电极RX1可以通过同一工艺形成。第一触摸电极TX1和第二触摸电极可以具有网状电极结构。第一触摸连接电极BE1和第二触摸连接电极RX1也可以具有网状电极结构。
触摸平坦化层750可以设置在第一触摸电极TX1、第二触摸电极和第二触摸连接电极RX1上。触摸平坦化层750可以设置为覆盖触摸绝缘层730、第一触摸电极TX1、第二触摸电极和第二触摸连接电极RX1。例如，触摸平坦化层750可以包括诸如苯并环丁烯(BCB)、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机绝缘材料中的一种或更多种。
设置在显示面板的非显示区域NA中的触摸驱动电路可以从第一触摸电极TX1接收触摸感测信号。此外，触摸驱动电路可以向第二触摸电极传送触摸驱动信号。在另一示例中，触摸驱动电路可以向第一触摸电极TX1传送触摸驱动信号并且从第二触摸电极接收触摸感测信号。触摸驱动电路可以通过使用多个第一触摸电极TX1和第二触摸电极之间的互电容来感测(例如，由用户进行的)触摸。例如，当在显示设备100上执行触摸操作时，第一触摸电极TX1和第二触摸电极之间可以发生电容的变化。触摸驱动电路可以感测电容的变化以检测触摸坐标。尽管根据本公开的实施方式的触摸传感器层700被描述为通过互电容方法来感测触摸，但本公开不限于此。例如，触摸传感器层700可以被实现为包括多个触摸电极，每个触摸电极可以用作驱动触摸电极和感测触摸电极二者，使得通过自电容方法来感测触摸，在自电容方法中可以通过检测触摸对象(例如，手指、笔等)与触摸电极之间的自电容的变化来执行触摸感测。
如上所述，根据本公开的实施方式的显示设备可以通过使用劣化防止层390来减少由于光的反射导致的开关TFT(T3)360的劣化。
要注意的是，显示设备的具体结构不限于图4所示的结构。例如，可以省略触摸缓冲层710和触摸传感器层700，并且图4所示的一个或更多个层也可以被省略、改变或用一个或更多个其它层替换。例如，第三开关TFT 360可以具有仅设置有第二上栅电极314的顶栅型，或仅设置有第二下栅电极306的底栅型。在第三开关TFT 360被形成为顶栅型的情况下，第一劣化防止层391也可以形成在第三有源层312下方。
在以下描述中，将仅详细描述修改的元件，并且其它元件可以由与图4相同的参考标记指代，并且其重复描述被省略或将被简要地给出。
图5是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图。除了劣化防止层390所设置的位置之外，本公开的另一实施方式可以与以上参照图4描述的本公开的实施方式相同或相似。在下文中，因此，省略或者可以简要地提供对相同元件的重复描述，并且将仅描述劣化防止层390和与其相关的元件。
参照图5，根据本公开的另一实施方式的劣化防止层390可以包括第二劣化防止层392。第二劣化防止层392可以设置在第三开关TFT 360的第二上栅电极314下方。第二劣化防止层392可以接触第三开关TFT 360的第二上栅电极314的下表面。第二劣化防止层392可以与第三开关TFT 360的第二上栅电极314的整个下表面交叠。
第二劣化防止层392可以设置在第三开关TFT 360的第三有源层312和第二上栅电极314之间。第二劣化防止层392的宽度可以大于或等于第三开关TFT 360的第二上栅电极314的宽度。
第二劣化防止层392可以包括与上面参照图4描述的第一劣化防止层391相同的材料。例如，第二劣化防止层392的厚度可以是约20nm或更小。例如，当第二劣化防止层392的厚度大于约20nm时，可以提高相对表面粗糙度，因此可以降低雾度特性。因此，第二劣化防止层392的厚度可以设置为约20nm或更小。例如，第二劣化防止层392的厚度可以是约10nm或更大(或大于10nm)且约15nm或更小(或小于约15nm)(或者约10nm至约15nm)。
诸如第二上栅电极314之类的金属线或图案可以在独特的金属特性方面具有高光反射率。因此，当从显示面板的外部入射的外部光入射到金属线或图案上时，光可以几乎不被吸收，并且可以从金属线或图案的表面反射并且可以向外排放。向外排放的反射光可以到达与第二上栅电极314相邻设置的第三有源层312，并且可以导致第三有源层312的阈值电压Vth的变化，从而导致诸如第三开关TFT 360之类的器件的劣化。
为了防止这种问题，在本公开的另一实施方式中，第二劣化防止层392可以设置在第二上栅电极314的下表面之下，因此可以减小从第二上栅电极314的表面反射的内部光的强度，并且可以分散反射光的方向性。
因此，在本公开的另一实施方式中，因为提供了劣化防止层390，因此可以减少从外部入射到显示面板的内部上并且被金属线或图案反射的光的强度，并且可以减少或防止包括氧化物半导体材料的第三有源层312中的劣化的发生。
因此，在本公开的另一实施方式中，可以提高或增强氧化物TFT 360的亮度均匀性和可靠性。
图6是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图。除了劣化防止层390所设置的位置之外，本公开的另一实施方式可以与以上参照图4描述的本公开的实施方式相同或相似。在下文中，因此，省略或可以简要提供对相同元件的重复描述，并且将仅描述劣化防止层390和与其相关的元件。
参照图6，根据本公开的另一实施方式的劣化防止层390可以包括第三劣化防止层393和第四劣化防止层394。第三劣化防止层393和第四劣化防止层394可以设置在第三开关TFT 360的第三源电极319S和第三漏电极319D下方。第三劣化防止层393和第四劣化防止层394可以设置在第三开关TFT 360中的第三有源层312与第三源电极319S和第三漏电极319D中的每一个之间。例如，第三源电极319S和第三漏电极319D中的每一个可以沿着第五接触孔CH5和第六接触孔CH6中的每一个的表面设置，第五接触孔CH5和第六接触孔CH6被设置为穿过上栅极绝缘层313和上层间绝缘层316。在这种情况下，可以在第三源电极319S与上栅极绝缘层313和上层间绝缘层316之间设置第三劣化防止层393，并且可以在第三漏电极319D与上栅极绝缘层313和上层间绝缘层316之间设置第四劣化防止层394。
第三劣化防止层393可以接触第三开关TFT 360的第三源电极319S。第三劣化防止层393可以直接接触第三开关TFT 360的第三源电极319S的下表面。第三劣化防止层393可以设置在上层间绝缘层316上设置的第三源电极319S的整个下表面上。此外，第三劣化防止层393可以设置在第三源电极319S与第五接触孔CH5的侧表面之间。在这种情况下，第三劣化防止层393可以不设置在其中第三源电极319S接触第三有源层312的接触区域中。例如，可以在不妨碍第三源电极319S与第三有源层312之间的连接的情况下形成第三劣化防止层393。例如，第三源电极319S可以穿过第三劣化防止层393并且可以与第三有源层312电连接或接触。
第四劣化防止层394可以接触第三漏电极319D的下表面。第四劣化防止层394可以设置在上层间绝缘层316上设置的第三漏电极319D的整个下表面上。此外，第四劣化防止层394可以设置在第三漏电极319D与第六接触孔CH6的侧表面之间。在这种情况下，第四劣化防止层394可以不设置在其中第三漏电极319D接触第三有源层312的接触区域中。例如，可以在不妨碍第三漏电极319D与第三有源层312之间的连接的情况下形成第四劣化防止层394。例如，第三漏电极319D可以穿过第四劣化防止层394并且可以与第三有源层312电连接或接触。
第三劣化防止层393和第四劣化防止层394可以包括与以上参照图4描述的第一劣化防止层391的材料相同的材料。例如，第三劣化防止层393和第四劣化防止层394中的每一个的厚度可以是约20nm或更小。例如，第三劣化防止层393和第四劣化防止层394中的每一个的厚度可以是约10nm或更大(或大于10nm)且约15nm或更小(或小于约15nm)(或者约10nm至约15nm)。
诸如第三源电极319S和第三漏电极319D之类的金属线或图案可以在独特的金属特性方面具有高光反射率。因此，当从显示面板的外部入射的外部光入射到金属线或图案上时，光可以几乎不被吸收，并且可以从金属线或图案的表面反射并且可以向外排放。向外排放的反射光可以到达与第三源电极319S和第三漏电极319D相邻设置的第三有源层312，并且可以导致第三有源层312的阈值电压Vth的变化，从而导致诸如第三开关TFT 360之类的器件的劣化。
为了防止这样的问题，在本公开的另一实施方式中，第三劣化防止层393和第四劣化防止层394可以分别设置在第三源电极319S和第三漏电极319D的下表面上，因而可以减小从第三源电极319S和第三漏电极319D中的每一个的表面反射的内部光的强度，并且可以分散反射光的方向性。
因此，在本公开的另一实施方式中，因为提供了劣化防止层390，因此可以减少从外部入射到显示面板的内部上并且被金属线或图案反射的光的强度，并且可以减少或防止包括氧化物半导体材料的第三有源层312中的劣化的发生。
因此，在本公开的另一实施方式中，可以提高或增强氧化物TFT 360的亮度均匀性和可靠性。
图7是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图。除了劣化防止层390所设置的位置之外，本公开的另一实施方式可以与以上参照图4描述的本公开的实施方式相同或相似。在下文中，因此，省略或者可以简要提供对相同元件的重复描述，并且将仅描述劣化防止层390和与其相关的元件。
参照图7，根据本公开的另一实施方式的劣化防止层390可以包括第五劣化防止层395。第五劣化防止层395可以设置在第一平坦化层320上设置的第三连接电极321c下方。第五劣化防止层395可以设置在第三连接电极321c和第三有源层312之间。
第五劣化防止层395可以接触第三连接电极321c的下表面。第五劣化防止层395可以设置在第一平坦化层320上设置的第三连接电极321c的整个下表面上。此外，第五劣化防止层395可以设置在第三连接电极321c与第十接触孔CH10的侧表面之间。在这种情况下，第五劣化防止层395可以不设置在其中第三连接电极321c接触第三有源层312的接触区域中。例如，可以在不妨碍第三连接电极321c与第三有源层312之间的连接的情况下形成第五劣化防止层395。例如，第三连接电极321c可以穿过第五劣化防止层395并且可以与第三有源层312电连接或接触。
第五劣化防止层395可以包括与以上参照图4描述的第一劣化防止层391的材料相同的材料。例如，第五劣化防止层395的厚度可以是约20nm或更小。例如，第五劣化防止层395的厚度可以是约10nm或更大(或大于10nm)且约15nm或更小(或小于约15nm)(或者约10nm至约15nm)。
诸如第三连接电极321c之类的金属线或图案可以在独特的金属特性方面具有高光反射率。因此，当从显示面板的外部入射的外部光入射到金属线或图案上时，光可以几乎不被吸收，并且可以从金属线或图案的表面反射并且可以向外排放。向外排放的反射光可以到达与第三连接电极321c相邻设置的第三有源层312，并且可以导致第三有源层312的阈值电压Vth的变化，从而导致诸如第三开关TFT 360之类的器件的劣化。
为了防止或至少减少这样的问题，在本公开的另一实施方式中，第五劣化防止层395可以设置在第三连接电极321c的下表面上，因而可以减小从第三连接电极321c的下表面反射的内部光的强度，并且可以分散反射光的方向性。
因此，在本公开的另一实施方式中，因为提供了劣化防止层390，因此可以减少从外部入射到显示面板的内部上并且被金属线或图案反射的光的强度，并且可以减少或防止包括氧化物半导体材料的第三有源层312中的劣化的发生。
因此，在本公开的另一实施方式中，可以提高或增强氧化物TFT 360的亮度均匀性和可靠性。
图8是根据本公开的另一实施方式的显示设备的沿着线I-I’的截面图。除了劣化防止层390所设置的位置之外，本公开的另一实施方式可以与以上参照图4至图7描述的本公开的实施方式相同或相似。在下文中，因此，省略或可以简要提供对相同元件的重复描述，并且将仅描述劣化防止层390和与其相关的元件。
参照图8，根据本公开的另一实施方式的劣化防止层390可以包括第一劣化防止层391至第五劣化防止层395。第一劣化防止层391可以设置在第二下栅电极306上并且可以覆盖第二下栅电极306。第二劣化防止层392可以设置在第二上栅电极314下方并且可以与第二上栅电极314的整个下表面交叠。第三劣化防止层393可以设置在第三源电极319S下方并且可以设置在上层间绝缘层316上设置的第三源电极319S的整个下表面上。第四劣化防止层394可以设置在第三漏电极319D下方并且可以设置在上层间绝缘层316上设置的第三漏电极319D的整个下表面上。第五劣化防止层395可以设置在第一平坦化层320上设置的第三连接电极321c下方并且与第三连接电极321c接触。
根据本公开的另一实施方式的第一劣化防止层391至第五劣化防止层395中的每一个可以设置在第三有源层312与第二下栅电极306、第二上栅电极314、第三源电极319S、第三漏电极319D和第三连接电极321c中的每一个之间，并且因此可以被实现为围绕第三有源层312。
因此，在本公开的另一实施方式中，第一劣化防止层391至第五劣化防止层395可以设置在第三有源层312与第二下栅电极306、第二上栅电极314、第三源电极319S、第三漏电极319D和第三连接电极321c中的每一个之间以围绕第三有源层312，因此，内部光的强度可以更有效地减小，并且反射光的方向性可以更有效地分散。
因此，在本公开的另一实施方式中，可以在第三有源层312的外围设置劣化防止层390以围绕第三有源层312，因此可以减小从外部入射到显示面板的内部上并且被反射的光的强度，并且可以更有效地减少或防止包括氧化物半导体材料的第三有源层312中的劣化的发生。
因此，在本公开的另一实施方式中，可以进一步提高或增强氧化物TFT 360的可靠性和亮度均匀性。
此外，本公开将被描述为其中劣化防止层390与第三开关TFT T3交叠的示例，但是劣化防止层390也可以与第三开关TFTT3和存储电容器Cst交叠。当劣化防止层390与存储电容器Cst交叠时，劣化防止层390可以与第一下栅电极304和第二下栅电极306同时形成，并且例如可以设置在可以用作存储电容器Cst的电容器电极的第三下栅电极上。劣化防止层390可以覆盖第三下栅电极的上表面和侧表面中的全部。在这种情况下，劣化防止层390可以是具有高雾度特性的无机层。例如，劣化防止层390可以是包括TiO2或Al2O3的无机层。例如，劣化防止层390的厚度可以是约20nm或更小。例如，第一劣化防止层391的厚度可以是约10nm或更大(或大于10nm)且约15nm或更小(或小于约15nm)(或者约10nm至约15nm)。
当劣化防止层390与存储电容器Cst交叠并且为包括TiO2的无机层时，可以将存储电容器Cst的特性提高或增强约2％到约85％。
要注意的是，尽管本公开的实施方式被描述为使得劣化防止层390包括第一劣化防止层391至第五劣化防止层395中的每一个，或者包括第一劣化防止层391至第五劣化防止层395的全部，但本公开不限于此。在其它示例中，劣化防止层390可以包括第一劣化防止层391至第五劣化防止层395中的任何两个或更多个。此外，劣化防止层390也可以包括(除了第一劣化防止层391至第五劣化防止层395之外)设置在第三开关TFT 360的第三有源层312周围的一个或更多个劣化防止层，并且本公开不限于此。
图9A和图9B是用于描述氧化硅和氧化钛中的每一个的雾度特性的图。在图9A和图9B的图表中，S/T表示在基板(例如，钠钙玻璃)上沉积的TiO2薄膜，S/ST表示在基板上沉积的SiO2薄膜和TiO2薄膜，并且SLS玻璃表示通过测量获得的基板的雾度。在图9A的图表中，X轴表示每个薄膜相对于泰伯(Taber)磨损循环的数量的雾度值，并且在图9B的图表中，X轴表示每个薄膜的雾度值(％)和显微硬度(VHN)。
参照图9A，雾度值相比于SLS玻璃，在其中SiO2薄膜和TiO2薄膜沉积在基板上的样本(S/ST)中被测量为更高，并且相比于其中SiO2薄膜和TiO2薄膜沉积在基板上的样本(S/ST)，在其中TiO2薄膜沉积在基板上的样本(S/T)中被测量为更高。因此，发明人已经确认，当仅在基板上沉积TiO2薄膜时获得高雾度特性。因此，根据本公开的实施方式的劣化防止层可以包括包含TiO2的无机层。
参照图9B，其中TiO2薄膜沉积在基板上的样本(S/T)可以具有约3.5％或更高的雾度值，其中SiO2薄膜和TiO2薄膜以约1∶9的比率沉积在基板上的样本(S/ST 1：9)可以具有约2.25％的雾度值，并且其中SiO2薄膜和TiO2薄膜以约2∶8的比率沉积在基板上的样本(S/ST2：8)可以具有约1.8％的雾度值。
因此，当在基板上仅沉积TiO2薄膜时，发明人确认雾度特性优于其中SiO2薄膜和TiO2薄膜层叠在基板上的情况。因此，根据本公开的实施方式的劣化防止层可以包括包含TiO2的无机层。
此外，其中TiO2薄膜沉积在基板上的样本(S/T)可以具有530的显微硬度(VHN)，其中SiO2薄膜和TiO2薄膜以1∶9的比率沉积在基板上的样本(S/ST 1：9)可以具有610的显微硬度(VHN)，并且其中SiO2薄膜和TiO2薄膜以2∶8的比率沉积在基板上的样本(S/ST 2：8)可以具有640的显微硬度(VHN)。
因此，当在基板上仅沉积TiO2薄膜时，发明人已确认显微硬度低于其中SiO2薄膜和TiO2薄膜沉积在基板上的结构。
本公开的上述特征、结构和效果包括在本公开的至少一个实施方式中，但不限于仅一个实施方式。此外，本公开的至少一个实施方式中描述的特征、结构和效果可以由本领域技术人员通过其它实施方式的组合或修改来实现。因此，与组合和修改相关联的内容应当被解释为在本公开的范围内。
对于本领域技术人员而言将显而易见的是，在不脱离本公开的技术思想或范围的情况下，可以在本公开中做出各种修改和变型。因此，本公开旨在覆盖本公开的修改和变型，只要它们落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求于2022年8月8日提交的韩国专利申请No.10-2022-0098830的权益和优先权，其全部内容通过引用合并于此。

Claims (26)

1.一种显示设备，所述显示设备包括：
基板，所述基板包括显示区域；以及
子像素，所述子像素在所述显示区域中，
其中，所述子像素包括：
发光器件层；
驱动薄膜晶体管TFT，所述驱动TFT连接到所述发光器件层；
开关TFT，所述开关TFT连接在所述驱动TFT的栅电极和漏电极之间；以及
劣化防止层，所述劣化防止层与所述开关TFT交叠。
2.根据权利要求1所述的显示设备，其中，所述开关TFT包括栅电极、有源层、源电极和漏电极，并且
所述劣化防止层与所述开关TFT的所述栅电极、所述开关TFT的所述源电极和所述开关TFT的所述漏电极中的一个或更多个交叠。
3.根据权利要求2所述的显示设备，其中，所述劣化防止层被设置为至少部分地围绕所述开关TFT的所述有源层。
4.根据权利要求2所述的显示设备，其中，所述开关TFT的所述有源层包括氧化物半导体材料。
5.根据权利要求2所述的显示设备，其中，所述劣化防止层在所述有源层与所述开关TFT的所述栅电极、所述开关TFT的所述源电极和所述开关TFT的所述漏电极中的一个或更多个之间。
6.根据权利要求2所述的显示设备，其中，所述开关TFT的所述栅电极包括：
在所述有源层下方的下栅电极；以及
在所述有源层上的上栅电极，并且
所述劣化防止层与所述下栅电极和所述上栅电极中的一个或更多个交叠。
7.根据权利要求6所述的显示设备，其中，所述劣化防止层在所述有源层与所述下栅电极之间。
8.根据权利要求6所述的显示设备，其中，所述劣化防止层在所述有源层与所述上栅电极之间。
9.根据权利要求1所述的显示设备，其中，所述开关TFT包括：
包括氧化物半导体材料的有源层；
在所述有源层上的上栅极绝缘层；
与所述有源层交叠的上栅电极，所述上栅极绝缘层插置于所述有源层与所述上栅电极之间；
在所述有源层下方的下层间绝缘层；以及
与所述有源层交叠的下栅电极，所述下层间绝缘层插置于所述有源层与所述下栅电极之间。
10.根据权利要求9所述的显示设备，其中，所述劣化防止层包括覆盖所述下栅电极的第一劣化防止层。
11.根据权利要求10所述的显示设备，其中，所述第一劣化防止层覆盖所述下栅电极的上表面和侧表面的全部。
12.根据权利要求10所述的显示设备，其中，所述第一劣化防止层的宽度大于或等于所述有源层的宽度。
13.根据权利要求10所述的显示设备，其中，所述第一劣化防止层与所述有源层的整个下表面交叠。
14.根据权利要求9所述的显示设备，其中，所述劣化防止层包括接触所述上栅电极的下表面的第二劣化防止层。
15.根据权利要求14所述的显示设备，其中，所述第二劣化防止层与所述上栅电极的整个下表面交叠。
16.根据权利要求9所述的显示设备，其中，所述开关TFT还包括：
在所述上栅极绝缘层上的源电极，所述源电极通过暴露所述有源层的一端的接触孔与所述有源层的一端连接；以及
在所述上栅极绝缘层上的漏电极，所述漏电极通过暴露所述有源层的另一端的接触孔与所述有源层的另一端连接，并且
其中，所述劣化防止层包括：
在所述开关TFT的所述源电极下方的第三劣化防止层；以及
在所述开关TFT的所述漏电极下方的第四劣化防止层。
17.根据权利要求16所述的显示设备，其中，所述第三劣化防止层未设置在所述开关TFT的所述源电极与所述有源层接触的接触区域中。
18.根据权利要求16所述的显示设备，其中，所述第四劣化防止层未设置在所述开关TFT的所述漏电极与所述有源层接触的接触区域中。
19.根据权利要求16所述的显示设备，所述显示设备还包括：
平坦化层，所述平坦化层在所述开关TFT的所述源电极和所述漏电极上；以及
连接电极，所述连接电极在所述平坦化层上并且通过暴露所述开关TFT的所述漏电极的一端的接触孔与所述漏电极连接，
其中，所述劣化防止层包括在所述连接电极下方的第五劣化防止层。
20.根据权利要求19所述的显示设备，其中，所述第五劣化防止层的宽度大于或等于所述连接电极的下表面的宽度。
21.根据权利要求19所述的显示设备，其中，所述第五劣化防止层未设置在所述开关TFT的所述漏电极与所述连接电极接触的接触区域中。
22.根据权利要求1所述的显示设备，其中，所述劣化防止层包括无机层，并且
所述劣化防止层的厚度为10nm至15nm。
23.根据权利要求22所述的显示设备，其中，所述无机层包括氧化钛膜或氧化铝膜。
24.根据权利要求1所述的显示设备，其中，在所述开关TFT导通时，所述驱动TFT被连接成二极管结构。
25.根据权利要求1所述的显示设备，所述显示设备还包括：
光阻挡层，所述光阻挡层在所述驱动TFT的有源层下方并且与所述驱动TFT的所述有源层交叠。
26.根据权利要求25所述的显示设备，其中，所述光阻挡层包括金属材料，所述金属材料包括钛。
CN202310964596.6A 2022-08-08 2023-08-01 显示设备 Pending CN117545301A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220098830A KR20240020589A (ko) 2022-08-08 2022-08-08 표시 장치
KR10-2022-0098830 2022-08-08

Publications (1)

Publication Number Publication Date
CN117545301A true CN117545301A (zh) 2024-02-09

Family

ID=89769024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310964596.6A Pending CN117545301A (zh) 2022-08-08 2023-08-01 显示设备

Country Status (3)

Country Link
US (1) US20240049526A1 (zh)
KR (1) KR20240020589A (zh)
CN (1) CN117545301A (zh)

Also Published As

Publication number Publication date
KR20240020589A (ko) 2024-02-15
US20240049526A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US11776970B2 (en) Display device
US10615371B2 (en) Manufacturing method of display device providing light emission on bezel region
US20230065335A1 (en) Organic Light Emitting Display Device
US20240008308A1 (en) Organic Light Emitting Display Device
US20230389380A1 (en) Thin Film Transistor and Display Device Including the Same
CN117545301A (zh) 显示设备
US20230200133A1 (en) Organic Light-Emitting Display Device and Thin-Film Transistor Array Substrate
US20230165074A1 (en) Organic Light-Emitting Display Device
CN117337083A (zh) 有机发光显示装置
US20240179982A1 (en) Light emitting display apparatus
US20240071323A1 (en) Display Panel and Display Apparatus
US20240008320A1 (en) Display apparatus
US11289563B2 (en) Electrode contact structure, display control driver, and display device
CN117334730A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
KR20240064191A (ko) 발광 표시 장치 및 그의 제조 방법
CN117337092A (zh) 显示装置
KR20240002841A (ko) 표시 장치
GB2609562A (en) Display device
CN117334132A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination