CN117334146A - 用于控制显示面板的像素的控制电路 - Google Patents

Abstract

一种用于控制显示面板的像素的控制电路，包括幅度调制控制电路、宽度调制控制电路、第一宽度控制晶体管、第二宽度控制晶体管与以下元件。第三宽度控制晶体管，耦接于第一宽度控制晶体管与第二宽度控制晶体管之间。第一电容，耦接于第三宽度控制晶体管的栅极，第三宽度控制晶体管的栅极经由第一电容接收扫掠信号。第二电容，耦接于第三宽度控制晶体管的栅极，第三宽度控制晶体管的栅极经由第二电容接收第一电压。稳压晶体管，其源极耦接于第一电容，其漏极耦接于第二电容，第一电压经由稳压晶体管提供至扫掠信号。

Description

用于控制显示面板的像素的控制电路

技术领域

本公开关于一种电子电路，特别有关于一种应用于显示面板的控制电路。

背景技术

随着半导体技术的演进，显示面板的尺寸日益增加，且显示面板的像素的分辨率亦大幅提升。当显示面板的像素显示灰阶亮度时，为了达到使用者的良好观看体验，显示面板的不同区域的像素的亮度必须具有均匀性(uniformity)。此外，亦须避免相邻区域的像素之间的串音(cross-talk)干扰。

然而，当显示面板的像素具有高分辨率时，像素之间的距离缩小，且相邻区域的像素共用信号线。由于像素的控制电路中的晶体管的寄生电容效应，导致信号线上传输的控制信号发生扰动，导致相邻区域的像素的发光期间的时间长度不一致，造成了串音干扰，亦破坏了像素亮度的均匀性。

针对于上述技术问题，本领域相关产业的技术人员是致力于改良像素的控制电路，期许能够克服控制信号的扰动，进而抑制串音干扰且改善像素亮度的均匀性。

发明内容

根据本公开的一方面，提供一种控制电路，用于控制显示面板的像素，控制电路包括幅度调制控制电路与宽度调制控制电路以及以下元件。第一宽度控制晶体管，接收宽度调制供给电压。第二宽度控制晶体管，耦接于幅度调制控制电路。第三宽度控制晶体管，耦接于第一宽度控制晶体管与第二宽度控制晶体管之间。第一电容，耦接于第三宽度控制晶体管的栅极，第三宽度控制晶体管的栅极经由第一电容接收扫掠信号。第二电容，耦接于第三宽度控制晶体管的栅极，第三宽度控制晶体管的栅极经由第二电容接收第一电压。稳压晶体管，稳压晶体管的源极耦接于第一电容，稳压晶体管的漏极耦接于第二电容，第一电压经由稳压晶体管提供至扫掠信号。

通过阅读以下附图、详细说明以及权利要求，可见本公开的其它方面以及优点。

附图说明

图1是本公开一实施例的控制电路的方框图。

图2是图1的宽度调制控制电路的电路图。

图3是图1的幅度调制控制电路的电路图。

图4是图1的控制电路的一部分的电路图。

图5是图4的控制电路的部分信号的时序变化的波形图。

图6是一比较例的控制电路的一部分的电路图。

图7是图6的控制电路的部分信号的时序变化的波形图。

图8是图6的比较例的控制电路应用于相邻区域的像素的示意图。

图9A～9C分别是图8的三个区域的像素各自的控制电路的扫掠信号的时序变化的波形图。

图10A～10D分别是图8的三个区域的像素各自的控制电路的扫掠信号、晶体管的栅极的电压、及驱动电流的波形的比较图。

图11A～11C分别是本公开的控制电路应用于三个区域的扫掠信号的时序变化的波形图。

图12A～12D分别是本公开的控制电路应用于三个区域时，扫掠信号、晶体管的栅极的电压、及驱动电流的波形的比较图。

附图标记说明：

1000,2000：控制电路

3000：显示面板

100,100a：宽度调制控制电路

200：幅度调制控制电路

300：发光单元

I1：驱动电流

310：发光二极管

311：阳极

312：阴极

T01～T06：晶体管

T1～T3：宽度控制晶体管

T5：稳压晶体管

T4,T6：幅度控制晶体管

g1～g6,g01～g06：栅极

d1～d6,d01～d06：漏极

s1～s6,s01～s06：源极

C1：电容

C2：电容

C3：电容

Cgd：寄生电容

SWEEP,SWEEP_A：扫掠信号

SWEEP_B,SWEEP_C：扫掠信号

V_GH：第一电压

V_GL：第二电压

VSS：接地电压

V1：电压

V0：下限电压

Vd3,Vg3,Vg4：电压

VDD_PWM：宽度调制供给电压

VDD_PAM：幅度调制供给电压

EPWM：宽度调制控制信号

V_PAM：幅度调制控制信号

S_1：补偿控制信号

V_sig：控制信号

VSET：设定信号

ESET：设定信号

S_0：控制信号

t1,t2,t3,t3_A,t3_B,t4：时间点

ET,ET_A,ET_B：发光期间

A,B,C：区域

具体实施方式

本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。

图1是本公开一实施例的控制电路1000的方框图。控制电路1000用于控制显示面板的像素的灰阶亮度。如图1所示，控制电路1000包括宽度调制控制电路100及幅度调制控制电路200，控制电路1000用于控制发光单元300的亮度。发光单元300作为显示面板的一个像素。更具体而言，宽度调制控制电路100用于执行脉冲宽度调制(pulse widthmodulation，PWM)，幅度调制控制电路200用于执行脉冲幅度调制(pulse amplitudemodulation，PAM)。控制电路1000根据脉冲宽度调制及脉冲幅度调制来调整发光单元300的亮度。

宽度调制控制电路100接收扫掠信号SWEEP、第一电压V_GH、宽度调制供给电压VDD_PWM、宽度调制控制信号EPWM、补偿控制信号S_1、控制信号V_sig、设定信号VSET、设定信号ESET与控制信号S_0。第一电压V_GH表示逻辑高电位或栅极高电位，第一电压V_GH例如是10V。宽度调制供给电压VDD_PWM例如是10V。

幅度调制控制电路200接收幅度调制供给电压VDD_PAM、幅度调制控制信号V_PAM。幅度调制供给电压VDD_PAM例如是10V。并且，幅度调制控制电路200产生驱动电流I1，驱动电流I1提供至发光单元300。

发光单元300作为显示面板的一个像素，发光单元300例如是发光二极管310。发光二极管310的阳极311耦接于幅度调制控制电路200以接收驱动电流I1，发光二极管310的阴极312耦接于接地电压VSS。接地电压VSS例如是0V。发光二极管310例如是微发光二极管(Micro-LED)。

宽度调制控制电路100执行脉冲宽度调制以控制驱动电流I1的持续时间，幅度调制控制电路200执行脉冲幅度调制以控制驱动电流I1的电流量。通过调整驱动电流I1的持续时间与电流量，控制电路1000可调整发光单元300的亮度。例如，发光单元300的亮度正相关于驱动电流I1的持续时间与电流量。当驱动电流I1的持续时间较长或电流量较大时，发光单元300具有较高的亮度。

图2是图1的宽度调制控制电路100的电路图。如图2所示，宽度调制控制电路100包括宽度控制晶体管T1、宽度控制晶体管T2、宽度控制晶体管T3、稳压晶体管T5、晶体管T01～T04、电容C1、电容C2及电容C3。在本实施例中，宽度控制晶体管T1、宽度控制晶体管T2、宽度控制晶体管T3、稳压晶体管T5及晶体管T01～T04皆为P型金属氧化物半导体导体晶体管，简称PMOS晶体管。

宽度控制晶体管T1的源极s1耦接于供给电压源(图2未显示供给电压源)，宽度控制晶体管T1的源极s1从供给电压源接收宽度调制供给电压VDD_PWM。宽度控制晶体管T1的栅极g1接收宽度调制控制信号EPWM。宽度控制晶体管T1的漏极d1耦接于晶体管T01的源极s01，宽度控制晶体管T1的漏极d1经由晶体管T01接收控制信号V_sig。

宽度控制晶体管T3设置于宽度控制晶体管T1与宽度控制晶体管T2之间。宽度控制晶体管T3的源极s3耦接于宽度控制晶体管T1的漏极d1，宽度控制晶体管T3的漏极d3耦接于宽度控制晶体管T2的源极s2，宽度控制晶体管T3的栅极g3耦接于电容C1。宽度控制晶体管T3的栅极g3经由电容C1接收扫掠信号SWEEP。

宽度控制晶体管T2的源极s2耦接于宽度控制晶体管T3的漏极d3以及晶体管T02的源极s02。宽度控制晶体管T2的栅极g2接收宽度调制控制信号EPWM。宽度控制晶体管T2的漏极d2耦接于晶体管T04的源极s04，且宽度控制晶体管T2的漏极d2耦接于幅度调制控制电路200(图2未显示幅度调制控制电路200)。

稳压晶体管T5的源极s5耦接于电容C1。稳压晶体管T5的栅极g5耦接于晶体管T01的栅极g01与晶体管T02的栅极g02。稳压晶体管T5的栅极g5、晶体管T01的栅极g01与晶体管T02的栅极g02都接收补偿控制信号S_1。稳压晶体管T5的漏极d5接收第一电压V_GH。在一种示例中，稳压晶体管T5的漏极d5耦接于内部电路的节点或电压源，以接收内部电路提供的固定电压。例如，稳压晶体管T5的漏极d5耦接于内部的栅极驱动器阵列(Gate Driver onArray，GOA)以接收栅极驱动器阵列提供的第一电压V_GH。

晶体管T02的栅极g02耦接于晶体管T01的栅极g01并且接收补偿控制信号S_1。晶体管T02的漏极d02耦接于晶体管T03的源极s03、电容C1与电容C2。晶体管T02的源极s02耦接于宽度控制晶体管T2的源极s2。

晶体管T03的栅极g03耦接于晶体管T03的漏极d03并且接收控制信号S_0。晶体管T04的源极s04耦接于宽度控制晶体管T2的漏极d2，晶体管T04的栅极g04接收设定信号ESET，晶体管T04的漏极d04接收设定信号VSET。

电容C1的一端耦接于稳压晶体管T5的源极s5并且接收扫掠信号SWEEP，电容C1的另一端耦接于宽度控制晶体管T3的栅极g3与电容C2。电容C2的一端耦接于稳压晶体管T5的漏极d5并且接收第一电压V_GH，电容C2的另一端耦接于宽度控制晶体管T3的栅极g3以及电容C1。电容C3的一端耦接于晶体管T04的源极s04，电容C3的另一端耦接于晶体管T04的漏极d04。

图3是图1的幅度调制控制电路200的电路图。如图3所示，幅度调制控制电路200包括幅度控制晶体管T4、幅度控制晶体管T6、晶体管T05及晶体管T06。在本实施例中，幅度控制晶体管T4、幅度控制晶体管T6、晶体管T05及晶体管T06皆为PMOS晶体管。

幅度控制晶体管T4的栅极g4耦接于宽度调制控制电路100(图3未显示宽度调制控制电路100)。幅度控制晶体管T4的源极s4耦接于幅度控制晶体管T6的漏极d6。

幅度控制晶体管T6的栅极g6接收幅度调制控制信号V_PAM，幅度控制晶体管T6的源极s6耦接于晶体管T06的漏极d06。

晶体管T05的漏极d05耦接于发光单元300。在本实施例中，晶体管T05的漏极d05耦接于发光单元300的二极管310的阳极311。晶体管T05的源极s05耦接于幅度控制晶体管T4的漏极d4。幅度控制晶体管T4的漏极d4提供驱动电流I1，驱动电流I1经由晶体管T05传送至二极管310。

晶体管T06的源极s06耦接于另一个供给电压源(图3未显示此供给电压源)，晶体管T06的源极s06从此供给电压源接收幅度调制供给电压VDD_PAM。

图4是图1的控制电路1000的一部分的电路图。图4示出了图2的宽度调制控制电路100的一部分与图3的幅度调制控制电路200的一部分。图5是图4的控制电路1000的部分信号的时序变化的波形图。控制电路1000可操作于不同的工作阶段以控制发光单元300的发光，控制电路1000的工作阶段例如包括补偿(compensation)阶段与发光(emission)阶段。

请同时参见图4、5，从时间点t1到时间点t2的期间，控制电路1000操作于补偿阶段。从时间点t2到时间点t4的期间，控制电路1000操作于发光阶段。

首先，当控制电路1000操作于补偿阶段时，补偿控制信号S_1的电压从第一电压V_GH降低为第二电压V_GL。第一电压V_GH是较高的电压，第二电压V_GL是较低的电压，第一电压V_GH高于第二电压V_GL。第一电压V_GH例如是10V，第二电压V_GL例如是0V。并且，控制信号V_sig的电压从第二电压V_GL逐渐增加为第一电压V_GH。扫掠信号SWEEP的电压维持为第一电压V_GH。

晶体管T01的栅极g01接收补偿控制信号S_1。晶体管T01因应于补偿控制信号S_1而导通(即，开启(turned ON))或截止(即，关闭(turned OFF))。在补偿阶段，补偿控制信号S_1的电压降低为第二电压V_GL，晶体管T01是PMOS晶体管，因此晶体管T01为导通。控制信号V_sig经由导通的晶体管T01传送至宽度控制晶体管T3的源极s3。

宽度控制晶体管T3的栅极g3经由电容C1接收扫掠信号SWEEP，宽度控制晶体管T3的源极s3经由导通的晶体管T01接收控制信号V_sig。宽度控制晶体管T3因应于扫掠信号SWEEP与控制信号V_sig的电压变化而导通或截止。当宽度控制晶体管T3的源极s3与栅极g3之间的电压差Vsg3大于宽度控制晶体管T3的临界电压Vth3时，宽度控制晶体管T3为导通。

另一方面，当宽度调制控制信号EPWM的电压是第二电压V_GL时，宽度控制晶体管T1与宽度控制晶体管T2为导通。当宽度控制晶体管T1、T2与T3皆为导通时，可对于幅度控制晶体管T4的栅极g4进行充电，使幅度控制晶体管T4的栅极g4的电压Vg4逐渐增加。例如，在时间点t2，栅极g4的电压Vg4增加至宽度调制供给电压VDD_PWM。

并且，栅极g4的电压Vg4经由导通的宽度控制晶体管T2传送至宽度控制晶体管T3的漏极d3，因此，宽度控制晶体管T3的漏极d3的电压Vd3亦随之增加。例如，在时间点t2，漏极d3的电压Vd3增加至宽度调制供给电压VDD_PWM。

宽度控制晶体管T3的栅极g3与漏极d3之间具有寄生电容Cgd，因此电压Vd3的变化可能经由寄生电容Cgd反映于栅极g3的电压Vg3，致使电压Vg3在时间点t1到时间点t2的期间发生扰动。并且，电压Vg3的变化可能经由电容C1反映于扫掠信号SWEEP的电压，导致扫掠信号SWEEP发生扰动。

本实施例的控制电路1000设置了稳压晶体管T5。稳压晶体管T5的栅极g5接收补偿控制信号S_1，稳压晶体管T5因应于补偿控制信号S_1而导通或截止。在补偿阶段，补偿控制信号S_1的电压是第二电压V_GL，稳压晶体管T5是PMOS晶体管，因此稳压晶体管T5为导通。稳压晶体管T5的源极s5耦接于扫掠信号SWEEP，稳压晶体管T5的漏极d5耦接于第一电压V_GH。第一电压V_GH经由导通的稳压晶体管T5传送至扫掠信号SWEEP，以将扫掠信号SWEEP的电压稳定维持于第一电压V_GH。上述机制称为“扫掠信号的稳定维持(sweep holding)”，将扫掠信号SWEEP的电压稳定维持于内部的栅极驱动器阵列提供的第一电压V_GH。

而后，从时间点t2到时间点t4的期间，控制电路1000操作于发光阶段，扫掠信号SWEEP的电压逐渐降低。扫掠信号SWEEP经由电容C1传送至宽度控制晶体管T3的栅极g3，宽度控制晶体管T3因应于扫掠信号SWEEP的电压变化而导通或截止。当宽度控制晶体管T3为导通时，可对于幅度控制晶体管T4的栅极g4进行充电以增加栅极g4的电压Vg4。从时间点t2到时间点t3的期间，幅度控制晶体管T4为导通，幅度控制晶体管T4的漏极d4提供驱动电流I1，驱动电流I1经由晶体管T05传送至发光单元300，发光单元300因应于驱动电流I1而发光。

在时间点t3，扫掠信号SWEEP的电压降低至下限电压V0，幅度控制晶体管T4的栅极g4的电压Vg4增加至较高的电压，幅度控制晶体管T4为截止。在时间点t3，幅度调制控制电路200停止提供驱动电流I1至发光单元300，发光单元300停止发光。在发光阶段之中，发光单元300实际进行发光的发光期间ET是介于时间点t2与时间点t3之间。

本实施例的控制电路1000设置了电容C2。当控制电路1000操作于发光阶段时，可通过电容C2减少宽度控制晶体管T3的寄生电容Cgd的耦合量，据以减少宽度控制晶体管T3的漏极d3的电压Vd3的变化对于栅极g3的电压Vg3的影响，进而减少扫掠信号SWEEP的扰动。

更具体而言，电容C2与电容C1提供宽度控制晶体管T3的寄生电容Cgd的分压。电容C2通过分压方式以减少宽度控制晶体管T3的寄生电容Cgd对于栅极g3的电压Vg3的耦合量。当尚未设置电容C2时，仅由电容C1进行分压，分压比例为宽度控制晶体管T3的栅极g3的电压Vg3的变化量ΔV是正相关于分压比例/>如式(1)所示：

在图4的实施例中，在宽度控制晶体管T3的栅极g3与稳压晶体管T5的漏极d5之间增设电容C2。通过电容C1与电容C2进行分压，分压比例为宽度控制晶体管T3的栅极g3的电压Vg3的变化量ΔV如式(2)所示：

增设电容C2后，分压比例小于未设置电容C2时的分压比例/>据此，可减少寄生电容Cgd对于栅极g3的电压Vg3的耦合量，进而减少扫掠信号SWEEP的扰动。

图6是一比较例的控制电路2000的一部分的电路图。图6示出了控制电路2000的宽度调制控制电路100a的一部分与幅度调制控制电路200的一部分。图7是图6的控制电路2000的部分信号的时序变化的波形图。

请同时参见图6、7，相较于图4的本公开的控制电路1000，图6的比较例的宽度调制控制电路100a未设置稳压晶体管T5与电容C2。在时间点t1到时间点t2的期间，对于幅度控制晶体管T4的栅极g4进行充电，使栅极g4的电压Vg4逐渐增加，因此宽度控制晶体管T3的漏极d3的电压Vd3亦随之增加。漏极d3的电压Vd3的变化经由寄生电容Cgd反映于栅极g3的电压Vg3，并且电压Vg3的变化经由电容C1反映于扫掠信号SWEEP的电压，导致扫掠信号SWEEP发生扰动。

由于图6的比较例的宽度调制控制电路100a未设置稳压晶体管T5，也未将内部电路的固定电压提供至扫掠信号SWEEP，因此无法将扫掠信号SWEEP稳定维持于第一电压V_GH。如图7所示，扫掠信号SWEEP在时间点t2增加为电压V1。扫掠信号SWEEP的电压增加导致宽度控制晶体管T3与幅度控制晶体管T4的导通期间改变，进而导致发光单元300的发光期间ET的改变。发光期间ET的时间长度涉及扫掠信号SWEEP的电压，当扫掠信号SWEEP在时间点t2增加为电压V1时，发光期间ET随之增加。

图8是图6的比较例的控制电路2000应用于相邻区域的像素的示意图。显示面板3000包括彼此相邻的区域A、区域B与区域C。区域B与区域C设置于显示面板3000之中的相同水平列，区域A则设置于另一个水平列。区域B与区域C设置的水平列是相邻于区域A设置的水平列。控制电路2000用于控制区域A的像素、区域B的像素与区域C的像素。

图9A～9C分别是图8的区域A、区域B与区域C的像素各自的控制电路2000的扫掠信号的时序变化的波形图。当控制电路2000操作于补偿阶段时，漏极d3的电压Vd3的变化经由寄生电容Cgd反映于栅极g3的电压Vg3，并且电压Vg3的变化经由电容C1反映于扫掠信号的电压，导致扫掠信号发生扰动。如图9A所示，区域A的像素的扫掠信号SWEEP_A受到漏极d3的电压Vd3与栅极g3的电压Vg3的影响程度较小，因此扫掠信号SWEEP_A的扰动较小。例如，扫掠信号SWEEP_A的电压在时间点t2增加至电压V1_A。区域A的像素的发光期间ET_A的时间长度涉及扫掠信号SWEEP_A的电压，当扫掠信号SWEEP_A在时间点t2增加至电压V1_A时，发光期间ET_A的时间长度随之增加。

并且，如图9B所示，区域B的像素的扫掠信号SWEEP_B受到漏极d3的电压Vd3与栅极g3的电压Vg3的影响程度较大，因此扫掠信号SWEEP_B的扰动较大，例如，扫掠信号SWEEP_B的电压在时间点t2增加至电压V1_B，电压V1_B大于扫掠信号SWEEP_A变化后的电压V1_A。当扫掠信号SWEEP_B在时间点t2增加至电压V1_B时，区域B的像素的发光期间ET_B的时间长度随之增加。

由于电压V1_B大于电压V1_A，区域B的像素的发光期间ET_B的时间长度大于区域A的像素的发光期间ET_A。区域B的像素的亮度大于区域A的像素的亮度。因此，导致区域A与区域B的像素发生串音(crosstalk)及均匀度(uniformity)不佳的状况。

另一方面，在图9C中，对于区域C的像素的控制电路2000而言，扫掠信号SWEEP_C在时间点t1从下限电压V0逐渐降低。在时间点t1至时间点t4的期间区域C的像素不发光。

图10A～10D分别是图8的区域A、区域B与区域C的像素各自的控制电路2000的扫掠信号、晶体管的栅极的电压、及驱动电流的波形的比较图。如图10A所示，区域A的像素的扫掠信号SWEEP_A的扰动较小，区域B的像素的扫掠信号SWEEP_B的扰动较大。类似的，如图10B所示，应用于区域A的控制电路2000的宽度控制晶体管T3的栅极g3的电压Vg3(A)的扰动较小，区域B的宽度控制晶体管T3的栅极g3的电压Vg3(B)的扰动较大。

如图10C所示，区域A的幅度控制晶体管T4的栅极g4的电压Vg4(A)的上升斜率与区域B的幅度控制晶体管T4的栅极g4的电压Vg4(B)的上升斜率不一致，因此区域A与区域B各自的幅度控制晶体管T4的栅极g4的充电速度不一致，导致幅度控制晶体管T4导通或截止的时间不一致。

如图10D所示，由于区域A与区域B各自的幅度控制晶体管T4导通或截止的时间不一致，导致区域A与区域B各自的像素的驱动电流I1(A)与驱动电流I1(B)的电流量不一致。

相对的，当本公开的控制电路1000用于控制区域A、区域B与区域C的像素时，由于扫掠信号SWEEP经由稳压晶体管T5稳定维持于固定的第一电压V_GH，且通过电容C2减少宽度控制晶体管T3的寄生电容Cgd的耦合量，因此在补偿阶段与发光阶段扫掠信号SWEEP几乎不会扰动。图11A～11C分别是本公开的控制电路1000应用于区域A、区域B与区域C的扫掠信号的时序变化的波形图。如图11A所示，在时间点t1至时间点t2的期间，区域A的像素的扫掠信号SWEEP_A稳定维持于第一电压V_GH。同样的，如图11B所示，在时间点t1至时间点t2的期间，区域B的像素的扫掠信号SWEEP_B亦稳定维持于第一电压V_GH。因此，区域A的像素的发光期间ET_A的时间长度大致相等于区域B的像素的发光期间ET_B的时间长度。

图12A～12D分别是本公开的控制电路1000应用于区域A、区域B与区域C时，扫掠信号、晶体管的栅极的电压、及驱动电流的波形的比较图。如图12A所示，区域A与区域B的扫掠信号SWEEP_A与扫掠信号SWEEP_B的扰动都非常小，扫掠信号SWEEP_A与扫掠信号SWEEP_B的电压变化大致相同。

类似的，如图12B所示，区域A与区域B的宽度控制晶体管T3的栅极g3的电压Vg3(A)与电压Vg3(B)的扰动都非常小，电压Vg3(A)与电压Vg3(B)的变化大致相同。

如图12C所示，区域A与区域B的幅度控制晶体管T4的栅极g4的电压Vg4(A)与电压Vg4(B)的上升斜率大致相同，因此区域A与区域B各自的幅度控制晶体管T4的栅极g4的充电速度大致相同。

如图12D所示，区域A与区域B各自的像素的驱动电流I1(A)与驱动电流I1(B)的电流量大致相同。因此，区域A与区域B各自的像素的亮度大致相同，有效地克服了串音与均匀度不佳的状况。

虽然本公开已以优选实施例及范例详细公开如上，可理解的是，此些范例意指说明而非限制的意义。可预期的是，所属技术领域中技术人员可想到多种修改及组合，其多种修改及组合落在本公开的构思以及权利要求的范围内。

Claims (10)

1.一种控制电路，用于控制显示面板的像素，该控制电路包括：

一幅度调制控制电路；以及

一宽度调制控制电路，包括：

一第一宽度控制晶体管，接收一宽度调制供给电压；

一第二宽度控制晶体管，耦接于一幅度调制控制电路；

一第三宽度控制晶体管，耦接于该第一宽度控制晶体管与该第二宽度控制晶体管之间；

一第一电容，耦接于该第三宽度控制晶体管的一栅极，该第三宽度控制晶体管的该栅极经由该第一电容接收一扫掠信号；

一第二电容，耦接于该第三宽度控制晶体管的该栅极，该第三宽度控制晶体管的该栅极经由该第二电容接收一第一电压；以及

一稳压晶体管，该稳压晶体管的一源极耦接于该第一电容，该稳压晶体管的一漏极耦接于该第二电容，该第一电压经由该稳压晶体管提供至该扫掠信号。

2.如权利要求1所述的控制电路，其中当该控制电路操作于一补偿阶段时，该稳压晶体管因应于一补偿控制信号为导通，该扫掠信号经由导通的该稳压晶体管稳定维持于该第一电压。

3.如权利要求2所述的控制电路，其中该稳压晶体管的该源极耦接于该扫掠信号，该稳压晶体管的该漏极接收该第一电压，该稳压晶体管的一栅极接收该补偿控制信号。

4.如权利要求3所述的控制电路，其中该第一电压表示一逻辑高电位或一栅极高电位。

5.如权利要求1所述的控制电路，其中该幅度调制控制电路包括：

一幅度控制晶体管，该幅度控制晶体管的一栅极耦接于该第二宽度控制晶体管，该幅度控制晶体管的一漏极间接耦接于一发光单元；

其中当该控制电路操作于一发光阶段时，该幅度控制晶体管提供一驱动电流至该发光单元。

6.如权利要求5所述的控制电路，其中当该控制电路操作于一补偿阶段时，该第一宽度控制晶体管、该第二宽度控制晶体管与该第三宽度控制晶体管皆为导通，该幅度控制晶体管的该栅极进行充电，该幅度控制晶体管的该栅极的电压增加。

7.如权利要求6所述的控制电路，其中当该控制电路操作于该补偿阶段时，该第三宽度控制晶体管的一漏极的电压增加，且该第三宽度控制晶体管的该栅极的电压增加。

8.如权利要求7所述的控制电路，其中该第一电容、该第二电容与该第三宽度控制晶体管的一寄生电容具有一分压比例，该第三宽度控制晶体管的该栅极的电压的变化量是正相关于该分压比例。

9.如权利要求5所述的控制电路，其中当该控制电路操作于该发光阶段时，该发光单元具有一发光期间，该发光期间的时间长度涉及该扫掠信号的电压。

10.如权利要求9所述的控制电路，其中该显示面板包括一第一区域与一第二区域，该第一区域相邻于该第二区域，该控制电路用于控制该第一区域的一第一像素与该第二区域的一第二像素，

其中当该控制电路操作于该发光阶段时，该第一区域的该第一像素具有第一发光期间，该第二区域的该第二像素具有第二发光期间，该第一发光期间的时间长度大致相等于该第二发光期间的时间长度。