CN117310434A - 一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 - Google Patents
一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 Download PDFInfo
- Publication number
- CN117310434A CN117310434A CN202311603786.1A CN202311603786A CN117310434A CN 117310434 A CN117310434 A CN 117310434A CN 202311603786 A CN202311603786 A CN 202311603786A CN 117310434 A CN117310434 A CN 117310434A
- Authority
- CN
- China
- Prior art keywords
- time
- tested
- circuit
- controlling
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 191
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 230000002441 reversible effect Effects 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 238000013480 data collection Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，包括控制器、测试电路和数据采集器；测试电路包括开关管组件、陪测器件和待测器件；控制器与测试电路连接，用于向所述测试电路提供用于控制信号，以控制所述待测器件处于不同的工作模式；工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式；数据采集器与测试电路连接，用于采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻；控制器，具体用于在应力控制阶段，控制待测器件的预电压应力等于测试电路的输入电压值的一半，并在测试阶段，控制待测器件的预电压应力等于输入电压值。
Description
技术领域
本申请涉及电子电路技术领域，尤其涉及一种氮化镓高电子迁移率晶体管动态导通电阻测试电路。
背景技术
氮化镓高电子迁移率晶体管有着广泛的应用前景和市场机遇，但在实际应用中仍然面临着许多挑战。其中，动态电阻退化效应就是制约氮化镓高电子迁移率晶体管（Gallium Nitride High Electron Mobility Transistor，简称GaN HEMT）大规模应用的最严峻的问题之一。
由于GaN功率器件的界面陷阱、异质外延层体陷阱所引起的沟道载流子部分耗尽，造成的导通电阻增加的现象，称之为动态电阻退化效应。当GaN功率器件从高压偏置切换至导通状态时，其实际的导通电阻会高于其静态导通电阻值，随着导通时长的持续逐渐衰减，在经10-1-103秒的时长之后，其动态导通电阻逐渐恢复至静态导通电阻值。
而在实际应用中，GaN HEMT作为高速开关，需要在导通和关短状态之间高速切换，其频率甚至达到MHz级，这意味着每个工作周期内GaN HEMT的导通时长极短，无法使导通电阻恢复至其理想的静态导通电阻值。因此，在高频变换器应用中，由动态电阻退化效应带来的导通电阻增加现象将十分显著，这会大大增加功率器件的功率损耗，降低工作效率，严重制约GaN HEMT作为高频电子开关在系统中的广泛应用。因此，测量GaN HEMT的导通电阻成为当前亟待解决的问题。
发明内容
有鉴于此，本申请提供一种氮化镓高电子迁移率晶体管动态导通电阻测试电路，用以动态测量氮化镓高电子迁移率晶体管在多种工作模式下的动态导通电阻。
本申请提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，包括控制器、测试电路和数据采集器；其中，
所述测试电路包括开关管组件、陪测器件和待测器件；所述陪测器件和所述待测器件组成开关管半桥电路；
所述控制器与所述测试电路连接；所述控制器，用于向所述测试电路提供用于控制所述开关管组件、所述陪测器件和所述待测器件的控制信号，以控制所述待测器件处于不同的工作模式；其中，所述工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式；
所述数据采集器与所述测试电路连接；所述数据采集器，用于采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻；
所述控制器，具体用于在应力控制阶段，控制所述待测器件的预电压应力等于所述测试电路的输入电压值的一半；
所述控制器，还具体用于在测试阶段，控制所述待测器件的预电压应力等于所述输入电压值。
本申请提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，通过设置控制器、包含待测器件的测试电路、以及数据采集器，并令测试电路包括开关管组件、陪测器件和待测器件，且所述陪测器件和所述待测器件组成开关管半桥电路，进而令控制器与测试电路连接，以向所述测试电路提供用于控制所述开关管组件、所述陪测器件和所述待测器件的控制信号，以控制所述待测器件处于不同的工作模式；其中，所述工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式，进一步地，令数据采集器采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻。最后，通过控制器在应力控制阶段，控制所述待测器件的预电压应力等于所述测试电路的输入电压值的一半，并在测试阶段，控制所述待测器件的预电压应力等于所述输入电压值。这样，通过控制器控制待测器件的工作模式，进而基于数据采集器采集待测器件的导通电压和导通电流，即可测量各种工作模式下的动态导通电阻，以基于动态导通电阻估算导通损耗。此外，通过控制器，在不同的工作模式，均可控制待测器件在应力控制阶段的预电压应力等于所述测试电路的输入电压值的一半，在测试阶段的预电压应力等于所述输入电压值。这样，可保证预电压应力一致，避免因预电压应力不一致带来的干扰，可提高测试的准确性。
附图说明
图1为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路施例一的电路结构图；
图2为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路实施例二的电路结构图；
图3为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在正向导通硬开关模式下的关键波形图；
图4为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在正向导通软开关模式的关键波形图；
图5为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在反向导通软开关模式的关键波形图；
图6为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在反向导通硬开关模式下的关键波形图；
图7为本申请一示例性实施例示出的钳位电路的电路结构图。
附图标记说明：
1：控制器；
2：测试电路；
3：数据采集器
S1：陪测器件；
S2：待测器件；
Vin：第一电压源；
C1：第一电容；
C2：第二电容；
M1：第一MOS管；
M2：第二MOS管；
M3：第三MOS管；
L：电感；
R1：第一电阻；
R2：第二电阻；
Vcc：第二电压源；
D1：第一二极管；
Dz：稳压二极管；
D2：第二二极管。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
具体的，在电力电子系统中，氮化镓高电子迁移率晶体管（Gallium Nitride HighElectron Mobility Transistor，简称GaN HEMT）的开通和关断过程存在漏源电压和漏极电流都不为零的工作模式，即为GaN HEMT的硬开关模式。GaN HEMT在硬开关模式下同时承受高压应力及热电子冲击，可能造成较为严重的动态导通电阻退化问题，从而导致电力电子系统性能的恶化，因此，非常有必要评估GaN HEMT在硬开关模式下的动态导通电阻。
除此之外，零电压软开关技术在基于GaN HEMT的高频功率变换中逐渐应用广泛。在软开关模式下，GaN HEMT的漏源级电压电流变化情况与硬开关模式下完全不同，因此需要独立于硬开关模式，单独评估GaN HEMT在软开关模式下的动态导通电阻。
另外，在AC/DC、DC/AC变换领域中，GaN HEMT还存在工作于第三象限（即反向导通）的情况（比如在桥臂互补管的同步整流过程中，GaN HEMT存在工作于第三象限的阶段）。而GaN HEMT工作于第三象限时，沟道反向导通。因此，非常有必要评估GaN HEMT在反向导通时的动态导通电阻。
有鉴于此，本申请提供一种氮化镓高电子迁移率晶体管动态导通电阻测试电路，用以动态测量氮化镓高电子迁移率晶体管在多种工作模式下的动态导通电阻。
下面给出具体的实施例，用以详细介绍本申请的技术方案。
图1为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路施例一的电路结构图。请参照图1，在图1所示示例中，所述电路包括控制器1、包含待测器件的测试电路2和数据采集器3；其中，
所述测试电路2包括开关管组件、陪测器件和待测器件；所述陪测器件和所述待测器件组成开关管半桥电路（图中未示出）；
所述控制器1与所述测试电路2连接；所述控制器1，用于向所述测试电路2提供用于控制所述开关管组件、所述陪测器件和所述待测器件的控制信号，以控制所述待测器件处于不同的工作模式；其中，所述工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式；
所述数据采集器3与所述测试电路2连接；所述数据采集器3，用于采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻；
所述控制器，具体用于在应力控制阶段，控制所述待测器件的预电压应力等于所述测试电路的输入电压值的一半；
所述控制器，还具体用于在测试阶段，控制所述待测器件的预电压应力等于所述输入电压值。
具体的，待测器件存在不同的工作模式，为准确测量待测器件的动态导通电阻，通过控制器1控制待测器件处于不同工作模式。需要说明的是，待测器件存在正向导通和反向导通工作模式。例如，在一种可能的实现方式中，待测器件包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式。
具体实现时，可以检测待测器件漏极与源极之间的导通电压，以及待测器件的导通电流，即可实时计算待测器件的动态导通电阻。
图2为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路实施例二的电路结构图。请参照图2，在图2所示示例中，所述测试电路包括陪测器件S1、待测器件S2、开关管组件包括第一开关管组件和第二开关管组件，进一步的，所述测试电路2，还包括第一电压源Vin、第一电容C1、第二电容C2、电感L和第一电阻R1；其中，
所述第一电容C1与所述第二电容C2串联，构成电容半桥电路；所述第一电容C1作上桥，所述第二电容C2作下桥；
所述电容半桥电路、所述开关管半桥电路均与所述第一电压源Vin并联；
所述第一开关管组件包括第一MOS管M1和第二MOS管M2，所述第一MOS管M1的源极与所述第二MOS管M2的源极连接，所述第一MOS管M1的漏极与所述电容半桥电路的桥臂中点连接，所述第二MOS管M2的漏极通过所述电感与所述开关管半桥电路的桥臂中点连接，所述第一MOA管M1和所述第二MOS管M2的栅极共同构成所述第一开关管组件的控制端；
所述第二开关管组件包括第三MOS管M3，所述第三MOS管M3的源极与所述第二MOS管M2的漏极连接，所述第三MOS管M3的漏极与所述第一电压源Vin的正极连接，所述第三MOS管M3的栅极构成所述第二开关管组件的控制端；
所述电阻R1连接在所述电容半桥电路的下桥点与所述开关管半桥电路的下桥点之间；
所述电感L连接在所述第三MOS管M3的源极与所述开关管半桥电路的桥臂中点之间。
具体的，待测器件S2和陪测器件S1是相同的氮化镓高电子迁移率晶体管。此外，所述陪测器件S1的源极与所述待测器件S2的漏极连接，组成开关管半桥电路；所述陪测器件S1和源极和所述待测器件S2的漏极连接，共同构成所述待测器件的桥臂中点，所述陪测器件S1的漏极构成所述开关管半桥电路的上桥点，所述待测器件S2的源极构成所述开关管半桥电路的下桥点。
具体的，参见图2，所述开关管半桥电路的上桥点与第一电压源Vin的正极连接，所述开关管半桥电路的下桥点通过第一电阻R1与第一电压源Vin的负极连接。
需要说明的是，第一电压源Vin的电压值即为测试电路的输入电压值。此外，第一开关管组件的控制端（第一开关管M1和第二开关管M2的栅极）、第二开关管组件的控制端（第三开关管M3的栅极）、以及待测器件S2的控制端、陪测器件S1的控制端均与控制器1连接。
具体实现时，所述控制器1，具体用于在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件S2和所述陪测器件S1截止，以使所述待测器件的预电压应力等于所述测试电路的输入电压值的一半；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件S2的动态导通电阻。
本实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，通过设置控制器、包含待测器件的测试电路、以及数据采集器，并令测试电路包括开关管组件、陪测器件和待测器件，且所述陪测器件和所述待测器件组成开关管半桥电路，进而令控制器与测试电路连接，以向所述测试电路提供用于控制所述开关管组件、所述陪测器件和所述待测器件的控制信号，以控制所述待测器件处于不同的工作模式；其中，所述工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式，进一步地，令数据采集器采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻。最后，通过控制器在应力控制阶段，控制所述待测器件的预电压应力等于所述测试电路的输入电压值的一半，并在测试阶段，控制所述待测器件的预电压应力等于所述输入电压值。这样，通过控制器控制待测器件的工作模式，进而基于数据采集器采集待测器件的导通电压和导通电流，即可测量各种工作模式下的动态导通电阻，以基于动态导通电阻估算导通损耗。此外，通过控制器，在不同的工作模式，均可控制待测器件在应力控制阶段的预电压应力等于所述测试电路的输入电压值的一半，在测试阶段的预电压应力等于所述输入电压值。这样，可保证预电压应力一致，避免因预电压应力不一致带来的干扰，可提高测试的准确性。
下面给出四个具体的实施例，用于说明控制器的控制原理，以使待测器件处于四种不同的工作模式：
实施例一：正向导通硬开关模式
图3为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在正向导通硬开关模式下的关键波形图。
请参照图3，控制器1会输出四个控制信号，以基于这四个控制信号控制待测器件处于不同的工作模式。为方便说明，将这四个控制信号分别即为用于控制第一开关管组件的第一信号（图中的VM1 & M2表示第一信号的电压值）、用于控制第二开关管组件的第二信号（图中的VM3表示第二信号的电压值）、用于控制陪测器件的第三信号（图中的VS1表示第三信号的电压值）和用于控制待测器件的第四信号（图中的VS2表示第四信号的电压值）。
具体的，在第一信号为高电平时，第一开关管组件导通，在第一信号为低电平时，第一开关管组件截止。
相应的，在第二信号为高电平时，第二开关管组件导通，在第二信号为低电平时，第二开关管组件截止。
在第三信号的电压值VS1为高电平时，陪测器件S1导通，在第三信号的电压值VS1低电平时，陪测器件S1截止。
在第四信号的电压值VS2为高电平时，待测器件S2导通，在第四信号为低电平时，待测器件S2截止。
需要说明的是，图3中的VDUT表示待测器件S2的漏极与源极之间的导通电压；iDS表示待测器件S2的导通电流。
请继续参见图3，具体的，在图3所示示例中，所述控制器1，具体用于：
在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件S2和所述陪测器件S1截止；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件S2的动态导通电阻；
其中，在每个周期，所述控制器1，具体用于：
在第一时刻t1到第四时刻t4，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在第四时刻t4到第五时刻t5，控制所述第一开关管组件截止、并控制所述第二开关管组件导通；
在所述第一时刻t1到第二时刻t2、以及第三时刻t3到所述第四时刻t4，控制所述待测器件S2导通、所述陪测器件S1截止；
在所述第二时刻t2到所述第三时刻t3，控制所述待测器件S2截止、所述陪测器件S1导通；
在所述第四时刻t4到第五时刻t5，控制所述待测器件S2和所述陪测器件S1均截止，以使得所述待测器件S2处于正向导通硬开关模式；其中，所述第一时刻t1、所述第二时刻t2、所述第三时刻t3、所述第四时刻t4和所述第五时刻t5按照时长顺序排列，且第一个周期的所述第一时刻t1为所述应力控制阶段的终止时刻。
具体，在图3中，控制过程包应力控制阶段和测试阶段，其中，图3中的0时刻到t1时刻为应力控制阶段，图3中的t1时刻到t9时刻为测试阶段，其中，在图3所示示例中，测试阶段包含两个周期，t1时刻到t5时刻为一个周期，t5到t9时刻为一个周期。下面结合图3，来介绍控制器的控制原理。
参见图3，在时刻0到t1时刻，处于应力控制阶段，此时，第一开关管组件（即第一MOS管M1和第二MOS管M2）导通，第二开关管组件（即第三MOS管M3）截止，待测器件S2和陪测器件S1均截止，待测器件S2的漏极与源极之间的导通电压保持为½Vin。
需要说明的是，应力控制阶段的具体时长是根据实际需要设定的，本实施例中，不对应力控制阶段的具体时长进行限定。例如，可以将应力控制阶段的时长设定为5秒。
请继续参照图3，在t1时刻，待测器件S2导通，开始第一个周期的测试。具体的，在第一时刻t1到第二时刻t2，第一开关管组件导通、第二开关管组件截止，待测器件S2导通，陪测器件S1截止。此时，第一开关管组件、电感L和待测器件S2构成回路，对待测器件S2进行充电，待测器件S2的导通电流iDS从零开始，以斜率Vin0/L0（Vin0为第一电压源的电压值；L0为电感的电感值）线性上升，直到上升至额定导通电流附近。
进一步地，继续参照图3，在第二时刻t2到第三时刻t3，第一开关管组件截止、第二开关管组件导通，待测器件S2截止，陪测器件S1导通。此时，第二开关管组件、电感L和陪测器件S1构成续流回路，待测器件S2的漏极与源极之间的导通电压等于输入电压Vin，导通电流iDS为0。
需要说明的是，参见图3，第二时刻t2，待测器件S2截止，经过短暂死区后，陪测器件S1导通。
进一步地，继续参照图3，在第三时刻t3到第四时刻t4，第一开关管组件截止、第二开关管组件导通，待测器件S2导通，陪测器件S1截止。此时，由于第三时刻t3到第四时刻t4的持续时长是第一时刻t1到第二时刻t2的持续时长的一半，待测器件S2的导通电流iDS仍然接近额定导通电流，此时，第二开关管组件、电感L和待测器件S2构成回路，对待测器件进行充电，待测器件S2的导通电流iDS以斜率Vin/L线性上升，直到上升至额定导通电流附近。进一步地，参照图2，基于钳位电路3中的M点和N点之间的电压以及待测器件S2的导通电流iDS，可以得到待测器件S2在本周期下的动态导通电阻。
具体实现时，可以基于第一公式计算待测器件S2的动态导通电阻，第一公式为：
，
其中，RDS(on)表示待测器件S2的动态导通电阻，VMN表示钳位电路3中M点和N点之间的电压，VD1表示钳位电路3中第一二极管的电压，IL表示流经电感L的电流。
需要说明的是，参见图3，第三时刻t3，陪测器件S1截止，经过短暂死区后，待测器件S2导通。
进一步地，继续参照图3，第四时刻t4到第五时刻t5，第一开关管组件导通，第二开关管组件、待测器件S2和陪测器件S1均截止，此时，待测器件S2的漏极与源极之间的导通电压VDUT与待测器件S2的导通电流iDS均为0。电路处于断开状态，此时可以为电路中的各个元器件放热，防止进行下一周期测试时，温度持续上升。
需要说明的是，参见图3，第四时刻t4，待测器件S2截止，经过短暂死区后，第一开关管组件截止，第二开关管组件导通。
进入t5时刻，下一周期开始，控制原理类似，此处不再赘述。
本事实施例提供的方法，可以动态的测量待测器件工作在正向导通硬开关模式下的动态导通电阻。
实施例二：正向导通软开关模式
图4为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在正向导通软开关模式的关键波形图。
请继续参见图4，具体的，在图4所示示例中，所述控制器1，具体用于：
在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件S2和所述陪测器件S1截止；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件S2的动态导通电阻；
其中，在每个周期，所述控制器1，还用于：
在第一时刻t1到第八时刻t8，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在所述第八时刻t8到第九时刻t9，控制所述第一开关管截止、并控制所述第二开关管组件导通；
在所述第一时刻t1到第二时刻t2的第一时长内、以及第五时刻t5到第六时刻t6的第五时长内，控制所述陪测器件S1导通、所述待测器件S2截止；
在所述第二时刻t2到第三时刻t3的第二时长、第四时刻t4到所述第五时刻t5的第五时长、所述第六时刻t6到第七时刻t7的第六时长、以及所述第八时刻t8到所述第九时刻t9的第八时长内，控制所述陪测器件S1截止和所述待测器件S2均截止；
在所述第三时刻t3到所述第四时刻t4的第三时长、所述第七时刻t7到所述第八时刻t8的第七时长内，控制所述待测器件S2导通、所述陪测器件S1截止；其中，所述第一时刻t1、所述第二时刻t2、所述第三时刻t3、所述第四时刻t4、所述第五时刻t5、所述第六时刻t6、所述第七时刻t7、所述第八时刻t8和所述第九时刻t9按照时间顺序排列，且第一个周期的所述第一时刻为所述应力控制阶段的终止时刻；
所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件S2的导通电流从0增加至所述待测器件S2的额定导通电流时所需的基础时长；
所述第一时长等于第一指定值，所述第一指定值小于所述基础时长，以使所述待测器件S2工作至正向导通软开关模式。
具体，在图4中，控制过程包应力控制阶段和测试阶段，其中，图4中的0时刻到t1时刻为应力控制阶段，图4中的t1时刻到t9时刻为测试阶段，其中，在图6所示示例中，t1时刻到t9时刻为一个周期，测试阶段以1个周期作为示例。下面结合图4，来介绍控制器1的控制原理。
请参照图4，在时刻0到t1时刻，处于应力控制阶段，此时，第一开关管组件（即第一MOS管M1和第二MOS管M2）导通，第二开关管组件（即第三MOS管M3）截止，待测器件S2和陪测器件S1均截止，待测器件S2的漏极与源极之间的导通电压保持为½Vin。
请继续参照图4，在第一时刻t1到第二时刻t2的第一时长内，第一开关管组件导通、第二开关管组件截止，陪测器件S1导通、待测器件S2截止。
进一步地，请继续参照图4，在第二时刻t2到第三时刻t3的第二时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2关断。此时，第一开关管组件、电感L和待测器件S2漏源寄生电容构成回路，使待测器件S2漏源电压通过谐振放电，以正弦的波形从Vin降低为0。
进一步地，请继续参照图4，在第三时刻t3到第四时刻t4的第三时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2导通。此时，第一开关管组件、电感L和待测器件S2构成回路，对待测器件S2进行充电，待测器件S2的导通电流iDS从零开始，以斜率1/2Vin0/L0（Vin0为第一电压源的电压值；L0为电感的电感值）线性上升，直到上升至额定导通电流附近。
进一步地，继续参照图4，在第四时刻t4到第五时刻t5，第一开关管组件开通、第二开关管组件截止，待测器件S2截止，陪测器件S1截止。此时，为死区保护时间。
进一步的，继续参照图4，在第五时刻t5到第六时刻t6，第一开关管组件开通、第二开关管组件截止，待测器件S2截止，陪测器件S1导通。此时，第一开关管组件、电感L和陪测器件S1构成回路，使得电感电流iL从峰值开始，以斜率-1/2Vin0/L0线性下降，直到下降为0。
进一步的，继续参照图4，从第六时刻t6到第八时刻t8，电路工作模式与第二时刻t2到第四时刻t4完全相同，此处不再赘述。
本实施例中，通过将第一时长设定为第一指定值，第一指定值小于基础时长时，可以使待测器件工作在正向导通软开关模式。
需要说明的是，基础时长是待测器件S2的导通电流从0增加至所述待测器件的额定导通电流时所需的时长。第一指定值的具体时长是根据实际需要设定的，本实施例中，不对此进行限定。例如，一实施例中，可以将第一指定值设定为200纳秒。
本实施例提供的方法，可以动态的测量待测器件工作在正向导通软开关模式下的动态导通电阻。
实施例三：反向导通软开关模式
图5为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在反向导通软开关模式的关键波形图。
请继续参见图5，具体的，在图5所示示例中，所述控制器1，具体用于：
在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件S2和所述陪测器件S1截止；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件S2的动态导通电阻；
其中，在每个周期，所述控制器1，还用于：
在第一时刻t1到第八时刻t8，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在所述第八时刻t8到第九时刻t9，控制所述第一开关管截止、并控制所述第二开关管组件导通；
在所述第一时刻t1到第二时刻t2的第一时长内、以及第五时刻t5到第六时刻t6的第五时长内，控制所述陪测器件S1导通、所述待测器件S2截止；
在所述第二时刻t2到第三时刻t3的第二时长、第四时刻t4到所述第五时刻t5的第五时长、所述第六时刻t6到第七时刻t7的第六时长、以及所述第八时刻t8到所述第九时刻t9的第八时长内，控制所述陪测器件S1截止和所述待测器件S2均截止；
在所述第三时刻t3到所述第四时刻t4的第三时长、所述第七时刻t7到所述第八时刻t8的第七时长内，控制所述待测器件S2导通、所述陪测器件S1截止；其中，所述第一时刻t1、所述第二时刻t2、所述第三时刻t3、所述第四时刻t4、所述第五时刻t5、所述第六时刻t6、所述第七时刻t7、所述第八时刻t8和所述第九时刻t9按照时间顺序排列，且第一个周期的所述第一时刻为所述应力控制阶段的终止时刻；
其中，所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件S2的导通电流从0增加至所述待测器件S2的额定导通电流时所需的基础时长；
所述第一时长等于第二指定值，所述第二指定值等于所述基础时长，以使所述待测器件S2工作至反向导通软开关模式。
具体，在图5中，控制过程包应力控制阶段和测试阶段，其中，图5中的0时刻到t1时刻为应力控制阶段，图5中的t1时刻到t9时刻为测试阶段，其中，在图5所示示例中， t1时刻到t9时刻为一个周期，测试阶段以1个周期作为示例。下面结合图5，来介绍控制器的控制原理：
请参照图5，在时刻0到t1时刻，处于应力控制阶段，此时，第一开关管组件（即第一MOS管M1和第二MOS管M2）导通，第二开关管组件（即第三MOS管M3）截止，待测器件S2和陪测器件S1均截止，待测器件S2的漏极与源极之间的导通电压保持为½Vin。
请继续参照图5，在第一时刻t1到第二时刻t2的第一时长内，第一开关管组件导通、第二开关管组件截止，陪测器件S1导通、待测器件S2截止。
进一步地，请继续参照图5，在第二时刻t2到第三时刻t3的第二时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2关断。此时，第一开关管组件、电感L和待测器件S2漏源寄生电容构成回路，使待测器件S2漏源电压通过谐振放电，以正弦的波形从Vin降低为0。
进一步地，请继续参照图5，在第三时刻t3到第四时刻t4的第三时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2导通。此时，第一开关管组件、电感L和待测器件S2构成回路，对待测器件S2进行充电，待测器件S2的导通电流iDS从负的额定导通电流开始，以斜率1/2Vin0/L0（Vin0为第一电压源的电压值；L0为电感的电感值）线性上升，直到上升0。
进一步地，继续参照图5，在第四时刻t4到第五时刻t5，第一开关管组件开通、第二开关管组件截止，待测器件S2截止，陪测器件S1截止。此时，为死区保护时间。
进一步的，继续参照图5，从第五时刻t5到第八时刻t8，电路工作模式与第一时刻t1到第四时刻t4完全相同，此处不再赘述。
需要说明的是，第二指定值的具体时长是根据实际需要设定的，本实施例中，不对此进行限定。例如，一实施例中，可以将第二指定值设置为5微秒，以使待测器件工作至反向导通软开关模式。
本实施例提供的方法，可以动态的测量待测器件工作在反向导通软开关模式下的动态导通电阻。
实施例四：反向导通硬开关模式
图6为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路在的关键波形图。
请继续参见图6，具体的，在图6所示示例中，所述控制器，具体用于：
在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件S2和所述陪测器件S1截止；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件S2的动态导通电阻；
其中，在每个周期，所述控制器1，还用于：
在第一时刻t1到第八时刻t8，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在所述第八时刻t8到第九时刻t9，控制所述第一开关管截止、并控制所述第二开关管组件导通；
在所述第一时刻t1到第二时刻t2的第一时长内、以及第五时刻t5到第六时刻t6的第五时长内，控制所述陪测器件S1导通、所述待测器件S2截止；
在所述第二时刻t2到第三时刻t3的第二时长、第四时刻t4到所述第五时刻t5的第五时长、所述第六时刻t6到第七时刻t7的第六时长、以及所述第八时刻t8到所述第九时刻t9的第八时长内，控制所述陪测器件S1截止和所述待测器件S2均截止；
在所述第三时刻t3到所述第四时刻t4的第三时长、所述第七时刻t7到所述第八时刻t8的第七时长内，控制所述待测器件S2导通、所述陪测器件S1截止；其中，所述第一时刻t1、所述第二时刻t2、所述第三时刻t3、所述第四时刻t4、所述第五时刻t5、所述第六时刻t6、所述第七时刻t7、所述第八时刻t8和所述第九时刻t9按照时间顺序排列，且第一个周期的所述第一时刻为所述应力控制阶段的终止时刻；
其中，所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件S2的导通电流从0增加至所述待测器件S2的额定导通电流时所需的基础时长；
所述第一时长等于第三指定值，所述第三指定值大于所述基础时长，以使所述待测器件S2工作至反向导通硬开关模式。
具体的，在图6中，控制过程包应力控制阶段和测试阶段，其中，图6中的0时刻到t1时刻为应力控制阶段，图6中的t1时刻到t9时刻为测试阶段，其中，在图6所示示例中，t1时刻到t9时刻为一个周期，测试阶段以1个周期作为示例。下面结合图6，来介绍控制器的控制原理。
请参照图6，在时刻0到t1时刻，处于应力控制阶段，此时，第一开关管组件（即第一MOS管M1和第二MOS管M2）导通，第二开关管组件（即第三MOS管M3）截止，待测器件S2和陪测器件S1均截止，待测器件S2的漏极与源极之间的导通电压保持为½Vin。
请继续参照图6，在第一时刻t1到第二时刻t2的第一时长内，第一开关管组件导通、第二开关管组件截止，陪测器件S1导通、待测器件S2截止。
进一步地，请继续参照图6，在第二时刻t2到第三时刻t3的第二时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2关断。此时，第一开关管组件、电感L和待测器件S2漏源寄生电容构成回路，使待测器件S2漏源电压通过谐振放电，以正弦的波形从Vin降低为0。
进一步地，请继续参照图6，在第三时刻t3到第四时刻t4的第三时长内，第一开关管组件导通、第二开关管组件截止、陪测器件S1关断、待测器件S2导通。此时，第一开关管组件、电感L和待测器件S2构成回路，对待测器件S2进行充电，待测器件S2的导通电流iDS从负的额定导通电流开始，以斜率1/2Vin0/L0（Vin0为第一电压源的电压值；L0为电感的电感值）线性上升，直到上升负的额定导通电流值的一半。
进一步地，继续参照图6，在第四时刻t4到第五时刻t5，第一开关管组件开通、第二开关管组件截止，待测器件S2截止，陪测器件S1截止。此时，为死区保护时间。
进一步的，继续参照图6，从第五时刻t5到第八时刻t8，电路工作模式与第一时刻t1到第四时刻t4完全相同，此处不再赘述。
需要说明的是，第三指定值的具体时长是根据实际需要设定的，本实施例中，不对此进行限定。例如，一实施例中，可以将第三指定值设置为20微秒，以使待测器件S2工作至反向导通硬开关模式。
本实施例提供的方法，可以动态的测量待测器件工作在反向导通硬开关模式下的动态导通电阻。
需要说明的是，请同时参照图3到图6，本实施例提供的方法，在进行双脉冲测试或多脉冲测试时，各个周期之间的预应力均保持为测试电路的输入电压值，这样，可以排除预电压应力对动态电阻的影响，使动态电阻测试更准确。
本申请提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，通过设计兼容多工作模式的测试电路，使GaN HEMT在四种不同工作模式下预电压应力相同，可以排除应力的干扰对测试的影响。进一步地，通过设定第一时长的时间，使待测器件在正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式下都可以进行测量动态导通电阻。
可选的，在本申请一可能的实现方式中，所述数据采集器包括钳位电路和数据采集模块；其中，
所述钳位电路的输入端分别与所述待测器件的漏极、以及所述待测器件的源极连接；所述钳位电路，用于为所述数据采集模块采集所述待测器件的漏极与源极之间的导通电压；
所述数据采集模块，用于采集所述待测器件的导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻。
图7为本申请一示例性实施例提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路施例二的电路结构图。请参照图7，所述钳位电路3包括第二电压源Vcc、第一二极管D1、稳压二极管Dz和第二电阻R2；其中，
所述第一二极管D1的正极构成所述钳位电路3的一个输入端、与所述待测器件S2的漏极连接，所述第一二极管D1的负极与所述第二电阻R2的一端连接，所述第二电阻R2的另一端与所述第二电压源Vcc的正极连接；
所述稳压二极管Dz的负极与所述第一二极管D1的正极连接，所述稳压二极管Dz的正极与所述第二电压源Vcc的负极连接；
所述第二电压源Vcc的负极构成所述钳位电路3的另一个输入端、与所述待测器件S2的源极连接。
具体的，第一电压源Vin的电压值高于第二电压源Vcc的电压值。
进一步地，请继续参照图7，所述钳位电路3还包括第二二极管D2；其中，
所述第二二极管D2连接于所述第一二极管D1和所述稳压二极管Dz之间，且所述第二二极管D2的正极与所述第一二极管D1的正极连接。
具体的，参照图7，在工作模式为反向导通硬开关模式和反向导通软开关模式时，N点的电位高于M点的电位。此时，由于存在第二二极管D2，使电流只能单向的从M点流向N点，可以阻断M点和N点之间可能存在的漏电流。
本申请提供的氮化镓高电子迁移率晶体管动态导通电阻测试电路，可以兼容正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式四种工作状态，同时，通过改进钳位电路，通过第二二极管防止产生漏电流，可以减少在反向导通硬开关模式和反向导通软开关模式时的误差，进而可以准确的基于动态导通电阻估算导通损耗。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (11)
1.一种氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述氮化镓高电子迁移率晶体管动态导通电阻测试电路包括控制器、测试电路和数据采集器；其中，
所述测试电路包括开关管组件、陪测器件和待测器件；所述陪测器件和所述待测器件组成开关管半桥电路；
所述控制器与所述测试电路连接；所述控制器，用于向所述测试电路提供用于控制所述开关管组件、所述陪测器件和所述待测器件的控制信号，以控制所述待测器件处于不同的工作模式；其中，所述工作模式包括正向导通硬开关模式、反向导通硬开关模式、正向导通软开关模式和反向导通软开关模式；
所述数据采集器与所述测试电路连接；所述数据采集器，用于采集所述待测器件的导通电压和导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻；
所述控制器，具体用于在应力控制阶段，控制所述待测器件的预电压应力等于所述测试电路的输入电压值的一半；
所述控制器，还具体用于在测试阶段，控制所述待测器件的预电压应力等于所述输入电压值。
2.根据权利要求1所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述开关管组件包括第一开关管组件和第二开关管组件；所述测试电路，还包括第一电压源、第一电容、第二电容、电感和第一电阻；其中
所述第一电容与所述第二电容串联，构成电容半桥电路；所述第一电容作上桥，所述第二电容作下桥；
所述电容半桥电路、所述开关管半桥电路均与所述第一电压源并联；
所述第一开关管组件包括第一MOS管和第二MOS管，所述第一MOS管的源极与所述第二MOS管的源极连接，所述第一MOS管的漏极与所述电容半桥电路的桥臂中点连接，所述第二MOS管的漏极通过所述电感与所述开关管半桥电路的桥臂中点连接，所述第一MOS管和所述第二MOS管的栅极共同构成所述第一开关管组件的控制端；
所述第二开关管组件包括第三MOS管，所述第三MOS管的源极与所述第二MOS管的漏极连接，所述第三MOS管的漏极与所述第一电压源的正极连接，所述第三 MOS管的栅极构成所述第二开关管组件的控制端；
所述电阻连接在所述电容半桥电路的下桥点与所述开关管半桥电路的下桥点之间；
所述电感连接在所述第三MOS管的源极与所述开关管半桥电路的桥臂中点之间。
3.根据权利要求2所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述控制器，具体用于：
在应力控制阶段，控制所述第一开关管组件导通、并控制所述第二开关管组件截止、以及控制所述待测器件和所述陪测器件截止，以使所述待测器件的预电压应力等于所述测试电路的输入电压值的一半；
在测试阶段，输出两个周期的双脉冲控制信号或多个周期的多脉冲控制信号，以测试所述待测器件的动态导通电阻。
4.根据权利要求3所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，在每个周期，所述控制器，具体用于：
在第一时刻到第四时刻，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在第四时刻到第五时刻，控制所述第一开关管组件截止、并控制所述第二开关管组件导通；
在所述第一时刻到第二时刻、以及第三时刻到所述第四时刻，控制所述待测器件导通、所述陪测器件截止；
在所述第二时刻到所述第三时刻，控制所述待测器件截止、所述陪测器件导通；
在所述第四时刻到所述第五时刻，控制所述待测器件和所述陪测器件均截止，以使得所述待测器件处于正向导通硬开关模式；其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻和所述第五时刻按照时间顺序排列，且第一个周期的所述第一时刻为所述应力控制阶段的终止时刻。
5.根据权利要求3所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，在每个周期，所述控制器，还用于：
在第一时刻到第八时刻，控制所述第一开关管组件导通、并控制所述第二开关管组件截止；在所述第八时刻到第九时刻，控制所述第一开关管截止、并控制所述第二开关管组件导通；
在所述第一时刻到第二时刻的第一时长内、以及第五时刻到第六时刻的第五时长内，控制所述陪测器件导通、所述待测器件截止；
在所述第二时刻到第三时刻的第二时长、第四时刻到所述第五时刻的第四时长、所述第六时刻到第七时刻的第六时长、以及所述第八时刻到所述第九时刻的第八时长内，控制所述陪测器件截止和所述待测器件均截止；
在所述第三时刻到所述第四时刻的第三时长、所述第七时刻到所述第八时刻的第七时长内，控制所述待测器件导通、所述陪测器件截止；其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻、所述第五时刻、所述第六时刻、所述第七时刻、所述第八时刻和所述第九时刻按照时间顺序排列，且第一个周期的所述第一时刻为所述应力控制阶段的终止时刻。
6.根据权利要求5所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件的导通电流从0增加至所述待测器件的额定导通电流时所需的基础时长；
所述第一时长等于第一指定值，所述第一指定值小于所述基础时长，以使所述待测器件工作至正向导通软开关模式。
7.根据权利要求6所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件的导通电流从0增加至所述待测器件的额定导通电流时所需的基础时长；
所述第一时长等于第二指定值，所述第二指定值等于所述基础时长，以使所述待测器件工作至反向导通软开关模式。
8.根据权利要求6所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述第三时长、所述第五时长和所述第七时长相等，且等于所述待测器件的导通电流从0增加至所述待测器件的额定导通电流时所需的基础时长；
所述第一时长等于第三指定值，所述第三指定值大于所述基础时长，以使所述待测器件工作至反向导通硬开关模式。
9.根据权利要求1所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述数据采集器包括钳位电路和数据采集模块；其中，
所述钳位电路的输入端分别与所述待测器件的漏极、以及所述待测器件的源极连接；所述钳位电路，用于为所述数据采集模块采集所述待测器件的漏极与源极之间的导通电压；
所述数据采集模块，用于采集所述待测器件的导通电流，并基于所述导通电压和所述导通电流确定所述待测器件的动态导通电阻。
10.根据权利要求9所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述钳位电路包括第二电压源、第一二极管、稳压二极管和第二电阻；其中，
所述第一二极管的正极构成所述钳位电路的一个输入端、与所述待测器件的漏极连接，所述第一二极管的负极与所述第二电阻的一端连接，所述第二电阻的另一端与所述第二电压源的正极连接；
所述稳压二极管的负极与所述第一二极管的正极连接，所述稳压二极管的正极与所述第二电压源的负极连接；
所述第二电压源的负极构成所述钳位电路的另一个输入端、与所述待测器件的源极连接。
11.根据权利要求10所述的氮化镓高电子迁移率晶体管动态导通电阻测试电路，其特征在于，所述钳位电路还包括第二二极管；其中，
所述第二二极管连接于所述第一二极管和所述稳压二极管之间，且所述第二二极管的正极与所述第一二极管的正极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311603786.1A CN117310434A (zh) | 2023-11-28 | 2023-11-28 | 一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311603786.1A CN117310434A (zh) | 2023-11-28 | 2023-11-28 | 一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117310434A true CN117310434A (zh) | 2023-12-29 |
Family
ID=89286912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311603786.1A Pending CN117310434A (zh) | 2023-11-28 | 2023-11-28 | 一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117310434A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170019095A1 (en) * | 2015-07-14 | 2017-01-19 | Infineon Technologies Austria Ag | System and Method for Operating a Switching Transistor |
| CN113252987A (zh) * | 2021-07-05 | 2021-08-13 | 西安众力为半导体科技有限公司 | 一种GaN HEMT功率器件的动态电阻测试电路 |
| US20220099726A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gan reliability built-in self test (bist) apparatus and method for qualifying dynamic on-state resistance degradation |
| CN115575713A (zh) * | 2022-11-03 | 2023-01-06 | 西安众力为半导体科技有限公司 | 一种GaN HEMT软开关动态电阻测量电路 |
| CN116879701A (zh) * | 2023-07-07 | 2023-10-13 | 北京海创微芯科技有限公司 | 一种氮化镓晶体管动态导通电阻测试电路及测试方法 |
-
2023
- 2023-11-28 CN CN202311603786.1A patent/CN117310434A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170019095A1 (en) * | 2015-07-14 | 2017-01-19 | Infineon Technologies Austria Ag | System and Method for Operating a Switching Transistor |
| US20220099726A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gan reliability built-in self test (bist) apparatus and method for qualifying dynamic on-state resistance degradation |
| CN113252987A (zh) * | 2021-07-05 | 2021-08-13 | 西安众力为半导体科技有限公司 | 一种GaN HEMT功率器件的动态电阻测试电路 |
| CN115575713A (zh) * | 2022-11-03 | 2023-01-06 | 西安众力为半导体科技有限公司 | 一种GaN HEMT软开关动态电阻测量电路 |
| CN116879701A (zh) * | 2023-07-07 | 2023-10-13 | 北京海创微芯科技有限公司 | 一种氮化镓晶体管动态导通电阻测试电路及测试方法 |
Non-Patent Citations (2)
| Title |
|---|
| ZONGLUN XIE: "Dynamic RDS(on)Testing for GaN Devices Considering Third Quadrant and Different Operating Conditions", IEEE, pages 39 * |
| 李瑞: "增强型GaN功率器件的动态电阻测试及分析", 中国知网, pages 12 - 58 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gelagaev et al. | A fast voltage clamp circuit for the accurate measurement of the dynamic on-resistance of power transistors | |
| US7397264B2 (en) | Method for testing power MOSFET devices | |
| CN109494972B (zh) | 基于增强型氮化镓器件的死区时间设置方法 | |
| CN113252987A (zh) | 一种GaN HEMT功率器件的动态电阻测试电路 | |
| WO2020135197A1 (zh) | 一种氮化镓器件动态电阻测试电路 | |
| Yang et al. | Design of a fast dynamic on-resistance measurement circuit for GaN power HEMTs | |
| CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
| CN111289799B (zh) | 一种GaN器件动态导通电阻测量电路 | |
| Li et al. | Accurate measurement of dynamic on-state resistances of GaN devices under reverse and forward conduction in high frequency power converter | |
| CN116879701A (zh) | 一种氮化镓晶体管动态导通电阻测试电路及测试方法 | |
| TW202227846A (zh) | 用以測試元件動態特性之通用開關操作裝置及方法 | |
| CN116008769B (zh) | 一种自驱式功率半导体导通压降检测电路 | |
| CN116047171B (zh) | 一种功率半导体场效应晶体管动态导通电阻的表征方法及装置 | |
| Cao et al. | A new measurement circuit to evaluate current collapse effect of GaN HEMTs under practical conditions | |
| CN117310434A (zh) | 一种氮化镓高电子迁移率晶体管动态导通电阻测试电路 | |
| Qiu et al. | Diagnosing for cross-conduction in GaN half-bridge | |
| Lu et al. | Short Circuit Capability and Performance Degradation of Cascode GaN Devices-A Case Study | |
| CN218386794U (zh) | SiC MOSFET的保护电路 | |
| CN116449249A (zh) | 一种碳化硅mosfet管短路检测电路及装置 | |
| CN114814515A (zh) | SiC MOSFET的短路检测电路及方法 | |
| Koyama et al. | Novel cascode GaN module integrated a single gate driver IC with high switching speed controllability | |
| CN112434401B (zh) | 一种mosfet栅源电压响应高频脉冲干扰的方法 | |
| CN115605769B (zh) | 用于测量氮化物基半导体器件的动态导通电阻的设备 | |
| JP7095384B2 (ja) | ゲート駆動回路およびスイッチング電源装置 | |
| Xie et al. | Dynamic ON-Resistance Characterization of GaN Power HEMTs under Forward/Reverse Conduction Using Multi-group Double Pulse Test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |