CN110850174A - 用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 - Google Patents
用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 Download PDFInfo
- Publication number
- CN110850174A CN110850174A CN201911089566.5A CN201911089566A CN110850174A CN 110850174 A CN110850174 A CN 110850174A CN 201911089566 A CN201911089566 A CN 201911089566A CN 110850174 A CN110850174 A CN 110850174A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- gallium nitride
- nitride hemt
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,包括:高压阻断子电路、稳压子电路、防振荡子电路、滤波子电路和FPGA主控电路,具有低测量延时的特点。本发明还公开了一种用于测试氮化镓HEMT动态电阻的测试条件可控装置,包括用于测试氮化镓HEMT动态电阻的电压钳位电路、电压应力控制电路、电流控制电路、开关模式控制电路、封装温度控制电路,在满足检测延时大大降低的前提下,还能够对检测过程中各种因素进行控制,为检测动态电阻的准确性提供保障。本发明还公开了一种用于测试氮化镓HEMT动态电阻的测试系统,能够为检测动态电阻还原真实的应用环境,从而完成对动态电阻的准确性观测。
Description
技术领域
本发明属于宽禁带半导体的动态电阻检测技术领域,具体涉及一种用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统。
背景技术
被称为第三代半导体材料的宽禁带半导体氮化镓HEMT,如氮化镓HEMT(即氮化镓高电子迁移率开关管),其是一种新型的半导体氮化镓HEMT,由于其在设计高效功率开关变换器方面性能优于传统硅氮化镓HEMT,因此,其在电力电子领域具有广阔的应用前景。
然而,氮化镓HMET在使用的过程中,存在造成其性能退化的因素,具体为氮化镓HEMT的动态电阻的变化就是造成其性能退化的原因之一。由于氮化镓HEMT关断状态下需要承受高压应力,因此造成氮化镓HEMT的电子被俘获在界面、介质层及缓冲层中,从而,在氮化镓HEMT开始导通的一段时间内会观测到其导通电阻明显高于稳定状态下的导通电阻。随着导通状态下氮化镓HEMT的高压应力解除,氮化镓HEMT中被俘获的电子被释放,从而导通电阻逐渐下降,直至不再变化。在上述过程中,氮化镓HEMT的动态电阻变化会造成其在实际应用中的开关损耗的增加,甚至造成氮化镓HEMT损坏。因此,动态电阻的检测对于氮化镓HEMT的设计与应用都至关重要。
在目前的相关技术中,通常采用的动态电阻的测试方法为:采用示波器得到氮化镓HEMT的漏源电压和漏源电流,然后通过欧姆定律求得氮化镓HEMT的导通电阻。然而,由于氮化镓HEMT处于关断状态时,漏源电压通常高达数百伏,而在导通状态时,氮化镓HEMT的漏源电压通常低至1V以下。但是数字示波器一般量化精度仅为8位,如果将最大电压量程分为28=256份,假设关断状态的电压为400V,则测量精度为400/256=1.56V。那么,若满足关断状态的电压测试量程要求,则无法满足导通状态下电压测试的精度要求。故而,需要将关断状态下的高压钳位在导通状态下的漏源电压压降附近,以保证导通状态的电压测量精度要求。这样,需要引入电压钳位电路,但电压钳位电路引入的同时,也会引入由氮化镓HEMT特性带来的测量延时。因此,很难检测待测氮化镓HEMT导通瞬间过程中的动态电阻变化,检测延时较长,不利于观测动态电阻现象。
此外,现有测试方法或设备缺乏可以定量控制电压应力、电压应力时间、封装温度、应力电流、开关模式等可能造成动态电阻变化的测试条件的控制装置。
再者,现有的测试方法或设备多采用传统的双脉冲检测法,这种方法并不能完全真实的还原氮化镓HEMT在电路中的实际应用条件。
故而,缩短检测延时,定量控制影响动态电阻的测试条件,真实的还原氮化镓HEMT的实际应用条件是氮化镓HEMT动态电阻检测中亟待克服的技术难题。
发明内容
为了解决上述检测延时较长的问题,本发明的第一目的在于提供一种用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,具有低测量延时的特点。
为实现上述目的,本发明按以下技术方案予以实现的:
本发明所述的用于测试宽禁带半导体的电压钳位电路,包括:
高压阻断子电路,与待测氮化镓HEMT串联,用于阻断所述待测氮化镓HEMT在关断状态下的漏源电压;
稳压子电路,与所述高压阻断子电路串联,用于消除开关瞬变过程中钳位电压出现的尖峰;
防振荡子电路,与所述稳压子电路并联,用于限制开关噪声带来的钳位电压振荡;
滤波子电路,与所述稳压子电路并联,用于滤除整个电路在开关过程中产生的高频噪声;
FPGA主控电路,与所述高压阻断子电路连接,通过输出预设精度的驱动信号以提高所述高压阻断子电路的开关时间,进而降低测量过程中的延时,同时通过所述滤波子电路将通带截止频率设定在上升沿频率附近,以抑制开关瞬变过程中的谐波,并且所述防振荡子电路抑制钳位电压尖峰的出现,实现短时间内对氮化镓HEMT的动态电阻的漏源电压钳位在预定范围。。
进一步地,所述高压阻断子电路具体为氮化镓高速开关管,并且其栅极通过开关管驱动芯片和栅极驱动电阻驱动。
进一步地,所述防振荡子电路具体包括第一肖特基二极管、第二肖特基二极管、第三肖特基二极管和第四肖特基二极管;所述第一肖特基二级管与第二肖特基二极管同向串联,形成第一支路;所述第三肖特基二极管与第四肖特基二极管同向串联,形成第二支路;所述第一子路与所述第二支路反向并联。
进一步地,所述稳压子电路包括串联的稳压管和电阻。。
为了解决上述缺乏对检测过程中出现的各种影响因素进行可控的问题,本发明的第二目的在于提供一种用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,在满足检测延时大大降低的前提下,还能够对检测氮化镓HEMT过程中的电压应力大小和时间、封装温度、应力电流和开关模式进行控制,为检测动态电阻的准确性提供保障。
为实现上述目的,本发明按以下技术方案予以实现的:
本发明所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,包括:
用于测试氮化镓HEMT动态电阻的电压钳位电路,并联在待测氮化镓HEMT的源极与漏极之间,用于在短时间内将待测氮化镓HEMT在关断状态下的漏源电压钳位在预定范围;
所述电压应力控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对电压应力的大小和施加时间的控制;
所述电流控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对电流应力大小的控制;
所述开关模式控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对软硬开关模式的切换;
所述封装温度控制电路,与待测氮化镓HEMT的栅极连接,用于对待测氮化镓HEMT的封装表面温度的检测与控制;
在所述FPGA主控电路的作用下,所述电压应力控制电阻通过程控高压直流源控制电压大小,通过其内部半桥子电路实现应力时间的控制,为待测氮化镓HEMT提供期望的电压应力条件;所述电流控制电路通过开关管调控电流应力大小,待电流应力达到期望值之后,通过打开控制开关管接入电流应力;所述开关模式控制电路通过控制两个电子开关的通断,选择是否接入谐振电感,从而对所述待测氮化镓HEMT实现ZVS零电压软开模式;所述封装温度控制电路,通过热电偶检测待测氮化镓HEMT的表面温度,并反馈给加热器,以实现对测试封装温度的控制。
进一步地,所述电压应力控制电路包括高压直流源、电解电容C1C2、第一开关管和第二开关管;所述电解电容与所述高压直流源并联;所述第一开关管和第二开关管串联组成半桥结构,并与所述高压直流源并联。
进一步地,所述电流控制电路包括功率电感、泄放二极管、泄放电阻、泄放电容、调整管、第三开关管、第四开关管和防倒灌二极管;所述功率电感通过二极管与电压应力控制电路中的开关管的漏极连接;所述泄放电阻与所述泄放电容并联后与所述泄放二极管串联,并与所述功率电感并联,再串联所述调整管接地;所述开关管与所述功率电感并联;所述防倒灌二极管与开关管串联后与所述调整管并联。
进一步地,所述开关模式控制电路包括第一电子开关、第二电子开关,电感、二极管和第五开关管;所述第二电子开关与所述二极管、第五开关管串联;所述二极管与所述第五开关管并联;所述二极管与所述第一电子开关、电感串联后,与所述二极管反向连接。
进一步地,所述封装温度探测电路包括串联连接的热电偶和加热装置;所述电流检测电路为电流分流器。
为了解决上述不能真实的还原氮化镓HEMT的实际应用条件的问题,本发明的第三目的在于提供一种用于测试宽禁带半导体开关器件动态电阻的测试系统,能够为检测动态电阻还原真实的应用环境,从而完成对动态电阻的准确性观测。
为实现上述目的,本发明按以下技术方案予以实现的:
本发明所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,包括:
用于测试氮化镓HEMT动态电阻的测试条件可控装置,用于对氮化镓HEMT动态电阻的测试条件进行有效控制;
直流供电电源,为所述测试条件可控装置提供测试所用的直流源;
示波器,采集漏源电压、漏源电流,并将电压电流数据传输;
上位机,程控FPGA主控电路、直流供电电路、示波器,确定各自工作状态,接收数据,完成数据处理,得到待测氮化镓HEMT动态电阻的测试结果。
与现有技术相比,本发明的有益效果是:
本发明所述的用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,通过所述FPGA主控电路输出高精度的驱动信号,从而使得所述高压阻断子电路完成低测量延时的通断,也就阻断了待测氮化镓HEMT在关断状态下的漏源电压,并通过所述滤波子电路和防振荡子电路限制开关过程中的各种噪声,进而实现了在短时间内对氮化镓HEMT的动态电阻的漏源电压钳位在预定范围,以便后续对动态电阻的观测。
本发明所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,则是在上述所述的用于测试氮化镓动态电阻的电压钳位电路的基础上,综合其他电路,即电压应力控制电路对电压应力的大小和施加时间的控制、电流控制电路对电流应力大小的控制、开关模式控制电路用于对软硬开关模式的切换、封装温度控制电路对待测氮化镓HEMT的封装表面温度的检测与控制,从而解决观测过程中出现电压应力大小、时间、封装温度、应力电流、开关模式对动态电阻变化的影响,进一步实现后续对动态电阻精准的观测。
本发明所述的用于测试宽禁带半导体开关器件动态电阻的测试系统,是在上述所述的用于测试氮化镓HEMT动态电阻的测试条件可控装置的基础上,综合直流供电电源、示波器和上位机,在实际过程中,检测人员通过上位机,程控FPGA主控电路、直流供电电源、示波器,确定各自工作状态,接收数据,完成数据处理,精确地得到待测氮化镓HEMT动态电阻的测试结果,从而更好的将氮化镓HEMT广泛地运用于电力电子领域中。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,其中:
图1是本发明用于测试宽禁带半导体开关器件动态电阻的电压钳位电路的电路原理图;
图2是本发明用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置的电路原理图;
图3是本发明用于测试宽禁带半导体开关器件动态电阻的测试系统的电路原理框图。
图中:
1:电压钳位电路
11:高压阻断子电路 12:稳压子电路 13:防振荡子电路
14:滤波子电路 15:FPGA主控电路
2:测试条件可控装置
21:电压应力控制电路 22:电流控制电路 23:开关模式控制电路
24:封装温度控制电路
3:直流供电电源 4:上位机 5:示波器
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
在现有技术中,保证导通状态的电压测量精度要求,引入电压钳位电路。但是,加入电压钳位电路之后,由于电压钳位电路的寄生电容,会与电阻形成RC延时的问题,故而不能在钳位点检测到待测器件导通的瞬间待测器件漏源两端的电压信号,造成大约200us的检测延时问题;且由于被动型器件的响应速度的限制(如钳位二极管的反向恢复时间)也会造成出现测量延时的问题;本发明的目的是为了降低以上原因造成的测量延时问题。所采用的方法是主动开关式的钳位方法。
所谓主动,是指钳位电路不再使用不可控的器件,而是使用全控性氮化镓HEMT器件,且其通断不再依靠漏源电压的变化进行控制,而是通过FPGA控制的驱动芯片控制氮化镓HEMT。这样做的好处,主动控制式的氮化镓HEMT开关速度极快(10ns以内可以完成开关动作),这样,由于以上说到的漏源电压测量延时问题将得到改进,优化。高压阻断子电路的通断的特点是开关切换速度快,且其时序由FPGA芯片精确可控。
如图1所示,本发明所述的用于测试宽禁带半导体开关器件动态电阻的电压钳位电路1,包括高压阻断子电路11、稳压子电路12、防振荡子电路13、滤波子电路14和FPGA主控电路15。其中,所述高压阻断子电路11的栅极与所述FPGA主控电路15连接,漏极与待测氮化镓HEMT串联,源极与所述稳压子电路12串联,所述防振荡子电路13和所述滤波子电路14分别与所述稳压子电路12并联。
具体地,所述FPGA主控电路15通过输出预设的高精度驱动信号以控制所述高压阻断子电路11完成低测量的延时通断。所述FPGA主控电路15采用的是Xilinx ZYNQ-7000系列的FPGA芯片,该芯片可编程输出高精度的驱动信号,通过内部硬件延时精度可达皮秒量级。严格而精确的时序控制方法,与被动控制开关管通断的方式相比,存在着低测量延时的优势。
所述高压阻断子电路11用于阻断待测氮化镓HEMT关断状态下的漏源电压;其具体则是氮化镓HEMT开关管Q2。需要注意的是:连接在电压阻断子电路11栅极与FPGA主控电路15之间的开关管驱动芯片与栅极驱动电阻,用于提高驱动能力,调节开关管上升、下降沿时间。高压阻断子电路11的驱动芯片供电采用独立的直流源进行供电,且其参考电位不是地,而是钳位电压值。当待测氮化镓HEMT进行关断状态与导通状态的切换时,压摆率会达到100V/ns甚至更高,由于高压阻断子电路11的寄生电容,钳位电路的电压会出现严重的电压尖峰与振荡,针对此问题,这里选择的电压阻断子电路11选择的开关管应满足两点要求,一是其击穿电压值要高于待测氮化镓HEMT的击穿电压,以防止氮化镓HEMT被击穿损坏钳位电路,二是其寄生电容要尽可能的低,以避免开关瞬变过程中产生过大的钳位电压尖峰与振荡,综合考量,宜选用GaN HEMT氮化镓HEMT,其寄生电容较同等硅氮化镓HEMT小很多。测试点8、11为钳位电压的采集点位,因此由钳位电压计算得出的动态电阻包括高压阻断开关管漏电流造成的电阻的影响,选用GaN氮化镓HEMT的优势体现在其导通电阻较同等量级的硅氮化镓HEMT小,造成的动态电阻测量偏移小。
所述稳压子电路12用于消除开关瞬变过程中钳位电压出现的尖峰,具体包括稳压管ZD1和电阻R3,二者串联之后连接至所述高压阻断子电路11和参考地之间。其具体采用稳压管ZD1与低阻值电阻R3的串联以达到稳压的目的,稳压ZD1管的击穿电压为预设的钳位电压值,钳位电压的大小与待测氮化镓HEMT的导通漏源电压的测量精度相关。因此,钳位电压的选值不宜过大,避免测量精度的降低。但是,钳位电压的选值又不应低于待测氮化镓HEMT的导通漏源电压,如果出现钳位电压的值低于待测氮化镓HEMT的导通漏源电压的情况,则判断为出现过钳位。此时检测电压始终被钳位在预设的钳位电压值,将观测不到待测氮化镓HEMT的导通漏源电压。
所述防振荡子电路13与所述稳压子电路12并联,用于限制开关噪声带来的钳位电压振荡,具体为反并联肖特基二极管电路,包括第一肖特基二极管D1、第二肖特基二极管D2、第三肖特基二极管D3和第四肖特基二极管D4;所述第一肖特基二级管D1与第二肖特基二极管D2同向串联,形成第一支路;所述第三肖特基二极管D3与第四肖特基二极管D4同向串联,形成第二支路;所述第一子路与所述第二支路反向并联。
上述并联结构接至节点11、12之间;由于稳压管ZD1的寄生电容较大,且存在一定的反向恢复时间。为此,引入了上述零反向恢复的SiC肖特基二极管先串后并结构,以减小寄生电容,反向恢复时间对于检测延时的影响,从而抑制了钳位电压尖峰的出现。防振荡子电路13的肖特基二极管压降之和与稳压子电路12的电压降一致。当钳位电压的检测点如果出现振荡,反向并联的二极管组总会有一组处于导通状态,可以将振荡电压的范围限制在二极管的正向压降附近,从而抑制钳位电压振荡,保证后续通过示波器观测时,不会因超量程影响测量精度。防振荡子电路12的肖特基二极管导通压降要与稳压管ZD1稳定电压基本一致,因此不仅限于图中示出的两个;如图中示出防振荡子电路13也可抑制钳位电压尖峰的出现。
所述滤波子电路14其具体为RC低通滤波结构,即由串联的电阻R2和电容C1组成,通过选择电阻电容的参数值,来设定通带截止频率略高于开关上升沿频率,以限制高频噪声对测量带来的影响,从而滤除了整个电路在开关过程中产生的高频噪声,因为在开关瞬变过程中产生的谐波,会造成钳位电压的振荡,从而引入了测量噪声,会增大测量延时。
以上是本发明所述的用于测试氮化镓HEMT动态电阻的电压钳位电路的具体结构说明,其工作原理具体如下:
当待测氮化镓HEMT处于关断状态之时,此时的高压阻断子电路11也处于关断状态,且其驱动信号与待测氮化镓HEMT的驱动信号都由所述FPGA主控电路15进行时序控制。为了防止钳位电路被高压损坏,应待测氮化镓HEMT完全打开之后,再打开高压阻断子电路11,且应待高压阻断子电路11关断之后,再打开待测氮化镓HEMT。
其中,驱动信号的产生采用Xilinx ZYNQ-7000系列FPGA芯片,该芯片可编程输出高精度的驱动信号,通过内部物理延时可达到皮秒量级。严格精确的时序控制方法,与被动控制开关管通断的方式相比,存在着低测量延时的优势。
同时,由于待测氮化镓HEMT的导通上升沿时间不超过20ns,待测氮化镓HEMT完全打开后,电压阻断子电路11将立即导通,高压阻断子电路11导通的上升沿时间不超过20ns,加之开关波形引入的振荡时间10ns,故而总体的测试延时为50ns左右。
因此,可以非常直观的看出,通过本发明所述的用于测试氮化镓HEMT动态电阻的电压钳位电路,能够大大降低检测过程中引入电压钳位电路导致的延时问题。
如图2所示,测试条件定量可控装置2包括电压钳位电路1、电压应力控制电路21、电流控制电路22、开关模式控制电路23和封装温度控制电路24。在所述电压钳位电路1中的FPGA主控电路15的作用下,所述电压应力控制电路21通过程控高压直流源控制电压大小,通过其内部半桥子电路实现应力时间的控制,为待测氮化镓HEMT提供期望的电压应力条件;所述电流控制电路通过开关管调控电流应力大小,待电流应力达到期望值之后,通过打开控制开关管接入电流应力;所述开关模式控制电路通过控制两个电子开关的通断,选择是否接入谐振电感,从而对所述待测氮化镓HEMT实现ZVS零电压软开模式;所述封装温度控制电路,通过热电偶检测待测氮化镓HEMT的表面温度,并反馈给加热器,以实现对测试封装温度的控制。
所述电压钳位电路1并联在待测氮化镓HEMT的源极与漏极之间,用于在短时间内将待测氮化镓HEMT在关断状态下的漏源电压钳位在预定范围,即将关断状态下的高压钳位在导通状态下的漏源电压压降附近,以保证导通状态的电压测量精度要求;
所述电压应力控制电路包括高压直流源DC、第一电解电容C2、第二电解电容C3、第一开关管Q3和第二开关管Q4;所述第一电解电容C2和第二电解电容C3分别与所述高压直流DC源并联;所述第一开关管Q3和第二开关管Q4串联组成半桥结构,并与所述高压直流源DC并联。
当第一开关管Q3处于导通状态,第二开关管Q4处于关断状态时,待测氮化镓HEMT承受高压应力,当第一开关管Q3处于关断状态,第二开关管Q4处于导通状态时,待测氮化镓HEMT短接至地。所述电压应力控制电路21通过控制第一开关管Q3和第二开关管Q4实现电压应力时间的控制,通过控制高压直流源32输出电压控制电压应力大小。
所述电流控制电路包括功率电感L1、泄放二极管D6、泄放电阻R4、泄放电容C4、调整管Q7、第三开关管Q5、第四开关管Q6和防倒灌二极管D7;所述功率电感L1通过二极管D5与电压应力控制电路中的第一开关管Q3的漏极连接;所述泄放电阻R4与所述泄放电容C4并联后与所述泄放二极管D6串联,并与所述功率电感L1并联,再串联所述调整管Q7接地;所述第三开关管Q5与所述功率电感L1并联;所述防倒灌二极管D7与第四开关管Q6串联后与所述调整管Q7并联.
所述第三开关管Q5首先处于闭合状态,同时,通过防倒灌二极管D7,隔离电压应力电路21的反向电流。通过控制调整管Q7的通断控制功率电感L1的电流大小,调整管Q7导通,功率电感L1充电,电流增大,调整管Q7关断,电感电流通过泄放电路降低,以此方式可控制电感电流处于近似恒流模式,电流纹波的大小由泄放电路的参数控制及调整管Q7的开关频率控制,当电感电流达到预设值,第三开关管Q5导通,电流应力施加至待测氮化镓HEMT0,此时,所述电压应力控制电路21中的第一开关管Q3和第二开关管Q4均处于关断状态。
所述开关模式控制电路23包括第一电子开关S1、第二电子开关S2,谐振电感L2、第一二极管D8、第二二极管D9、第三二极管D10和第五开关管Q8;所述第二电子开关S2与所述第一二极管D8、第五开关管Q8串联;所述第三二极管D10与所述第五开关管Q8并联;所述第二二极管D9与所述第一电子开关S1、谐振电感L2串联后,与所述第三二极管D10反向连接。
当电子管S1、S2断开时,开关模式控制电路23未与电流控制电路22连接。此时,测试电路工作在电压电流交叠的硬开关状态,当电子开关S1、S2闭合时,通过控制第五开关管Q8的通断,可为谐振电感L2充电,这里的谐振电感L2相比于功率电感L1感量要小得多,很短时间内电感电流将达到与功率电感L1相同的电流大小。这时,关断第五开关管Q8,谐振电感L2将待测氮化镓HEMT漏极电压抽至零电位,实现ZVS(Zero Voltage Switching)软开模式。
所述封装温度探测电路24为热电偶33,通过热电偶33检测待测氮化镓HEMT的表面温度,并反馈给加热装置(热风枪),以实现测试封装温度的控制。具体用以评价待测氮化镓HEMT表面温度变化对氮化镓HEMT动态电阻的影响,用热风枪加热待测氮化镓HEMT至温度稳定后进行测试,热电偶33检测待测氮化镓HEMT0的封装表面温度,温度数据反馈至所述FPGA主控电路15处理。
为了使得测试装置可以重复脉冲测试中,所述用于测试氮化镓HEMT动态电阻的测试条件可控装置还包括电流检测电路25,具体为电流分流器。
因为在大多数情况下,检测电阻或者分流器的带宽受到电阻和寄生串联电感之间的转角频率的限制。对于给定的串联电感,可以通过增加检测电阻的值来改善带宽,但是这是以增加电压降和功耗为代价。与检测电阻相比,同轴分流器的主要优点在于减小测量节点之间的寄生电感,增加测量带宽。电流分流器增加了电流采样的精度,较小的寄生电感减少了测量节点之间的电压振荡。该电感电流泄放电路的设计,该测试装置可工作在重复脉冲测试中,还原真实的应用环境。
进一步地,如图3所示,本发明还提出了一种氮化镓HEMT动态电阻测试系统方案,包括用于测试氮化镓HEMT动态电阻的测试条件可控装置2、直流供电电源3、上位机4和示波器5。
其中,所述用于测试氮化镓HEMT动态电阻的测试条件可控装置2中的FPGA主控电路15产生控制脉冲控完成驱动能力的增强,驱动速度的调节,驱动电压的匹配,并通过所述电压应力控制电路21调节电压应力大小和电压应力时间、所述电流控制电路22电流大小、开关模式控制电路23开关模式、封装温度控制电路24封装温度的调节;所述用于测试氮化镓HEMT动态电阻的电压钳位电路1将待测氮化镓HEMT关态漏源电压钳位在预定范围;直流供电电源3提供测试所需直流源;示波器5采集漏源电压、漏源电流,并将电压电流数据传输至上位机4;所述上位机4程控FPGA主控电路15、直流供电电源3、示波器5,确定各自工作状态,接收数据,完成数据处理,得到动态电阻测试结果。
本发明所述的用于测试氮化镓HEMT动态电阻的电压钳位电路、测试条件可控装置及其测试系统的其它结构参见现有技术,在此不再赘述。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,故凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,其特征在于,包括:
高压阻断子电路,与待测氮化镓HEMT串联,用于阻断所述待测氮化镓HEMT在关断状态下的漏源电压;
稳压子电路,与所述高压阻断子电路串联,用于消除开关瞬变过程中钳位电压出现的尖峰;
防振荡子电路,与所述稳压子电路并联,用于限制开关噪声带来的钳位电压振荡;
滤波子电路,与所述稳压子电路并联,用于滤除整个电路在开关过程中产生的高频噪声;
FPGA主控电路,与所述高压阻断子电路连接,通过输出预设精度的驱动信号以提高所述高压阻断子电路的开关时间,进而降低测量过程中的延时,同时通过所述滤波子电路将通带截止频率设定在上升沿频率附近,以抑制开关瞬变过程中的谐波,并且所述防振荡子电路抑制钳位电压尖峰的出现,实现短时间内对氮化镓HEMT的动态电阻的漏源电压钳位在预定范围。
2.如权利要求1所述的用于测试氮化镓HEMT动态电阻的电压钳位电路,其特征在于:
所述高压阻断子电路具体为氮化镓高速开关管Q2,并且其栅极通过开关管驱动芯片和栅极驱动电阻驱动。
3.如权利要求1所述的用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,其特征在于:
所述防振荡子电路具体包括第一肖特基二极管D1、第二肖特基二极管D2、第三肖特基二极管D3和第四肖特基二极管D4;
所述第一肖特基二级管D1与第二肖特基二极管D2同向串联,形成第一支路;
所述第三肖特基二极管D3与第四肖特基二极管D4同向串联,形成第二支路;
所述第一子路与所述第二支路反向并联。
4.如权利要求1所述的用于测试宽禁带半导体开关器件动态电阻的电压钳位电路,其特征在于:
所述稳压子电路包括串联的稳压管ZD1和电阻R3。
5.一种用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,其特征在于,包括:
权利要求1-4任意一项所述的用于测试氮化镓HEMT动态电阻的电压钳位电路,并联在待测氮化镓HEMT的源极与漏极之间,用于在短时间内将待测氮化镓HEMT在关断状态下的漏源电压钳位在预定范围;
所述电压应力控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对电压应力的大小和施加时间的控制;
所述电流控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对电流应力大小的控制;
所述开关模式控制电路,并联在待测氮化镓HEMT的漏极与参考地之间,用于对软硬开关模式的切换;
所述封装温度控制电路,与待测氮化镓HEMT的栅极连接,用于对待测氮化镓HEMT的封装表面温度的检测与控制;
在所述FPGA主控电路的作用下,所述电压应力控制电阻通过程控高压直流源控制电压大小,通过其内部半桥子电路实现应力时间的控制,为待测氮化镓HEMT提供期望的电压应力条件;所述电流控制电路通过开关管调控电流应力大小,待电流应力达到期望值之后,通过打开控制开关管接入电流应力;所述开关模式控制电路通过控制两个电子开关的通断,选择是否接入谐振电感,从而对所述待测氮化镓HEMT实现ZVS零电压软开模式;所述封装温度控制电路,通过热电偶检测待测氮化镓HEMT的表面温度,并反馈给加热器,以实现对测试封装温度的控制。
6.如权利要求5所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,其特征在于:
所述电压应力控制电路包括高压直流源DC、第一电解电容C2、第二电解电容C3、第一开关管Q3和第二开关管Q4;
所述第一电解电容C2和第二电解电容C3分别与所述高压直流DC源并联;
所述第一开关管Q3和第二开关管Q4串联组成半桥结构,并与所述高压直流源DC并联。
7.如权利要求6所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,其特征在于:
所述电流控制电路包括功率电感L1、泄放二极管D6、泄放电阻R4、泄放电容C4、调整管Q7、第三开关管Q5、第四开关管Q6和D7防倒灌二极管;
所述功率电感L1通过二极管D5与电压应力控制电路中的第一开关管Q3的漏极连接;
所述泄放电阻R4与所述泄放电容C4并联后与所述泄放二极管D6串联,并与所述功率电感L1并联,再串联所述调整管Q7接地;
所述第三开关管Q5与所述功率电感L1并联;
所述防倒灌二极管D7与第四开关管Q6串联后与所述调整管Q7并联。
8.如权利要求6所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,其特征在于:
所述开关模式控制电路包括第一电子开关S1、第二电子开关S2,电感L2、第一二极管D8、第二二极管D9、第三二极管D10和第五开关管Q8;
所述第二电子开关S2与所述第一二极管D8、第五开关管Q8串联;
所述第三二极管D10与所述第五开关管Q8并联;
所述第二二极管D9与所述第一电子开关S1、电感L2串联后,与所述第三二极管D10反向连接。
9.如权利要求6所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,其特征在于:
所述封装温度探测电路包括串联连接的热电偶和加热装置;
所述电流检测电路为电流分流器。
10.一种用于测试氮化镓HEMT动态电阻的测试系统,其特征在于,包括:
权利要求6-9任意一项所述的用于测试宽禁带半导体开关器件动态电阻的测试条件可控装置,用于对氮化镓HEMT动态电阻的测试条件进行有效控制;
直流供电电源,为所述测试条件可控装置提供测试所用的直流源;
示波器,采集漏源电压、漏源电流,并将电压电流数据传输;
上位机,程控FPGA主控电路、直流供电电路、示波器,确定各自工作状态,接收数据,完成数据处理,得到待测氮化镓HEMT动态电阻的测试结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911089566.5A CN110850174A (zh) | 2019-11-08 | 2019-11-08 | 用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911089566.5A CN110850174A (zh) | 2019-11-08 | 2019-11-08 | 用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110850174A true CN110850174A (zh) | 2020-02-28 |
Family
ID=69600169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911089566.5A Pending CN110850174A (zh) | 2019-11-08 | 2019-11-08 | 用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110850174A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111337807A (zh) * | 2020-03-17 | 2020-06-26 | 大连芯冠科技有限公司 | 开关器件的高频高压动态导通电阻测试电路及测量方法 |
CN111458660A (zh) * | 2020-03-23 | 2020-07-28 | 广东艾诗凯奇智能科技有限公司 | 一种控制输出电路板和电子设备 |
CN112986779A (zh) * | 2021-02-08 | 2021-06-18 | 厦门市三安集成电路有限公司 | 一种氮化镓器件可靠性测试装置及测试方法 |
CN113156289A (zh) * | 2020-12-18 | 2021-07-23 | 国网辽宁省电力有限公司经济技术研究院 | 非全控型半导体器件反向恢复电流高精度测试装置及方法 |
CN113252987A (zh) * | 2021-07-05 | 2021-08-13 | 西安众力为半导体科技有限公司 | 一种GaN HEMT功率器件的动态电阻测试电路 |
CN114740297A (zh) * | 2022-04-12 | 2022-07-12 | 湖南炬神电子有限公司 | 一种功率器件测试方法及系统 |
WO2022178857A1 (en) * | 2021-02-26 | 2022-09-01 | Innoscience (Suzhou) Technology Co., Ltd. | SYSTEM AND METHOD FOR MEASURING INTERMITTENT OPERATING LIFE OF GaN-BASED DEVICE |
CN115267466A (zh) * | 2022-05-11 | 2022-11-01 | 西安电子科技大学 | 一种氮化镓功率器件动态工况下特性研究的测试系统 |
CN115605769A (zh) * | 2022-07-13 | 2023-01-13 | 英诺赛科(珠海)科技有限公司(Cn) | 用于测量氮化物基半导体器件的动态导通电阻的设备 |
-
2019
- 2019-11-08 CN CN201911089566.5A patent/CN110850174A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111337807B (zh) * | 2020-03-17 | 2022-02-22 | 大连芯冠科技有限公司 | 开关器件的高频高压动态导通电阻测试电路及测量方法 |
CN111337807A (zh) * | 2020-03-17 | 2020-06-26 | 大连芯冠科技有限公司 | 开关器件的高频高压动态导通电阻测试电路及测量方法 |
CN111458660A (zh) * | 2020-03-23 | 2020-07-28 | 广东艾诗凯奇智能科技有限公司 | 一种控制输出电路板和电子设备 |
CN113156289B (zh) * | 2020-12-18 | 2022-11-11 | 国网辽宁省电力有限公司经济技术研究院 | 非全控型半导体器件反向恢复电流高精度测试装置及方法 |
CN113156289A (zh) * | 2020-12-18 | 2021-07-23 | 国网辽宁省电力有限公司经济技术研究院 | 非全控型半导体器件反向恢复电流高精度测试装置及方法 |
CN112986779A (zh) * | 2021-02-08 | 2021-06-18 | 厦门市三安集成电路有限公司 | 一种氮化镓器件可靠性测试装置及测试方法 |
WO2022178857A1 (en) * | 2021-02-26 | 2022-09-01 | Innoscience (Suzhou) Technology Co., Ltd. | SYSTEM AND METHOD FOR MEASURING INTERMITTENT OPERATING LIFE OF GaN-BASED DEVICE |
CN113252987A (zh) * | 2021-07-05 | 2021-08-13 | 西安众力为半导体科技有限公司 | 一种GaN HEMT功率器件的动态电阻测试电路 |
CN114740297A (zh) * | 2022-04-12 | 2022-07-12 | 湖南炬神电子有限公司 | 一种功率器件测试方法及系统 |
CN114740297B (zh) * | 2022-04-12 | 2022-12-02 | 湖南炬神电子有限公司 | 一种功率器件测试方法及系统 |
CN115267466A (zh) * | 2022-05-11 | 2022-11-01 | 西安电子科技大学 | 一种氮化镓功率器件动态工况下特性研究的测试系统 |
CN115605769A (zh) * | 2022-07-13 | 2023-01-13 | 英诺赛科(珠海)科技有限公司(Cn) | 用于测量氮化物基半导体器件的动态导通电阻的设备 |
WO2024011436A1 (en) * | 2022-07-13 | 2024-01-18 | Innoscience (Zhuhai) Technology Co., Ltd. | Apparatus for measuring dynamic on-resistance of nitride-based semiconductor device |
CN115605769B (zh) * | 2022-07-13 | 2024-03-15 | 英诺赛科(珠海)科技有限公司 | 用于测量氮化物基半导体器件的动态导通电阻的设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110850174A (zh) | 用于测试宽禁带半导体开关器件动态电阻的电压钳位电路、装置及系统 | |
CN211697983U (zh) | 用于测试氮化镓hemt动态电阻的电压钳位电路及测试条件可控装置及测试系统 | |
Awwad et al. | Short-circuit evaluation and overcurrent protection for SiC power MOSFETs | |
Li et al. | Dynamic on-state resistance test and evaluation of GaN power devices under hard-and soft-switching conditions by double and multiple pulses | |
Chen et al. | Closed-loop gate drive for high power IGBTs | |
WO2020135197A1 (zh) | 一种氮化镓器件动态电阻测试电路 | |
Yang et al. | Design of a fast dynamic on-resistance measurement circuit for GaN power HEMTs | |
Wang et al. | Crosstalk suppression in a 650-V GaN FET bridgeleg converter using 6.7-GHz active gate driver | |
CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
CN110794278B (zh) | 一种SiC MOSFET浪涌性能测试方法 | |
Lyu et al. | A normally-off copackaged SiC-JFET/GaN-HEMT cascode device for high-voltage and high-frequency applications | |
Carrasco et al. | Energy analysis and performance evaluation of GaN cascode switches in an inverter leg configuration | |
Jones et al. | Hard-Switching Dynamic R ds, on Characterization of a GaN FET with an Active GaN-Based Clamping Circuit | |
WO2018225083A1 (en) | Digitally controlled switched current source active gate driver for silicon carbide mosfet with line current sensing | |
Li et al. | Dynamic on-state resistance evaluation of GaN devices under hard and soft switching conditions | |
Gottschlich et al. | A programmable gate driver for power semiconductor switching loss characterization | |
Lei et al. | Precise extraction of dynamic R dson under high frequency and high voltage by a double-diode-isolation method | |
Kelley et al. | Power factor correction using an enhancement-mode SiC JFET | |
Kohlhepp et al. | Measuring of dynamic on-state resistance of GaN-HEMTs in half-bridge application under hard and soft switching operation | |
Xu et al. | The mitigating effects of the threshold voltage shifting on the false turn-on of GaN E-HEMTs | |
de Oliveira et al. | Impact of dynamic on-resistance of high voltage GaN switches on the overall conduction losses | |
Wang et al. | Driving a silicon carbide power MOSFET with a fast short circuit protection | |
Böcker et al. | Cross conduction of GaN hfets in half-bridge converters | |
Zhao et al. | Design of gate driver and power device evaluation platform for SiC MOSFETS | |
Bi et al. | A novel driver circuit on crosstalk suppression in SiC MOSFETs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |