CN117295240A - 具有选择性屏蔽功能的线路板结构及其制作方法 - Google Patents
具有选择性屏蔽功能的线路板结构及其制作方法 Download PDFInfo
- Publication number
- CN117295240A CN117295240A CN202210699596.3A CN202210699596A CN117295240A CN 117295240 A CN117295240 A CN 117295240A CN 202210699596 A CN202210699596 A CN 202210699596A CN 117295240 A CN117295240 A CN 117295240A
- Authority
- CN
- China
- Prior art keywords
- layer
- electronic element
- plastic packaging
- packaging film
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004033 plastic Substances 0.000 claims abstract description 76
- 229920003023 plastic Polymers 0.000 claims abstract description 76
- 239000012785 packaging film Substances 0.000 claims abstract description 54
- 229920006280 packaging film Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 229920006255 plastic film Polymers 0.000 claims description 19
- 239000002985 plastic film Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000010935 stainless steel Substances 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910000863 Ferronickel Inorganic materials 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 133
- 238000000465 moulding Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 239000004721 Polyphenylene oxide Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920006380 polyphenylene oxide Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请提供一种具有选择性屏蔽功能的线路板结构的制作方法，包括以下步骤：提供线路基板，线路基板包括基材层和线路层，线路层包括接地线；将第一电子元件和第二电子元件分别与线路层电连接；于线路基板压合塑封膜，且塑封膜包覆第一电子元件与第二电子元件的部分与第一电子元件和第二电子元件仿形；塑封膜中设置有位于第一电子元件与第二电子元件之间的开孔；定义线路基板上开孔和第一电子元件的区域为电磁屏蔽区域；于线路基板除电磁屏蔽区域外的部分设置光阻层；于塑封膜覆盖第一电子元件的部分设置电磁屏蔽层，部分电磁屏蔽层填入开孔形成屏蔽件，屏蔽件电性连接接地线，获得线路板结构。本申请还提供一种具有选择性屏蔽功能的线路板结构。
Description
技术领域
本申请涉及线路板技术领域，尤其涉及一种具有选择性屏蔽功能的线路板结构及其制作方法。
背景技术
在系统级封装(SIP)结构中，随着封装尺寸的小型化，内埋的电子元件(如芯片)经常受到外界或者线路板上其他电子元件电磁信号的干扰。
现有的系统级封装技术主要包括采用注塑成型(EMC molding)技术形成塑封部，然后采用电磁屏蔽技术(EMI shielding)于塑封部上形成电磁屏蔽层。目前业界的注塑成型技术通常采用传递模塑(transfer molding)或者压缩成型(compress molding)加工方式，这两者均需要特定的设备、成本高，并且塑封部难以根据多个所述电子元件的不同外形对应调整，不利于封装结构的轻薄化和小型化。在需要进行选择性电磁屏蔽的封装结构中，其难度会更大。
发明内容
有鉴于此，本申请提供一种具有选择性屏蔽功能的线路板结构的制作方法，以解决上述问题。
另，还有必要提供一种由上述制作方法制得的具有选择性屏蔽功能的线路板结构。
本申请一实施例提供一种具有选择性屏蔽功能的线路板结构的制作方法，包括以下步骤：
提供线路基板，所述线路基板包括基材层和与基材层结合的线路层，所述线路层包括接地线；
将第一电子元件和第二电子元件分别与所述线路层电连接；
于所述线路基板上压合塑封膜，且所述塑封膜包覆所述第一电子元件和第二电子元件，所述塑封膜包覆所述第一电子元件与所述第二电子元件的部分与所述第一电子元件和第二电子元件仿形；所述塑封膜中设置有一开孔，所述开孔位于所述第一电子元件与所述第二电子元件之间，且部分所述接地线由所述开孔露出，定义所述线路基板上的所述开孔和所述第一电子元件的区域为电磁屏蔽区域；
于所述线路基板除所述电磁屏蔽区域外的部分设置光阻层；
于所述塑封膜覆盖所述第一电子元件的部分设置电磁屏蔽层，部分电磁屏蔽层填充入所述开孔中形成屏蔽件，且所述屏蔽件电性连接所述接地线，进而获得所述线路板结构。
在一些实施例中，步骤“于所述线路基板上压合塑封膜”包括：
采用薄膜成型工艺预冲型形成一塑胶膜，并于所述塑胶膜上形成一镂空区域，然后将所述塑胶膜压合至所述线路层，得到所述塑封膜；
其中，所述镂空区域对应形成所述开孔。
在一些实施例中，步骤“于所述线路基板除所述电磁屏蔽区域外的部分设置光阻层”包括：
于所述线路层上设置光阻层，所述光阻层包覆所述塑封膜；
对所述光阻层进行曝光显影，以形成所述感光图样，所述感光图样具有一开口，所述塑封膜覆盖所述第一电子元件的部分以及所述开孔由所述开口露出；
步骤“于所述塑封膜覆盖所述第一电子元件的部分设置电磁屏蔽层”后，还包括：
去除所述感光图样。
在一些实施例中，所述塑封膜的厚度小于所述第一电子元件和/或所述第二电子元件的厚度。
在一些实施例中，所述电磁屏蔽层包括依次叠设的防氧化层、电屏蔽层和磁屏蔽层，所述磁屏蔽层背离所述电屏蔽层的一侧与所述塑封膜结合。
在一些实施例中，所述防氧化层的材质为不锈钢，所述电屏蔽层的材质为铜，所述磁屏蔽层的材质为高铁镍铁合金。
在一些实施例中，采用表面溅射工艺形成所述电磁屏蔽层，所述电磁屏蔽层的厚度为3～10μm。
本申请一实施例还提供一种具有选择性屏蔽功能的线路板结构，包括线路基板、第一电子元件、第二电子元件、塑封膜和电磁屏蔽层，所述线路基板包括基材层和与基材层结合的线路层，所述线路层包括接地线；所述第一电子元件和第二电子元件电性连接于所述线路层；
所述塑封膜包覆所述第一电子元件和第二电子元件，且所述塑封膜与所述第一电子元件和第二电子元件仿形，所述塑封膜中设置有一开孔，所述开孔设置于所述第一电子元件四周，部分所述接地线由所述开孔露出；
所述电磁屏蔽层设置于所述塑封膜包覆所述第一电子元件的部分，部分所述电磁屏蔽层填充于所述开孔中形成一屏蔽件，所述屏蔽件电性连接所述接地线。
在一些实施例中，所述电磁屏蔽层包括依次叠设的防氧化层、电屏蔽层和磁屏蔽层，所述磁屏蔽层背离所述电屏蔽层的一侧与所述塑封膜结合；
所述防氧化层的材质为不锈钢，所述电屏蔽层的材质为铜，所述磁屏蔽层的材质为高铁镍铁合金。
在一些实施例中，所述塑封膜的厚度小于所述第一电子元件和/或所述第二电子元件的厚度。
相较于现有技术，本申请所提供的具有选择性屏蔽功能的线路板结构的制作方法通过在所述第一电子元件和第二电子元件上压合塑封膜，且压合形成的所述塑封膜所述第一电子元件与所述第二电子元件的部分与所述第一电子元件和第二电子元件仿形，有利于所述线路板结构的轻薄化和小型化。并且，通过在制作所述塑封膜的过程中同步形成所述开孔，并在所述开孔中形成所述屏蔽件，从而使得所述电磁屏蔽层和所述屏蔽件形成密闭的金属屏蔽罩，进而能够有效屏蔽外界或其他电子元件的电磁信号对所述第一电子元件的干扰。该制作方法操作简单、成本低，且能够有效实现所述线路板结构上的选择性电磁屏蔽。
附图说明
图1是本申请一实施例提供的线路基板的结构示意图。
图2是在图1所示的线路基板上设置第一保护层后的结构示意图。
图3是在图2所示的焊垫上贴设第一电子元件和第二电子元件后的结构示意图。
图4是在图3所示的第一电子元件和第二电子元件上压合塑封膜后的结构示意图。
图5是在图4所示的塑封膜上设置光阻层后的结构示意图。
图6是将图5所示的光阻层曝光显影形成感光图样后的结构示意图。
图7是在图6所示的第一塑封部上设置电磁屏蔽层后的结构示意图。
图8是图7所示的电磁屏蔽层的结构示意图。
图9是将图7所示的感光图样去除后得到的线路板结构的结构示意图。
图10是图9所示的线路板结构局部放大后的结构示意图。
主要元件符号说明
线路板结构 100
线路基板 10
基材层 11
第一线路层 12
焊垫 122
第二线路层 13
导通体 14
第一保护层 20
第一开口 21
第二保护层 22
第一电子元件 30
第二电子元件 32
塑封膜 40
开孔 42
第一塑封部 44
第二塑封部 46
光阻层 50
感光图样 51
第二开口 52
电磁屏蔽层 60
防氧化层 601
电屏蔽层 602
磁屏蔽层 603
屏蔽件 61
第三开口 62
电磁屏蔽区域 Ⅰ
非屏蔽区域 Ⅱ
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
本申请一实施例提供一种具有选择性屏蔽功能的线路板结构的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供一线路基板10。
在本实施例中，所述线路基板10包括基材层11、第一线路层12、第二线路层13以及导通体14。所述第一线路层12以及第二线路层13分别设置于所述基材层11的相对两侧，所述第一线路层12包括多个焊垫122和接地线124。所述导通体14贯穿所述基材层11，并电性连接于所述第一线路层12和所述第二线路层13。
所述基材层11的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。在本实施例中，所述基材层11的材质为环氧树脂。
在其他实施例中，所述线路基板10还可为多层板，即所述线路基板10并不局限于图1所示的结构，在所述第一线路层12和所述基材层11之间以及所述第二线路层13和所述基材层11之间还均可设有多层导电线路层。
步骤S12，请参阅图2，于所述第一线路层12上设置第一保护层20，于所述第二线路层13上设置第二保护层22。
其中，所述第一保护层20上设置有多个第一开口21，所述焊垫122和部分所述接地线124由所述第一开口21露出。
在本实施例中，所述第一保护层20和第二保护层22可为有机保焊膜(OSP)、镍金层或镍钯金层。
步骤S13，请参阅图3，于所述焊垫122上间隔贴合第一电子元件30和第二电子元件32。
具体地，可通过表面组装技术在所述焊垫122上间隔贴合第一电子元件30和第二电子元件32，所述第一电子元件30、第二电子元件32电性连接于所述第一线路层12。
其中，所述第一电子元件30和第二电子元件32均可为主动元件或被动元件。本申请对所述第一电子元件30和第二电子元件32的具体数量不作限制，即可为一个，也可为多个。其中，多个所述第一电子元件30的种类可不相同。具体地，如图3所示的两个所述第一电子元件30中，其中一个可为芯片，另一个可为电容。
步骤S14，请参阅图4，于所述第一线路层12上压合一塑封膜40。
其中，所述塑封膜40包覆所述第一电子元件30和所述第二电子元件32，且所述塑封膜40包覆所述第一电子元件30与所述第二电子元件32的部分与所述第一电子元件30和第二电子元件32的形状相适配。所述塑封膜40的厚度小于所述第一电子元件30和/或所述第二电子元件32的厚度。
所述塑封膜40中开设有一开孔42，所述开孔42环绕所述第一电子元件30四周设置，部分所述接地线124由所述开孔42的底部露出。所述开孔42将所述塑封膜40分隔为第一塑封部44和第二塑封部46，所述第一塑封部44包覆所述第一电子元件30，所述第二塑封部46包覆所述第二电子元件32，定义所述线路基板10上所述第一塑封部44与所述开孔42所在的区域为电磁屏蔽区域Ⅰ，除所述电磁屏蔽区域Ⅰ以外的区域为非屏蔽区域Ⅱ。
在本实施例中，采用薄膜成型工艺(Film molding)首先按照所述第一电子元件30和第二电子元件32的外形进行预冲型得到一塑胶膜(图未示)，并于所述塑封膜上形成一镂空区域，后采用常规压合制程将所述塑胶膜压合于所述第一线路层12上得到所述塑封膜40。其中，所述镂空区域对应形成所述开孔42，所述塑胶膜的厚度可控制在100～200μm。压合后，所述塑封膜40依据所述第一电子元件30和所述第二电子元件32的外形呈现高低起伏状，从而实现完整包覆。
步骤S15，请参阅图5，于所述第一线路层12上设置一光阻层50，所述光阻层50包覆所述第一保护层20和所述塑封膜40。
其中，可采用压合或者喷涂光阻剂的方式于所述第一线路层12上形成所述光阻层50。
步骤S16，请参阅图6，对所述光阻层50进行曝光显影，以形成一感光图样51，所述感光图样51具有一第二开口52，所述第一塑封部44和所述开孔42(即所述电磁屏蔽区域Ⅰ)由所述第二开口52露出。
步骤S17，请参阅图7，于所述第一塑封部44上形成一电磁屏蔽层60。
其中，可采用表面溅射工艺(Sputter)于所述第一塑封部44上形成所述电磁屏蔽层60。所述电磁屏蔽层60的形状与所述第一塑封部44的形状大致一致，使得所述电磁屏蔽层60完全包覆所述第一塑封部44。部分电磁屏蔽材料填充于所述开孔42形成一屏蔽件61，所述屏蔽件61电性连接于所述接地线124，从而所述电磁屏蔽层60和所述屏蔽件61形成密闭的金属屏蔽罩。
请参阅图8，在本实施例中，所述电磁屏蔽层60的厚度为3～10μm，所述电磁屏蔽层60可包括依次叠设的防氧化层601、电屏蔽层602和磁屏蔽层603。其中，所述磁屏蔽层603背离所述电屏蔽层602的一侧与所述塑封膜40结合。所述防氧化层601的材质为不锈钢(SUS)，所述电屏蔽层602的材质为铜，所述磁屏蔽层603的材质为高铁镍铁合金。
本实施例中，所述电屏蔽层602(铜)和所述磁屏蔽层603(高铁镍铁合金)接合可以显著改善低频下的信号屏蔽效果，使得屏蔽频段更全面。
在其它实施例中，也可以采用喷涂(Spray)的方式于所述第一塑封部44上形成一所述电磁屏蔽层60。此时，所述电磁屏蔽层60的厚度为3～20μm，材质为导电银浆或者银与其它金属合金浆料，具体可根据产品需求进行调整。
步骤S18，请参阅图9，移除所述感光图样51，获得具有选择性屏蔽功能的线路板结构100。
在本实施例中，移除所述感光图样51后，于所述屏蔽件61上形成一第三开口62，所述第三开口62连通所述开孔42，所述第三开口62由背离所述接地线124的一侧朝向所述接地线124一侧的宽度逐渐减小。
在本实施例中，所述屏蔽件61未填满所述开孔42，后续可通过电镀铜的方式将所述开孔42以及所述第三开口62填满，从而有利于减少接触不良的风险。
本申请中通过采用薄膜成型工艺(Film molding)并结合压合制程于所述第一电子元件30和所述第二电子元件32上形成所述塑封膜40，所述塑封膜40能够完全贴合所述第一电子元件30和所述第二电子元件32的形状，有利于所述线路板结构100的轻薄化和小型化。并且，在制作所述塑封膜40的过程中可同步形成所述开孔42，从而划分电磁屏蔽区域Ⅰ和非屏蔽区域Ⅱ，通过在所述开孔42中形成所述屏蔽件61，所述屏蔽件61电性连接于所述接地线124，从而所述电磁屏蔽层60和所述屏蔽件61形成密闭的金属屏蔽罩，进而能够有效屏蔽外界或其他电子元件的电磁信号对所述第一电子元件30的干扰。该制作方法操作简单、成本低，且能够有效实现所述线路板结构100上的选择性电磁屏蔽。
请参阅图9，本申请一实施例还提供一种具有选择性屏蔽功能的线路板结构100，所述线路板结构100包括线路基板10、第一保护层20、第二保护层22、第一电子元件30、第二电子元件32、塑封膜40和电磁屏蔽层60。
所述线路基板10包括基材层11、第一线路层12、第二线路层13以及导通体14，所述第一线路层12以及第二线路层13分别设于所述基材层11的相对两侧，所述第一线路层12包括多个焊垫122和接地线124。所述导通体14贯穿所述基材层11，并电性连接于所述第一线路层12和所述第二线路层13。
所述第一保护层20设置于所述第一线路层12上，所述第二保护层22设置于所述第二线路层13上。所述第一保护层20上设置有多个第一开口21，所述焊垫122和部分所述接地线124由所述第一开口21露出。
所述第一电子元件30和第二电子元件32通过所述多个第一开口21间隔贴设于所述焊垫122上，所述第一电子元件30和第二电子元件32电性连接于所述第一线路层12。
所述塑封膜40包覆所述第一电子元件30和第二电子元件32，且所述塑封膜40包覆所述第一电子元件30与所述第二电子元件32的部分与所述第一电子元件30和第二电子元件32仿形。所述塑封膜40中设置有一开孔42，所述开孔42环绕所述第一电子元件30四周设置，部分所述接地线124由所述开孔42露出。所述开孔42将所述塑封膜40划分为第一塑封部44和第二塑封部46。所述第一塑封部44包覆所述第一电子元件30，与所述开孔42部分形成电磁屏蔽区域Ⅰ，所述第二塑封部46包覆所述第二电子元件32形成非屏蔽区域Ⅱ。
所述电磁屏蔽层60设置于所述塑封膜40的第一塑封部44上，所述电磁屏蔽层60的形状与所述第一塑封部44的形状大致一致，使得所述电磁屏蔽层60完全包覆所述第一塑封部44。部分所述电磁屏蔽层60填充于所述开孔42形成一屏蔽件61，所述屏蔽件61电性连接于所述接地线124。
在本实施例中，所述屏蔽件61靠近所述第二塑封部46一侧形成有一第三开口62，所述第三开口62连通所述开孔42，所述第三开口62由背离所述接地线124的一侧朝向所述接地线124一侧的宽度逐渐减小。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。
Claims (10)
1.一种具有选择性屏蔽功能的线路板结构的制作方法，其特征在于，包括以下步骤：
提供线路基板，所述线路基板包括基材层和与基材层结合的线路层，所述线路层包括接地线；
将第一电子元件和第二电子元件分别与所述线路层电连接；
于所述线路基板上压合塑封膜，且所述塑封膜包覆所述第一电子元件和第二电子元件，所述塑封膜包覆所述第一电子元件与所述第二电子元件的部分与所述第一电子元件和第二电子元件相适配；所述塑封膜中设置有一开孔，所述开孔位于所述第一电子元件与所述第二电子元件之间，部分所述接地线由所述开孔露出，定义所述线路基板上的所述开孔和所述第一电子元件的区域为电磁屏蔽区域；
于所述线路基板除所述电磁屏蔽区域外的部分设置光阻层；
于所述塑封膜覆盖所述第一电子元件的部分设置电磁屏蔽层，部分电磁屏蔽层填充入所述开孔中形成屏蔽件，且所述屏蔽件电性连接所述接地线，进而获得所述线路板结构。
2.如权利要求1所述的线路板结构的制作方法，其特征在于，步骤“于所述线路基板上压合塑封膜”包括：
采用薄膜成型工艺预冲型形成一塑胶膜，并于所述塑胶膜上形成一镂空区域，然后将所述塑胶膜压合至所述线路层，得到所述塑封膜；
其中，所述镂空区域对应形成所述开孔。
3.如权利要求1所述的线路板结构的制作方法，其特征在于，步骤“于所述线路基板除所述电磁屏蔽区域外的部分设置光阻层”包括：
于所述线路层上设置光阻层，所述光阻层包覆所述塑封膜；
对所述光阻层进行曝光显影，形成感光图样，所述感光图样具有一开口，所述塑封膜覆盖所述第一电子元件的部分以及所述开孔由所述开口露出；
步骤“于所述塑封膜覆盖所述第一电子元件的部分设置电磁屏蔽层”后，还包括：
去除所述感光图样。
4.如权利要求1所述的线路板结构的制作方法，其特征在于，所述塑封膜的厚度小于所述第一电子元件和/或所述第二电子元件的厚度。
5.如权利要求1所述的线路板结构的制作方法，其特征在于，所述电磁屏蔽层包括依次叠设的防氧化层、电屏蔽层和磁屏蔽层，所述磁屏蔽层背离所述电屏蔽层的一侧与所述塑封膜结合。
6.如权利要求5所述的线路板结构的制作方法，其特征在于，所述防氧化层的材质为不锈钢，所述电屏蔽层的材质为铜，所述磁屏蔽层的材质为高铁镍铁合金。
7.如权利要求1所述的线路板结构的制作方法，其特征在于，采用表面溅射工艺形成所述电磁屏蔽层，所述电磁屏蔽层的厚度为3～10μm。
8.一种具有选择性屏蔽功能的线路板结构，其特征在于，包括线路基板、第一电子元件、第二电子元件、塑封膜和电磁屏蔽层，所述线路基板包括基材层和与基材层结合的线路层，所述线路层包括接地线；所述第一电子元件和第二电子元件电性连接于所述线路层；
所述塑封膜包覆所述第一电子元件和第二电子元件，且所述塑封膜与所述第一电子元件和第二电子元件仿形，所述塑封膜中设置有一开孔，所述开孔位于所述第一电子元件与所述第二电子元件之间，部分所述接地线由所述开孔露出；
所述电磁屏蔽层设置于所述塑封膜包覆所述第一电子元件的部分，部分所述电磁屏蔽层填充于所述开孔中形成一屏蔽件，所述屏蔽件电性连接所述接地线。
9.如权利要求8所述的线路板结构，其特征在于，所述电磁屏蔽层包括依次叠设的防氧化层、电屏蔽层和磁屏蔽层，所述磁屏蔽层背离所述电屏蔽层的一侧与所述塑封膜结合；
所述防氧化层的材质为不锈钢，所述电屏蔽层的材质为铜，所述磁屏蔽层的材质为高铁镍铁合金。
10.如权利要求8所述的线路板结构，其特征在于，所述塑封膜的厚度小于所述第一电子元件和/或所述第二电子元件的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210699596.3A CN117295240A (zh) | 2022-06-20 | 2022-06-20 | 具有选择性屏蔽功能的线路板结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210699596.3A CN117295240A (zh) | 2022-06-20 | 2022-06-20 | 具有选择性屏蔽功能的线路板结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117295240A true CN117295240A (zh) | 2023-12-26 |
Family
ID=89243211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210699596.3A Pending CN117295240A (zh) | 2022-06-20 | 2022-06-20 | 具有选择性屏蔽功能的线路板结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117295240A (zh) |
-
2022
- 2022-06-20 CN CN202210699596.3A patent/CN117295240A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004860B2 (en) | Radiofrequency and electromagnetic interference shielding | |
| CN114156045B (zh) | 电感器部件 | |
| CN102074552B (zh) | 半导体元件封装及其制作方法 | |
| US9922938B2 (en) | Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same | |
| CN107230664A (zh) | 电子电路封装 | |
| US5359222A (en) | TCP type semiconductor device capable of preventing crosstalk | |
| US7217993B2 (en) | Stacked-type semiconductor device | |
| US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
| JP4159636B2 (ja) | 電子部品パッケージ及びその製造方法 | |
| US20090315156A1 (en) | Packaged integrated circuit having conformal electromagnetic shields and methods to form the same | |
| US9179549B2 (en) | Packaging substrate having embedded passive component and fabrication method thereof | |
| US20170154854A1 (en) | Anti-emi shielding package and method of making same | |
| CN104067389A (zh) | 包括电磁吸收和屏蔽的半导体装置 | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| CN107946287A (zh) | 半导体封装装置及其制造方法 | |
| CN107978588A (zh) | 半导体封装装置及其制造方法 | |
| CN112103194A (zh) | 转接基板及其制作方法、器件封装结构 | |
| CN117295240A (zh) | 具有选择性屏蔽功能的线路板结构及其制作方法 | |
| CN112449477B (zh) | 电路板的制造方法及电路板 | |
| US20220344260A1 (en) | Integrated transformer module | |
| CN113410145A (zh) | 六面电磁屏蔽的倒装芯片封装方法 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JP7414082B2 (ja) | インダクタ部品 | |
| CN117750650A (zh) | 封装结构的制备方法及封装结构 | |
| JPH05283888A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |