CN117294386A

CN117294386A - 一种数据处理方法及数据处理装置

Info

Publication number: CN117294386A
Application number: CN202310382561.1A
Authority: CN
Inventors: 黄科超; 杨小玲; 马会肖
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2022-06-24
Filing date: 2023-04-04
Publication date: 2023-12-26
Also published as: WO2023246477A1; WO2023246477A9

Abstract

本申请实施例公开了一种数据处理方法及数据处理装置。该方法具体如下：对n条第一数据流分别进行内码编码，以得到n条第二数据流。n条第二数据流包括分别来自n条第二数据流的n个内码码字，n个内码码字包括n/m个码字集合，每个码字集合包括m个内码码字，每个内码码字包括N个比特。分别对n/m个码字集合进行比特交织得到n/m个目标比特集合。分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。其中，每L个比特映射为一个调制符号，调制符号的L个比特分别来自L个内码码字。若调制符号的L个比特均来自内码码字的信息比特，则调制符号中任意两个比特来自两个不同内码码字的两个不同位置。

Description

一种数据处理方法及数据处理装置

本申请要求于2022年06月24日提交中国专利局、申请号为202210727137.1、发明名称为“一种数据处理方法及数据处理装置”的中国专利申请和于2022年07月22日提交中国专利局、申请号为202210867882.6、发明名称为“一种数据处理方法及数据处理装置”的中国专利申请的优先权，其全部内容通过应用结合在本申请中。

技术领域

本申请涉及通信领域，尤其涉及一种数据处理方法及数据处理装置。

背景技术

在5G、云计算、大数据、人工智能等持续推动下，高速光传输网络正朝着大容量、分组化、智能化的方向发展。采用前向纠错(forward error correction，FEC)编码对传输的数据进行纠错，能够解决传输误码，从接收数据中恢复出发送端发送的原始数据。

当前提出有一种级联FEC的传输方案，发端设备和发端处理模块通过连接单元接口(attachment unit interface，AUI)连接。发端设备对待传输数据进行第一FEC编码，并将第一FEC编码后的数据发送至发端处理模块。发端处理模块对第一FEC编码后的数据再进行第二FEC编码，并将第二FEC编码后的比特序列进行调制映射生成对应的调制符号序列，最后将生成的符号序列通过光传输网络传送到接收端。接收端对接收到的调制符号序列进行解调和解码后，可以得到发送端发送的信息。

通常，在第二FEC编码前会加入级联编码交织，将第一FEC编码后的数据进行打乱顺序，以增强整体FEC方案的纠错性能。另外，调制符号序列在实际传输过程中，传输链路受到突发因素的影响，会造成调制符号序列中连续的若干个符号出现错误，接收端收到受突发因素影响的调制符号序列。由于连续出现的错误较多，通过FEC码也难以准确地进行纠错，导致了信息传输的误码率较高。

发明内容

本申请实施例提供了一种数据处理方法及数据处理装置。使得该级联FEC传输方案具有较强的抗突发能力，能够应用于较多的传输场景，尤其适用于信道存在有色噪声的实际相干传输场景。

第一方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，对n条第一数据流分别进行内码编码，以得到n条第二数据流。其中，n条第一数据流都经过外码编码，内码编码和外码编码均为FEC编码。n条第二数据流至少包括n个内码码字，n个内码码字分别来自n条第二数据流。n个内码码字包括n/m个码字集合，每个码字集合包括m个内码码字。每个内码码字包括N个比特，N个比特包括K个信息比特和P个校验比特，n为大于1的整数，n能被m整除。之后，分别对n/m个码字集合进行比特交织得到n/m个目标比特集合。其中，每个目标比特集合包括m×N个比特。进而，分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。其中，每L个比特映射为一个调制符号，m能被L整除，映射为一个调制符号的L个比特分别来自L个内码码字。若映射为一个调制符号的L个比特均来自内码码字的信息比特时，则映射为一个调制符号的L个比特中的任意两个比特来自两个不同内码码字的两个不同位置。

在该实施方式中，采用级联FEC的传输方案，即数据流先后经过外码编码和内码编码。在此基础上，本申请设计了一种比特交织和映射的方法，使外码码字中的比特和内码码字中的比特均离散、均匀地映射到调制符号上，使得该级联FEC传输方案具有较强的抗突发能力，特别是对于长度较低的突发错误可以直接由内码译码进行纠正，能够应用于较多的传输场景，尤其适用于信道存在有色噪声的实际相干传输场景。

在一些可能的实施方式中，N能被L整除，每个内码码字的N个比特分别映射到N个调制符号，内码码字的N个比特包括L个第一比特子集，相同第一比特子集中的比特分别映射到不同调制符号的相同比特位，不同第一比特子集中的比特分别映射到不同调制符号的不同比特位。例如，一个调制符号包括比特位b₀、比特位b₁、…、比特位b_L-1，内码码字的N个比特中映射到比特位b₀、比特位b₁、…、比特位b_L-1的个数均为N/L。应理解，上述L个比特位在传输中出现错误的概率不一定相等，将一个内码码字的比特更均匀地映射到调制符号上，可提高级联FEC方案在实际传输中的抗突发能力。

在一些可能的实施方式中，对码字集合进行比特交织得到目标比特集合包括：对码字集合中每个内码码字的K个信息比特进行第一位置变换得到第一比特集合。对第一比特集合中位于相同位置的比特进行第二位置变换得到目标比特集合。以码字集合表现为比特矩阵为例，第一位置变换可以理解为对位于每一行的比特进行位置变换，第二位置变换可以理解为对位于每一列的比特进行位置变换。该实施方式提供了一种比特交织的具体实现方式，使得本方案具有较强的抗突发能力。

在一些可能的实施方式中，对码字集合中每个内码码字的K个信息比特进行第一位置变换包括：对码字集合中每个内码码字的K个信息比特进行向左循环移位或进行向右循环移位。该实施方式提供了一种第一位置变换的具体实现方式，具有较好的实用效果。

在一些可能的实施方式中，码字集合和第一比特集合均表示为比特矩阵，目标比特集合表示为比特矩阵或一维数组。比特矩阵包括m行N列个比特，一维数组包括m×N个比特。第一比特集合中位于相同位置的比特为第一比特集合对应的比特矩阵中的一列共m个比特。

在一些可能的实施方式中，第一位置变换满足第一条件，第一条件包括：

H₁[i][j]表示进行第一位置变换前的比特矩阵中第i行第j列的比特，H₂[i][j]表示进行第一位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，0≤i<m。

在一些可能的实施方式中，第一比特集合中每个相同位置包括m/L个第二比特子集，每个第二比特子集包括L个比特。对第一比特集合中位于相同位置的比特进行第二位置变换包括：对第一比特集合中每个相同位置的m/L个第二比特子集进行向上循环移位或进行向下循环移位。该实施方式提供了一种第二位置变换的具体实现方式，具有较好的实用效果。

在一些可能的实施方式中，第二位置变换满足第二条件，第二条件包括：

H₂[i][j]表示进行第二位置变换前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行第二位置变换后的比特矩阵中第i行第j列的比特，表示向下取整，Y％Z表示整数Y除以整数Z后的余数，θ为大于-L且小于L的非零整数，0≤i<m，0≤j<N。

在一些可能的实施方式中，第二位置变换满足第三条件，第三条件包括：

H₂[i][j]表示进行第二位置变换前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行第二位置变换后的比特矩阵中第i行第j列的比特，表示向下取整，Y％Z表示整数Y除以整数Z后的余数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m，0≤j<N。

在一些可能的实施方式中，第二位置变换满足第四条件，第四条件包括：

H₃[i][j]＝H₂[i^(j％L)][j]

H₂[i][j]表示进行第二位置变换前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行第二位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m，0≤j<N。

在一些可能的实施方式中，码字集合表示为比特矩阵，目标比特集合表示为比特矩阵或一维数组。比特矩阵包括m行N列个比特，一维数组包括m×N个比特。

在一些可能的实施方式中，目标比特集合为比特矩阵，比特交织满足第五条件，第五条件包括：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，0≤i<m。

在一些可能的实施方式中，目标比特集合为一维数组，比特交织满足第六条件，第六条件包括：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行比特交织后的一维数组中第t个比特，0≤t<m×N，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，0≤i<m。

在一些可能的实施方式中，目标比特集合为比特矩阵，比特交织满足第七条件，第七条件包括：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m。

在一些可能的实施方式中，目标比特集合为一维数组，比特交织满足第八条件，第八条件包括：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行比特交织后的一维数组中第t个比特，0≤t<m×N，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m。

在一些可能的实施方式中，对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号包括：将每个目标比特集合中位于相同位置的每连续L个比特映射为一个调制符号，以得到m×N/L个调制符号。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号，每个目标比特集合中位于相同位置的m个比特映射得到的m/L个调制符号在调制符号流中连续。其中，目标比特集合表示为比特矩阵时，目标比特集合中位于相同位置的m个比特为比特矩阵中的一列m个比特；目标比特集合表示为一维数组时，目标比特集合中位于相同位置的m个比特为一维数组中的连续m个比特。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号，每个目标比特集合表示为包括m行N列个比特的比特矩阵，每个目标比特集合中位于其中一列的m个比特映射得到m/L个第一调制符号，m/L个第一调制符号中每连续的T个第一调制符号在调制符号流中连续，每个目标比特集合中位于其中另一列的m个比特映射得到m/L个第二调制符号，m/L个第二调制符号中每连续的T个第二调制符号在调制符号流中连续，其中一列与其中另一列相邻，m/L个第一调制符号中连续T个第一调制符号与m/L个第二调制符号中连续T个第二调制符号在调制符号流中连续，m/L能被T整除。

在一些可能的实施方式中，n条第一数据流都经过标识锁定和通道纠偏处理，当连续W个调制符号中的W×L个比特都是内码码字的信息比特时，W×L个比特来自多于2个经过外码编码的外码码字，其中，W≥2。

在一些可能的实施方式中，每个调制符号为双偏振正交幅度调制(DP-16QAM)调制符号，每个调制符号包括8个比特。或者，每个调制符号为脉冲幅度调制(PAM4)调制符号，每个调制符号包括2个比特。

第二方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，对n条第一数据流分别进行内码编码，以得到n条第二数据流。其中，n条第一数据流都经过外码编码，内码编码和外码编码均为FEC编码。n条第二数据流至少包括n个内码码字，n个内码码字分别来自n条第二数据流。n个内码码字包括n/m个码字集合，每个码字集合包括m个内码码字。每个内码码字包括N个比特，N个比特包括K个信息比特和P个校验比特，n为大于1的整数，n能被m整除。之后，分别对n/m个码字集合进行比特交织得到n/m个目标比特集合。其中，每个目标比特集合包括m×N个比特，比特交织包括对码字集合中每个内码码字的K个信息比特进行位置变换。进而，分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。其中，每L个比特映射为一个调制符号，m能被L整除。映射为一个调制符号的L个比特来自L_r个内码码字，L_r个内码码字中每个内码码字有L_c个比特映射到调制符号。映射为连续2个调制符号的2L个比特来自2L_r个内码码字，L＝L_r×L_c,L_c>1。

在一些可能的实施方式中，对码字集合中每个内码码字的K个信息比特进行位置变换包括：对码字集合中每个内码码字的K个信息比特进行向左循环移位或进行向右循环移位。

在一些可能的实施方式中，位置变换满足目标条件，目标条件包括：

H₁[i][j]表示进行位置变换前的比特矩阵中第i行第j列的比特，H₂[i][j]表示进行位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，0≤i<m。

在一些可能的实施方式中，每个目标比特集合包括m行N列个比特，目标比特集合中每L_r行L_c列共L个比特映射为一个调制符号。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号，目标比特集合中每L_c列比特映射得到的m/L_r个调制符号在调制符号流中连续，目标比特集合中每N列比特映射得到的m×N/L个调制符号在调制符号流中连续。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号。每个目标比特集合中位于其中L_c列的比特映射得到m/L_r个第一调制符号，m/L_r个第一调制符号中每连续的T个第一调制符号在调制符号流中连续。每个目标比特集合中位于其中另L_c列的比特映射得到m/L_r个第二调制符号，m/L_r个第二调制符号中每连续的T个第二调制符号在调制符号流中连续。其中L_c列与其中另L_c列相邻，m/L_r个第一调制符号中连续T个第一调制符号与m/L_r个第二调制符号中连续T个第二调制符号在调制符号流中连续，m/L_r能被T整除。

第三方面，本申请提供了一种数据处理装置。该数据处理装置包括：编码模块、比特交织模块和比特映射模块。编码模块用于：对n条第一数据流分别进行内码编码，以得到n条第二数据流。其中，n条第一数据流都经过外码编码，内码编码和外码编码均为前向纠错FEC编码。n条第二数据流至少包括n个内码码字，n个内码码字分别来自n条第二数据流。n个内码码字包括n/m个码字集合，每个码字集合包括m个内码码字。每个内码码字包括N个比特，N个比特包括K个信息比特和P个校验比特，n为大于1的整数，n能被m整除。比特交织模块用于：分别对n/m个码字集合进行比特交织得到n/m个目标比特集合，每个目标比特集合包括m×N个比特；比特映射模块用于：分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。其中，每L个比特映射为一个调制符号，m能被L整除，映射为一个调制符号的L个比特分别来自L个内码码字。若映射为一个调制符号的L个比特均来自内码码字的信息比特时，则映射为一个调制符号的L个比特中的任意两个比特来自两个不同内码码字的两个不同位置。

在一些可能的实施方式中，N能被L整除，每个内码码字的N个比特分别映射到N个调制符号，内码码字的N个比特包括L个第一比特子集，相同第一比特子集中的比特分别映射到不同调制符号的相同比特位，不同第一比特子集中的比特分别映射到不同调制符号的不同比特位。

在一些可能的实施方式中，比特映射模块具体用于：对码字集合中每个内码码字的K个信息比特进行第一位置变换得到第一比特集合。对第一比特集合中位于相同位置的比特进行第二位置变换得到目标比特集合。

在一些可能的实施方式中，比特映射模块具体用于：对码字集合中每个内码码字的K个信息比特进行向左循环移位或进行向右循环移位。

在一些可能的实施方式中，第一比特集合中每个相同位置包括m/L个第二比特子集，每个第二比特子集包括L个比特。比特映射模块具体用于：对第一比特集合中每个相同位置的m/L个第二比特子集进行向上循环移位或进行向下循环移位。

H₃[i][j]＝H₂[i^(j％L)][j]

在一些可能的实施方式中，码字集合表示为比特矩阵，目标比特集合表示为比特矩阵或一维数组，比特矩阵包括m行N列个比特，一维数组包括m×N个比特。

在一些可能的实施方式中，比特映射模块具体用于：将每个目标比特集合中位于相同位置的每连续L个比特映射为一个调制符号，以得到m×N/L个调制符号。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号，每个目标比特集合中位于相同位置的m个比特映射得到的m/L个调制符号在调制符号流中连续。其中，目标比特集合表示为比特矩阵时，目标比特集合中位于相同位置的m个比特为比特矩阵中的一列m个比特。目标比特集合表示为一维数组时，目标比特集合中位于相同位置的m个比特为一维数组中的连续m个比特。

在一些可能的实施方式中，调制符号流包括映射得到的m×N/L个调制符号，每个目标比特集合表示为包括m行N列个比特的比特矩阵。每个目标比特集合中位于其中一列的m个比特映射得到m/L个第一调制符号，m/L个第一调制符号中每连续的T个第一调制符号在调制符号流中连续。每个目标比特集合中位于其中另一列的m个比特映射得到m/L个第二调制符号，m/L个第二调制符号中每连续的T个第二调制符号在调制符号流中连续。其中一列与其中另一列相邻，m/L个第一调制符号中连续T个第一调制符号与m/L个第二调制符号中连续T个第二调制符号在调制符号流中连续，m/L能被T整除。

在一些可能的实施方式中，每个调制符号为DP-16QAM调制符号，每个调制符号包括8个比特。或者，每个调制符号为PAM4调制符号，每个调制符号包括2个比特。

第四方面，本申请提供了一种数据处理装置。该数据处理装置包括：编码模块、比特交织模块和比特映射模块。编码模块用于：对n条第一数据流分别进行内码编码，以得到n条第二数据流。其中，n条第一数据流都经过外码编码，内码编码和外码编码均为前向纠错FEC编码。n条第二数据流至少包括n个内码码字，n个内码码字分别来自n条第二数据流。n个内码码字包括n/m个码字集合，每个码字集合包括m个内码码字。每个内码码字包括N个比特，N个比特包括K个信息比特和P个校验比特，n为大于1的整数，n能被m整除。比特交织模块用于：分别对n/m个码字集合进行比特交织得到n/m个目标比特集合。每个目标比特集合包括m×N个比特，比特交织包括对码字集合中每个内码码字的K个信息比特进行位置变换。比特映射模块用于：分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。其中，每L个比特映射为一个调制符号，m能被L整除，映射为一个调制符号的L个比特来自L_r个内码码字，L_r个内码码字中每个内码码字有L_c个比特映射到调制符号，映射为连续2个调制符号的2L个比特来自2L_r个内码码字，L＝L_r×L_c,L_c>1。

在一些可能的实施方式中，比特交织模块具体用于：对码字集合中每个内码码字的K个信息比特进行向左循环移位或进行向右循环移位。

第五方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流。n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。之后，分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。具体地，交织编码处理包括如下步骤：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第一比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。对m个内码码字分别进行循环移位得到m个第三比特集合，每个第三比特集合包括1个由第一比特集合进行循环移位得到的第二比特集合和1个校验比特集合。轮询从每个第三比特集合中获取2个比特得到第四比特集合，第四比特集合包括m×N个比特，第四比特集合中来自m个第二比特集合的共m×K个比特是连续的，第四比特集合中来自m个校验比特集合的共m×P个比特是连续的。应理解，每条第二数据流包括多个第四比特集合，每个第四比特集合经过映射得到共m×N/2个PAM4符号，其中，映射到m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个内码码字。

在一些可能的实施方式中，每条第一数据流都经过外码编码，第一数据流中连续的20个比特经过交织编码处理和映射得到至少10个PAM4符号，连续的20个比特来自一个外码码字的2个外码符号，至少10个PAM4符号中任意两个PAM4符号在PAM4符号数据流中间隔至少2个PAM4符号。

在一些可能的实施方式中，m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

在一些可能的实施方式中，m个内码码字和m个第三比特集合均表示为比特矩阵，比特矩阵包括m行N列个比特。

在一些可能的实施方式中，第二比特集合由第一比特集合向左循环移位个比特得到，向左循环移位满足第一条件，第一条件包括：

其中，M_c[i][j]表示向左循环移位前的m个内码码字对应的比特矩阵中第i行第j列的比特，M₃[i][j]表示向左循环移位后的m个第三比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，

在一些可能的实施方式中，第二比特集合由第一比特集合向右循环移位δ_i个比特得到，向右循环移位满足第二条件，第二条件包括：

其中，M_c[i][j]表示向右循环移位前的m个内码码字对应的比特矩阵中第i行第j列的比特，M₃[i][j]表示向右循环移位后的m个第三比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤δ_i<K。

在一些可能的实施方式中，m个第三比特集合与第四比特集合满足第三条件，第三条件包括：

其中，M₃[i][j]表示m个第三比特集合对应的比特矩阵中第i行第j列的比特，表示第四比特集合中第/> 个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

在一些可能的实施方式中，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项中的任一项，第一取值项/>包括：

{0，30，60，90，110，20，50，80}；

{0，30，90，60，110，20，80，50}；

{0，60，30，90，110，50，20，80}；

{0，60，90，30，110，50，80，20}；

{0，90，30，60，110，80，20，50}；

{0，90，60，30，110，80，50，20}。

在一些可能的实施方式中，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项{δ₀，δ₁，δ₂，δ₃，δ₄，δ₅，δ₆，δ₇}中的任一项，第二取值项{δ₀，δ₁,δ₂,δ₃，δ₄,δ₅，δ₆，δ₇}包括：

{0,30,60,90,10,40,70,100}；

{0，30，90，60，10，40，100，70}；

{0，60，30，90，10，40，40，100}；

{0，60，90，30，10，70，100，40}；

{0，90，30，60，10，100，40，70}；

{0，90，60,30，10，100，70，40}。

第六方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流。n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。之后，分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。具体地，交织编码处理包括如下步骤：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行循环移位得到m个第二比特集合，并对m个第一比特集合分别进行内码编码得到m个校验比特集合，内码编码和外码编码均为前向纠错FEC编码，每个第二比特集合包括K个比特，每个校验比特集合包括P个比特，P为大于或等于1的整数。轮询从每个第二比特集合中获取2个比特得到连续的共m×K个比特，并轮询从每个校验比特集合中获取2个比特得到连续的共m×P个比特，以得到包括m×N个比特的第三比特集合，N＝K+P。应理解，每条第二数据流包括多个第三比特集合，每个第三比特集合包含第二比特集合的m×K个比特和校验比特集合的m×P个比特，每个第三比特集合中来自第二比特集合的m×K个比特经过映射得到共m×K/2个PAM4符号，每个第三比特集合中来自校验比特集合的m×P个比特经过映射得到共m×P/2个PAM4符号，映射到总共m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个第二比特集合和/或m个校验比特集合。

在一些可能的实施方式中，m个第一比特集合和m个第二比特集合均表示为比特矩阵，比特矩阵包括m行K列个比特。

其中，M₁[i][j]表示向左循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂[i][j]表示向左循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤j<K，0≤i<m，

M₂[i][j]＝M₁[i][(j-δ_i)％K]

其中，M₁[i][j]表示向右循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂[i][j]表示向右循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤j<K，0≤i<m，0≤δ_i<K。

{0，30，60，90，110，20，50，80}；

{0，30，90，60，110，20，80，50}；

{0，60，30，90，110，50，20，80}；

{0，60，90，30，110，50，80，20}；

{0，90，30,60，110,80，20，50}；

{0,90,60,30,110,80,50,20}。

在一些可能的实施方式中，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项{δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}中的任一项，第二取值项{δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}包括：

{0，30，60，90，10，40，70，100}；

{0，30，90，60，10，40，100，70}；

{0，60，30，90，10，40，40，100}；

{0，60，90,30，10，70，100，40}；

{0,90,30,60,10,100,40,70}；

{0,90,60,30,10,100,70,40}。

第七方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流。n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。之后，分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。具体地，交织编码处理包括如下步骤：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行循环移位得到m个第二比特集合，每个第二比特集合包括K个比特。对m个第二比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第二比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。轮询从每个内码码字中获取2个比特得到第三比特集合，第三比特集合包括m×N个比特，第三比特集合中来自m个第二比特集合的共m×K个比特是连续的，第三比特集合中来自m个校验比特集合的共m×P个比特是连续的。应理解，每条第二数据流包括多个第三比特集合，每个第三比特集合经过映射得到共m×N/2个PAM4符号，其中，映射到m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个内码码字。

其中，M₁,i],j]表示向左循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i],j]表示向左循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，

M₂,i],j]＝M₁,i],(j-δ_i)％K]

其中，M₁,i],j]表示向右循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i],j]表示向右循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，0≤δ_i<K。

在一些可能的实施方式中，m个内码码字表示为包括m行N列比特矩阵，m个内码码字与第三比特集合满足第三条件，第三条件包括：

其中，M_c,i],j]表示m个内码码字对应的比特矩阵中第i行第j列的比特，表示第三比特集合中第/> 个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

{0，30，60，90，110，20，50，80}；

{0,30,90,60,110,20,80,50}；

{0,60,30,90,110,50,20,80}；

{0,60,90,30,110,50,80,20}；

{0,90,30,60,110,80,20,50}；

{0,90,60,30,110,80,50,20}。

在一些可能的实施方式中，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项{δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}中的任一项，第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}包括：

{0,30,60,90,10,40,70,100}；

{0,30,90,60,10,40,100,70}；

{0,60,30,90,10,40,40,100}；

{0,60,90,30,10,70,100,40}；

{0,90,30,60,10,100,40,70}；

{0,90,60,30,10,100,70,40}。

第八方面，本申请提供了一种数据处理方法。该方法包括如下步骤。首先，分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流。n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。之后，分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。具体地，交织编码处理包括如下步骤：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第一比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。对m个内码码字分别进行交织得到1个第二比特集合，第二比特集合包括m×N个比特，第二比特集合中第个比特满足第一条件或第二条件，0≤i<m，0≤j<N。

第一条件包括：

其中，表示第二比特集合中第个比特，/>表示第i个内码码字中的第个比特，C_i[j]表示第i个内码码字中的第j个比特。

第二条件包括：

其中，表示第二比特集合中第个比特，C_i[(j-δ_i)％K]表示第i个内码码字中的第(j-δ_i)％K个比特，C_i[j]表示第i个内码码字中的第j个比特。

应理解，每条第二数据流包括多个第二比特集合，每个第二比特集合经过映射得到共m×N/2个PAM4符号，其中，映射到m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个内码码字。

在一些可能的实施方式中，K＝120、m＝8，的取值满足第一取值项中的任一项，第一取值项/>包括：

{0，30，60，90，110，20，50，80}；

{0，30，90，60，110，20，80，50}；

{0，60，30，90，110，50，20，80}；

{0，60，90，30，110，50，80，20}；

{0，90，30,60，110,80，20，50}；

{0,90,60,30,110,80,50,20}；

δ_i的取值满足第二取值项{δ₀，δ₁，δ₂,δ₃,δ₄,δ₅,δ₆，δ₇}中的任一项，第二取值项*δ₀，δ₁,δ₂,δ₃,δ₄,δ₅，δ₆,δ₇}包括：

{0，30，60，90，10，40，70，100}；

{0，30，90，60，10，40，100，70}；

{0，60，30，90，10，40，40，100}；

{0，60，90，30，10，70，100，40}；

{0，90，30,60，10，100，40，70}；

{0,90,60,30,10,100,70,40}。

第九方面，本申请提供了一种数据处理装置，该数据处理装置包括：交织编码模块和比特映射模块。交织编码模块用于：分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。比特映射模块用于：分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。交织编码模块具体用于：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第一比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。对m个内码码字分别进行循环移位得到m个第三比特集合，每个第三比特集合包括1个由第一比特集合进行循环移位得到的第二比特集合和1个校验比特集合。轮询从每个第三比特集合中获取2个比特得到第四比特集合，第四比特集合包括m×N个比特，第四比特集合中来自m个第二比特集合的共m×K个比特是连续的，第四比特集合中来自m个校验比特集合的共m×P个比特是连续的。应理解，每条第二数据流包括多个第四比特集合，每个第四比特集合经过映射得到共m×N/2个PAM4符号，其中，映射到m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个内码码字。

{0,30,60,90,110,20,50,80}；

{0,30,90,60,110,20,80,50}；

{0,60,30,90,110,50,20,80}；

{0，60，90，30，110，50，80，20}；

{0，90，30，60，110，80，20，50}；

{0，90，60，30，110，80，50，20}。

在一些可能的实施方式中，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄，δ₅,δ₆,δ₇}中的任一项，第二取值项{δ₀，δ₁,δ₂,δ₃,δ₄,δ₅，δ₆,δ₇}包括：

{0，30，60,90，10，40，70,100}；

{0,30,90,60,10,40,100,70}；

{0,60,30,90,10,40,40,100}；

{0,60,90,30,10,70,100,40}；

{0，90，30，60，10，100，40，70}；

{0，90，60，30，10，100，70，40}。

第十方面，本申请提供了一种数据处理装置，该数据处理装置包括：交织编码模块和比特映射模块。交织编码模块用于：分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。比特映射模块用于：分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。交织编码模块具体用于：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行循环移位得到m个第二比特集合，并对m个第一比特集合分别进行内码编码得到m个校验比特集合，内码编码和外码编码均为前向纠错FEC编码，每个第二比特集合包括K个比特，每个校验比特集合包括P个比特，P为大于或等于1的整数。轮询从每个第二比特集合中获取2个比特得到连续的共m×K个比特，并轮询从每个校验比特集合中获取2个比特得到连续的共m×P个比特，以得到包括m×N个比特的第三比特集合，N＝K+P。应理解，每条第二数据流包括多个第三比特集合，每个第三比特集合包含第二比特集合的m×K个比特和校验比特集合的m×P个比特，每个第三比特集合中来自第二比特集合的m×K个比特经过映射得到共m×K/2个PAM4符号，每个第三比特集合中来自校验比特集合的m×P个比特经过映射得到共m×P/2个PAM4符号，映射到总共m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个第二比特集合和/或m个校验比特集合。

M₂[i][j]＝M₁[i][(j-δ_i)％K]

{0,30,60,90,110,20,50,80}；

{0,30,90,60,110,20,80,50}；

{0，60，30，90，110，50，20，80}；

{0，60，90，30，110，50，80，20}；

{0，90，30，60，110，80，20，50}；

{0，90，60，30，110，80，50，20}。

{0,30,60,90,10,40,70,100}；

{0，30，90，60，10，40，100，70}；

{0，60，30，90，10，40，40，100}；

{0，60，90，30，10，70，100，40}；

{0，90，30，60，10，100，40，70}；

{0，90，60,30，10，100，70，40}。

第十一方面，本申请提供了一种数据处理装置，该数据处理装置包括：交织编码模块和比特映射模块。交织编码模块用于：分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。比特映射模块用于：分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。交织编码模块具体用于：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行循环移位得到m个第二比特集合，每个第二比特集合包括K个比特。对m个第二比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第二比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。轮询从每个内码码字中获取2个比特得到第三比特集合，第三比特集合包括m×N个比特，第三比特集合中来自m个第二比特集合的共m×K个比特是连续的，第三比特集合中来自m个校验比特集合的共m×P个比特是连续的。应理解，每条第二数据流包括多个第三比特集合，每个第三比特集合经过映射得到共m×N/2个PAM4符号，其中，映射到m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自m个内码码字。

其中，M₁[i][j]表示向左循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂[i][j]表示向左循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，/>

M₂[i][j]＝M₁[i][(j-δ_i)％K]

其中，M₁[i][j]表示向右循环移位前的m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂[i][j]表示向右循环移位后的m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，0≤δ_i<K。

其中，M_c[i][j]表示m个内码码字对应的比特矩阵中第i行第j列的比特，表示第三比特集合中第/> 个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

{0,30,60,90,110,20,50,80}；

{0，30，90，60，110，20，80，50}；

{0，60，30，90，110，50，20，80}；

{0,60,90,30,110,50,80,20}；

{0,90,30,60,110,80,20,50}；

{0,90,60,30,110,80,50,20}。

{0，30，60，90，10，40，70，100}；

{0，30，90，60，10，40，100，70}；

{0,60,30,90,10,40,40,100}；

{0,60,90,30,10,70,100,40}；

{0,90,30,60,10,100,40,70}；

{0,90,60,30,10,100,70,40}。

第十二方面，本申请提供了一种数据处理装置，该数据处理装置包括：交织编码模块和比特映射模块。交织编码模块用于：分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，n₀为大于1的整数，n₁为大于0的整数。比特映射模块用于：分别对n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流。交织编码模块具体用于：从n₁条第一数据流的每条第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，n₁条第一数据流都经过外码编码，每个第一比特集合包括K个比特，n₁、a₀和K均为大于1的整数。对m个第一比特集合分别进行内码编码得到m个内码码字，内码编码和外码编码均为前向纠错FEC编码，每个内码码字包括参与内码编码的1个第一比特集合和1个校验比特集合共N个比特，N＝K+P，每个校验比特集合包括P个比特，P为大于或等于1的整数。对m个内码码字分别进行交织得到1个第二比特集合，第二比特集合包括m×N个比特，第二比特集合中第个比特满足第一条件或第二条件，0≤i<m，0≤j<N。

第一条件包括：

其中，表示第二比特集合中第个比特，/>表示第i个内码码字中的第个比特，C_i,j]表示第i个内码码字中的第j个比特。

第二条件包括：

其中，表示第二比特集合中第个比特，C_i,(j-δ_i)％K]表示第i个内码码字中的第(j-δ_i)％K个比特，C_i,j]表示第i个内码码字中的第j个比特。

{0,30,60,90,110,20,50,80}；

{0，30，90，60，110，20，80，50}；

{0，60，30，90，110，50，20，80}；

{0，60，90，30，110，50，80，20}；

{0，90，30，60，110，80，20，50}；

{0，90，60,30，110,80，50，20}；

δ_i的取值满足第二取值项{δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}中的任一项，第二取值项{δ₀，δ₁，δ₂，δ₃，δ₄，δ₅，δ₆，δ₇}包括：

{0,30,60,90,10,40,70,100}；

{0，30，90，60，10，40，100，70}；

{0，60，30，90，10，40，40，100}；

{0，60，90，30，10，70，100，40}；

{0，90，30，60，10，100，40，70}；

{0，90，60,30，10，100，70，40}。

本申请实施例中，采用级联FEC的传输方案，即数据流先后经过外码编码和内码编码。在此基础上，本申请设计了一种比特交织和映射的方法，使外码码字中的比特和内码码字中的比特均离散、均匀地映射到调制符号上，使得该级联FEC传输方案具有较强的抗突发能力，特别是对于长度较低的突发错误可以直接由内码译码进行纠正，能够应用于较多的传输场景，尤其适用于信道存在有色噪声的实际相干传输场景。

附图说明

图1为本申请实施例应用的一种通信系统示意图；

图2为图1所示通信系统中一种数据传输的过程示意图；

图3为本申请实施例提供的数据处理方法的一种流程示意图；

图4为本申请实施例中对每行的比特进行向左循环移位的示意图；

图5为本申请实施例中对每列的比特进行向上循环移位的示意图；

图6为本申请实施例中对每列的比特进行位置变换的一种示意图；

图7为本申请实施例中对比特进行映射的第一种示意图；

图8为本申请实施例中对比特进行映射的第二种示意图；

图9为本申请实施例中对比特进行映射的第三种示意图；

图10为本申请实施例中对比特进行映射的第四种示意图；

图11为本申请实施例中对数据流进行内码编码和交织调制映射的一种示意图；

图12(a)为本申请实施例中发端处理模块的第一种操作流程示意图；

图12(b)为本申请实施例中发端处理模块的第二种操作流程示意图；

图12(c)为本申请实施例中发端处理模块的第三种操作流程示意图；

图12(d)为本申请实施例中发端处理模块的第四种操作流程示意图；

图13为本申请实施例中1×800G接口场景的一种示意图；

图14为本申请实施例中2×400G接口场景的一种示意图；

图15为本申请实施例中1×800G接口场景的另一种示意图；

图16为本申请实施例中级联交织的第一种示意图；

图17为本申请实施例中卷积交织器的第一种结构示意图；

图18为本申请实施例中级联交织的第二种示意图；

图19为本申请实施例中卷积交织器的第二种结构示意图；

图20为本申请实施例中级联交织的第三种示意图；

图21为本申请实施例中卷积交织器的第三种结构示意图；

图22为本申请实施例中卷积交织器的第四种结构示意图；

图23为本申请实施例中卷积交织器的第五种结构示意图；

图24为本申请实施例中一种数据处理的流程示意图；

图25为本申请实施例中数据处理装置的一种结构示意图；

图26为本申请实施例提供的数据处理方法的另一种流程示意图；

图27为交织编码处理的第一种实施方式示意图；

图28为交织编码处理的第二种实施方式示意图；

图29为交织编码处理的第三种实施方式示意图；

图30为交织编码处理的第四种实施方式示意图；

图31为交织编码处理的第五种实施方式示意图；

图32为交织编码处理的第六种实施方式示意图；

图33为交织编码处理的第七种实施方式示意图；

图34为交织编码处理的第八种实施方式示意图；

图35为交织编码处理的第九种实施方式示意图；

图36为交织编码处理的第十种实施方式示意图；

图37为交织编码处理的第十一种实施方式示意图；

图38为交织编码处理的第十二种实施方式示意图；

图39为本申请实施例中数据处理装置的另一种结构示意图；

图40为本申请实施例中数据处理装置的另一种结构示意图。

具体实施方式

本申请实施例提供了一种数据处理方法及数据处理装置。使得该级联FEC传输方案具有较强的抗突发能力，能够应用于较多的传输场景，尤其适用于信道存在有色噪声的实际相干传输场景。需要说明的是，本申请说明书和权利要求书及上述附图中的术语“第一”、“第二”等用于区别类似的对象，而非限定特定的顺序或先后次序。应该理解，上述术语在适当情况下可以互换，以便在本申请描述的实施例能够以除了在本申请描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为本申请实施例应用的一种通信系统示意图。如图1所示，该通信系统包括发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05。以该通信系统是数据中心网络为例，发端设备01和收端设备05可以为交换机或路由器等设备，且发端设备01也称为位于发端的客户侧芯片(host chip)，收端设备05也称为位于收端的客户侧芯片，信道传输媒介03可以为光纤。客户侧芯片有时也称为为客户侧设备(host device)。其中，发端设备01与发端处理模块02之间可以通过连接单元接口(attachment unitinterface，AUI)连接，收端设备05与收端处理模块04之间可以通过AUI连接。发端处理模块02和收端处理模块04可以为光模块(optical module)、电模块、连接器(connector)或其他在数据发送过程中对数据进行处理的模块。例如，该处理模块可以为800LR模块(800LRmodule，一种相干光模块)。并且，该通信系统中的发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05均可以支持双向传输，也可以支持单向传输，具体此处不做限定。

图2为图1所示通信系统中一种数据传输的过程示意图。如图2所示，在从发端设备01向收端设备05传输数据的过程中，发端设备01用于对该数据进行外码编码，然后向发端处理模块02传输经过外码编码的数据。发端处理模块02用于对经过外码编码的数据进行内码编码，得到经过外码编码和内码编码的数据，并将经过外码编码和内码编码的数据传输至信道传输媒介03。信道传输媒介03用于将经过外码编码和内码编码的数据传输至收端处理模块04。收端处理模块04用于对经过外码编码和内码编码的数据进行内码译码，并向收端设备05传输经过内码译码的数据。收端设备05用于对经过内码译码的数据进行外码译码。

应理解，内码中的“内”和外码中的“外”只是基于对数据进行操作的执行主体相对于信道传输媒介03的距离的远近来区分的。对内码进行操作的执行主体较靠近信道传输媒介，对外码进行操作的执行主体较远离信道传输媒介。在本申请实施例中，由于数据从发端设备01发出后经过发端处理模块02传输至信道传输媒介03，然后从信道传输媒介03经过收端处理模块04传输至收端设备05。经发端设备01编码的数据相对于经发端处理模块02编码的数据离信道传输媒介03较远，经收端设备05译码的数据相对于经收端处理模块04译码的数据离信道传输媒介03较远。因此经发端设备01编码的数据称为经过外码编码的数据，经发端处理模块02编码的数据称为经过内码编码的数据，经收端设备05译码的数据称为经过外码译码的数据，经收端处理模块04译码的数据称为经过内码译码的数据。在一种可能的实施方式中，上述的内码编码和外码编码都是采用FEC编码的方式，从而形成一种级联FEC的传输方案。例如，发端设备01可以采用RS码进行外码编码，发端处理模块02可以采用汉明(Hamming)码进行内码编码。又例如，发端设备01可以采用RS码进行外码编码，发端处理模块02可以采用博斯-查德胡里-霍昆格姆(Bose–Chaudhuri–Hocquenghem，BCH)码进行内码编码。

需要说明的是，以上内容是对本申请实施例提供的数据处理方法的应用场景的示例性说明，并不构成对于数据处理方法的应用场景的限定，本领域普通技术人员可知，随着业务需求的改变，其应用场景可以根据应用需求进行调整，本申请实施例对其不做一一列举。

图3为本申请实施例提供的数据处理方法的一种流程示意图。应理解，该方法是对经过外码编码后的数据流进行的数据处理，具体可以由上述的发端处理模块02来实现。

301、对n条第一数据流分别进行内码编码，以得到n条第二数据流。

本实施例中，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第一数据处理后得到n条第一数据流，其中n为大于1的整数。上述第一数据处理可包括标识锁定(alignment lock)、通道纠偏处理(lane de-skew)、通道重排序(lane reorder)处理、或级联交织(concatenated interleaving)处理等。上述n条第一数据流都是经过外码编码的数据流。例如，该外码编码可以采用RS码，经过外码编码后的n条数据流可以包括多个RS码字。在实际应用中也可以采用其他的编码方式进行外码编码。为了便于描述，下文统一用RS码字来表示外码编码后生成的码字。需要说明的是，本申请中外码码长取值是以外码符号为单位来统计的，其中，符号可以包括一个或多个比特。例如，外码为采用的KP4RS(544,514)码，码长544个符号，一个外码符号包含10个比特。

内码编码器将每条第一数据流中每K个比特进行内码编码，再添加P个校验比特位后得到总共N个比特的内码码字。这里K个比特可称为内码信息序列，且K+P＝N。通常，K为10的倍数，且这K个比特对应K/10个外码符号。在一些场景下，K个信息比特所对应的K/10个外码符号来自K/10个不同的外码码字。

应理解，每条经过内码编码的第二数据流包含至少一个内码码字。从每条第二数据流分别获取一个内码码字得到共n个内码码字，这n个内码码字包括n/m个码字集合，即码字集合0、码字集合1、…、码字集合n/m-1。每个码字集合包括m个内码码字。码字集合h(0≤h<n/m)包含码字m×h、码字m×h+1、…、码字m×h+m-1。其中，n能被m整除。

需要说明的是，上述码字集合只是为了便于描述而引入的概念，在实际应用中，第二数据流为一个整体并不存在划分。每个码字集合可以视作第二数据流中的多个比特。

302、分别对n/m个码字集合进行比特交织得到n/m个目标比特集合。

应理解，码字集合和目标比特集合中的比特数量均为m×N个比特。该步骤是对码字集合中的比特进行位置变换以得到目标比特集合。作为一个示例，目标比特集合可以表现为m行N列的比特矩阵。作为另一个示例，目标比特集合也可以表现为包括m×N个比特的一维数组。需要说明的是，以码字集合表现为比特矩阵为例，本申请提供的比特交织包括但不限于对码字集合中每一行的比特进行位置变换(简称行变换)、对码字集合中每一列的比特进行位置变换(简称列变换)、对码字集合中每一行和每一列的比特都进行位置交换(简称行列变换)。其中，行列变换包括先行变换后列变换、先列变换后行变换以及行列同时变换。下面会结合几个具体地实现方式对比特交织进行详细介绍。

为了描述简单，码字集合h(0≤h<n/m)中的m×N个码字比特采用m行N列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码码字的N个比特。第一矩阵H₁中第i(0≤i<m)行第j(0≤j<N)列的比特记为H₁[i][j]。更具体的，H₁[i][j]表示码字集合h中第i个内码码字的第j个比特，也表示来自第二数据流m×h+i的码字m×h+i中的第j个比特。需要说明的是，n/m个码字集合对应n/m个第一矩阵H₁，即码字集合h(0≤h<n/m)对应第h个第一矩阵H₁。下文为了描述简单，将第h个第一矩阵H₁简单描述为第一矩阵H₁。

第一矩阵H₁中每行的第0列到第K-1列总共K个比特对应一个内码码字的K长信息比特；第一矩阵H₁中第0列到第K-1列总共m×K个比特对应m个内码码字的m×K个信息比特。类似的，第一矩阵H₁中每行的第K列到第N-1列总共P个比特对应一个内码码字的P长校验比特；第一矩阵H₁中第K列到第N-1列总共m×P个比特对应m个内码码字的m×P个校验比特。

下面首先对行变换和列变换各自独立实现的具体方式进行介绍。

比特交织的实现方式1：行变换(也可称之为第一位置变换)。

具体地，对码字集合中每个内码码字的K个信息比特进行第一位置交换。或者，也可以描述为“对第一矩阵H₁中每行的K个信息比特进行第一位置变换”。在一种可能的实施方式中，该第一位置变换具体是对第一矩阵H₁中每行的K个信息比特进行向左循环移位或进行向右循环移位。以向左循环移位为例，对第一矩阵H₁中第i(0≤i<m)行中的K个信息比特进行向左循环移位i×Δ个比特，其中非零整数Δ为行偏移约束因子。需要说明的是，对于K个信息比特(u₀,u₁,u₂,u₃,…,u_K-2,u_K-1)，向左循环移位i×Δ个比特，得到移位后的K个比特(u_(i×Δ)％K,u_{(1+i×Δ)％K},u_{(2+i×Δ)％K},…,u_{(K-2+i×Δ)％K},u_{(K-1+i×Δ)％K})。

图4为本申请实施例中对每行的信息比特进行向左循环移位的示意图。如图4中(a)示例所示，以K＝8且向左循环移位2比特为例，第i行的8个信息比特(u_i,0,u_i,1,u_i,2,u_i,3,u_i,4,u_i,5,u_i,6,u_i,7)向左循环移位2比特后为(u_i,2,u_i,3,u_i,4,u_i,5,u_i,6,u_i,7,u_i,0,u_i,1)。如图4中(b)示例所示，以Δ＝2为例，第i行的8个信息比特进行向左循环移位i×2个比特，比如第0行的8个信息比特进行向左循环移位0个比特，第1行的8个信息比特进行向左循环移位2个比特，第2行的8个信息比特进行向左循环移位4个比特。按照这种方式循环移位来实现对第一矩阵H₁中每行的K个信息比特进行第一位置变换。

更具体地，通过下述的各公式来对第一位置变换采用循环移位的方式进行介绍。

作为一个示例，第一位置变换采用向左循环移位满足公式(1.1)：

H₁[i][j]表示进行第一位置变换前的比特矩阵中第i行第j列的比特，H₂[i][j]表示进行第一位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m。通常，行偏移约束因子Δ为10的倍数且0<Δ<K。

需要说明的是，对K个信息比特进行向左循环移位i×Δ个比特，等价于对K个信息比特进行向左循环移位(i×Δ)％K个比特。也就是上述公式(1.1)可写为如下公式(1.2)：

对于第一矩阵H₁第i行K个信息比特，进行向左循环移位i×Δ个比特，得到第二矩阵H₂第i行中第0列到第K-1列的K个比特。等价地，对于第一矩阵H₁第i行中第0列到第K-1列的K个信息比特，进行向右循环移位i×(K-Δ)个比特，得到第二矩阵H₂第i行中第0列到第K-1列的K个比特。如图4中(a)示例所示，K＝8，对信息比特向左循环移位2比特等价于向右循环移位6比特。

作为另一个示例，第一位置变换采用向右循环移位满足公式(1.3)：

其中，整数α为K的倍数，当0≤i<m且0≤j<K时为非负整数，整数通常，行偏移约束因子/>为10的倍数且/>其他与上述公式(1.1)相同的参数此处不再一一赘述。

在一些具体公式表述中，为描述简单，会将公式(1.3)简写为公式(1.4)：

还需要说明的是，上述将第一矩阵H₁中每行第0列到第K-1列的K个信息比特进行循环移位，仅对第一矩阵H₁中的信息比特进行操作。因此也可描述为：将第一矩阵H₁中每行第0列到第K-1列的K个信息比特进行循环移位获得m行K列的第四矩阵H₄。具体地，对第一位置变换采用向左循环移位满足公式(3.1)：

H₄＝H₁[i][(j+i×Δ)％K]

其中，公式(3.1)中各参数的含义与公式(1.1)类似，此处不再赘述。

比特交织的实现方式2：列变换(也可称之为第二位置变换)。

需要说明的是，本实现方式介绍的列变换是在上面第一矩阵H₁通过行变换得到第二矩阵H₂的基础上进行描述的。在一些可能的场景中，也可以采用本实现方式对第一矩阵H₁先进行列变换，此处不再赘述。

具体地，对第二矩阵H₂中位于相同位置的比特进行第二位置变换得到第三矩阵H₃。应理解，第二矩阵H₂中位于相同位置的比特可以理解为第二矩阵H₂中位于同一列的m个比特，也就是说，对同一列的m个比特进行位置变换。或者，第二矩阵H₂中位于相同位置的比特也可以理解为第二矩阵H₂中位于相同G列的G×m个比特，G为大于1的整数，也就是说，以每一行相同G列的G个比特为单元进行上下位置变换。为了便于说明，下面都以相同位置的同一列为例进行介绍。

在一种可能的实施方式中，将第二矩阵H₂划分为m/L个第一子矩阵，每个第一子矩阵包含L行N列。在每个第一子矩阵中对每列的L个比特进行向上循环移位或向下循环移位，以实现每个第一子矩阵中比特的位置变换。以向上循环移位为例，将每个第一子矩阵中第j(0≤j<N)列中的L个比特进行向上循环移位θ×(j％L)个比特，其中非零整数θ为列偏移约束因子。这里将每个第一子矩阵中第j(0≤j<N)列中的L个比特进行向上循环移位θ×(j％L)个比特，也等价于进行向上循环移位θ×j个比特，为本领域普通技术人员可知，此处不再赘述。对于L个比特向上循环移位θ×(j％L)，得到移位后的L个比特

图5为本申请实施例中对每个第一子矩阵中每列的L个比特进行向上循环移位的示意图。如图5中(a)示例所示，以L＝8且向上循环移位2比特为例，第j列的8个比特向上循环移位2比特，得到移位后的8个比特/>如图5中(b)示例所示，以θ＝2为例，第j列的8个比特进行向上循环移位2×(j％8)个比特，比如第0列的8个比特进行向上循环移位0个比特，第1列的8个比特进行向上循环移位2个比特，第2列的8个信息比特进行向上循环移位4个比特。按照这种方式循环移位来实现对第二矩阵H₂中位于相同位置的比特进行第二位置变换。

更具体地，通过下述的各公式来对第二位置变换采用循环移位的方式进行介绍。

作为一个示例，第二位置变换采用向上循环移位满足公式(2.1)：

H₂[i][j]表示进行第二位置变换前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行第二位置变换后的比特矩阵中第i行第j列的比特，表示向下取整，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<N。非零整数θ为列偏移约束因子。通常，列偏移约束因子0<θ<L。

应理解，上述公式(2.1)也可以写为：/>

对于第二矩阵H₂中的第一子矩阵第j列中的L个比特，进行向上循环移位θ×(j％L)个比特，等价于向下循环移位(L-θ)×(j％L)个比特。如图5中(a)示例所示，L＝8，向上循环移位2比特等价于向下循环移位6比特。

作为另一个示例，第二位置变换采用向下循环移位满足公式(2.2)：

其中，整数β为L的倍数，当所有0≤i<m且0≤j<N时为非负整数，整数/>通常，列偏移约束因子/>其他与上述公式(2.1)相同的参数此处不再一一赘述。

在一些具体公式表述中，为描述简单，会将公式(2.2)简写为公式(2.3)：

在另一种可能的实施方式中，区别于上述向上循环移位或向下循环移位的方式。第二位置变换满足公式(2.4)：

图6为本申请实施例中对每列的比特进行位置变换的一种示意图。如图6所示，当m＝8,L＝8时，展示了满足上述公式(2.4)的第二位置变换的方式。其中，U_i,j表示为第二符号矩阵H₂的第i行第j列的比特。第二矩阵H₂的每连续的8列即第8*k列到第8*k+7列按照图所示的方式交织映射到第三符号矩阵的连续的8列即第8*k列到第8*k+7列。

需要说明的是，当整数L为2的幂次时，上述第二位置变换还可以满足公式(2.5)：

H₃[i][j]＝H₂[i^(j％L)][j]

还需要说明的是，上述第一位置变换只是对信息比特进行的位置变换，而第二位置变换既要对信息比特进行位置变换还要对校验比特进行位置变换。对于上述介绍只针对信息比特的m行K列的第四矩阵H₄，第二位置变换还有如下另一种表述方式：

具体地，将m行K列的第四矩阵H₄和第一矩阵H₁中第K列到第N-1列总共m行N列划分为多个第二子矩阵，每个第二子矩阵包含L行N列。将每个第二子矩阵中每列L个比特进行位置变换，得到m行N列的第三矩阵H₃。

一种具体实现方式是将每个第二子矩阵中第j(0≤j<N)列中的L个比特进行向上循环移位θ×(j％L)个比特。更具体地，对于0≤i<m，第二位置变换还可以满足公式(4.1)：

/>

其中，整数θ为列偏移约束因子。公式(4.1)也可简写为：

另一种具体实现方式是,对于0≤i<m，第二位置变换还可以满足公式(4.2)：

当L为2的幂次时，对于0≤i<m，第二位置变换还可以满足公式(4.3)：

应理解，上面对行变换和列变换各自独立实现的具体方式进行了介绍，即比特交织包含2步操作。在一些可能的场景中，上述行变换和列变换也可以通过1步操作实现，下面对这种实现方式进行详细介绍。

比特交织的实现方式3：行变换和列变换通过1步操作实现。

在一种具体实现方式中，对于0≤i<m，比特交织满足公式(5)：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数。

公式(5)也可以简写为：

在另一种具体实现方式中，对于0≤i<m，比特交织满足公式(6)：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，H₃[i][j]表示进行比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数。

当L为2的幂次时，对于0≤i<m，比特交织满足公式(7)：

需要说明的是，当整数Δ为10的倍数，且外码码字中1个外码符号包含10个比特时，K个信息比特可以认为是K/10个符号，其中每个符号对应10个信息比特。对第一矩阵H₁中第i(0≤i<m)行中的K个信息比特进行循环移位i×Δ个比特，可以认为是对第一矩阵H₁中第i(0≤i<m)行中的K/10个符号进行循环移位个符号。其具体实现方式为本领域普通技术人员可知，此处不再赘述。

给定Δ、θ、m、L等参数的具体取值时，将第一矩阵H₁进行比特交织得到第三矩阵H₃的交织对应关系可采用表格来描述，其具体实现方式为本领域普通技术人员可知，此处不再赘述。

给定Δ、θ、m、L等参数的具体取值时，上述公式(5)或(6)可做简单变换为其他公式，比如当m＝L时，公式(5)可简化如下：

公式(6)可变换如下：

或者

应理解，其他简单变换的具体实现方式为本领域普通技术人员可知，此处不再赘述。

需要说明的是，上述码字集合、比特矩阵、子矩阵只是为了便于描述而引入的概念，在实际应用中，数据流为一个整体并不存在划分。每个码字集合、比特矩阵、子矩阵可以视作数据流中的一个或多个比特。另外，在实际应用中，上述的第一矩阵、第二矩阵、第三矩阵、第四矩阵等也可能不是以矩阵形式呈现的。例如，第一矩阵H₁呈现为第一比特集合，第一比特集合包括m个第一比特子集，每个第一比特子集包含对应第一矩阵H₁中的一行N列个比特元素。

需要说明的是，上述实现方式中，m个码字进行比特交织后的目标比特集合都采用m行N列的第三矩阵H₃表示。此外，目标比特集合也可用一维数组(array)来表示，记为数组A，其包含m×N个比特。数组A中第t(0≤t<m×N)个比特记为A[t]。将第一矩阵H₁进行比特交织得到包含m×N个比特元素的数组A还可以采用如下方式表示。

作为一个示例，对于0≤i<m，比特交织满足公式(8)：

H₁[i][j]表示进行所述比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行所述比特交织后的一维数组中第t个比特，0≤t<m×N，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数.

作为另一个示例，对于0≤i<m，比特交织满足公式(9)：

H₁[i][j]表示进行比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行所述比特交织后的一维数组中第t个比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数。

当L为2的幂次时，对于0≤i<m，比特交织满足公式(10)：

303、分别对每个目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号。

本实施例中，m能被L整除。目标比特集合中每L个比特映射为一个调制符号，即一个调制符号包括L个比特。每个调制符号中的L个比特分别来自L个内码码字。并且，若映射到调制符号的L个比特均来自内码码字的信息比特时，则所述映射到调制符号的L个比特中任意两个比特来自两个不同内码码字的两个不同位置。

应理解，对所有目标比特集合进行映射得到的n×N/L个调制符号可以表现为一条调制符号流。或者，对每个目标比特集合进行映射得到的m×N/L个调制符号可以表现为一条调制符号流，以得到共n/m条调制符号流。调制符号流之后还可以经其他数据处理后送入信道传输媒介进行传输。其他数据处理可包括偏振划分(polarization distribution)或DSP成帧处理(framing)等。

在一种可能的实施方式中，当N能被L整除时，每个内码码字的N个比特分别映射到N个调制符号，内码码字的N个比特包括L个第一比特子集，相同第一比特子集中的比特分别映射到不同调制符号的相同比特位，不同第一比特子集中的比特分别映射到不同调制符号的不同比特位。例如，一个调制符号包括比特位b₀、比特位b₁、…、比特位b_L-1，内码码字的N个比特中映射到比特位b₀、比特位b₁、…、比特位b_L-1的个数均为N/L。应理解，上述L个比特位在传输中出现错误的概率不一定相等，将一个内码码字的比特更均匀地映射到调制符号上，可提高级联FEC方案在实际传输中的抗突发能力。

需要说明的是，在一些可能的场景中，n条第一数据流都经过标识锁定和通道纠偏处理，当连续W个调制符号中的W×L个比特都是内码码字的信息比特时，W×L个比特来自多于2个经过外码编码的外码码字，其中，W≥2。

在一些应用于相干光通信的实现方式中，上述调制方式为双偏振正交幅度调制(Dual-polarization quadrature amplitude modulation，DP-QAM)，如DP-QPSK或DP-16QAM。对于DP-QPSK调制下，一个DP-QPSK调制符号对应L＝4个比特；对于DP-16QAM调制下，一个DP-16QAM调制符号对应L＝8个比特。

在一些应用于直检光通信的实现方式中，上述调制方式为脉冲幅度调制(Pulse-amplitude modulation，PAM)，如PAM4。对于PAM4调制下，一个PAM4调制符号对应L＝2个比特。

下面以目标比特集合表现为第三矩阵H₃为例对映射的具体实现方式进行介绍。

映射的实现方式1：

第三矩阵H₃每列的m个比特中每L个连续的比特映射为一个调制符号。每个第三矩阵H₃映射为m×N/L个调制符号。

在一种可能的实施方式中，第三矩阵H₃每列的m个比特映射得到的m/L个调制符号在调制符号流中连续。也就是说，第三矩阵H₃中每列映射得到的m/L个调制符号作为调制符号流中连续的m/L个调制符号，第三矩阵H₃中N列映射得到的m×N/L个调制符号作为调制符号流中连续的m×N/L个调制符号。

图7为本申请实施例中对比特进行映射的第一种示意图。如图7所示，当m/L＝2时，第三矩阵H₃为每列映射为2个调制符号，这2个调制符号分别用S(0,j)和S(1，j)表示，其中0≤j<N。

在另一种可能的实施方式中，第三矩阵H₃中位于B列的m个比特映射得到m/L个第一调制符号，m/L个第一调制符号中每连续的T个第一调制符号在调制符号流中连续。第三矩阵H₃中位于C列的m个比特映射得到m/L个第二调制符号，m/L个第二调制符号中每连续的T个第二调制符号在调制符号流中连续。其中，B列与C列相邻，m/L个第一调制符号中连续T个第一调制符号与m/L个第二调制符号中连续T个第二调制符号在调制符号流中连续，m/L能被T整除。

图8为本申请实施例中对比特进行映射的第二种示意图。如图8所示，当m/L＝4且T＝2时，第三矩阵H₃的每列映射为4个调制符号，用S(0,j)、S(1，j)、S(2，j)、S(3，j)表示，其中0≤j<N。可以看出，第三矩阵H₃每列映射得到的m/L个调制符号中前T个调制符号作为调制符号流中连续的T个调制符号，相应地，N列总共T×N个调制符号作为调制符号流中连续的T×N个调制符号。第三矩阵H₃每列映射得到的m/L个调制符号中接下来的T个调制符号作为调制符号流中连续的T个调制符号，相应地，N列总共T×N个调制符号作为调制符号流中接下来连续的T×N个调制符号。依次类推，可获得调制符号流中连续的m×N/L个调制符号。

映射的实现方式2：

每个调制符号中的L个比特来自L_r个内码码字，L_r个内码码字中每个内码码字有L_c个比特总共L_r×L_c个比特映射到一个调制符号，连续2个调制符号中的2L个比特来自2L_r个内码码字，2L_r个内码码字中每个内码码字有L_c个比特映射到连续2个调制符号，L＝L_r×L_c,L_c>1。也就是说，第三矩阵H₃每L_r行中的L_c列总共L_r×L_c＝L个比特映射为一个调制符号，其中L_c>1。例如，一个调制符号的比特位b₀、比特位b₁、…、比特位b_L-1分别对应的L个内码比特来自L_r个不同的内码码字，且每个内码码字提供L_c个比特。对于上述第三矩阵H₃，每L_c列总共m×L_c个比特映射为m/L_r个调制符号。每个第三矩阵H₃映射为m×N/L个调制符号，得到调制符号数据流中连续的m×N/L个调制符号。

在一种可能的实施方式中，将第三矩阵H₃每L_c列映射得到的m/L_r个调制符号作为调制符号流中连续的m/L_r个调制符号，N列映射得到的m×N/L个调制符号作为调制符号流中连续的m×N/L个调制符号。

图9为本申请实施例中对比特进行映射的第三种示意图。如图9所示，当时，第三矩阵H₃中每L_c列总共映射m×L_c个比特映射为/>个调制符号，分别用S(0,j)和S(1，j)表示，其中0≤j<N/L_c。

在另一种可能的实施方式中，第三矩阵H₃中位于B列的比特映射得到m/L_r个第一调制符号，m/L_r个第一调制符号中每连续的T个第一调制符号在调制符号流中连续。每个目标比特集合中位于其中C列的比特映射得到m/L_r个第二调制符号，m/L_r个第二调制符号中每连续的T个第二调制符号在调制符号流中连续。其中，B列包括L_c列，C列也包括L_c列，B列与C列相邻，m/L_r个第一调制符号中连续T个第一调制符号与m/L_r个第二调制符号中连续T个第二调制符号在调制符号流中连续，m/L_r能被T整除。

图10为本申请实施例中对比特进行映射的第四种示意图。如图10所示，当且T＝2时，第三矩阵H₃中每L_c列总共映射m×L_c个比特映射为/>个调制符号，分别用S(0,j)、S(1，j)、S(2，j)、S(3，j)表示，其中0≤j<N/L_c。可以看出，将每L_c列映射得到的m/L_r个调制符号中前T个调制符号作为第一调制符号流中连续的T个调制符号，相应地，N列总共T×N/L_c个调制符号作为调制符号流中连续的T×N/L_c个调制符号。将每L_c列映射得到的m/L_r个调制符号中接下来的T个调制符号作为第一调制符号流中连续的T个调制符号，相应地，N列总共T×N/L_c个调制符号作为调制符号流中接下来连续的T×N/L_c个调制符号。依次类推，可获得调制符号流中连续的m×N/L个调制符号。

下面结合一些具体的实施例对上述图3所描述的数据处理方法的流程进行进一步介绍。

实施例1：目标比特集合表现为比特矩阵，n＝32，m＝16，K＝160，L＝8。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝32条第一数据流。32条第一数据流分别送入内码编码器进行内码编码得到32条第二数据流。内码编码采用BCH(176,160)，也就是码字比特长度N＝176，信息位比特长度K＝160，校验比特长度P＝16。每个内码码字的160个信息比特来自16个不同外码RS码字的16个符号。

上述内码编码后的32个码字划分为h＝2个码字集合，每个码字集合包含m＝16个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中16个BCH(176,160)码字经比特交织和映射后可获得352个DP-16QAM符号。

上述16个BCH(176,160)码字总共2816个比特采用16行176列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(176,160)码字的176个比特。将第一矩阵H₁进行比特交织得到16行176列的第三矩阵H₃，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-160<Δ<160，非零整数θ为列偏移约束因子，非零整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100、110、130、140、150。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述16行176列的第三矩阵H₃，每列包含16个比特。16个比特中每8个比特映射为一个DP-16QAM符号。每列分别映射为2个调制符号。一种具体实现方式是每列中第0-7行映射为一个DP-16QAM符号，第8-15行映射为另一个DP-16QAM符号。每个第三矩阵H₃映射为352个DP-16QAM符号。每列映射得到的2个DP-16QAM符号作为第一调制符号流中连续的2个DP-16QAM符号，176列映射得到的352个DP-16QAM符号作为第一调制符号流中连续的352个DP-16QAM符号。

上述32个码字中每16个码字经比特交织后映射为352个DP-16QAM符号。32个码字经比特交织后映射为总共704个DP-16QAM符号，作为第一调制符号流中连续的704个DP-16QAM符号。

本实施例中，当实际传输存在有色噪声，且为4个DP-16QAM符号宽度时，32个错误比特能够分散到多个内码BCH(176,160)，且每个内码对应的错误比特数不多于2。考虑内码BCH(176,160)可纠2个比特，该2-3个DP-16QAM符号宽度的有色噪声能被内码有效纠错。另外，采用所设计的比特交织和映射方法，级联FEC方案整体可对抗长度大于1500比特的突发错误。也就是，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1500比特的突发错误。采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1500比特的突发错误。

实施例2：目标比特集合表现为数组，n＝32，m＝16，K＝160，L＝8。

在实施例1方案的基础上，16个BCH(176,160)码字总共2816个比特采用16行176列的第一矩阵H₁表示，其经过进行比特交织得到的数据并不采用实施例一所示的16行176列的第三矩阵H₃表示，而采用一个长度2816比特的数组A表示。将第一矩阵H₁进行比特交织得到长度2816比特的数组A，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-160<Δ<160，非零整数θ为列偏移约束因子，整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100、110、130、140、150。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

将包含2816个比特的第一数组A中每连续8个比特映射为一个DP-16QAM符号，可得到352个DP-16QAM符号，作为第一调制符号流中连续的352个DP-16QAM符号。

需要说明的是，当实施例一中的行偏移约束因子Δ、列偏移约束因子θ分别和实施例二中Δ、θ的取值相等时，实施例二中32个码字经比特交织和映射后得到和实施二相同的704个DP-16QAM符号。

本实施例中，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1500比特的突发错误。

实施例3：目标比特集合表现为比特矩阵，n＝32，m＝8，K＝160，L＝8。

在实施例1方案的基础上，内码编码后的32个码字并不是采用实施例一所示划分为2个码字集合，而是划分为4个码字集合，每个码字集合包含m＝8个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中8个BCH(176,160)码字经比特交织和映射后可获得176个DP-16QAM符号。

上述8个BCH(176,160)码字总共1408个比特采用8行176列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(176,160)码字的176个比特。将第一矩阵H₁进行比特交织得到8行176列的第三矩阵H₃，其交织对应关系为：对于0≤i<8，有

其可简化为

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-160<Δ<160，非零整数θ为列偏移约束因子，整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、40、50、60、70、90、100、110、120、130、140、150。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述8行176列的第三矩阵H₃，每列包含8个比特。每列8个比特映射为一个DP-16QAM符号。每个第三矩阵H₃映射为176个DP-16QAM符号。176列映射得到的176个DP-16QAM符号作为第一调制符号流中连续的176个DP-16QAM符号。

上述32个码字中每8个码字经比特交织后映射为176个DP-16QAM符号。32个码字经比特交织后映射为总共704个DP-16QAM符号，作为第一调制符号流中连续的704个DP-16QAM符号。

本实施例中，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达2个DP-16QAM符号宽度的有色噪声，且能对抗长度大于2000比特的突发错误。

实施例4：目标比特集合表现为数组，n＝32，m＝8，K＝160，L＝8。

在实施例3方案的基础上，8个BCH(176,160)码字总共1408个比特采用8行176列的第一矩阵H₁表示，其经过进行比特交织得到的数据并不采用实施例一所示的8行176列的第三矩阵H₃表示，而采用一个长度1408比特的数组A表示。将第一矩阵H₁进行比特交织得到长度1408比特的数组A，其交织对应关系为：对于0≤i<8，有

将包含1408个比特的第一数组A中每连续8个比特映射为一个DP-16QAM符号，可得到176个DP-16QAM符号，作为第一调制符号流中连续的176个DP-16QAM符号。

上述32个码字中每8个码字经比特交织后映射为176个DP-16QAM符号。32个码字经比特交织后映射为总共704个DP-16QAM符号。

需要说明的是，当实施例四中的行偏移约束因子Δ、列偏移约束因子θ分别和实施例三中Δ、θ的取值相等时，实施例四中32个码字经比特交织和映射后得到和实施三相同的704个DP-16QAM符号。

实施例5：目标比特集合表现为比特矩阵，n＝32，m＝32，K＝160，L＝8。

在实施例1方案的基础上，内码编码后的32个码字并不是采用实施例一所示划分为2个码字集合，而是32个码字作为一个码字集合，包含m＝32个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。32个BCH(176,160)码字经比特交织和映射后可获得704个DP-16QAM符号。

上述32个BCH(176,160)码字总共5632个比特采用32行176列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(176,160)码字的176个比特。将第一矩阵H₁进行比特交织得到32行176列的第三矩阵H₃，其交织对应关系为：对于0≤i<32，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-160<Δ<160，非零整数θ为列偏移约束因子，整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为20、30、50、60、70、90、100、110、130、140。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述32行176列的第三矩阵H₃，每列包含32个比特。每列32个比特映射为4个DP-16QAM符号。32个码字经比特交织后映射为总共704个DP-16QAM符号，构成第一调制符号流中连续704个DP-16QAM符号。

一种具体的实现方式是，每列映射得到的4个DP-16QAM符号中前T＝1个DP-16QAM符号(即每列映射得到的第0个DP-16QAM符号)，176列总共176个DP-16QAM符号作为第一调制符号流中连续的176个DP-16QAM符号；每列映射得到的4个DP-16QAM符号中接下来的T＝1个DP-16QAM符号(即每列映射得到的第1个DP-16QAM符号)，176列总共176个DP-16QAM符号作为第一调制符号流中接下来连续的176个DP-16QAM符号；依次类推，可获得第一调制符号流中连续704个DP-16QAM符号。

实施例6：目标比特集合表现为比特矩阵，每列2个符号连续输出，n＝32，m＝32，K＝160，L＝8。

在实施例5方案的基础上，32个码字经比特交织后映射为总共704个DP-16QAM符号，构成第一调制符号流中连续704个DP-16QAM符号。本实施例给出了另一种具体的实现方式：每列映射得到的4个DP-16QAM符号中前2个DP-16QAM符号(即每列映射得到的第0和第1个DP-16QAM符号)，176列总共352个DP-16QAM符号作为第一调制符号流中连续的352个DP-16QAM符号；每列映射得到的4个DP-16QAM符号中最后的2个DP-16QAM符号(即每列映射得到的第2和第3个DP-16QAM符号)，176列总共352个DP-16QAM符号作为第一调制符号流中接下来连续的352个DP-16QAM符号；最终获得第一调制符号流中连续704个DP-16QAM符号。

实施例7：目标比特集合表现为比特矩阵，每列2个符号连续输出，n＝16，m＝16，K＝160，L＝8。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝16条第一数据流。16条第一数据流分别送入内码编码器进行内码编码得到16条第二数据流。内码编码采用BCH(176,160)，也就是码字比特长度N＝176，信息位比特长度K＝160，校验比特长度P＝16。每个内码码字的160个信息比特来自16个不同外码RS码字的16个符号。

上述16个内码码字作为一个码字集合，包含m＝16个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。16个BCH(176,160)码字经比特交织和映射后可获得352个DP-16QAM符号。

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-160<Δ<160，整数θ为列偏移约束因子，非零整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为20、30、50、60、70、90、100、110、130、140。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述16行176列的第三矩阵H₃，每列包含16个比特。每列16个比特映射为2个DP-16QAM符号。一种具体实现方式是每列中第0-7行映射为一个DP-16QAM符号，第8-15行映射为另一个DP-16QAM符号。16个码字经比特交织后映射为总共352个DP-16QAM符号，构成第一调制符号流中连续352个DP-16QAM符号。一种具体的实现方式是，每列映射得到的2个DP-16QAM符号作为第一调制符号流中连续的2个DP-16QAM符号，176列映射得到的352个DP-16QAM符号作为第一调制符号流中连续的352个DP-16QAM符号。

需要说明的是，上述第一矩阵H₁进行比特交织得到的2816比特的交织后数据采用16行176列的第三矩阵H₃表示，也可以采用一个长度2816比特的数组表示，如实施例二和实施例四中所示，其具体实现方式为本领域本领域普通技术人员可知，此处不再赘述。

需要说明的是，发端处理模块操作流程也可按照如图12(b)所示，经标识锁定后的通道数据流不经过通道纠偏处理，直接送入通道重排序。当客户侧接口为2路400G，送入卷积交织的通道数据流0-15任一条数据流中的RS符号和通道数据流16-31中任一条数据流中的RS符号来自于两个不同RS外码码字。在该2×400G接口场景下，发端处理模块中采用如图12(c)或图12(d)的操作流程不执行通道重排序操作，仍能保证内码码字中160个信息比特对应16个RS符号，来自16个不同外码RS码字。此时可减少整体级联FEC方案的时延，但其对抗突发错误能力会有所减弱。可根据实际传输场景决定发端处理模块中是否执行通道纠偏处理、通道重排序。

实施例8：目标比特集合表现为比特矩阵，每列4个符号连续输出，n＝8，m＝8，K＝120，L＝2。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝8条第一数据流。8条第一数据流分别送入内码编码器进行内码编码得到8条第二数据流。内码编码采用汉明码Hamming(128,120)，也就是码字比特长度N＝128，信息位比特长度K＝120，校验比特长度P＝8。每个内码码字的120个信息比特来自12个不同外码RS码字的12个符号。

上述8个内码码字作为一个码字集合，包含m＝8个汉明码Hamming(128,120)码字。考虑PAM4调制，每L＝2个比特映射为一个PAM4符号。8个Hamming(128,120)码字经比特交织和映射后可获得512个PAM4符号。

上述8个Hamming(128,120)码字总共1024个比特采用8行128列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码Hamming(128,120)码字的128个比特。将第一矩阵H₁进行比特交织得到8行128列的第三矩阵H₃，其交织对应关系为：对于0≤i<8，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且0<Δ<120，非零整数θ为列偏移约束因子，整数θ＝1。在本实施例中，整数Δ的典型取值为20、30、50、60、70、90、100。

上述8行176列的第三矩阵H₃，每列包含8个比特。每列8个比特映射为4个PAM4符号。一种具体实现方式是每列中第0-1行的2个比特映射为一个PAM4符号，第2-3行的2个比特映射为另一个PAM4符号，第4-5行的2个比特映射为再一个PAM4符号，第6-7行的2个比特映射为又一个PAM4符号。8个码字经比特交织后映射为总共512个PAM4符号，构成第一调制符号流中连续512个PAM4符号。一种具体的实现方式是，每列映射得到的4个PAM4符号作为第一调制符号流中连续的4个PAM4符号，128列映射得到的512个PAM4符号作为第一调制符号流中连续的512个PAM4符号。

本实施例中，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个PAM4符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。

实施例9：目标比特集合表现为比特矩阵，每列4个符号连续输出，n＝32，m＝8，K＝120，L＝2。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝32条第一数据流。图11为本申请实施例中对数据流进行内码编码和交织调制映射的一种示意图。如图11所示，32条第一数据流分别送入内码编码器进行内码编码得到32条第二数据流。内码编码采用汉明码Hamming(128,120)，也就是码字比特长度N＝128，信息位比特长度K＝120，校验比特长度P＝8。每个内码码字的120个信息比特来自12个不同外码RS码字的12个符号。32条第二数据流划分为4个第二数据流分组，每个分组中包含8个第二数据流，每个第二数据流分组经过交织调制后得到一条调制符号流，总共得到4条调制映射流，4条调制映射数据流将通过4条不同的信道传输，其所示的4条不同的信道可以是4个不同的波长，或者4根不同的光纤等。

从上述每个第二数据流中各获取一个Hamming(128,120)码字，总共8个Hamming(128,120)码字总共1024个比特采用8行128列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码Hamming(128,120)码字的128个比特。将第一矩阵H₁进行比特交织得到8行128列的第三矩阵H₃，其交织对应关系为：对于0≤i<8，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且0<Δ<120，非零整数θ为列偏移约束因子，整数θ＝1。在本实施例中，整数Δ的典型取值为10,20,30,40，50,60,70,80,90,100,110。

另外一种交织映射关系为：

上述8行176列的第三矩阵H₃，每列包含8个比特。每列8个比特映射为4个PAM4符号。一种具体实现方式是每列中第0-1行的2个比特映射为一个PAM4符号，第2-3行的2个比特映射为另一个PAM4符号，第4-5行的2个比特映射为再一个PAM4符号，第6-7行的2个比特映射为又一个PAM4符号。8个码字经比特交织后映射为总共512个PAM4符号，构成第一调制符号流中连续512个PAM4符号。

本实施例中，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗每个信道上多达8个PAM4符号宽度的有色噪声，且能对抗长度大于1100比特的突发错误。

需要说明的是，发端处理模块操作流程也可按照如图12(b)所示，经标识锁定后的通道数据流不经过通道纠偏处理，直接送入通道重排序。此时可减少整体级联FEC方案的时延，但其对抗突发错误能力会有所减弱。可根据实际传输场景决定发端处理模块中是否执行通道纠偏处理、通道重排序。

实施例10：目标比特集合表现为比特矩阵，n＝32，m＝8，K＝160，L＝8，L_r＝4，L_c＝2。

内码编码后的32个码字划分为4个码字集合，每个码字集合包含m＝8个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中8个BCH(176,160)码字经比特交织和映射后可获得176个DP-16QAM符号。

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且0<Δ<160，整数为列偏移约束因子。在本实施例中，整数Δ的典型取值为10、20、30、40、50、60、70、90、100、110、120、130、140、150。

上述8行176列的第三矩阵H₃，每列包含8个比特。考虑L_r＝4，L_c＝2。每4行中的2列共8个比特映射为一个DP-16QAM符号。第三矩阵H₃中每2列映射得到的2个调制符号作为第一调制符号流中连续的2个调制符号，176列映射得到的176个调制符号作为第一调制符号流中连续的176个调制符号，作为第一调制符号流中连续的176个DP-16QAM符号。

实施例11：目标比特集合表现为比特矩阵，n＝32，m＝16，K＝160，L＝8，L_r＝4，L_c＝2。

内码编码后的32个码字划分为2个码字集合，每个码字集合包含m＝16个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中16个BCH(176,160)码字经比特交织和映射后可获得352个DP-16QAM符号。

上述16个BCH(176,160)码字总共1408个比特采用16行176列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(176,160)码字的176个比特。将第一矩阵H₁进行比特交织得到16行176列的第三矩阵H₃，其交织对应关系为：对于0≤i<16，有

上述16行176列的第三矩阵H₃，每列包含16个比特。考虑L_r＝4，L_c＝2。每4行中的2列共8个比特映射为一个DP-16QAM符号。第三矩阵H₃中每2列映射得到的4个DP-16QAM符号。

第三矩阵H₃中每2列映射得到的4个DP-16QAM符号中前2个DP-16QAM符号(即每列映射得到的第0和第1个DP-16QAM符号)，176列总共176个DP-16QAM符号作为第一调制符号流中连续的176个DP-16QAM符号；每2列映射得到的4个DP-16QAM符号中最后的2个DP-16QAM符号(即每2列映射得到的第2和第3个DP-16QAM符号)，176列总共176个DP-16QAM符号作为第一调制符号流中接下来连续的176个DP-16QAM符号；最终获得第一调制符号流中连续352个DP-16QAM符号。

实施例12：目标比特集合表现为比特矩阵，n＝32，m＝16，K＝110，L＝8。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝32条第一数据流。32条第一数据流分别送入内码编码器进行内码编码得到32条第二数据流。内码编码采用BCH(126,110)，也就是码字比特长度N＝126，信息位比特长度K＝110，校验比特长度P＝16。每个内码码字的110个信息比特来自11个不同外码RS码字的11个符号。

上述内码编码后的32个码字划分为h＝2个码字集合，每个码字集合包含m＝16个BCH(126,110)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中16个BCH(126,110)码字经比特交织和映射后可获得252个DP-16QAM符号。

上述16个BCH(126,110)码字总共2016个比特采用16行126列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(126,110)码字的126个比特。将第一矩阵H₁进行比特交织得到16行126列的第三矩阵H₃，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-110<Δ<110，非零整数θ为列偏移约束因子，非零整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述16行126列的第三矩阵H₃，每列包含16个比特。16个比特中每8个比特映射为一个DP-16QAM符号。每列分别映射为2个调制符号。一种具体实现方式是每列中第0-7行映射为一个DP-16QAM符号，第8-15行映射为另一个DP-16QAM符号。每个第三矩阵H₃映射为252个DP-16QAM符号。每列映射得到的2个DP-16QAM符号作为第一调制符号流中连续的2个DP-16QAM符号，176列映射得到的252个DP-16QAM符号作为第一调制符号流中连续的252个DP-16QAM符号。

上述32个码字中每16个码字经比特交织后映射为252个DP-16QAM符号。32个码字经比特交织后映射为总共504个DP-16QAM符号，作为第一调制符号流中连续的504个DP-16QAM符号。

本实施例中，当实际传输存在有色噪声，且为4个DP-16QAM符号宽度时，32个错误比特能够分散到多个内码BCH(126,110)，且每个内码对应的错误比特数不多于2。考虑内码BCH(126,110)可纠2个比特，该2-3个DP-16QAM符号宽度的有色噪声能被内码有效纠错。另外，采用所设计的比特交织和映射方法，级联FEC方案整体可对抗长度大于1200比特的突发错误。也就是，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。

实施例13：目标比特集合表现为数组，n＝32，m＝16，K＝110，L＝8。

在实施例12方案的基础上，16个BCH(126,110)码字总共2016个比特采用16行126列的第一矩阵H₁表示，其经过进行比特交织得到的数据并不采用实施例一所示的16行126列的第三矩阵H₃表示，而采用一个长度2016比特的数组A表示。将第一矩阵H₁进行比特交织得到长度2016比特的数组A，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-110<Δ<110，非零整数θ为列偏移约束因子，整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。特别地，对于0≤i<16，有

将包含2016个比特的第一数组A中每连续8个比特映射为一个DP-16QAM符号，可得到252个DP-16QAM符号，作为第一调制符号流中连续的252个DP-16QAM符号。

需要说明的是，当实施例11中的行偏移约束因子Δ、列偏移约束因子θ分别和实施例12中Δ、θ的取值相等时，实施例11中32个码字经比特交织和映射后得到和实施12相同的504个DP-16QAM符号。

本实施例中，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。

实施例14：目标比特集合表现为比特矩阵，n＝32，m＝8，K＝110，L＝8，L_r＝4，L_c＝2。

内码编码后的32个码字划分为4个码字集合，每个码字集合包含m＝8个BCH(126,110)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中8个BCH(126,110)码字经比特交织和映射后可获得126个DP-16QAM符号。

上述8个BCH(126,110)码字总共1008个比特采用8行126列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(126,110)码字的126个比特。将第一矩阵H₁进行比特交织得到8行126列的第三矩阵H₃，其交织对应关系为：对于0≤i<8，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-100<Δ<100，非零整数Δ为列偏移约束因子。在本实施例中，整数Δ的典型取值为10、20、30、40、50、60、70、90、100。

上述8行126列的第三矩阵H₃，每列包含8个比特。考虑L_r＝4，L_c＝2。每4行中的2列共8个比特映射为一个DP-16QAM符号。第三矩阵H₃中每2列映射得到的2个调制符号作为第一调制符号流中连续的2个调制符号，126列映射得到的126个调制符号作为第一调制符号流中连续的126个调制符号，作为第一调制符号流中连续的126个DP-16QAM符号。

上述32个码字中每8个码字经比特交织后映射为126个DP-16QAM符号。32个码字经比特交织后映射为总共504个DP-16QAM符号，作为第一调制符号流中连续的504个DP-16QAM符号。

实施例15：目标比特集合表现为比特矩阵，n＝16，m＝16，K＝120，L＝8。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝16条第一数据流。16条第一数据流分别送入内码编码器进行内码编码得到16条第二数据流。内码编码采用BCH(136,120)，也就是码字比特长度N＝136，信息位比特长度K＝120，校验比特长度P＝16。每个内码码字的120个信息比特来自12个不同外码RS码字的12个符号。

上述内码编码后的16个码字作为h＝1个码字集合，其包含m＝16个BCH(136,120)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中16个BCH(136,120)码字经比特交织和映射后可获得272个DP-16QAM符号。

上述16个BCH(136,120)码字总共2176个比特采用16行136列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(136,120)码字的136个比特。将第一矩阵H₁进行比特交织得到16行136列的第三矩阵H₃，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-120<Δ<120，非零整数θ为列偏移约束因子，非零整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100、110。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。

上述16行136列的第三矩阵H₃，每列包含16个比特。16个比特中每8个比特映射为一个DP-16QAM符号。每列分别映射为2个调制符号。一种具体实现方式是每列中第0-7行映射为一个DP-16QAM符号，第8-15行映射为另一个DP-16QAM符号。每个第三矩阵H₃映射为272个DP-16QAM符号。每列映射得到的2个DP-16QAM符号作为第一调制符号流中连续的2个DP-16QAM符号，136列映射得到的272个DP-16QAM符号作为第一调制符号流中连续的272个DP-16QAM符号。

本实施例中，当实际传输存在有色噪声，且为4个DP-16QAM符号宽度时，32个错误比特能够分散到多个内码BCH(136,120)，且每个内码对应的错误比特数不多于2。考虑内码BCH(136,120)可纠2个比特，该2-3个DP-16QAM符号宽度的有色噪声能被内码有效纠错。另外，采用所设计的比特交织和映射方法，级联FEC方案整体可对抗长度大于1200比特的突发错误。也就是，采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。采用所设计的比特交织和映射方法，级联FEC方案整体能有效对抗多达4个DP-16QAM符号宽度的有色噪声，且能对抗长度大于1200比特的突发错误。

实施例16：目标比特集合表现为数组，n＝16，m＝16，K＝120，L＝8。

在实施例15方案的基础上，16个BCH(136,120)码字总共2176个比特采用16行136列的第一矩阵H₁表示，其经过进行比特交织得到的数据并不采用实施例一所示的16行136列的第三矩阵H₃表示，而采用一个长度2176比特的数组A表示。将第一矩阵H₁进行比特交织得到长度2176比特的数组A，其交织对应关系为：对于0≤i<16，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且-120<Δ<120，非零整数θ为列偏移约束因子，整数θ满足-8<θ<8。在本实施例中，整数Δ的典型取值为10、20、30、50、60、70、90、100、110。整数θ的一种典型取值是θ＝7，另一种典型取值是θ＝1。特别地，对于0≤i<16，有

将包含2176个比特的第一数组A中每连续8个比特映射为一个DP-16QAM符号，可得到272个DP-16QAM符号，作为第一调制符号流中连续的272个DP-16QAM符号。

实施例17：目标比特集合表现为比特矩阵，n＝16，m＝8，K＝120，L＝8，L_r＝4，L_c＝2。

内码编码后的16个码字划分为2个码字集合，每个码字集合包含m＝8个BCH(126,110)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中8个BCH(136,120)码字经比特交织和映射后可获得136个DP-16QAM符号。

上述8个BCH(136,120)码字总共1088个比特采用8行136列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(136,120)码字的136个比特。将第一矩阵H₁进行比特交织得到8行136列的第三矩阵H₃，其交织对应关系为：对于0≤i<8，有

其中，表示向下取整操作，非零整数Δ为行偏移约束因子，Δ为10的倍数且0<Δ<120，整数为列偏移约束因子。在本实施例中，整数Δ的典型取值为10、20、30、40、50、60、70、90、100、110。

上述8行136列的第三矩阵H₃，每列包含8个比特。考虑L_r＝4，L_c＝2。每4行中的2列共8个比特映射为一个DP-16QAM符号。第三矩阵H₃中每2列映射得到的2个调制符号作为第一调制符号流中连续的2个调制符号，136列映射得到的136个调制符号作为第一调制符号流中连续的136个调制符号，作为第一调制符号流中连续的136个DP-16QAM符号。

上述16个码字中每8个码字经比特交织后映射为136个DP-16QAM符号。16个码字经比特交织后映射为总共272个DP-16QAM符号，作为第一调制符号流中连续的272个DP-16QAM符号。

实施例18：目标比特集合表现为比特矩阵，n＝12，m＝12，K＝160，L＝8，L_r＝4，L_c＝2。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后得到n＝12条第一数据流。12条第一数据流分别送入内码编码器进行内码编码得到12条第二数据流。内码编码采用BCH(176,160)，也就是码字比特长度N＝176，信息位比特长度K＝160，校验比特长度P＝16。每个内码码字的160个信息比特来自16个不同外码RS码字的16个符号。

内码编码后的12个码字作为1个码字集合，其包含m＝12个BCH(176,160)码字。考虑DP-16QAM调制，每L＝8个比特映射为一个DP-16QAM符号。每个码字集合中12个BCH(176,160)码字经比特交织和映射后可获得264个DP-16QAM符号。

上述12个BCH(176,160)码字总共2112个比特采用12行176列的第一矩阵H₁表示，其中第一矩阵H₁每行包括一个内码BCH(176,160)码字的176个比特。将第一矩阵H₁进行比特交织得到12行176列的第三矩阵H₃，其交织对应关系为：对于0≤i<12，有

上述12行176列的第三矩阵H₃，每列包含8个比特。考虑L_r＝4，L_c＝2。每4行中的2列共8个比特映射为一个DP-16QAM符号。第三矩阵H₃中每2列映射得到的3个调制符号作为第一调制符号流中连续的3个调制符号，176列映射得到的264个调制符号作为第一调制符号流中连续的264个DP-16QAM调制符号。

需要说明的是，上述各实施例都是对图3所示数据处理方法中的操作步骤进行介绍的。在实际应用中，图2所示的发端处理模块02执行的操作包括但不限于图3所示的数据处理方法，下面结合一些具体地实施方式对发端处理模块02进行的其他操作进行介绍。

实施方式1：发端处理模块应用于1×800G接口场景的操作流程。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第一数据处理后得到n条第一数据流，其中n为大于1的整数。上述第一数据处理可包括标识锁定(alignment lock)、通道纠偏处理(lane de-skew)、通道重排序(lane reorder)处理、或级联交织(concatenatedinterleaving)处理等。本实施例给出第一数据处理的具体细节。

图12(a)为本申请实施例中发端处理模块的第一种操作流程示意图。如图12(a)所示，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行处理后，可以得到经过外码编码的多条通道数据流，并利用对齐标识(Alignment marker)进行标识锁定(alignment lock)、通道纠偏处理(lane de-skew)得到对齐的多条通道数据流。然后根据对齐标识(Alignment marker)对多条通道的数据进行通道重排序(lane reorder)处理，使得多条通道的数据能够按照指定的顺序排列。经通道重排序的通道数据流送入级联交织器进行打乱数据顺序处理后得到n条第一数据流，并分别送入内码编码器进行内码编码。经过内码编码的数据流进行所设计的比特交织和映射得到调制符号后，进行数据处理后送入信道传输媒介进行传输。该数据处理可包括偏振划分(polarization distribution)或DSP成帧处理(framing)等。这里n为大于1的正整数。

需要说明的是，图12(a)中的通道纠偏处理(lane de-skew)和通道重排序(lanereorder)均是可选的。图12(b)为本申请实施例中发端处理模块的第二种操作流程示意图。如图12(b)所示，经标识锁定(alignment lock)后的通道数据流不经过通道纠偏处理，直接送入通道重排序。图12(c)为本申请实施例中发端处理模块的第三种操作流程示意图。如图12(c)所示，经标识锁定后的通道数据流经过通道纠偏处理后不经过通道重排序，直接送入级联交织。图12(d)为本申请实施例中发端处理模块的第四种操作流程示意图。如图12(d)所示，经标识锁定后的通道数据流不经过通道纠偏处理也不经过通道重排序，直接送入级联交织。需要说明的是，如图12(b)和图12(d)所示的发端处理模块流程，经标识锁定(alignment lock)后的通道数据流不经过通道纠偏处理，此时要求各条通道数据流中数据是基于外码符号对齐的。更具体的，以外码编码采用KP4为例，任意两条通道数据流的偏差比特数为10的倍数，也就是通道数据流中的数据是基于KP4 RS符号对齐的。

图13为本申请实施例中1×800G接口场景的一种示意图。如图13所示，发端设备采用1×800G接口的32条物理编码子层(Physical Coding Sublayer，PCS)通道数据流的示意图。发端设备将待传输的1路800GbE业务数据流进行KP4 RS(544,514)码外码编码得到32条PCS通道(PCS lane)数据流。PCS通道数据流0-15中每条数据流间隔68个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。类似的，PCS通道数据流16-31中每条数据流间隔68个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。32条PCS通道数据流经PMA处理后通过连接单元接口800GAUI-8送入发端处理模块。

基于上述图12(a)所示的发端处理模块的数据处理示意图，发端处理模块利用PCS通道已知的对齐标识(Alignment marker)进行通道数据流的标识锁定(alignment lock)。这里32个通道的已知对齐标识各不相同(见《Ethernet Technology Consortium800GSpecification》)。发端处理模块接着对32个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的32条通道数据流。然后根据对齐标识对32条通道的数据进行通道重排序(lane reorder)处理，使得32条通道的数据能够按照指定的顺序排列。一种顺序是跟图13一样通道数据流从上往下按从0到31排序。经通道重排序的32条PCS通道数据流送入级联交织器进行打乱数据顺序处理后得到n条第一数据流，并分别送入内码编码器进行内码编码。经过内码编码的n条第二数据流进行所设计的比特交织和映射后，进行数据处理后送入信道传输媒介进行传输。需要说明的是，这里n的取值可以等于32，也可以等于16。

需要说明的是，发端处理模块操作流程也可按照如图12(b)所示，经标识锁定后的通道数据流不经过通道纠偏处理，直接送入通道重排序。此时可减少整体级联FEC方案的时延，但其对抗突发错误能力会有所减弱。可根据实际传输场景决定发端处理模块中是否执行通道纠偏处理。

实施方式2：发端处理模块应用于2×400G接口场景的操作流程。

图14为本申请实施例中2×400G接口场景的一种示意图。如图14所示，发端设备采用2×400G接口的32条PCS通道数据流的示意图。发端设备将待传输的2路400GbE业务数据流进行KP4 RS(544,514)码外码编码得到2路总共32条PCS通道数据流，其中每路包括16条PCS通道数据流。PCS通道数据流0-15或PCS通道数据流16-31中每条数据流间隔68个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。32条PCS通道数据流经PMA处理后通过连接单元接口2×400GAUI-4送入发端处理模块。

基于上述图12(a)所示的发端处理模块的数据处理示意图，发端处理模块利用PCS通道0-15或PCS通道16-31已知的对齐标识(Alignment marker)进行16个通道数据流的标识锁定(alignment lock)。这里PCS通道0-15可认为是第0路400G中的PCS通道0-15，PCS通道16-31可认为是第1路400G中的PCS通道0-15。第0路400G中的16个通道已知的对齐标识和第1路中的16个通道已知的对齐标识相同。发端处理模块接着对32个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的32条通道数据流。然后根据PCS通道0-15或PCS通道16-31的对齐标识对16条通道的数据进行通道重排序(lane reorder)处理，使得16条通道的数据能够按照指定的顺序排列。最后使得32条通道的数据能够按照指定的顺序排列。一种顺序是跟图14一样通道数据流从上往下按从0到31排序。经通道重排序的32条PCS通道数据流送入级联交织器进行打乱数据顺序处理后得到n条第一数据流，并分别送入内码编码器进行内码编码。经过内码编码的n条第二数据流进行所设计的比特交织和映射后，进行数据处理后送入信道传输媒介进行传输。需要说明的是，这里n的取值可以等于32，也可以等于16。

需要说明的是，发端处理模块操作流程也可按照如图12(b)所示，经标识锁定后的通道数据流不经过通道纠偏处理，直接送入通道重排序。进一步的是，考虑到客户侧接口为2路400G，送入卷积交织的通道数据流0-15任一条数据流中的RS符号和通道数据流16-31中任一条数据流中的RS符号来自于两个不同RS外码码字。在该2×400G接口场景下，发端处理模块中也可以采用如图12(c)或图12(d)的操作流程不执行通道重排序操作。此时可减少整体级联FEC方案的时延，但其对抗突发错误能力会有所减弱。可根据实际传输场景决定发端处理模块中是否执行通道纠偏处理、通道重排序。

实施方式3：发端处理模块应用于另一种1×800G接口场景的操作流程。

图15为本申请实施例中1×800G接口场景的另一种示意图。如图15所示，发端设备采用1×800G接口的8条通道数据流的示意图。发端设备将待传输的1路800GbE业务数据流进行KP4 RS(544,514)码外码编码得到8条通道数据流。通道数据流0-8中每条数据流间隔136个符号总共1088个符号，其包含了2个RS码码字。每条通道数据流中相邻2个符号来自不同RS码码字，且相邻两条通道数据流的同个位置的2个符号来自不同RS码码字。8条通道数据流经PMA处理后通过连接单元接口800GAUI-8送入发端处理模块。需要说明的是，在一些具体实现中，上述8条通道数据流称为8条PCS通道数据流；在另一些具体实现中，上述8条通道数据流称为8条FEC通道数据流。这里不做具体限定。

基于上述图12(a)所示的发端处理模块的数据处理示意图，发端处理模块利用通道已知的对齐标识(Alignment marker)进行通道数据流的标识锁定(alignment lock)。这里8个通道的已知对齐标识各不相同。发端处理模块接着对8个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的8条通道数据流。然后根据对齐标识对8条通道的数据进行通道重排序(lane reorder)处理，使得8条通道的数据能够按照指定的顺序排列。一种顺序是跟图15一样通道数据流从上往下按从0到7排序。经通道重排序的8条通道数据流送入级联交织器进行打乱数据顺序处理后得到n条第一数据流，并分别送入内码编码器进行内码编码。经过内码编码的n条第二数据流进行所设计的比特交织和映射后，进行数据处理后送入信道传输媒介进行传输。通常，这里n取值为8。

需要说明的是，发端处理模块操作流程也可按照如图12(b)所示，经标识锁定后的通道数据流不经过通道纠偏处理，直接送入通道重排序。发端处理模块中也可以采用如图12(c)或图12(d)的操作流程不执行通道重排序操作。此时可减少整体级联FEC方案的时延，但其对抗突发错误能力会有所减弱。可根据实际传输场景决定发端处理模块中是否执行通道纠偏处理、通道重排序。

实施方式4：发端处理模块应用于1×800G或2×400G接口场景下级联交织的一种操作流程。

在上述实施方式1或实施方式2的基础上，本实施例给出级联交织器的一种具体实现方式，其将经通道重排序的32条PCS通道数据流进行打乱数据顺序处理后得到n＝32条第一数据流。下面对所述级联交织的具体结构进行介绍。

图16为本申请实施例中级联交织的第一种示意图。如图16所示，从32条PCS通道数据流中每条数据流各获取4个外码RS符号，总共128个符号，其中每个符号包含10比特。通道置换前的128个RS符号可用一个32行4列的矩阵来表示，第r行的4个符号来自PCS通道数据流r。置换后的128个RS符号也可用一个32行4列的矩阵来表示。通道置换后的32行4列符号中，第0列第r(0≤r<32)行的符号来自通道置换前的第0列第r行的符号，第1列第r行的符号来自通道置换前的第1列第r行的符号；第2列第行的符号来自通道置换前的第2列第/>行的符号，第2列第/>行的符号来自通道置换前的第2列第行的符号；第3列第/>行的符号来自通道置换前的第3列第/>行的符号，第3列第/>行的符号来自通道置换前的第3列第/>行的符号。

图16所示的将32行4列总共128个RS符号经过通道置换得到32行4列置换后的128个RS符号，其可以采用公式来表示该通道置换关系。置换后的32行4列的128个RS符号，其第r₀行第c₀列的符号来自于置换前32行4列的128个RS符号中的第行第c₀列的符号。经过通道置换后的32条数据流分别送入卷积交织器进行交织打乱数据顺序。

图17为本申请实施例中卷积交织器的第一种结构示意图。如图17所示，本实施例采用的卷积交织器包含4条延迟线(delay line)。这4条延迟线分别包括3Q个存储单元、2Q个存储单元、Q个存储单元、0个存储单元，每个存储单元用于存储4个RS符号，其中每个符号为10比特。也就是说，延迟线0的延迟取值为12Q个符号，延迟线1的延迟取值为8Q个符号，延迟线2的延迟取值为4Q个符号，延迟线3的延迟取值为0个符号即无延迟。如图17所示的C_r()表示经通道置换后的数据流r(0≤r<32)中一个RS符号。比如，C_r(16t)、C_r(16t+1)、C_r(16t+2)、C_r(16t+3)表示通道数据流r中当前输入给延迟线0的4个RS符号且C_r(16t-48Q)、C_r(16t-48Q+1)、C_r(16t-48Q+2)、C_r(16t-48Q+3)为延迟线0输出的4个RS符号；C_r(16t+4)、C_r(16t+5)、C_r(16t+6)、C_r(16t+7)表示通道数据流中接下来输入给延迟线1的4个RS符号且C_r(16t-32Q+4)、C_r(16t-32Q+5)、C_r(16t-32Q+6)、C_r(16t-32Q+7)为延迟线1输出的4个RS符号；C_r(16t+8)、C_r(16t+9)、C_r(16t+10)、C_r(16t+11)表示通道数据流中再接下来输入给延迟线2的4个RS符号且C_r(16t-16Q+8)、C_r(16t-16Q+9)、C_r(16t-16Q+10)、C_r(16t-16Q+11)为延迟线2输出的4个RS符号；C_r(16t+12)、C_r(16t+13)、C_r(16t+14)、C_r(16t+15)表示通道数据流中再随后输入给延迟线3的4个RS符号且C_r(16t+12)、C_r(16t+13)、C_r(16t+14)、C_r(16t+15)为延迟线3输出的4个RS符号。当16Q+4≥68即Q≥4时，卷积交织输出的C_r(16t-48Q)、C_r(16t-48Q+1)、C_r(16t-48Q+2)、C_r(16t-48Q+3)、C_r(16t-32Q+4)、

C_r(16t-32Q+5)、C_r(16t-32Q+6)、C_r(16t-32Q+7)、C_r(16t-16Q+8)、C_r(16t-16Q+9)、C_r(16t-16Q+10)、C_r(16t-16Q+11)、C_r(16t+12)、C_r(16t+13)、C_r(16t+14)、C_r(16t+15)总共16个RS符号来自16个不同的RS码字。本实施例采用Q＝4，延迟线0的延迟取值为48个RS符号(即480比特延迟)，延迟线1的延迟取值为32个RS符号(即320比特延迟)，延迟线2的延迟取值为16个RS符号(即160比特延迟)，延迟线3的延迟取值为0即无延迟。

实施方式5：发端处理模块应用于1×800G或2×400G接口场景下级联交织的另一种操作流程。

在上述实施方式1或实施方式2的基础上，本实施例给出级联交织器的另一种具体实现方式，其将经通道重排序的32条PCS通道数据流进行打乱数据顺序处理后得到n＝16条第一数据流。下面对所述级联交织的具体结构进行介绍。

图18为本申请实施例中级联交织的第二种示意图。如图18所示，32条PCS通道数据流分别进行卷积交织处理得到32条第三数据流，然后32条第三数据流每2条进行复用处理得到1条第一数据流，总共得到16条第一数据流。

图19为本申请实施例中卷积交织器的第二种结构示意图。如图19所示，本实施例采用的卷积交织器包含4条延迟线(delay line)。这4条延迟线分别包括3Q个存储单元、2Q个存储单元、Q个存储单元、0个存储单元，每个存储单元用于存储2个RS符号，其中每个符号为10比特。也就是说，延迟线0的延迟取值为6Q个符号，延迟线1的延迟取值为4Q个符号，延迟线2的延迟取值为2Q个符号，延迟线3的延迟取值为0个符号即无延迟。如图19所示的C_r()表示通道数据流r(0≤r<32)中一个RS符号。比如，C_r(8t)、C_r(8t+1)表示通道数据流r中当前输入给延迟线0的2个RS符号且C_r(8t-24Q)、C_r(8t-24Q+1)为延迟线0输出的2个RS符号；C_r(8t+2)、C_r(8t+3)表示通道数据流中接下来输入给延迟线1的2个RS符号且C_r(8t-16Q+2)、C_r(8t-16Q+3)为延迟线1输出的2个RS符号；C_r(8t+4)、C_r(8t+5)表示通道数据流中再接下来输入给延迟线2的2个RS符号且C_r(8t-8Q+4)、C_r(8t-8Q+5)为延迟线2输出的2个RS符号；C_r(8t+6)、C_r(8t+7)表示通道数据流中再随后输入给延迟线3的2个RS符号且C_r(8t+6)、C_r(8t+7)为延迟线3输出的2个RS符号。当8Q+2≥68即Q≥9时，卷积交织输出C_r(8t-24Q)、C_r(8t-24Q+1)、C_r(8t-16Q+2)、C_r(8t-16Q+3)、C_r(8t-8Q+4)、C_r(8t-8Q+5)、C_r(8t+6)、C_r(8t+7)总共8个RS符号来自8个不同的RS码字。本实施例采用Q＝9，延迟线0的延迟取值为54个RS符号(即540比特延迟)，延迟线1的延迟取值为36个RS符号(即360比特延迟)，延迟线2的延迟取值为18个RS符号(即180比特延迟)，延迟线3的延迟取值为0即无延迟。

经上述卷积交织处理得到的32条第三数据流，每2条进行复用处理得到1条第一数据流，总共得到16条第一数据流。如图18所示，复用p(0≤p<16)将第三数据流p中连续的8个RS符号和第三数据流p+15中连续的8个RS符号复用为第一数据流p中连续的16个符号。上述连续16个符号来自16个不同外码RS码字中的16个RS符号。一种具体实现方式是，第三数据流p中连续的8个RS符号C_p(0)、C_p(1)、C_p(2)、C_p(3)、C_p(4)、C_p(5)、C_p(6)、C_p(7)和第三数据流p+16中连续的8个RS符号C_p+16(0)、C_p+16(1)、C_p+16(2)、C_p+16(3)、C_p+16(4)、C_p+16(5)、C_p+16(6)、C_p+16(7)复用为第一数据流p中连续的16个符号C_p(0)、C_p(1)、C_p(2)、C_p(3)、C_p(4)、C_p(5)、C_p(6)、C_p(7)、C_p+16(0)、C_p+16(1)、C_p+16(2)、C_p+16(3)、C_p+16(4)、C_p+16(5)、C_p+16(6)、C_p+16(7)。另一种具体实现方式是，第三数据流p中连续的8个RS符号C_p(0)、C_p(1)、C_p(2)、C_p(3)、C_p(4)、C_p(5)、C_p(6)、C_p(7)和第三数据流p+16中连续的8个RS符号C_p+16(0)、C_p+16(1)、C_p+16(2)、C_p+16(3)、C_p+16(4)、C_p+16(5)、C_p+16(6)、C_p+16(7)复用为第一数据流p中连续的16个符号C_p(0)、C_p+16(0)、C_p(1)、C_p+16(1)、C_p(2)、C_p+16(2)、C_p(3)、C_p+16(3)、C_p(4)、C_p+16(4)、C_p(5)、C_p+16(5)、C_p(6)、C_p+16(6)、C_p(7)、C_p+16(7)。这里，对输出的16个符号C_p(0)、C_p(1)、C_p(2)、C_p(3)、C_p(4)、C_p(5)、C_p(6)、C_p(7)和C_p+16(0)、C_p+16(1)、C_p+16(2)、C_p+16(3)、C_p+16(4)、C_p+16(5)、C_p+16(6)、C_p+16(7)的具体排列顺序不做限定。

实施方式6：发端处理模块应用于1×800G接口场景下级联交织的又一种操作流程。

在上述实施方式3的基础上，本实施例给出级联交织器的又一种具体实现方式，其将经通道重排序的8条通道数据流进行打乱数据顺序处理后得到n＝8条第一数据流。下面对所述级联交织的具体结构进行介绍。

图20为本申请实施例中级联交织的第三种示意图。如图20所示，8条通道数据流分别进行卷积交织处理得到8条第一数据流。

图21为本申请实施例中卷积交织器的第三种结构示意图。如图21所示，本实施例采用的卷积交织器包含6条延迟线(delay line)。这6条延迟线分别包括5Q个存储单元、4Q个存储单元、3Q个存储单元、2Q个存储单元、Q个存储单元、0个存储单元，每个存储单元用于存储2个RS符号，其中每个符号为10比特。也就是说，延迟线0的延迟取值为10Q个符号，延迟线1的延迟取值为8Q个符号，延迟线2的延迟取值为6Q个符号，延迟线3的延迟取值为4Q个符号，延迟线4的延迟取值为2Q个符号，延迟线5的延迟取值为0个符号即无延迟。如图21所示的C_r()表示经通道置换后的数据流r(0≤r<8)中一个RS符号。比如，C_r(12t)、C_r(12t+1)表示通道数据流r中当前输入给延迟线0的2个RS符号且C_r(12t-60Q)、C_r(12t-60Q+1)为延迟线0输出的2个RS符号；C_r(12t+2)、C_r(12t+3)表示通道数据流中接下来输入给延迟线1的2个RS符号且C_r(12t-48Q+2)、C_r(12t-48Q+3)为延迟线1输出的2个RS符号；以此类推，C_r(12t+10)、C_r(12t+11)表示通道数据流中再接下来输入给延迟线2的2个RS符号且C_r(12t+10)、C_r(12t+11)为延迟线2输出的2个RS符号。当12Q+2≥68即Q≥6时，输出的C_r(12t-60Q)、C_r(12t-60Q+1)、C_r(12t-48Q+2)、

C_r(12t-48Q+3)、C_r(12t-36Q+4)、C_r(12t-36Q+5)、C_r(12t-24Q+6)、C_r(12t-24Q+7)、C_r(12t-12Q+8)、C_r(12t-12Q+9)、C_r(12t+10)、C_r(12t+11)总共12个RS符号来自12个不同的RS码字。本实施例采用Q＝6，延迟线0的延迟取值为60个RS符号(即600比特延迟)，延迟线1的延迟取值为48个RS符号(即480比特延迟)，延迟线2的延迟取值为36个RS符号(即360比特延迟)，延迟线3的延迟取值为24个RS符号(即240比特延迟)，延迟线4的延迟取值为12个RS符号(即120比特延迟)，延迟线5的延迟取值为0即无延迟。

实施方式7：发端处理模块应用于1×800G或2×400G接口场景下级联交织的又一种操作流程。

在上述实施方式4的基础上，本实施例给出卷积交织器的又一种结构示意图。图22为本申请实施例中卷积交织器的第四种结构示意图。如图22所示，本实施例采用的卷积交织器包含3条延迟线(delay line)。这3条延迟线分别包括2Q个存储单元、Q个存储单元、0个存储单元，每个存储单元用于存储4个RS符号，其中每个符号为10比特。也就是说，延迟线0的延迟取值为8Q个符号，延迟线1的延迟取值为4Q个符号，延迟线2的延迟取值为0个符号即无延迟。如图22所示的C_r()表示经通道置换后的数据流r(0≤r<32)中一个RS符号。比如，C_r(16t)、C_r(16t+1)、C_r(16t+2)、C_r(16t+3)表示通道数据流r中当前输入给延迟线0的4个RS符号且C_r(16t-24Q)、C_r(16t-24Q+1)、C_r(16t-24Q+2)、C_r(16t-24Q+3)为延迟线0输出的4个RS符号；C_r(16t+4)、C_r(16t+5)、C_r(16t+6)、C_r(16t+7)表示通道数据流中接下来输入给延迟线1的4个RS符号且C_r(16t-12Q+4)、C_r(16t-12Q+5)、C_r(16t-12Q+6)、C_r(16t-12Q+7)为延迟线1输出的4个RS符号；C_r(16t+8)、C_r(16t+9)、C_r(16t+10)、C_r(16t+11)表示通道数据流中再接下来输入给延迟线2的4个RS符号且C_r(16t+8)、C_r(16t+9)、C_r(16t+10)、C_r(16t+11)为延迟线2输出的4个RS符号。当12Q+4≥68即Q≥6时，卷积交织输出的C_r(16t-24Q)、C_r(16t-24Q+1)、C_r(16t-24Q+2)、C_r(16t-24Q+3)、C_r(16t-12Q+4)、

C_r(16t-12Q+5)、C_r(16t-12Q+6)、C_r(16t-12Q+7)、C_r(16t+8)、C_r(16t+9)、C_r(16t+10)、C_r(16t+11)总共12个RS符号来自12个不同的RS码字。本实施例采用Q＝6，延迟线0的延迟取值为48个RS符号(即480比特延迟)，延迟线1的延迟取值为24个RS符号(即240比特延迟)，延迟线2的延迟取值为0即无延迟。

实施方式8：发端处理模块应用于1×800G或2×400G接口场景下级联交织的再一种操作流程。

在上述实施方式5的基础上，本实施例给出卷积交织器的又一种结构示意图。图23为本申请实施例中卷积交织器的第五种结构示意图。如图23所示，本实施例采用的卷积交织器包含3条延迟线(delay line)。这3条延迟线分别包括2Q个存储单元、Q个存储单元、0个存储单元，每个存储单元用于存储2个RS符号，其中每个符号为10比特。也就是说，延迟线0的延迟取值为4Q个符号，延迟线1的延迟取值为2Q个符号，延迟线2的延迟取值为0个符号即无延迟。如图23所示的C_r()表示经通道数据流r(0≤r<32)中一个RS符号。比如，C_r(6t)、C_r(6t+1)表示通道数据流r中当前输入给延迟线0的2个RS符号且C_r(6t-12Q)、C_r(6t-12Q+1)为延迟线0输出的2个RS符号；C_r(6t+2)、C_r(6t+3)表示通道数据流中接下来输入给延迟线1的2个RS符号且C_r(6t-6Q+2)、C_r(6t-6Q+3)为延迟线1输出的2个RS符号；C_r(6t+4)、C_r(6t+5)表示通道数据流中再接下来输入给延迟线2的2个RS符号且C_r(6t+4)、C_r(6t+5)为延迟线2输出的2个RS符号；当6Q+2≥68即Q≥11时，卷积交织输出C_r(6t-12Q)、C_r(6t-12Q+1)、C_r(6t-6Q+2)、C_r(6t-6Q+3)、C_r(6t+4)、C_r(6t+5)总共6个RS符号来自6个不同的RS码字。本实施例采用Q＝11，延迟线0的延迟取值为44个RS符号(即440比特延迟)，延迟线1的延迟取值为22个RS符号(即220比特延迟)，延迟线2的延迟取值为0即无延迟。

经上述卷积交织处理得到的32条第三数据流，每2条进行复用处理得到1条第一数据流，总共得到16条第一数据流。如图18所示，复用p(0≤p<16)将第三数据流p中连续的6个RS符号和第三数据流p+15中连续的6个RS符号复用为第一数据流p中连续的12个符号。上述连续12个符号来自12个不同外码RS码字中的12个RS符号。

需要说明的是，在一些实际应用中，可以根据不同的传输场景选择不同的比特交织和映射方法。图24为本申请实施例中一种数据处理的流程示意图。如图24所示，提供了V种比特交织和映射的处理模块，V为大于1的整数。其中，所示V种比特交织和映射的处理模块具有不同的抗突发能力。在一种具体应用中，n条第一数据流经过内码编码得到n条第二数据流，并根据实际传输场景选取其中一种比特交织和映射的处理模块将第二数据流中的数据进行比特交织和映射，得到多个调制符号。应理解，图24中的内码编码模块用于执行图3所示实施例中的步骤301，图24中每个比特交织和映射的处理模块用于执行图3所示实施例中的步骤302和303，具体实现方式此处不再赘述。作为一个示例，上述的实施例1-11提供了共11种不同的比特交织和映射的方法，那么图24中可以相应提供11个比特交织和映射的处理模块，以根据实际传输场景选择所需要的比特交织和映射的处理模块来实现对应实施例中比特交织和映射的方法。

上面对本申请实施例提供的数据处理方法进行了介绍，下面介绍本申请实施例提供的数据处理装置。

图25为本申请实施例中数据处理装置的一种结构示意图。如图25所示，该数据处理装置包括编码模块101、比特交织模块102和比特映射模块103。编码模块101用于执行上述图3所示数据处理方法中步骤301的操作。比特交织模块102用于执行上述图3所示数据处理方法中步骤302的操作。比特映射模块103用于执行上述图3所示数据处理方法中步骤303的操作。具体可以参照上述数据处理方法中的相关介绍，此处不再赘述。

应理解，本申请提供的装置也可以通过其他方式实现。例如，上述装置中的单元划分仅仅是一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或可以集成到另一个系统。另外，本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个独立的物理单元，也可以是两个或两个以上个功能单元集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

需要说明的是，图3所述的数据处理方法中，所述n个内码码字来自于n条所述第二数据流，其中从每条第二数据流分别获取一个内码码字，然后再对所述n个内码码字进行比特交织。在一些具体应用中，还可以从每条数据流中获取多个内码码字并对其进行比特交织。图26为本申请实施例提供的数据处理方法的另一种流程示意图。应理解，该方法是对经过外码编码后的数据流进行的数据处理，具体可以由上述的发端处理模块02来实现。

401、分别对n₀条第一数据流中每n₁条第1数据流进行交织编码处理得到一条第2数据流，以得到总共n₂条第2数据流。其中，n₂＝n₀/n₁，n₁为大于0的整数。

本实施例中，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀条第1数据流，其中n₀为大于1的整数。上述第1数据处理可包括标识锁定(alignment lock)、通道纠偏处理(lane de-skew)或通道对齐处理、通道重排序(lane reorder)处理、或符号复用(symbol mux)处理等。上述n₀条第1数据流都是经过外码编码的数据流。例如，该外码编码可以采用RS码，经过外码编码后的n条数据流可以包括多个RS码字。例如，外码为采用的KP4 RS(544,514)码，码长544个符号，一个外码符号包含10个比特。

下面介绍所述n₁条第1数据流进行交织编码处理得到一条第2数据流的具体操作。所述交织编码处理包含内码编码、循环移位、轮询读出等操作。

图27为交织编码处理的第一种实施方式示意图。如图27的(a)所示，所述交织编码处理先进行内码编码，然后进行循环移位，再进行轮询读出。应理解，每条第1数据流包含至少a₀个第1比特集合，每个第1比特集合包含K个比特，其中整数a₀>1。针对所述n₁条第1数据流，从每条第1数据流分别获取a₀个第1比特集合，得到总共m＝n₁×a₀个第1比特集合，总共包含n₁×a₀×K个比特。

如图27的(b)所示，所述内码编码分别将所述m个第1比特集合中包含K个比特的每个第1比特集合进行内码编码添加P个校验比特位后得到包含N个比特的内码码字，总共得到m个内码码字。这里包含K个比特的第1比特集合可称为内码信息序列，且K+P＝N。所述P个校验比特也称为校验比特集合。一个所述内码码字包含一个所述第1比特集合和一个所述校验比特集合。也就是说，所述m个内码码字包含m个第1比特集合和m个校验比特集合。通常，K为10的整数倍。需要说明的是，在本申请材料中，所述内码码字也简称为码字。

需要说明的是，通常在内码编码前还进行了卷积交织处理，其为了使得所述K个信息比特对应较多个KP4外码符号，如对应K/10个外码符号，且使得所对应的外码符号来自较多个外码码字，以实现整体级联FEC性能较优。比如，K＝120，所述120个信息比特对应12个KP4外码符号，且来自12个外码码字。

需要说明的是，在一些要求低时延的场景，通常在内码编码前不进行卷积交织处理。所述K个信息比特对应K/10个外码符号，所对应的外码符号来自外码码字个数小于K/10。比如，K＝120，所述120个信息比特对应12个KP4外码符号，所述12个KP4符号来自4个外码码字。

如图27的(b)所示，针对m个内码码字的信息比特序列，即m个第1比特集合，所述循环移位将每个第1比特集合进行向左循环移位个比特或进行向右循环移位δ个比特得到1个包含K个比特的第2比特集合。每个第2比特集合结合其对应的内码码字中的P长校验比特得到1个包含N个比特的第3比特集合。需要说明的是，所述包含N个比特的第3比特集合是所述内码码字中包含K个比特的信息比特序列(第1比特集合)经过循环移位并结合所述内码码字中包含P个比特的校验比特获得。为了描述简单，本申请材料将所述包含N个比特的第3比特集合简单描述为是由包含N个比特的内码码字经过循环移位处理获得。

以向左循环移位为例，对于包含K个比特的第1比特集合(u₀,u₁,u₂,u₃,…,u_K-2,u_K-1)，向左循环移位个比特，得到移位后包含K个比特的第2比特集合其中Y％Z表示整数Y除以整数Z后的余数。通常，向左循环移位的偏移约束因子/>为10的整数倍，且/>

以向右循环移位为例，对于包含K个比特的第1比特集合(u₀,u₁,u₂,u₃,…,u_K-2,u_K-1)，向右循环移位δ个比特，得到移位后包含K个比特的第2比特集合(u_(-δ)％K,u_(1-δ)％K,u_(2-δ)％K,…,u_(K-2-δ)％K,u_(K-1-δ)％K)，其中Y％Z表示整数Y除以整数Z后的余数。通常，向右循环移位的偏移约束因子δ为10的整数倍，且0≤δ<K。

需要说明的是，第1比特集合向左循环移位个比特得到第2比特集合，其等效于第1比特集合向右循环移位/>个比特得到第2比特集合。

需要说明的是，所述向左循环移位的偏移约束因子向右循环移位的偏移约束因子δ并不是固定不变的，可以是时变的。通常，所述循环移位的周期为p_c，循环移位对于第i组包含K个比特的第1比特集合进行向左循环移位/>个比特，或者进行向右循环移位δ_i个比特，其中m是整数p_c的整数倍，0≤i<p_c。通常m＝p_c。典型的，m个偏移约束因子/>(即)中任意两个/>的数值互不相等；m个偏移约束因子δ_i(即δ₀,δ₁,…,δ_m-1)中任意两个δ的数值互不相等。

如图27的(b)所示，针对循环移位输出的m个第3比特集合，所述轮询读出轮询从每个所述第3比特集合中获取2个比特，连续m×N/2次操作获取m个第3比特集合中的所有比特，得到一个包含m×N个比特的第4比特集合。

所述一条第2数据流包含多个第4比特集合，所述1个包含m×N个比特的第4比特集合是m个第3比特集合经过轮询读出2个比特获得的，所述m个包含N个比特的第3比特集合是m个内码码字经过信息比特循环移位获得的，所述m个内码码字是m个第1比特集合经过内码编码获得的，所述m个第1比特集合是从n₁条第1数据流中每条第1数据流获取a₀个第1比特集合得到的，其中m＝n₁×a₀。

需要说明的是，所述“轮询读出”轮询从每个所述第3比特集合中获取2个比特，得到一个包含m×N个比特的第4比特集合，等效于如下操作：先针对m个第2比特集合，轮询从每个所述第2比特集合中获取2个比特总共获得m×K个比特，然后针对m个内码码字中的校验比特集合，轮询从每个所述校验比特集合中获取2个比特总共获得m×P个比特，结合所述从m个第2比特集合获取的m×K个比特和从m个校验比特集合获取的m×P个比特，得到一个包含m×N个比特的第4比特集合。

需要说明的是，在一些具体应用中，所述循环移位和所述轮询读出操作可结合一起，采用一步操作实现将包含m×N个比特的所述m个内码码字进行比特交织得到1个所述第4比特集合。

图28为交织编码处理的第二种实施方式示意图。如图28所示，所述m个第1比特集合可采用m行K列的第1比特矩阵M₁表示，其中第1比特矩阵M₁中每行包括一个第1比特集合的K个比特。第1比特矩阵M₁中第i(0≤i<m)行第e(0≤e<K)列的比特记为M₁[i][e]。所述m个内码码字可采用m行N列的内码码字矩阵M_c表示，其中内码码字矩阵M_c中每行包括一个内码码字的N个比特。内码码字矩阵M_c中第i(0≤i<m)行第j(0≤j<N)列的比特记为M_c[i][j]。所述m个第2比特集合可采用m行K列的第2比特矩阵M₂表示，其中第2比特矩阵M₂中每行包括一个第2比特集合的K个比特。第2比特矩阵M₂中第i(0≤i<m)行第e(0≤e<K)列的比特记为M₂[i][e]。所述m个校验比特集合可采用m行P列的校验比特矩阵M_p表示，其中校验比特矩阵M_p中每行包括一个内码码字的P个校验比特。校验比特矩阵M_p中第i(0≤i<m)行第f(0≤f<P)列的比特记为M_p[i][f]。所述m个第3比特集合可采用m行N列的第3比特矩阵M₃表示，其中第3比特矩阵M₃中每行包括一个第3比特集合的N个比特。第3比特矩阵M₃中第i(0≤i<m)行第j(0≤j<N)列的比特记为M₃[i][j]。所述包含m×N个比特的第4比特集合采用数组(Array)A表示。数组A中第k(0≤k<m×N)个比特记为A[k]。

如图28所示，所述第1比特矩阵M₁经过内码编码，得到内码码字矩阵M_c。

对于循环移位操作，以向左循环移位为例，对内码码字矩阵M_c中第i(0≤i<m)行中的K个信息比特(即第1比特矩阵M₁中第i行K个比特)进行向左循环移位个比特，得到第3比特矩阵M₃中第i(0≤i<m)行中的K个比特，其中非零整数/>为第i行循环移位的偏移约束因子。此时，第3比特矩阵M₃和内码码字矩阵M_c满足公式(X-1)：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m。通常，向左循环移位的偏移约束因子为10的整数倍，且/>

需要说明的是，对于第一矩阵H₁第i行K个信息比特，进行向左循环移位个比特，得到第二矩阵H₂第i行中第0列到第K-1列的K个比特。等效于对于第一矩阵H₁第i行中第0列到第K-1列的K个信息比特，进行向右循环移位/>个比特，得到第二矩阵H₂第i行中第0列到第K-1列的K个比特。

作为另一个示例，采用向右循环移位，第3比特矩阵M₃和内码码字矩阵M_c满足公式(X-2)：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m。通常，向右循环移位的偏移约束因子δ_i为10的整数倍，且0≤δ_i<K。

需要说明的是，对于内码码字矩阵M_c第i行中的K个信息比特，进行向右循环移位δ_i个比特，得到第3比特矩阵M₃第i行中第0列到第K-1列的K个比特。等效于对于第3比特矩阵M₃第i行中第0列到第K-1列的K个信息比特，进行向左循环移位δ_i个比特，得到内码码字矩阵M_c第i行中第0列到第K-1列的K个比特。也就是说，公式(X-2)也可写成公式(X-3)：

所述内码码字矩阵M_c进行每行信息比特循环移位得到第3比特矩阵M₃。

如图28所示，所述“轮询读出”轮询从所述第3比特矩阵M₃中每行轮询读出2个比特，连续m次获取第3比特矩阵M₃中的2列，总共m×N/2次操作读取所有m×N个比特，得到所述包含m×N个交织后比特的数组A。第3比特矩阵M₃中第i行第j列的比特输出到数组A中的第个比特，其满足公式(X-4)：/>

其中，0≤i<m，0≤j<N，表示向下取整操作。

需要说明的是，所述从第3比特矩阵M₃中每行轮询读出2个比特的操作，称为m路(m-way)码字交织。

上述将内码码字矩阵M_c中每行信息比特循环移位得到第3比特矩阵M₃，然后进行每行轮询读出2比特，采用两步操作实现，其也可采用一步操作进行，下面直接给出M_c和A的直接对应关系。

若采用向左循环移位，结合公式(X-1)和公式(X-4)，有如下公式(X-5)：

其中，0≤i<m。通常，循环移位偏移约束因子为10的整数倍且/>典型的，m个偏移约束因子/>(即/>)中任意两个/>的数值互不相等。

若采用向右循环移位，结合公式(X-2)和公式(X-4)，有如下公式(X-6)：

其中，0≤i<m。通常，循环移位偏移约束因子δ_i为10的整数倍且典型的，m个偏移约束因子δ_i(即δ₀,δ₁,…,δ_m-1)中任意两个δ的数值互不相等。

需要说明的是，所述循环移位和轮询读出采用一步操作，具有实现简单、复杂度低等优点。

需要说明的是，所述交织编码处理并行执行循环移位和内码编码，然后进行轮询读出。下面对这种实施方式进行介绍。

图29为交织编码处理的第三种实施方式示意图。如图29所示，针对所述n₁条第1数据流，从每条第1数据流分别获取a₀个第1比特集合，得到总共m＝n₁×a₀个第1比特集合，总共包含n₁×a₀×K个比特。

如图29的(b)所示，所述循环移位将m个所述第1比特集合中的第i个第1比特集合进行向左循环移位个比特或进行向右循环移位δ_i个比特得到第i个包含K个比特的第2比特集合，总共得到m个第2比特集合，0≤i<m。通常，向左循环移位的偏移约束因子/>为10的整数倍，且/>向右循环移位的偏移约束因子δ_i为10的整数倍，且0≤δ_i<K。典型的，m个偏移约束因子/>(即/>)中任意两个/>的数值互不相等；m个偏移约束因子δ_i(即δ₀,δ₁,…,δ_m-1)中任意两个δ的数值互不相等。

所述内码编码分别将所述m个第1比特集合中包含K个比特的每个第1比特集合进行内码编码得到包含P个比特的校验比特集合，总共得到m个校验比特集合。所述“轮询读出”先针对m个第2比特集合，轮询从每个所述第2比特集合中获取2个比特总共获得m×K个比特，然后针对m个校验比特集合，轮询从每个所述校验比特集合中获取2个比特总共获得m×P个比特，所述从m个第2比特集合获取的m×K个比特和从m个校验比特集合获取的m×P个比特，得到一个包含m×N个比特的第4比特集合。

图30为交织编码处理的第四种实施方式示意图。如图30所示，m个第1比特集合可采用m行k列的第1比特矩阵M₁表示，m个第2比特集合可采用m行k列的第2比特矩阵M₂表示。具体地，所述第1比特矩阵M₁经过循环移位得到第2比特矩阵M₂。

以采用向左循环移位为例，所述第1比特矩阵M₁和第2比特矩阵M₂满足公式(X-7)：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K。通常，左循环移位的偏移约束因子为10的整数倍，且/>

需要说明的是，对于第1比特矩阵M₁中第i行的K个比特，进行向左循环移位个比特，得到第2比特矩阵M₂中第i行的K个比特。等效于对于第1比特矩阵M₁中第i行K个比特进行向右循环移位/>个比特，得到第2比特矩阵M₂中第i行K个比特。

作为另一个示例，位置变换采用向右循环移位，对m个第1比特集合中的第i个第1比特集合进行向右循环移位δ_i个比特，其中非零整数δ_i为第i个比特集合对应的循环移位偏移约束因子。所述向右循环移位满足公式(X-8)：

M₂,i],j]＝M₁,i],(j-δ_i)％K]

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K。通常，向右循环移位的偏移约束因子δ_i为10的整数倍，且0≤δ_i<K。

需要说明的是，对于第1比特矩阵M₁第i行的K个比特，进行向右循环移位δ_i个比特，得到第2比特矩阵M₂第i行的K个比特。等效于对于第2比特矩阵M₂第i行的K个比特，进行向左循环移位δ_i个比特得到第1比特矩阵M₁第i行的K个比特。也就是说，公式(X-8)也可写成公式(X-9)：

M₁[i][j]＝M₂[i][(j+δ_i)％K]

其中，0≤i<m，0≤j<K。

如图30所示，所述第1比特矩阵M₁经过内码编码，得到校验比特矩阵M_p。从所述第2比特矩阵M₂中每行轮询读出2个比特，总共m×K/2次操作读取第2比特矩阵M₂所有m×K个比特，得到所述包含m×N个交织后比特的数组A中的第0至第m×K-1个比特。从所述校验比特矩阵M_p中每行轮询读出2个比特，总共m×P/2次操作读取校验比特矩阵M_p所有m×P个比特，得到所述数组A中的第m×K至第m×N-1个比特。

需要说明的是，所述循环移位和内码编码并行操作，具有时延低的优点。

需要说明的是，所述交织编码处理先进行循环移位，然后进行内码编码，然后进行轮询读出。下面对这种实施方式进行介绍。

图31为交织编码处理的第五种实施方式示意图。如图31所示，针对所述n₁条第1数据流，从每条第1数据流分别获取a₀个第1比特集合，得到总共m＝n₁×a₀个第1比特集合，总共包含n₁×a₀×K个比特。

如图31的(b)所示，所述循环移位将m个所述第1比特集合中的第i个第1比特集合进行向左循环移位个比特或进行向右循环移位δ_i个比特得到第i个包含K个比特的第2比特集合，总共得到m个第2比特集合，0≤i<m。通常，向左循环移位的偏移约束因子/>为10的整数倍，且/>向右循环移位的偏移约束因子δ_i为10的整数倍，且0≤δ_i<K。典型的，m个偏移约束因子/>(即/>)中任意两个/>的数值互不相等；m个偏移约束因子δ_i(即δ₀,δ₁,…,δ_m-1)中任意两个δ的数值互不相等。

如图31的(b)所示，所述内码编码分别将所述m个第2比特集合中包含K个比特的每个第2比特集合进行内码编码添加P个校验比特位后得到包含N个比特的内码码字，总共得到m个内码码字。

如图31的(b)所示，针对m个内码码字，所述轮询读出轮询从每个所述内码码字中获取2个比特，连续m×N/2次操作获取m个内码码字中的所有比特，得到一个包含m×N个比特的第4比特集合。

图32为交织编码处理的第六种实施方式示意图。如图32所示，m个第1比特集合可采用m行K列的比特矩阵M₁表示，m个第2比特集合可采用m行K列的比特矩阵M₂表示，m个内码码字可采用m行N列的比特矩阵M_c表示。第1比特矩阵M₁经过循环移位，得到第2比特矩阵M₂。

以采用向左循环移位为例，所述第1比特矩阵M₁和第2比特矩阵M₂满足公式(X-10)：

作为另一个示例，位置变换采用向右循环移位，对m个第1比特集合中的第i个第1比特集合进行向右循环移位δ_i个比特，其中非零整数δ_i为第i个比特集合对应的循环移位的偏移约束因子。所述向右循环移位满足公式(X-11)：

M₂[i][j]＝M₁[i][(j-δ_i)％K]

需要说明的是，对于第1比特矩阵M₁第i行的K个比特，进行向右循环移位δ_i个比特，得到第2比特矩阵M₂第i行的K个比特。等效于对于第2比特矩阵M₂第i行的K个比特进行向左循环移位δ_i个比特，得到第1比特矩阵M₁第i行的K个比特。也就是说，公式(X-11)也可写成公式(X-12)：

M₁[i][j]＝M₂[i][(j+δ_i)％K]

其中，0≤i<m，0≤j<K。

如图32所示，所述第2比特矩阵M₂经过内码编码，得到内码码字矩阵M_c。所述“轮询读出”轮询从所述内码码字矩阵M_c中每行轮询读出2个比特，总共m×N/2次操作读取所有m×N个比特，得到所述包含m×N个交织后比特的数组A。内码码字矩阵M_c中第i行第j列的比特输出到数组A中的第个比特，其满足公式(X-13)：

其中，0≤i<m，0≤j<N，表示向下取整操作。

402、分别对n₂条第2数据流中的每2个比特映射为一个PAM4符号，以得到n₂条PAM4符号数据流。

对于PAM4调制，其中每2个比特映射为一个PAM4调制符号。对于包含m×N个比特的第4比特集合或数组A，其映射为m×N/2个PAM4调制符号。所述映射为一个PAM4调制符号的2个比特来自1个内码码字，映射为连续m个PAM4调制符号的m×2个比特来自m个内码码字。

更进一步，对于一条第一数据流中来自同一个RS外码码字的2个外码符号，经上述数据处理映射为同一条所述PAM4符号数据流中的多个PAM4符号，通过选取合适的左循环移位的偏移约束因子或右循环移位的偏移约束因子δ_i，使得所述多个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。需要说明的是，一条PAM4符号数据流中相邻的2个PAM4符号认为是间隔1个PAM4符号。

在一些具体应用中，对n₂条第2数据流进行比特映射之前，还对n₂条第2数据流周期插入填充(padding)比特，所述填充比特中包含用于收端对齐同步的对齐标识。

本申请实施例中，采用级联FEC的传输方案，即数据流先后经过外码编码和内码编码。在此基础上，本申请设计了一种交织编码处理方法，使外码码字中的比特和内码码字中的比特均离散、均匀地映射到调制符号上，使得该级联FEC传输方案具有较强的抗突发能力，特别是对于长度较低的突发错误可以直接由内码译码进行纠正，能够应用于较多的传输场景，尤其适用于信道存在有色噪声的实际相干传输场景。

需要说明的是，本申请材料中轮询读出轮询从每个所述第3比特集合中获取2个比特，得到一个包含m×N个比特的第4比特集合。即从第0个第3比特集合中获取2个比特，从第1个第3比特集合中获取2个比特，…，从第m-1个第3比特集合中获取2个比特，再从第0个第3比特集合中获取2个比特，直到获取完所有m×N个比特。在一些具体实现方式中，轮询读出的顺序可能做变换，相应地把循环移位操作中的左循环的偏移约束因子或右循环的偏移约束因子δ₀,δ₁,…,δ_m-1做相应的顺序调换即可。

下面结合一些具体的实施例对上述图图26所描述的数据处理方法的流程进行进一步介绍。以下实施例X-1至实施例X-6是对如图27和图28所述的数据处理流程进行介绍。

实施例X-1：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以比特集合表示为例，采用左循环移位。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀＝4条第1数据流。上述n₀＝4条第1数据流都是经过外码编码的数据流。分别对n₀＝4条第1数据流中每n₁＝1条第1数据流进行所述交织编码处理得到一条第2数据流，以得到总共n₂＝4条第2数据流。

参照图27，所述交织编码处理先进行内码编码，然后进行循环移位，再进行轮询读出。针对所述n₁＝1条第1数据流，获取m＝n₁×a₀＝8个包含K＝120个比特的第1比特集合，总共包含m×K＝960个比特。所述第1数据流在内码编码前还进行了卷积交织处理使得所述K＝120个比特来自12个不同外码KP4RS码字的12个KP4符号。

所述内码编码将每K＝120个比特进行内码编码添加P＝8个校验比特，得到包含N＝128个比特的内码码字，总共得到m＝8内码码字。所述K＝120个比特也称为信息比特序列。

本申请中循环移位操作将所述第i(0≤i<8)个内码码字中的K＝120个信息比特，即第i个第1比特集合，进行向左循环移位个比特得到第i个第2比特集合，其中8个左循环移位的偏移约束因子/>的具体取值为下述取值项1中的其中一项：

{0，30，60，90，110,20,50,80},

{0，30，90，60，110,20,80,50},

{0，60，30，90，110,50,20,80},

{0,60，90，30，110,50,80,20},

{0,90,30,60,110,80,20,50},

{0,90,60,30,110,80,50,20}

应理解，对于任一项，8个左循环移位的偏移约束因子中每个因子数值添加固定偏移量，即

仍视为一个合法的参数项，其中Δ为整数。

第i个第2比特集合结合第i个内码码字中的P＝8个校验比特得到第i个包含N＝128个比特的第3比特集合。

参照图27，针对循环移位输出的m＝8个第3比特集合，所述轮询读出轮询从每个所述第3比特集合中获取2个比特，连续512次操作获取m＝8个第3比特集合中的所有比特，得到一个包含m×N＝1024个比特的第4比特集合。

包含1024个比特的第4比特集合中的每2个比特映射为一个PAM4调制符号，总共得到512个PAM4符号。所述映射为一个PAM4调制符号的2个比特来自1个内码码字，映射为连续8个PAM4调制符号的16个比特来自8个内码码字。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用取值项1中所述左循环移位的偏移约束因子可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。更具体的，当所述10个PAM4符号中的所述2个PAM4符号来自不同KP4外码码字，其在所述PAM4符号数据流中间隔至少为12个PAM4符号。

本实施例设计的交织编码处理方法，使外码码字中的比特和内码码字中的比特均离散、均匀地映射到调制符号上，使得该级联FEC传输方案具有较强的抗突发能力。

需要说明的是，本实施例中n₀＝4，n₁＝1，a₀＝8，n₂＝n₀/n₁＝4，其可以应用于800GE场景，其中n₂＝4条第2数据流速率约为200G并对应承载在4路光信号上发出。本实施例采用的所述交织编码处理可应用到1.6TE场景，其中n₀＝8，n₁＝1，a₀＝8，n₂＝n₀/n₁＝8。此时，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀＝8条第1数据流。上述n₀＝8条第1数据流都是经过外码编码的数据流。分别对n₀＝8条第1数据流中每n₁＝1条第1数据流进行所述交织编码处理得到一条第2数据流，以得到总共n₂＝8条第2数据流。所述n₂＝8条第2数据流速率(每条约为200G)并对应承载在8路光信号上发出。

实施例X-2：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以矩阵表示为例，采用左循环移位。

在实施例X-1方案的基础上，所述m＝8个第1比特集合可采用8行120列的第1比特矩阵M₁表示。第1比特矩阵M₁中每行的K＝120个比特分别进行内码编码得到一个N＝128个比特的内码。所述8个内码码字可采用8行128列的内码码字矩阵M_c表示，其中内码码字矩阵M_c中每行包括一个内码码字的N＝128个比特。内码码字矩阵M_c中第0列到第K-1＝119列总共m×K＝960个比特对应m＝8个内码码字的m×K＝960个信息比特；内码码字矩阵M_c中第K＝120列到第N-1＝127列总共m×P＝64个比特对应m＝8个内码码字的m×P＝64个校验比特。

对内码码字矩阵M_c中第i(0≤i<8)行中的120个信息比特(即第1比特矩阵M₁中第i行的120个比特)进行向左循环移位个比特，得到第3比特矩阵M₃中第i行中的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<8。8个左循环移位的偏移约束因子的具体取值为取值项1中的一项。

图33为交织编码处理的第七种实施方式示意图。如图33所示，考虑其中字母a、b、c、d、f、g、h、k、p、q、r、s分别表示1个KP4符号，其包含10个比特。图33中相同字母的KP4符号来自同一个KP4外码，不同字母的KP4符号来自不同的KP4外码。比如图33中相同字母a的8个KP4符号，其来自同一个KP4外码。

从所述第3比特矩阵M₃中每行轮询读出2个比特，总共512次操作读取所有1024个比特，得到所述包含m×N＝1024个交织后比特的数组A。第3比特矩阵M₃中第i行第j列的比特输出到数组A中的第个比特，满足如下公式：

其中，0≤i<8，0≤j<128，表示向下取整操作。

需要说明的是，上述内码码字矩阵M_c进行循环移位和轮询读出得到1024个比特的数组A是采用两个操作进行的，其也可采用一步操作进行，下面直接给出M_c和A的直接对应关系：

其中，0≤i<8。

包含1024个比特的数组A中的每2个比特映射为一个PAM4调制符号，总共得到512个PAM4符号。所述映射为一个PAM4调制符号的2个比特来自1个内码码字，映射为连续8个PAM4调制符号的16个比特来自8个内码码字。

实施例X-3：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以矩阵表示为例，采用右循环移位。

在实施例X-2方案的基础上，循环移位采用右循环。对内码码字矩阵M_c中第i(0≤i<8)行中的120个信息比特(即第1比特矩阵M₁中第i行的120个比特)进行向右循环移位δ_i个比特，得到第3比特矩阵M₃中第i行中的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m。8个右循环移位的偏移约束因子{δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}的具体取值为下述取值项2中的其中一项：

*0,30,60,90,10,40,70,100},

{0,30,90,60,10,40,100,70},

*0，60，30，90，10,40,40,100},

{0，60，90，30，10,70,100,40},

{0，90，30，60，10,100,40,70},

{0,90,60,30,10,100,70,40}

需要说明的是，M₃和M₂对应关系也可写成如下公式：

其中，0≤i<8。

需要说明的是，对于取值项2中的任一项，8个右循环移位的偏移约束因子{δ₀，δ₁，δ₂，δ₃，δ₄，δ₅，δ₆，δ₇}中每个因子数值进行添加固定偏移量，即{(δ₀+Δ)％K,(δ₁+Δ)％K,(δ₂+Δ)％K,(δ₃+Δ)％K,(δ₄+Δ)％K,(δ₅+Δ)％K,(δ₆+Δ)％K,(δ₇+Δ)％K}仍视为一个合法的参数项，其中Δ为整数。

图34为交织编码处理的第八种实施方式示意图。如图34所示，考虑*δ₀＝0,δ₁＝90,δ₂＝60,δ₃＝30,δ₄＝10,δ₅＝100,δ₆＝70,δ₇＝40}，其中字母a、b、c、d、f、g、h、k、p、q、r、s分别表示1个KP4符号，其包含10个比特。图34中相同字母的KP4符号来自同一个KP4外码，不同字母的KP4符号来自不同的KP4外码。比如图34中相同字母a的8个KP4符号，其来自同一个KP4外码。

其中，0≤i<8，0≤j<128，表示向下取整操作。

其中，0≤i<8。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用取值项2中所述右循环移位的偏移约束因子δ_i，可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。更具体的，当10个PAM4符号中的所述2个PAM4符号来自不同KP4外码码字，其在所述PAM4符号数据流中间隔至少为12个PAM4符号。

本实施例设计的交织编码处理方法，使外码码字中的比特和内码码字中的比特均离散、均匀地映射到调制符号上，使得该级联FEC传输方案具有较强的抗突发能力

实施例X-4：n₀＝4，n₁＝1，a₀＝8，数据处理流程不包括卷积交织，以比特集合表示为例，采用左循环移位。

在实施例X-1基础上，不执行(bypass)卷积交织操作，具有低时延优势，满足时延要求较高的应用场景。发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀＝4条第1数据流。上述n₀＝4条第1数据流都是经过外码编码的数据流。分别对n₀＝4条第1数据流中每n₁＝1条第1数据流进行所述交织编码处理得到一条第2数据流，以得到总共n₂＝4条第2数据流。

参照图27，所述交织编码处理先进行内码编码，然后进行循环移位，再进行轮询读出。针对所述n₁＝1条第1数据流，获取m＝n₁×a₀＝8个包含K＝120个比特的第1比特集合，总共包含m×K＝960个比特。每个内码码字的120个信息比特来自4个不同外码KP4RS码字的12个KP4符号。

本申请中循环移位操作将所述第i(0≤i<8)个内码码字中的K＝120个信息比特，即第i个第1比特集合，进行向左循环移位个比特得到第i个第2比特集合，其中8个左循环移位的偏移约束因子/>的具体取值为下述取值项3中的其中一项：

*0，30，60，90，110,20,50,80},

{0,60,30,90,110,50,20,80}

应理解，对于任一项，8个左循环移位的偏移约束因子中每个因子数值进行添加固定偏移量，即

仍视为一个合法的参数项，其中Δ为整数。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用取值项3中所述左循环移位的偏移约束因子可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。

本实施例设计的比特交织和映射的方法，在确保较低时延下，使外码码字中的比特和内码码字中的比特较为离散、较为均匀地映射到调制符号上，使得该级联FEC传输方案具有较好的抗突发能力。

实施例X-5：n₀＝4，n₁＝1，a₀＝8，数据处理流程不做卷积交织，以矩阵表示为例，采用左循环移位。

在实施例X-4基础上，m＝8个比特集合可采用矩阵表示。第1比特矩阵M₁中每行的K＝120个比特分别进行内码编码得到内码码字矩阵M_c。对内码码字矩阵M_c中第i(0≤i<8)行中的120个信息比特(即第1比特矩阵M₁中第i行的120个比特)进行向左循环移位个比特，得到第3比特矩阵M₃中第i行中的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<8。8个左循环移位的偏移约束因子的具体取值为取值项3中的一项。

图35为交织编码处理的第九种实施方式示意图。如图35所示，考虑其中字母a、b、c、d分别表示1个KP4符号，其包含10个比特。图35中相同字母的KP4符号来自同一个KP4外码，不同字母的KP4符号来自不同的KP4外码。比如图35中相同字母a的24个KP4符号，其来自同一个KP4外码。

从所述第3比特矩阵M₃中每行轮询读出2个比特，总共512次操作读取所有1024个比特，得到所述包含m×N＝1024个交织后比特的数组A。

实施例X-6：n₀＝4，n₁＝1，a₀＝8，数据处理流程不做卷积交织，以矩阵表示为例，采用右循环移位。

在实施例X-5基础上，循环移位采用右循环。对内码码字矩阵M_c中第i(0≤i<8)行中的120个信息比特(即第1比特矩阵M₁中第i行的120个比特)进行向右循环移位δ_i个比特，得到第3比特矩阵M₃中第i行中的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<m。8个右循环移位的偏移约束因子{δ₀,δ₁,δ₂,δ₃，δ₄，δ₅,δ₆，δ₇}的具体取值为下述取值项4中的其中一项：

{0,60,90,30,10,70,100,40},

{0,90,60,30,10,100,70,40}

应理解，对于任一项，8个右循环移位的偏移约束因子*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇}中每个因子数值进行添加固定偏移量，即{(δ₀+Δ)％K，(δ₁+Δ)％K，(δ₂+Δ)％K，(δ₃+

Δ)％K，(δ₄+Δ)％K，(δ₅+Δ)％K，(δ₆+Δ)％K，(δ₇+Δ)％K}仍视为一个合法的参数项，其中Δ为整数。

需要说明的是，M₃和M_c对应关系也可写成如下：

其中，0≤i<8。

图36为交织编码处理的第十种实施方式示意图。如图36所示，考虑{δ₀＝0，δ₁＝60，δ₂＝90，δ₃＝30，δ₄＝10,δ₅＝70，δ₆＝100，δ₇＝40}，其中字母a、b、c、d分别表示1个KP4符号，其包含10个比特。图36中相同字母的KP4符号来自同一个KP4外码，不同字母的KP4符号来自不同的KP4外码。比如图36中相同字母a的24个KP4符号，其来自同一个KP4外码。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用取值项4中所述右循环移位的偏移约束因子δ_i，可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。

需要说明的是，实施例X-1至实施例X-6中先进行内码编码，再进行循环移位。所述内码编码和循环移位也是可以并行执行的，如图29和图30所示。下面以实施例X-7为例进行介绍，给出了实施例X-3的一种等效执行方式。

实施例X-7：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以矩阵表示为例，采用左循环移位，内码编码和循环移位并行执行。

在实施例X-3方案的基础上，本实施例中内码编码和循环移位是并行执行的。

图37为交织编码处理的第十一种实施方式示意图。如图37所示，第1比特矩阵M₁中第i(0≤i<8)行的120个信息比特(即第1比特矩阵M₁中第i行的120个比特)进行向左循环移位个比特，得到第2比特矩阵M₂中第i行中的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<8，0≤j<120。8个左循环移位的偏移约束因子的具体取值为取值项1中的一项。如图37所示，考虑/>

第1比特矩阵M₁中每行的K＝120个比特分别进行内码编码得到一个P＝8个校验比特，获得校验比特矩阵M_p。

其中，0≤i<8，0≤j<128，表示向下取整操作。

其中，0≤i<8。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用所述左循环移位的偏移约束因子可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。

以下实施例X-8至实施例X-11是对如图31和图32所述的数据处理流程进行介绍。

实施例X-8：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以比特集合表示为例，采用左循环移位。

参照图31，所述交织编码处理先进行循环移位，然后进行内码编码，再进行轮询读出。针对所述n₁＝1条第1数据流，获取m＝n₁×a₀＝8个包含K＝120个比特的第1比特集合，总共包含m×K＝960个比特。所述第1数据流在循环移位前还进行了卷积交织处理使得所述K＝120个比特来自12个不同外码KP4RS码字的12个KP4符号。

本申请中循环移位操作将所述第i(0≤i<8)个第1比特集合，进行向左循环移位个比特得到第i个第2比特集合，其中8个左循环移位的偏移约束因子的具体取值为取值项1中的一项。

所述内码编码将第i个第2比特集合中的K＝120个比特进行内码编码添加P＝8个校验比特，得到包含N＝128个比特的第i个内码码字，总共得到m＝8内码码字。所述K＝120个比特也称为信息比特序列。

参照图31，针对循环移位输出的m＝8个第3比特集合，所述轮询读出轮询从每个所述第3比特集合中获取2个比特，连续512次操作获取m＝8个第3比特集合中的所有比特，得到一个包含m×N＝1024个比特的第4比特集合。

实施例X-9：n₀＝4，n₁＝1，a₀＝8，数据处理流程包含卷积交织，以矩阵表示为例，采用左循环移位。

在实施例X-8方案的基础上，所述m＝8个第1比特集合可采用8行120列的第1比特矩阵M₁表示。对第1比特矩阵M₁中第i(0≤i<8)行的120个信息比特进行向左循环移位个比特，得到第2比特矩阵M₂中第i行的120个比特，满足如下公式：

其中，Y％Z表示整数Y除以整数Z后的余数，0≤i<8，0≤j<120。8个左循环移位的偏移约束因子的具体取值为取值项1中的一项。

图38为交织编码处理的第十二种实施方式示意图。如图38所示，考虑第2比特矩阵M₂中第i(0≤i<8)行的K＝120个比特分别进行内码编码得到第i个内码码字，获得内码码字矩阵M_c。

从所述内码码字矩阵M_c中每行轮询读出2个比特，总共512次操作读取所有1024个比特，得到所述包含m×N＝1024个交织后比特的数组A。内码码字矩阵M_c中第i行第j列的比特输出到数组A中的第个比特，满足如下公式：

其中，0≤i<8，0≤j<128，表示向下取整操作。

实施例X-10：n₀＝8，n₁＝2，a₀＝4，数据处理流程包含卷积交织，以比特集合表示为例，采用右循环移位。

发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀＝8条第1数据流。上述n₀＝8条第1数据流都是经过外码编码的数据流。分别对n₀＝8条第1数据流中每n₁＝2条第1数据流进行所述交织编码处理得到一条第2数据流，以得到总共n₂＝4条第2数据流。

参照图31，所述交织编码处理先进行循环移位，然后进行内码编码，再进行轮询读出。针对所述n₁＝2条第1数据流，从每条第1数据流分别获取a₀＝4个第1比特集合，得到总共m＝n₁×a₀＝8个第1比特集合。每个所述第1比特集合包含K＝120个比特，8个第1比特集合总共包含m×K＝960个比特。所述第1数据流在循环移位前还进行了卷积交织处理使得所述K＝120个比特来自12个不同外码KP4RS码字的12个KP4符号。一条第1数据流中的连续4个第1比特集合称为第0个第1比特集合、第1个第1比特集合、第2个第1比特集合、第3个第1比特集合；另外一条第1数据流中的连续4个第1比特集合称为第4个第1比特集合、第5个第1比特集合、第6个第1比特集合、第7个第1比特集合。

本申请中循环移位操作将所述第i(0≤i<8)个第1比特集合，进行向右循环移位δ_i个比特得到第i个第2比特集合，其中8个右循环移位的偏移约束因子{δ₀，δ₁，δ₂，δ₃，δ₄，δ₅，δ₆，δ₇}的具体取值为取值项2中的一项。

参照图31，针对循环移位输出的m＝8个第3比特集合，所述轮询读出轮询从每个所述第3比特集合中获取2个比特，连续512次操作获取m＝8个第3比特集合中的所有比特，得到一个包含m×N＝1024个比特的第4比特集合。更具体地，从第0个第3比特集合中获取2个比特，从第1个第3比特集合中获取2个比特，…，从第7个第3比特集合中获取2个比特，再从第0个第3比特集合中获取2个比特，直到获取完所有1024个比特。

需要说明的是，上述8个3比特集合中第0个第1比特集合、第1个第1比特集合、第2个第1比特集合、第3个第1比特集合来自于同一条数据流；第4个第1比特集合、第5个第1比特集合、第6个第1比特集合、第7个第1比特集合来自于另一条数据流。也就是，所述轮询读出操作，先从一条数据流中获取8个比特，然后再从一条数据流中获取8个比特。

对于所述n₁＝1条第1数据流中来自同一个RS外码码字的2个KP4外码符号总共20个比特，经上述交织编码处理并映射到一条所述PAM4符号数据流中的10个PAM4符号上，采用所述右循环移位的偏移约束因子δ_i，可使得所述10个PAM4符号中的任意2个PAM4符号在所述PAM4符号数据流中间隔至少为2个PAM4符号。

需要说明的是，本实施例中n₀＝8，n₁＝2，a₀＝4，n₂＝n₀/n₁＝4，其可以应用于800GE场景，其中n₂＝4条第2数据流速率约为200G并对应承载在4路光信号上发出。本实施例采用的所述交织编码处理可应用到1.6TE场景，其中n₀＝16，n₁＝2，a₀＝4，n₂＝n₀/n₁＝8。此时，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行第1数据处理后得到n₀＝16条第1数据流。上述n₀＝16条第1数据流都是经过外码编码的数据流。分别对n₀＝16条第1数据流中每n₁＝2条第1数据流进行所述交织编码处理得到一条第2数据流，以得到总共n₂＝8条第2数据流。所述n₂＝8条第2数据流速率(每条约为200G)并对应承载在8路光信号上发出。

需要说明的是，在另一些具体实现中，一条第1数据流中的连续4个第1比特集合称为第0个第1比特集合、第2个第1比特集合、第4个第1比特集合、第6个第1比特集合；另外一条第1数据流中的连续4个第1比特集合称为第1个第1比特集合、第3个第1比特集合、第5个第1比特集合、第7个第1比特集合。针对循环移位输出的m＝8个第3比特集合，所述轮询读出从第0个第3比特集合中获取2个比特，从第1个第3比特集合中获取2个比特，…，从第7个第3比特集合中获取2个比特，再从第0个第3比特集合中获取2个比特，直到获取完所有1024个比特。对应的，上述8个3比特集合中第0个第1比特集合、第2个第1比特集合、第4个第1比特集合、第8个第1比特集合来自于同一条数据流；第1个第1比特集合、第3个第1比特集合、第5个第1比特集合、第7个第1比特集合来自于另一条数据流。也就是，所述轮询读出操作，先从一条数据流中获取2个比特，然后再从一条数据流中获取2个比特。

需要说明的是，在又一些具体实现中，一条第1数据流中的连续4个第1比特集合称为第0个第1比特集合、第1个第1比特集合、第4个第1比特集合、第5个第1比特集合；另外一条第1数据流中的连续4个第1比特集合称为第2个第1比特集合、第3个第1比特集合、第6个第1比特集合、第7个第1比特集合。针对循环移位输出的m＝8个第3比特集合，所述轮询读出从第0个第3比特集合中获取2个比特，从第1个第3比特集合中获取2个比特，…，从第7个第3比特集合中获取2个比特，再从第0个第3比特集合中获取2个比特，直到获取完所有1024个比特。对应的，上述8个3比特集合中第0个第1比特集合、第1个第1比特集合、第4个第1比特集合、第5个第1比特集合来自于同一条数据流；第1个第2比特集合、第3个第1比特集合、第6个第1比特集合、第7个第1比特集合来自于另一条数据流。也就是，所述轮询读出操作，先从一条数据流中获取4个比特，然后再从一条数据流中获取4个比特。

图39为本申请实施例中数据处理装置的另一种结构示意图。如图39所示，该数据处理装置包括交织编码模块501和比特映射模块502。交织编码模块501用于执行上述图26所示数据处理方法中步骤401的操作。比特映射模块502用于执行上述图26所示数据处理方法中步骤402的操作。具体可以参照上述图26所示数据处理方法中的相关介绍，此处不再赘述。

图40为本申请实施例中数据处理装置的另一种结构示意图。如图40所示，数据处理装置包括处理器201、存储器202和收发器203。该处理器201、存储器202和收发器203通过线路相互连接。其中，存储器202用于存储程序指令和数据。具体地，收发器203用于接收第一数据流。处理器201用于执行上述图3或图26所示步骤中的操作。在一种可能的实施方式中，处理器201可以包括上述图22所示的编码模块101、比特交织模块102和比特映射模块103。在另一种可能的实施方式中，处理器201可以包括上述图39所示的交织编码模块501和比特映射模块502。

需要说明的是，上述图40中所示的处理器可以采用通用的中央处理器(CentralProcessing Unit，CPU)，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。上述图40中所示的存储器可以存储操作系统和其他应用程序。在通过软件或者固件来实现本申请实施例提供的技术方案时，用于实现本申请实施例提供的技术方案的程序代码保存在存储器中，并由处理器来执行。在一实施例中，处理器内部可以包括存储器。在另一实施例中，处理器和存储器是两个独立的结构。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，随机接入存储器等。上述的这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

当使用软件实现时，上述实施例描述的方法步骤可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

Claims

1.一种数据处理方法，其特征在于，包括：

对n条第一数据流分别进行内码编码，以得到n条第二数据流，其中，所述n条第一数据流都经过外码编码，所述内码编码和所述外码编码均为前向纠错FEC编码，所述n条第二数据流至少包括n个内码码字，所述n个内码码字分别来自所述n条第二数据流，所述n个内码码字包括n/m个码字集合，每个所述码字集合包括m个内码码字，每个所述内码码字包括N个比特，所述N个比特包括K个信息比特和P个校验比特，所述n为大于1的整数，所述n能被所述m整除；

分别对n/m个所述码字集合进行比特交织得到n/m个目标比特集合，每个所述目标比特集合包括m×N个比特；

分别对每个所述目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号，其中，每L个比特映射为一个调制符号，所述m能被所述L整除，所述映射为一个调制符号的L个比特分别来自L个内码码字；

其中，若所述映射为一个调制符号的L个比特均来自内码码字的信息比特时，则所述映射为一个调制符号的L个比特中的任意两个比特来自两个不同内码码字的两个不同位置。

2.根据权利要求1所述的方法，其特征在于，所述N能被所述L整除，每个所述内码码字的N个比特分别映射到N个调制符号，所述内码码字的N个比特包括L个第一比特子集，相同第一比特子集中的比特分别映射到不同调制符号的相同比特位，不同第一比特子集中的比特分别映射到不同调制符号的不同比特位。

3.根据权利要求1或2所述的方法，其特征在于，对所述码字集合进行比特交织得到所述目标比特集合包括：

对所述码字集合中每个内码码字的K个信息比特进行第一位置变换得到第一比特集合；

对所述第一比特集合中位于相同位置的比特进行第二位置变换得到所述目标比特集合。

4.根据权利要求3所述的方法，其特征在于，对所述码字集合中每个内码码字的K个信息比特进行第一位置变换包括：

对所述码字集合中每个内码码字的K个信息比特进行向左循环移位或进行向右循环移位。

5.根据权利要求3或4所述的方法，其特征在于，所述码字集合和所述第一比特集合均表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特，所述第一比特集合中位于相同位置的比特为所述第一比特集合对应的比特矩阵中的一列共m个比特。

6.根据权利要求5所述的方法，其特征在于，所述第一位置变换满足第一条件，所述第一条件包括：

H₁,i-,j-表示进行所述第一位置变换前的比特矩阵中第i行第j列的比特，H₂,i-,j-表示进行所述第一位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，0≤i<m。

7.根据权利要求3至6中任一项所述的方法，其特征在于，所述第一比特集合中每个相同位置包括m/L个第二比特子集，每个所述第二比特子集包括L个比特，对所述第一比特集合中位于相同位置的比特进行第二位置变换包括：

对所述第一比特集合中每个相同位置的m/L个第二比特子集进行向上循环移位或进行向下循环移位。

8.根据权利要求5所述的方法，其特征在于，所述第二位置变换满足第二条件，所述第二条件包括：

H₂,i-,j-表示进行所述第二位置变换前的比特矩阵中第i行第j列的比特，H₃,i-,j-表示进行所述第二位置变换后的比特矩阵中第i行第j列的比特，表示向下取整，Y％Z表示整数Y除以整数Z后的余数，θ为大于-L且小于L的非零整数，0≤i<m，0≤j<N。

9.根据权利要求5所述的方法，其特征在于，所述第二位置变换满足第三条件，所述第三条件包括：

H₂,i-,j-表示进行所述第二位置变换前的比特矩阵中第i行第j列的比特，H₃,i-,j-表示进行所述第二位置变换后的比特矩阵中第i行第j列的比特，表示向下取整，Y％Z表示整数Y除以整数Z后的余数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m，0≤j<N。

10.根据权利要求5所述的方法，其特征在于，所述第二位置变换满足第四条件，所述第四条件包括：

H₃,i-,j-＝H₂,i^(j％L)-,j-

H₂,i-,j-表示进行所述第二位置变换前的比特矩阵中第i行第j列的比特，H₃,i-,j-表示进行所述第二位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m，0≤j<N。

11.根据权利要求1或2所述的方法，其特征在于，所述码字集合表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特。

12.根据权利要求11所述的方法，其特征在于，所述目标比特集合为比特矩阵，所述比特交织满足第五条件，所述第五条件包括：

H₁,i-,j-表示进行所述比特交织前的比特矩阵中第i行第j列的比特，H₃,i-,j-表示进行所述比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，0≤i<m。

13.根据权利要求11所述的方法，其特征在于，所述目标比特集合为一维数组，所述比特交织满足第六条件，所述第六条件包括：

H₁,i-,j-表示进行所述比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行所述比特交织后的一维数组中第t个比特，0≤t<m×N，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，表示向下取整，θ为大于-L且小于L的非零整数，0≤i<m。

14.根据权利要求11所述的方法，其特征在于，所述目标比特集合为比特矩阵，所述比特交织满足第七条件，所述第七条件包括：

H₁,i-,j-表示进行所述比特交织前的比特矩阵中第i行第j列的比特，H₃,i-,j-表示进行所述比特交织后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m。

15.根据权利要求11所述的方法，其特征在于，所述目标比特集合为一维数组，所述比特交织满足第八条件，所述第八条件包括：

H₁,i-,j-表示进行所述比特交织前的比特矩阵中第i行第j列的比特，A[t]表示进行所述比特交织后的一维数组中第t个比特，0≤t<m×N，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，Y^Z表示整数Y对应的比特序列和整数Z对应的比特序列进行异或操作后得到的比特序列所对应的整数，0≤i<m。

16.根据权利要求1至15中任一项所述的方法，其特征在于，对每个所述目标比特集合中m×N个比特进行映射得到m×N/L个调制符号包括：

将每个所述目标比特集合中位于相同位置的每连续L个比特映射为一个调制符号，以得到m×N/L个调制符号。

17.根据权利要求16所述的方法，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合中位于相同位置的m个比特映射得到的m/L个调制符号在所述调制符号流中连续；

其中，所述目标比特集合表示为比特矩阵时，所述目标比特集合中位于相同位置的m个比特为所述比特矩阵中的一列m个比特；所述目标比特集合表示为一维数组时，所述目标比特集合中位于相同位置的m个比特为所述一维数组中的连续m个比特。

18.根据权利要求16所述的方法，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合表示为包括m行N列个比特的比特矩阵，每个所述目标比特集合中位于其中一列的m个比特映射得到m/L个第一调制符号，所述m/L个第一调制符号中每连续的T个第一调制符号在所述调制符号流中连续，每个所述目标比特集合中位于其中另一列的m个比特映射得到m/L个第二调制符号，所述m/L个第二调制符号中每连续的T个第二调制符号在所述调制符号流中连续，所述其中一列与所述其中另一列相邻，所述m/L个第一调制符号中连续T个第一调制符号与所述m/L个第二调制符号中连续T个第二调制符号在所述调制符号流中连续，所述m/L能被T整除。

19.根据权利要求1至18中任一项所述的方法，其特征在于，所述n条第一数据流都经过标识锁定和通道纠偏处理，当连续W个调制符号中的W×L个比特都是内码码字的信息比特时，所述W×L个比特来自多于2个经过所述外码编码的外码码字，其中，W≥2。

20.根据权利要求1至19中任一项所述的方法，其特征在于，每个所述调制符号为双偏振正交幅度调制DP-16QAM调制符号，每个所述调制符号包括8个比特；

或者，

每个所述调制符号为脉冲幅度调制PAM4调制符号，每个所述调制符号包括2个比特。

21.一种数据处理方法，其特征在于，包括：

分别对n/m个所述码字集合进行比特交织得到n/m个目标比特集合，每个所述目标比特集合包括m×N个比特，所述比特交织包括对所述码字集合中每个内码码字的K个信息比特进行位置变换；

分别对每个所述目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号，其中，每L个比特映射为一个调制符号，所述m能被所述L整除，所述映射为一个调制符号的L个比特来自L_r个内码码字，所述L_r个内码码字中每个内码码字有L_c个比特映射到所述调制符号，映射为连续2个调制符号的2L个比特来自2L_r个内码码字，L＝L_r×L_c,L_c>1。

22.根据权利要求21所述的方法，其特征在于，对所述码字集合中每个内码码字的K个信息比特进行位置变换包括：

23.根据权利要求21或22所述的方法，其特征在于，所述码字集合表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特。

24.根据权利要求23所述的方法，其特征在于，所述位置变换满足目标条件，所述目标条件包括：

H₁,i-,j-表示进行所述位置变换前的比特矩阵中第i行第j列的比特，H₂,i-,j-表示进行所述位置变换后的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，Δ为大于-K且小于K的非零整数，0≤i<m。

25.根据权利要求21至24中任一项所述的方法，其特征在于，每个所述目标比特集合包括m行N列个比特，所述目标比特集合中每L_r行L_c列共L个比特映射为一个调制符号。

26.根据权利要求25所述的方法，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，所述目标比特集合中每L_c列比特映射得到的m/L_r个调制符号在所述调制符号流中连续，所述目标比特集合中每N列比特映射得到的m×N/L个调制符号在所述调制符号流中连续。

27.根据权利要求25所述的方法，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合中位于其中L_c列的比特映射得到m/L_r个第一调制符号，所述m/L_r个第一调制符号中每连续的T个第一调制符号在所述调制符号流中连续，每个所述目标比特集合中位于其中另L_c列的比特映射得到m/L_r个第二调制符号，所述m/L_r个第二调制符号中每连续的T个第二调制符号在所述调制符号流中连续，所述其中L_c列与所述其中另L_c列相邻，所述m/L_r个第一调制符号中连续T个第一调制符号与所述m/L_r个第二调制符号中连续T个第二调制符号在所述调制符号流中连续，所述m/L_r能被T整除。

28.根据权利要求21至27中任一项所述的方法，其特征在于，每个所述调制符号为双偏振正交幅度调制DP-16QAM调制符号，每个所述调制符号包括8个比特；

或者，

29.一种数据处理装置，其特征在于，包括：编码模块、比特交织模块和比特映射模块；

所述编码模块用于：对n条第一数据流分别进行内码编码，以得到n条第二数据流，其中，所述n条第一数据流都经过外码编码，所述内码编码和所述外码编码均为前向纠错FEC编码，所述n条第二数据流至少包括n个内码码字，所述n个内码码字分别来自所述n条第二数据流，所述n个内码码字包括n/m个码字集合，每个所述码字集合包括m个内码码字，每个所述内码码字包括N个比特，所述N个比特包括K个信息比特和P个校验比特，所述n为大于1的整数，所述n能被所述m整除；

所述比特交织模块用于：分别对n/m个所述码字集合进行比特交织得到n/m个目标比特集合，每个所述目标比特集合包括m×N个比特；

所述比特映射模块用于：分别对每个所述目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号，其中，每L个比特映射为一个调制符号，所述m能被所述L整除，所述映射为一个调制符号的L个比特分别来自L个内码码字；

30.根据权利要求29所述的数据处理装置，其特征在于，所述N能被所述L整除，每个所述内码码字的N个比特分别映射到N个调制符号，所述内码码字的N个比特包括L个第一比特子集，相同第一比特子集中的比特分别映射到不同调制符号的相同比特位，不同第一比特子集中的比特分别映射到不同调制符号的不同比特位。

31.根据权利要求29或30所述的数据处理装置，其特征在于，所述比特映射模块具体用于：

32.根据权利要求31所述的数据处理装置，其特征在于，所述比特映射模块具体用于：

33.根据权利要求31或32所述的数据处理装置，其特征在于，所述码字集合和所述第一比特集合均表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特，所述第一比特集合中位于相同位置的比特为所述第一比特集合对应的比特矩阵中的一列共m个比特。

34.根据权利要求33所述的数据处理装置，其特征在于，所述第一位置变换满足第一条件，所述第一条件包括：

35.根据权利要求31至34中任一项所述的数据处理装置，其特征在于，所述第一比特集合中每个相同位置包括m/L个第二比特子集，每个所述第二比特子集包括L个比特，所述比特映射模块具体用于：

36.根据权利要求33所述的数据处理装置，其特征在于，所述第二位置变换满足第二条件，所述第二条件包括：

37.根据权利要求33所述的数据处理装置，其特征在于，所述第二位置变换满足第三条件，所述第三条件包括：

38.根据权利要求33所述的数据处理装置，其特征在于，所述第二位置变换满足第四条件，所述第四条件包括：

H₃,i-,j-＝H₂,i^(j％L)-,j-

39.根据权利要求29或30所述的数据处理装置，其特征在于，所述码字集合表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特。

40.根据权利要求39所述的数据处理装置，其特征在于，所述目标比特集合为比特矩阵，所述比特交织满足第五条件，所述第五条件包括：

41.根据权利要求39所述的数据处理装置，其特征在于，所述目标比特集合为一维数组，所述比特交织满足第六条件，所述第六条件包括：

42.根据权利要求39所述的数据处理装置，其特征在于，所述目标比特集合为比特矩阵，所述比特交织满足第七条件，所述第七条件包括：

43.根据权利要求39所述的数据处理装置，其特征在于，所述目标比特集合为一维数组，所述比特交织满足第八条件，所述第八条件包括：

44.根据权利要求29至43中任一项所述的数据处理装置，其特征在于，所述比特映射模块具体用于：

45.根据权利要求44所述的数据处理装置，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合中位于相同位置的m个比特映射得到的m/L个调制符号在所述调制符号流中连续；

46.根据权利要求44所述的数据处理装置，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合表示为包括m行N列个比特的比特矩阵，每个所述目标比特集合中位于其中一列的m个比特映射得到m/L个第一调制符号，所述m/L个第一调制符号中每连续的T个第一调制符号在所述调制符号流中连续，每个所述目标比特集合中位于其中另一列的m个比特映射得到m/L个第二调制符号，所述m/L个第二调制符号中每连续的T个第二调制符号在所述调制符号流中连续，所述其中一列与所述其中另一列相邻，所述m/L个第一调制符号中连续T个第一调制符号与所述m/L个第二调制符号中连续T个第二调制符号在所述调制符号流中连续，所述m/L能被T整除。

47.根据权利要求29至46中任一项所述的数据处理装置，其特征在于，所述n条第一数据流都经过标识锁定和通道纠偏处理，当连续W个调制符号中的W×L个比特都是内码码字的信息比特时，所述W×L个比特来自多于2个经过所述外码编码的外码码字，其中，W≥2。

48.根据权利要求29至47中任一项所述的数据处理装置，其特征在于，每个所述调制符号为双偏振正交幅度调制DP-16QAM调制符号，每个所述调制符号包括8个比特；

或者，

49.一种数据处理装置，其特征在于，包括：编码模块、比特交织模块和比特映射模块；

所述比特交织模块用于：分别对n/m个所述码字集合进行比特交织得到n/m个目标比特集合，每个所述目标比特集合包括m×N个比特，所述比特交织包括对所述码字集合中每个内码码字的K个信息比特进行位置变换；

所述比特映射模块用于：分别对每个所述目标比特集合中m×N个比特进行映射得到m×N/L个调制符号，以得到共n×N/L个调制符号，其中，每L个比特映射为一个调制符号，所述m能被所述L整除，所述映射为一个调制符号的L个比特来自L_r个内码码字，所述L_r个内码码字中每个内码码字有L_c个比特映射到所述调制符号，映射为连续2个调制符号的2L个比特来自2L_r个内码码字，L＝L_r×L_c,L_c>1。

50.根据权利要求49所述的数据处理装置，其特征在于，所述比特交织模块具体用于：

51.根据权利要求49或50所述的数据处理装置，其特征在于，所述码字集合表示为比特矩阵，所述目标比特集合表示为比特矩阵或一维数组，所述比特矩阵包括m行N列个比特，所述一维数组包括m×N个比特。

52.根据权利要求51所述的数据处理装置，其特征在于，所述位置变换满足目标条件，所述目标条件包括：

53.根据权利要求49至52中任一项所述的数据处理装置，其特征在于，每个所述目标比特集合包括m行N列个比特，所述目标比特集合中每L_r行L_c列共L个比特映射为一个调制符号。

54.根据权利要求53所述的数据处理装置，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，所述目标比特集合中每L_c列比特映射得到的m/L_r个调制符号在所述调制符号流中连续，所述目标比特集合中每N列比特映射得到的m×N/L个调制符号在所述调制符号流中连续。

55.根据权利要求53所述的数据处理装置，其特征在于，调制符号流包括映射得到的m×N/L个调制符号，每个所述目标比特集合中位于其中L_c列的比特映射得到m/L_r个第一调制符号，所述m/L_r个第一调制符号中每连续的T个第一调制符号在所述调制符号流中连续，每个所述目标比特集合中位于其中另L_c列的比特映射得到m/L_r个第二调制符号，所述m/L_r个第二调制符号中每连续的T个第二调制符号在所述调制符号流中连续，所述其中L_c列与所述其中另L_c列相邻，所述m/L_r个第一调制符号中连续T个第一调制符号与所述m/L_r个第二调制符号中连续T个第二调制符号在所述调制符号流中连续，所述m/L_r能被T整除。

56.根据权利要求49至55中任一项所述的数据处理装置，其特征在于，每个所述调制符号为双偏振正交幅度调制DP-16QAM调制符号，每个所述调制符号包括8个比特；

或者，

57.一种数据处理方法，其特征在于，包括：

分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，所述n₀为大于1的整数，所述n₁为大于0的整数；

分别对所述n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流；

所述交织编码处理包括：

从n₁条第一数据流的每条所述第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，所述n₁条第一数据流都经过外码编码，每个所述第一比特集合包括K个比特，所述n₁、所述a₀和所述K均为大于1的整数；

对所述m个第一比特集合分别进行内码编码得到m个内码码字，所述内码编码和所述外码编码均为前向纠错FEC编码，每个所述内码码字包括参与内码编码的1个第一比特集合和1个校验比特集合共N个比特，N＝K+P，每个所述校验比特集合包括P个比特，所述P为大于或等于1的整数；

对所述m个内码码字分别进行循环移位得到m个第三比特集合，每个所述第三比特集合包括1个由第一比特集合进行循环移位得到的第二比特集合和1个校验比特集合；

轮询从每个所述第三比特集合中获取2个比特得到第四比特集合，所述第四比特集合包括m×N个比特，所述第四比特集合中来自m个第二比特集合的共m×K个比特是连续的，所述第四比特集合中来自m个校验比特集合的共m×P个比特是连续的；

其中，每条所述第二数据流包括多个所述第四比特集合，每个所述第四比特集合经过所述映射得到共m×N/2个PAM4符号，其中，映射到所述m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自所述m个内码码字。

58.根据权利要求57所述的方法，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

59.根据权利要求57或58所述的方法，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

60.根据权利要求57至59中任一项所述的方法，其特征在于，所述m个内码码字和所述m个第三比特集合均表示为比特矩阵，所述比特矩阵包括m行N列个比特。

61.根据权利要求60所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：

其中，M_c,i-,j-表示所述向左循环移位前的所述m个内码码字对应的比特矩阵中第i行第j列的比特，M₃,i-,j-表示所述向左循环移位后的所述m个第三比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，

62.根据权利要求60所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

其中，M_c,i-,j-表示所述向右循环移位前的所述m个内码码字对应的比特矩阵中第i行第j列的比特，M₃,i-,j-表示所述向右循环移位后的所述m个第三比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤δ_i<K。

63.根据权利要求60至62中任一项所述的方法，其特征在于，所述m个第三比特集合与所述第四比特集合满足第三条件，所述第三条件包括：

其中，M₃,i-,j-表示所述m个第三比特集合对应的比特矩阵中第i行第j列的比特，表示所述第四比特集合中第/>/>个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

64.根据权利要求57、58、59、60、61或63所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

65.根据权利要求57、58、59、60、62或63所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

66.一种数据处理方法，其特征在于，包括：

所述交织编码处理包括：

对所述m个第一比特集合分别进行循环移位得到m个第二比特集合，并对所述m个第一比特集合分别进行内码编码得到m个校验比特集合，所述内码编码和所述外码编码均为前向纠错FEC编码，每个所述第二比特集合包括K个比特，每个所述校验比特集合包括P个比特，所述P为大于或等于1的整数；

轮询从每个所述第二比特集合中获取2个比特得到连续的共m×K个比特，并轮询从每个所述校验比特集合中获取2个比特得到连续的共m×P个比特，以得到包括m×N个比特的第三比特集合，N＝K+P；

其中，每条所述第二数据流包括多个第三比特集合，每个所述第三比特集合包含所述第二比特集合的m×K个比特和所述校验比特集合的m×P个比特，每个所述第三比特集合中来自所述第二比特集合的m×K个比特经过所述映射得到共m×K/2个PAM4符号，每个所述第三比特集合中来自所述校验比特集合的m×P个比特经过所述映射得到共m×P/2个PAM4符号，映射到所述总共m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自所述m个第二比特集合和/或所述m个校验比特集合。

67.根据权利要求66所述的方法，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

68.根据权利要求66或67所述的方法，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

69.根据权利要求66至68中任一项所述的方法，其特征在于，所述m个第一比特集合和所述m个第二比特集合均表示为比特矩阵，所述比特矩阵包括m行K列个比特。

70.根据权利要求69所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：

其中，M₁,i-,j-表示所述向左循环移位前的所述m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i-,j-表示所述向左循环移位后的所述m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤j<K，0≤i<m，

71.根据权利要求69所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

M₂,i-,j-＝M₁,i-,(j-δ_i)％K-

其中，M₁,i-,j-表示所述向右循环移位前的所述m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i-,j-表示所述向右循环移位后的所述m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤j<K，0≤i<m，0≤δ_i<K。

72.根据权利要求66至70中任一项所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

73.根据权利要求66、67、68、69或71所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

74.一种数据处理方法，其特征在于，包括：

所述交织编码处理包括：

对所述m个第一比特集合分别进行循环移位得到m个第二比特集合，每个所述第二比特集合包括K个比特；

对所述m个第二比特集合分别进行内码编码得到m个内码码字，所述内码编码和所述外码编码均为前向纠错FEC编码，每个所述内码码字包括参与内码编码的1个第二比特集合和1个校验比特集合共N个比特，N＝K+P，每个所述校验比特集合包括P个比特，所述P为大于或等于1的整数；

轮询从每个所述内码码字中获取2个比特得到第三比特集合，所述第三比特集合包括m×N个比特，所述第三比特集合中来自m个第二比特集合的共m×K个比特是连续的，所述第三比特集合中来自m个校验比特集合的共m×P个比特是连续的；

其中，每条所述第二数据流包括多个所述第三比特集合，每个所述第三比特集合经过所述映射得到共m×N/2个PAM4符号，其中，映射到所述m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自所述m个内码码字。

75.根据权利要求74所述的方法，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

76.根据权利要求74或75所述的方法，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

77.根据权利要求74至76中任一项所述的方法，其特征在于，所述m个第一比特集合和所述m个第二比特集合均表示为比特矩阵，所述比特矩阵包括m行K列个比特。

78.根据权利要求77所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：/>

其中，M₁,i-,j-表示所述向左循环移位前的所述m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i-,j-表示所述向左循环移位后的所述m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K

79.根据权利要求77所述的方法，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

M₂,i-,j-＝M₁,i-,(j-δ_i)％K-

其中，M₁,i-,j-表示所述向右循环移位前的所述m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i-,j-表示所述向右循环移位后的所述m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，0≤δ_i<K。

80.根据权利要求77至79中任一项所述的方法，其特征在于，所述m个内码码字表示为包括m行N列比特矩阵，所述m个内码码字与所述第三比特集合满足第三条件，所述第三条件包括：

其中，M_c,i-,j-表示所述m个内码码字对应的比特矩阵中第i行第j列的比特，表示所述第三比特集合中第/> 个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

81.根据权利要求74、75、76、77、78或80所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

82.根据权利要求74、75、76、77、79或80所述的方法，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

83.一种数据处理方法，其特征在于，包括：

所述交织编码处理包括：

对所述m个内码码字分别进行交织得到1个第二比特集合，所述第二比特集合包括m×N个比特，所述第二比特集合中第个比特满足第一条件或第二条件，0≤i<m，0≤j<N；

所述第一条件包括：

其中，表示所述第二比特集合中第/> 个比特，/>表示所述第i个内码码字中的第个比特，C_i,j-表示所述第i个内码码字中的第j个比特；

所述第二条件包括：

其中，表示所述第二比特集合中第/> 个比特，C_i,(j-δ_i)％K-表示所述第i个内码码字中的第(j-δ_i)％K个比特，C_i,j-表示所述第i个内码码字中的第j个比特；

其中，每条所述第二数据流包括多个所述第二比特集合，每个所述第二比特集合经过所述映射得到共m×N/2个PAM4符号，其中，映射到所述m×N/2个PAM4符号中连续m个PAM4符号的m×2个比特来自所述m个内码码字。

84.根据权利要求83所述的方法，其特征在于，K＝120、m＝8，的取值满足第一取值项中的任一项，所述第一取值项/>包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+；

δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

85.一种数据处理装置，其特征在于，包括：交织编码模块和比特映射模块；

所述交织编码模块用于：分别对n₀条第一数据流中每n₁条第一数据流进行交织编码处理得到1条第二数据流，以得到共n₂条第二数据流，n₂＝n₀/n₁，所述n₀为大于1的整数，所述n₁为大于0的整数；

所述比特映射模块用于：分别对所述n₂条第二数据流中的每2个比特进行映射为1个PAM4符号，以得到共n₂条PAM4符号数据流；

所述交织编码模块具体用于：从n₁条第一数据流的每条所述第一数据流中获取a₀个第一比特集合，以得到共m＝n₁×a₀个第一比特集合，其中，所述n₁条第一数据流都经过外码编码，每个所述第一比特集合包括K个比特，所述n₁、所述a₀和所述K均为大于1的整数；

86.根据权利要求85所述的数据处理装置，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

87.根据权利要求85或86所述的数据处理装置，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

88.根据权利要求85至87中任一项所述的数据处理装置，其特征在于，所述m个内码码字和所述m个第三比特集合均表示为比特矩阵，所述比特矩阵包括m行N列个比特。

89.根据权利要求88所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：

90.根据权利要求88所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

91.根据权利要求88至90中任一项所述的数据处理装置，其特征在于，所述m个第三比特集合与所述第四比特集合满足第三条件，所述第三条件包括：

其中，M₃,i-,j-表示所述m个第三比特集合对应的比特矩阵中第i行第j列的比特，表示所述第四比特集合中第/> 个比特，0≤i<m，0≤j<N，/>表示向下取整操作。

92.根据权利要求85、86、87、88、89或91所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

93.根据权利要求85、86、87、88、90或91所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

94.一种数据处理装置，其特征在于，包括：交织编码模块和比特映射模块；

95.根据权利要求94所述的数据处理装置，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

96.根据权利要求94或95所述的数据处理装置，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

97.根据权利要求94至96中任一项所述的数据处理装置，其特征在于，所述m个第一比特集合和所述m个第二比特集合均表示为比特矩阵，所述比特矩阵包括m行K列个比特。

98.根据权利要求97所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：

99.根据权利要求97所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

100.根据权利要求94至98中任一项所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，/>的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

101.根据权利要求94、95、96、97或99所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

102.一种数据处理装置，其特征在于，包括：交织编码模块和比特映射模块；

103.根据权利要求102所述的数据处理装置，其特征在于，每条所述第一数据流都经过外码编码，所述第一数据流中连续的20个比特经过所述交织编码处理和所述映射得到至少10个PAM4符号，所述连续的20个比特来自一个所述外码码字的2个外码符号，所述至少10个PAM4符号中任意两个PAM4符号在所述PAM4符号数据流中间隔至少2个PAM4符号。

104.根据权利要求102或103所述的数据处理装置，其特征在于，所述m个第一比特集合中任意两个第一比特集合进行循环移位的比特数量不同。

105.根据权利要求102至104中任一项所述的数据处理装置，其特征在于，所述m个第一比特集合和所述m个第二比特集合均表示为比特矩阵，所述比特矩阵包括m行K列个比特。

106.根据权利要求105所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向左循环移位个比特得到，所述向左循环移位满足第一条件，所述第一条件包括：

其中，M₁,i-,j-表示所述向左循环移位前的所述m个第一比特集合对应的比特矩阵中第i行第j列的比特，M₂,i-,j-表示所述向左循环移位后的所述m个第二比特集合对应的比特矩阵中第i行第j列的比特，Y％Z表示整数Y除以整数Z后的余数，0≤i<m，0≤j<K，

107.根据权利要求105所述的数据处理装置，其特征在于，所述第二比特集合由所述第一比特集合向右循环移位δ_i个比特得到，所述向右循环移位满足第二条件，所述第二条件包括：

M₂,i-,j-＝M₁,i-,(j-δ_i)％K-

108.根据权利要求105至107中任一项所述的数据处理装置，其特征在于，所述m个内码码字表示为包括m行N列比特矩阵，所述m个内码码字与所述第三比特集合满足第三条件，所述第三条件包括：

109.根据权利要求102、103、104、105、106或108所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向左循环移位个比特得到，0≤i<8，的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+。

110.根据权利要求102、103、104、105、107或108所述的数据处理装置，其特征在于，K＝120、m＝8，第i个第二比特集合由第i个第一比特集合向右循环移位δ_i个比特得到，0≤i<8，δ_i的取值满足第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+中的任一项，所述第二取值项*δ₀,δ₁,δ₂,δ₃,δ₄,δ₅,δ₆,δ₇+包括：

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。

111.一种数据处理装置，其特征在于，包括：交织编码模块和比特映射模块；

所述第一条件包括：

所述第二条件包括：

112.根据权利要求111所述的数据处理装置，其特征在于，K＝120、m＝8，的取值满足第一取值项/>中的任一项，所述第一取值项包括：

*0,30,60,90,110,20,50,80+；

*0,30,90,60,110,20,80,50+；

*0,60,30,90,110,50,20,80+；

*0,60,90,30,110,50,80,20+；

*0,90,30,60,110,80,20,50+；

*0,90,60,30,110,80,50,20+；

*0,30,60,90,10,40,70,100+；

*0,30,90,60,10,40,100,70+；

*0,60,30,90,10,40,40,100+；

*0,60,90,30,10,70,100,40+；

*0,90,30,60,10,100,40,70+；

*0,90,60,30,10,100,70,40+。