CN117293038A - 一种ic封装载板的制作方法 - Google Patents

Abstract

本申请提供了一种IC封装载板的制作方法，包括：提供一个双面覆铜基板，其包括第一粘连层以及分别形成于第一粘连层相对两侧的两个第一叠构载体铜箔，分别在两个第一叠构载体铜箔的表面形成线路相同或不同的线路层可以得到双面线路板，可以根据实际需求设计在第一线路层上继续叠加更多线路层。剥离第一粘连层可以得到两个包含相同或不同线路的IC封装载板。本申请可以实现一步制作两个IC封装载板，打破了埋线工艺所需专用可剥离的芯板的制约，通过现有材料制备，降低了成本、解决了材料的限制；另外单纯的埋线工艺只能满足IC封装载板表面的其中一面使用此设计，故精细线路只能保证单层精细化，本发明的方法为表层双面都是精细线路的设计。

Description

一种IC封装载板的制作方法

技术领域

本申请涉及电路板制作技术领域，具体地，涉及一种IC封装载板的制作方法。

背景技术

伴随着科技的进步，电子产业的发展越来越迅速，对电子产品中IC封装载板的精细化提出了更高的要求。由此催生了IC封装载板精细化的方法如SAP(Semi-AdditiveProcess，半加成法)、mSAP(Modify Semi-Additive Process，改良型半加成法)以及ETS(Embedded Trance Substrate，埋入线路技术，简称埋线技术)等。

ETS(埋线技术)的特点是将线路埋在树脂介质层中，线路图形三面包裹于树脂介质层中。由于线路受到树脂介质层的保护，相较于常规工艺，药水仅能够咬蚀表面的铜，对线路两侧没有攻击和腐蚀作用。因此，ETS技术可以达到IC封装载板线路精细化的目的。目前国际上先进的埋线技术IC封装载板线宽及线距较小，但是由于埋线工艺需要用到专用的可剥离的芯板，目前可以提供此芯板板材的供应商较为单一，无法满足IC封装载板的广泛应用。IC封装载板的精细化一方面受到材料的局限性影响，另一方面埋线工艺只能满足IC封装载板表面的其中一面使用此设计，故精细线路只能保证单层达到精细化的目的。

现有技术中除了ETS层的其他层仍采用常规的酸性蚀刻工艺，受IC封装载板上电镀铜的厚度、干膜解析能力以及蚀刻能力等限制的影响无法实现精细线路的制作。目前业界使用该工艺能够达到的最精细线路宽度为30μm以上，距离埋线和mSAP工艺的能力存在较大差距。

发明内容

本申请的目的是提供一种IC封装载板的制作方法，基于本申请的制作方法，能够设计得到具有表层双面精细线路的IC封装载板。

为了实现上述目的，本申请采用以下技术方案：

本申请提供了一种IC封装载板的制作方法，包括：提供一个双面覆铜基板，所述双面覆铜基板包括第一粘连层以及分别形成于所述第一粘连层相对两侧的两个第一叠构载体铜箔；在所述两个第一叠构载体铜箔的表面分别形成第一线路层，得到包含一层线路的双面线路板；述线路层包括导电线路图形，所述两个第一叠构载体铜箔上的导电线路图形相同或不同；所述第一线路层上设置n层线路板，n≥0；剥离所述第一粘连层，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，得到两个包含相同或不同线路的IC封装载板。

在一些实施方式中，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行棕氧化处理；在最外层线路板上进行贴干膜处理，曝光所述干膜得到曝光薄膜层；对所述第一叠构载体铜箔进行第一闪蚀量的闪蚀；将所述曝光干膜层去除，对进行第一闪蚀量的闪蚀后的所述第一叠构载体铜箔和最外层叠构载体铜箔进行第二闪蚀量的闪蚀。

在一些实施方式中，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行铜面超粗化处理；对所述第一叠构载体铜箔和最外层叠构载体铜箔进行一次闪蚀。

在一些实施方式中，在所述第一线路层上设置n层线路板，包括：在两个所述第一线路层上分别依次叠合粘连层、叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层。

在一些实施方式中，还包括：在所述叠构载体铜箔上形成多个盲孔，所述多个盲孔贯穿所述粘连层及所述叠构载体铜箔；分别在所述多个盲孔内填充导电材料。

在一些实施方式中，所述第一叠构载体铜箔、所述叠构载体铜箔包括叠构的载体铜箔和薄铜箔层。

在一些实施方式中，所述第一叠构载体铜箔中的载体铜箔朝向所述第一粘连层布置，所述第一叠构载体铜箔中的薄铜箔层远离所述粘连层布置；所述叠构载体铜箔中的薄铜箔层朝向所述粘连层布置，所述叠构载体铜箔中的载体铜箔原理所述粘连层布置。

在一些实施方式中，所述载体铜箔的厚度为12-70μm，所述薄铜箔层的厚度为0.5-6.0μm。

在一些实施方式中，在两个所述第一线路层上分别依次叠合粘连层、叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层，包括：固化后将所述叠构载体铜箔中的载体铜箔剥离以露出所述叠构载体铜箔中的薄铜箔层，在所述叠构载体铜箔中的薄铜箔层上形成所述线路层。

在一些实施方式中，对所述最外层线路板进行防焊处理和/或表面处理，以避免包含线路的IC封装载板表面氧化。

与现有技术相比，本申请的有益效果：

本申请提供了一种IC封装载板的制作方法，包括以下步骤：提供一个双面覆铜基板，该双面覆铜基板包括第一粘连层以及分别形成于粘连层相对两侧的两个第一叠构载体铜箔，分别在两个第一叠构载体铜箔的表面形成线路相同或不同的线路层可以得到双面线路板。接着可以根据实际使用场景的需求设计在第一线路层上是否采用mSAP工艺继续叠加更多线路层。剥离第一粘连层可以得到两个包含相同或不同精细线路的IC封装载板。

与现有技术相比，本申请的包含精细线路的IC封装载板的制作方法可以实现一步制作两个包含精细线路的IC封装载板，受埋线层材料的局限性影响，现有技术中埋线工艺只能满足封装载板表面的其中一面使用此工艺，故精细线路只能保证单面达到精细化的目的，本申请的制作方法可以满足双面均为精细线路的设计。且采用本申请的制作方法，打破了埋线工艺所需的专用的可剥离的芯板的制约，通过IC封装载板工厂现有的材料自行制备，降低了成本和备料的时间，解决了材料的限制；另外单纯的埋线工艺只能满足IC封装载板表面的其中一面使用此设计，故精细线路只能保证单层达到精细化的目的，本发明采用埋线搭配mSAP工艺可以制作表层双面都是精细线路的设计；同时本发明提供了一种解决埋线层和mSAP层不同闪蚀量的制作解决办法，以及通过调整埋线层层压前处理方式实现埋线层和mSAP层闪蚀量一致的方法。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请一种叠构载体铜箔的结构示意图；

图2示出了本申请利用图1所示叠构载体铜箔形成双面覆铜基板的结构示意图；

图3示出了本申请在图2双面覆铜基板上形成第一层线路层的结构示意图；

图4示出了本申请在图3所示第一层线路层上形成第二薄铜箔层的结构示意图；

图5示出了本申请在图4所示结构的基础上形成第二线路层的结构示意图；

图6示出了本申请在图5所示第二层线路层上形成第三薄铜箔层的结构示意图；

图7示出了本申请在图6所示结构的基础上形成第三层线路层的结构示意图；

图8示出了本申请在图7所示结构的基础上形成第四层线路层的结构示意图；

图9示出了本申请将图8所示结构进行拆板得到的结构示意图；

图10示出了本申请将图9所示结构经过第一次闪蚀得到的结构示意图；

图11示出了本申请将图10所示结构去除曝光干膜层后得到的结构示意图；

图12示出了本申请将图11所示结构进行第二次闪蚀得到的结构示意图；

图13示出了本申请将图12所示结构进行油墨类型的防焊处理后的结构示意图；

图14示出了本申请将图13所示结构进行表面处理后的结构示意图。

附图标记说明：

1、第一薄铜箔层；2、第一载体铜箔层；3、第一半固化片；4、第一层线路层；5、第二半固化片；6、第二薄铜箔层；7、第二层线路层；7-1、第一盲孔；8、第三半固化片；9、第三薄铜箔层；10、第三层线路层；10-1、第二盲孔；11、第四半固化片；12、第四薄铜箔层；13、第四层线路层；13-1、第三盲孔；14、曝光干膜层；15、防焊层；16、抗氧化层。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

如在详述本申请实施例时，为便于说明，表示器件结构的剖视图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其它元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件、除了附图中描绘的方向之外的其他方向。此外，当一层被称为两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意说明本申请的基本构想，遂图示中仅显示与本申请中有关的组间而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，其组件布局形态也可能更为复杂。

下面结合附图对本申请提供的一种IC封装载板的制作方法进行阐述。

本申请提供了一种IC封装载板的制作方法，包括提供一个双面覆铜基板，该双面覆铜基板包括第一粘连层以及分别形成于第一粘连层相对两侧的两个第一叠构载体铜箔；在两个第一叠构载体铜箔的表面分别形成第一线路层，得到包含一层线路的双面线路板；该线路层包括导电线路图形，两个第一叠构载体铜箔上的导电线路图形相同或不同；在第一线路层上设置n层线路板，n的取值可以≥0；剥离第一粘连层得到两个包含相同或不同线路的IC封装载板。在一些应用场景中，本申请并不对n的数目做特别限定，可以根据实际线路层数的要求对n进行限定，若需要包含多层线路层的IC封装载板，可以在第一线路层的基础上做增层。

在一个实施例中，前述在第一线路层上设置n层线路板，可以包括：在两个第一线路层上分别依次叠合粘连层、叠构载体铜箔并进行固化，在两个叠构载体铜箔型分别形成线路层，最终可以得到包含多个叠层的线路板。在具体实施时，前述第一粘连层、粘连层可以是不同的材料，也可以是相同的材料，例如均可以选用半固化片。前述第一叠构载体铜箔和载体铜箔可以是包括叠构的载体铜箔和薄铜箔层的叠层结构。第一叠构载体铜箔中的载体铜箔朝向第一粘连层布置，第一叠构载体铜箔中的薄铜箔层远离粘连层布置；叠构载体铜箔中的薄铜箔层朝向粘连层布置，叠构载体铜箔中的载体铜箔原理粘连层布置。由于薄铜箔层的厚度一般均较小，为了使薄铜箔层具有一定的支撑性，通常使用厚度较厚的载体铜箔与薄铜箔层叠构成叠层结构。作为优选的实施方式，为了降低线路的尺寸，在使用时，可以在薄铜箔层与粘连层固化后，剥离去除载体铜箔层。

为了更详细的阐述本申请的技术方案，图1至图14示出了本申请IC封装载板的制作流程，可以理解的是，图1至图14只是示例性的给出了本申请包含线路的IC封装载板的制作方法，而不是对本申请制作得到的IC封装载板包含线路层数的限定。

图1示出了一种叠构载体铜箔的结构示意图。如图1所示，叠构载体铜箔包括第一薄铜箔层1和承载第一薄铜箔层1的第一载体铜箔层2，前述第一薄铜箔层1和第一载体铜箔层2通过一层导电介质粘连以形成一个整体。在一个实施例中，前述第一薄铜箔层1的厚度为0.5-6.0μm，第一载体铜箔层2的厚度为12μm以上，例如可以选用18μm、20μm或35μm等具有一定支撑性能的铜箔。在一个实施例中，本申请的叠构载体铜箔可以通过市面购买得到。

图2示出了利用图1所示叠构载体铜箔形成双面覆铜基板的结构示意图。如图2所示，将两张叠构载体铜箔通过压合的方式和粘连层压合成一张板件。在一个具体的实施例中，前述粘连层可以是半固化片。即第一半固化片3的两面分别各放置一张叠构载体铜箔，其中每张叠构载体铜箔中的第一载体铜箔2靠近第一半固化片3布置，第一薄铜箔层1远离第一半固化片3布置。在一个实施例中，前述第一半固化片3可以选用任意一款具有高玻璃态转化温度、低热膨胀系数、厚度0.1mm以上的树脂，压合时涉及的温度、压力和作用时间与选用的树脂材料特性相关。

图3示出了图2双面覆铜基板上形成第一层线路层的结构示意图。如图3所示，对图2得到双面覆铜基板表面进行微蚀处理，使双面第一薄铜箔层1的表面粗化，以增加后续制程中贴膜结合力。在两面第一薄铜箔层1上分别贴一张耐电镀药水的干膜，再通过曝光的方式在干膜层上制作所需埋线层的线路图形，再通过垂直显影去除多余的干膜，受到曝光的干膜线路图形则保留在板面上。再通过图形电镀，在没有干膜保护的区域电镀一层所需厚度的电镀铜，使用去膜药水将板面的干膜全部去除，得到双面埋线层线路，即双面第一层线路层4。本申请并不对干膜的型号做特殊限定。相较于现有技术IC封装载板精细线路宽度为30μm以上，本申请实施例得到的第一层线路层4中线路宽度可以达到8μm，本申请包含线路的IC封装载板中线路更精细。并且本申请可以通过一次工艺制备得到的双面精细线路，相对于现有技术只能得到单层精细线路提高了制备效率和质量。

图4示出了在图3中所示第一层线路层上形成第二薄铜箔层的结构示意图。如图4所示，在图3得到的双面埋线层线路的基础上，在每面第一层线路层4根据实际情况选择粗化方式。在一个实施例中，可以采用棕氧化粗化处理的方式；在另一个实施例中，可以采用铜面超粗化的方式。然后在第一层线路层4上压合一张第二半固化片5，在每个第二半固化片5上贴一张第二叠构载体铜箔，使叠构载体铜箔中的第二薄铜箔层6朝向第二半固化片放置。在一个具体的实施例中，为了减小IC封装载板的尺寸，可以在压合固化后，去除第二叠构载体铜箔中的载体铜箔层。

图5示出了在图4所示结构上形成第二层线路层的结构示意图。如图5所示，在图4所示结构的基础上，使用mSAP工艺流程制作第二层线路层7。具体过程如下：在图4所示结构中第二薄铜箔层6上的设定位置进行激光钻孔得到多个第一盲孔7-1，通过该激光钻孔贯穿第二薄铜箔层6和第二半固化片5。在一个实施例中，在激光钻孔后可以对第一盲孔7-1进行除胶渣处理，例如可以采用等离子体处理除去激光钻孔所形成的残渣。

在每个第一盲孔7-1的内壁上采用化学沉积一层薄铜，实现第一盲孔7-1的孔壁与第二薄铜箔层6的导通性，从而实现第二薄铜箔层6与第一线路层4之间的导通性。对第一盲孔7-1进行前处理酸洗以去除孔内脏污，在第二薄铜箔层6上贴一层耐电镀药水的干膜，曝光图形转移、垂直显影去除多余的干膜，根据图形电镀铜以形成线路的同时电镀铜堵塞第一盲孔7-1，去除干膜，闪蚀去掉干膜下的第二薄铜箔层6得到第二层线路层7。在一个实施例中，为了确保IC封装载板上电路线路的正确性和精密性，可以对第二层线路层7的线路进行图形检查。

在另一个实施例中，本申请的IC封装载板上还可以进一步根据需求增层做下一个层别的线路。如图6所示，在第二层线路层7制作完成后，可以在双面第二层线路层7上各贴一张第三半固化片8，在第三半固化片8上贴一张第三叠构载体铜箔，使第三叠构载体铜箔的第三薄铜箔层9朝向第三半固化片8放置，第三叠构载体铜箔的载体铜箔层远离第三半固化片8放置。在一个具体的实施例中，为了减小IC封装载板的尺寸，压合固化后，将该载体铜箔层去除。

图7示出了在图6结构上形成第三层线路层的结构示意图。如图7所示，在图6所示结构的基础上，使用mSAP工艺在第三薄铜箔层9上制作第三层线路层10，具体可以参照第二层线路层7的制作过程。即在图7所示结构中第三薄铜箔层9上的设定位置进行激光钻孔得到多个第二盲孔10-1，通过该激光钻孔贯穿第三薄铜箔层9和第三半固化片8。在一个具体的实施例中，在激光钻孔后可以对第二盲孔10-1进行除胶渣处理，例如可以采用等离子体处理除去激光钻孔形成的残渣。

在每个第二盲孔10-1的内壁上采用化学沉积一层薄铜，实现第二盲孔10-1的孔壁与第三薄铜箔层9的导通性。对第二盲孔10-1进行前处理酸洗以去除孔内脏污，在第三薄铜箔层9上贴一层耐电镀药水的干膜，曝光图形转移、垂直显影去除多余的干膜，根据图形电镀铜以形成线路的同时电镀铜堵塞第二盲孔10-1，去除干膜，闪蚀去除干膜下的第三薄铜箔层9得到第三层线路层10。

在又一个实施例中，本申请IC封装载板上还可以进一步根据需求增层做下一层别的线路。如图7所示，在第三层线路层10制作完成后，可以在双面第三层线路层10上各贴一张第四半固化片11，在第四半固化片11上贴一张叠构载体铜箔，使叠构载体铜箔的第四薄铜箔层12朝向第四半固化片11放置，叠构载体铜箔的载体铜箔层远离第四半固化片11放置。压合固化后，将该载体铜箔层去除，得到如图7所示的包含第三层线路层10的结构。

图8示出了图7所示结构上形成第四层线路层的结构示意图。如图8所示，在图7所示结构的基础上，使用mSAP工艺在第四薄铜箔层12上制作第四层线路层13，具体可以参照第二层线路层7或第三层线路层10的制作过程。即在图7所示结构中的第四薄铜箔层12上的设定位置进行激光钻孔得到多个第三盲孔13-1，通过该激光钻孔贯穿第四薄铜箔层12和第四半固化片11。在一个具体的实施例中，在激光钻孔后对第三盲孔13-1进行除胶渣处理，例如可以采用等离子体处理除去激光钻孔形成的残渣。

在每个第三盲孔13-1的内壁上采用化学沉积一层薄铜，实现第三盲孔13-1的孔壁与第四薄铜箔层12的导通性。对第三盲孔13-1进行前处理酸洗以去除孔内脏污，在第四薄铜箔层12上贴一层耐电镀药水的干膜，曝光图形转移、垂直显影去除多余的干膜，根据图形电镀铜以形成线路的同时电镀铜堵塞第三盲孔13-1，去除干膜，此时可暂不做闪蚀，得到第四层线路层13。如图8所示，根据前面第一层线路层4实际选择的粗化方式决定后续流程：若第一层线路层4采用棕氧化粗化处理的方式，则在第四层线路层13上进行贴干膜处理，曝光整个板面使整个板面的干膜全部经过曝光聚合，得到曝光干膜层14。若第一层线路层4采用铜面超粗化处理的方式，则无需制作干膜层14。

图9示出将图8所示结构进行拆板得到的结构示意图。如图9所示，将图8所示结构中的第一载体铜箔层2和第一半固化片3拆除，得到上、下两张板件。即图8所示结构包含了两面线路，该线路包括第一层线路层4、第二层线路层7、第三层线路层10和第四层线路层13。将图8所示的结构中去除中间的第一载体铜箔层2和固化片3可以得到两个如图9所示的结构。由于叠构载体铜箔是由第一载体铜箔层2与第一薄铜箔层1通过导电介质粘连形成的整体，故将图8所示结构拆分成两个图9所示结构可以通过撕除的方式，将第一载体铜箔2与第一薄铜箔层1分离。

图9所示结构的第四层线路层13即mSAP层被曝光干膜层14保护，埋线层的第一薄铜箔层1裸露在外界。由于埋线层的闪蚀量大于mSAP层的闪蚀量，故在此状态下可以先进行第一闪蚀，闪蚀量为埋线层与mSAP层闪蚀量的差异值。在一个具体的实施例中，埋线层的闪蚀量要求为9μm，mSAP层的闪蚀量要求为6μm，则第一闪蚀的闪蚀量为3μm。图9所示结构经过第一闪蚀后得到图10所示结构，即将第一薄铜箔层1先闪蚀掉3μm，去除曝光干膜层14后得到图11所示结构。接着进行第二闪蚀，第一闪蚀量与第二闪蚀量的总和为埋线层的所需闪蚀量，即第二闪蚀的闪蚀量是6μm，如图12所示，即将剩余的第一薄铜箔层1以及暴露的第四薄铜箔层12进行第二闪蚀，得到最终所需线路板图形。若第一层线路层4采用铜面超粗化处理的方式，则将图8所示不包含干膜层14的结构，进行拆板得到图11所示的结构示意图，埋线面的闪蚀量降至6μm，则埋线面与mSAP工艺面次的闪蚀量6μm保持一致，故再经过一次闪蚀，如图12所示，可得到最终所需线路板图形。

在本申请中，由于棕氧化粗化处理的产品，闪蚀量需保证在2.0-3.0μm时方可保证线路与基材的结合力良好，故埋线层的粗化程度较大，所需的闪蚀量8-10μm与mSAP工艺层的闪蚀量4-6μm存在差异，故要先对mSAP层进行干膜曝光保护，对埋线层进性第一闪蚀；再将所述曝光干膜层去除，对进行第一闪蚀量的闪蚀后的载板进行第二闪蚀量的闪蚀。

在本申请中，采用铜面超粗化的方式对第一层线路层4进行粗化时，此方法的粗化微蚀量仅1.0-1.5μm，不仅粗化程度满足了线路与基材的结合力的要求，同时可以降低埋线层的闪蚀量，最终达成埋线层与mSAP工艺层的闪蚀量保持一致，则无需对mSAP层进行干膜曝光保护，埋线层与mSAP工艺的层实现一次闪蚀。

在一些实施例中，如图13所示，前述IC封装载板的制作方法还包括对板件进行油墨类型的防焊处理。采用该方法可以在IC封装载板上形成一层保护膜，防止氧化和腐蚀的发生，从而保护IC封装载板以及线路。

在一些实施例中，如图14所示，前述IC封装载板的制作方法还包括在露出来的第四层电路层13上进行微蚀处理后再进行抗氧化的表面处理，以避免第四层电路层13表面氧化，进而影响其电气特性。表面处理的方式可以采用化学镀镍金、化学镀镍钯金等方式形成保护层，或者在第四层电路层13上形成有机保抗氧化焊膜，得到图14所示结构。将图14所示结构经过铣床、电测和外观检查等工序处理后，得到最终的包含四层精细线路的IC封装载板。可以理解的是，根据不同的需求，本申请可以在制备不同层数线路时进行拆板，接着进行闪蚀、防焊处理及表面处理等步骤。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。

Claims (10)

1.一种IC封装载板的制作方法，其特征在于，包括：

提供一个双面覆铜基板，所述双面覆铜基板包括第一粘连层以及分别形成于所述第一粘连层相对两侧的两个第一叠构载体铜箔；

在所述两个第一叠构载体铜箔的表面分别形成第一线路层，得到包含一层线路的双面线路板；

所述线路层包括导电线路图形，所述两个第一叠构载体铜箔上的导电线路图形相同或不同；

在所述第一线路层上设置n层线路板，n≥0；

剥离所述第一粘连层，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，得到两个包含相同或不同线路的IC封装载板。

2.如权利要求1所述的方法，其特征在于，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，包括：

对所述最外层线路板进行棕氧化处理；

在最外层线路板上进行贴干膜处理，曝光所述干膜得到曝光薄膜层；

对所述第一叠构载体铜箔进行第一闪蚀量的闪蚀；

将所述曝光干膜层去除，对进行第一闪蚀量的闪蚀后的所述第一叠构载体铜箔和最外层叠构载体铜箔进行第二闪蚀量的闪蚀。

3.如权利要求1所述的方法，其特征在于，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和/或所述最外层线路板进行至少一次闪蚀，包括：

对所述最外层线路板进行铜面超粗化处理；

对所述第一叠构载体铜箔和最外层叠构载体铜箔进行一次闪蚀。

4.如权利要求1所述的方法，其特征在于，在所述第一线路层上设置n层线路板，包括：在两个所述第一线路层上分别依次叠合粘连层、叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层。

5.如权利要求4所述的方法，其特征在于，还包括：

在所述叠构载体铜箔上形成多个盲孔，所述多个盲孔贯穿所述粘连层及所述叠构载体铜箔；

分别在所述多个盲孔内填充导电材料。

6.如权利要求4所述的方法，其特征在于，所述第一叠构载体铜箔、所述叠构载体铜箔包括叠构的载体铜箔和薄铜箔层。

7.如权利要求6所述的方法，其特征在于，所述第一叠构载体铜箔中的载体铜箔朝向所述第一粘连层布置，所述第一叠构载体铜箔中的薄铜箔层远离所述粘连层布置；

所述叠构载体铜箔中的薄铜箔层朝向所述粘连层布置，所述叠构载体铜箔中的载体铜箔远离所述粘连层布置。

8.如权利要求6所述的方法，其特征在于，所述载体铜箔的厚度为12-70μm；

所述薄铜箔层的厚度为0.5-6.0μm。

9.如权利要求6所述的方法，其特征在于，在两个所述第一线路层上分别依次叠合粘连层、叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层，包括：

固化后将所述叠构载体铜箔中的载体铜箔剥离以露出所述叠构载体铜箔中的薄铜箔层，在所述叠构载体铜箔中的薄铜箔层上形成所述线路层。

10.如权利要求1所述的方法，其特征在于，对所述最外层线路板进行防焊处理和/或表面处理，以避免包含线路的IC封装载板表面氧化。