CN117290142A - 核间心跳交互方法、系统、装置、计算机设备及存储介质 - Google Patents

核间心跳交互方法、系统、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN117290142A
CN117290142A CN202311261578.8A CN202311261578A CN117290142A CN 117290142 A CN117290142 A CN 117290142A CN 202311261578 A CN202311261578 A CN 202311261578A CN 117290142 A CN117290142 A CN 117290142A
Authority
CN
China
Prior art keywords
microprocessor
heartbeat
low level
abnormal
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311261578.8A
Other languages
English (en)
Inventor
周霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magna Wuhan Technology Co ltd
Original Assignee
Magna Wuhan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magna Wuhan Technology Co ltd filed Critical Magna Wuhan Technology Co ltd
Priority to CN202311261578.8A priority Critical patent/CN117290142A/zh
Publication of CN117290142A publication Critical patent/CN117290142A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及核间交互技术领域，公开了一种核间心跳交互方法、系统、装置、计算机设备及存储介质，该方法包括：接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数；在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态；当出现异常运行状态时，重启微处理器。本发明通过对加载到方波信号上的心跳信号的高低电平变化次数进行异常运行状态的监测，判定全面、准确，避免了微控制器心跳机制出现监测失效的情况，解决了微处理器异常情况监测不全面时，微控制器心跳机制出现监测失效的问题。

Description

核间心跳交互方法、系统、装置、计算机设备及存储介质
技术领域
本发明涉及核间交互技术领域，具体涉及一种核间心跳交互方法、系统、装置、计算机设备及存储介质。
背景技术
随着汽车电子技术的发展，以及车载构架从分布式到集中式域控的演化，车载设备越来越多使用大小核异构的设计，即微控制器MCU(Microcontroller Unit)和微处理器MPU(Micro Processor Unit)的设计。通常情况下MCU需要监控MPU的健康状态，采用的方式为MCU利用心跳信息判断微处理器MPU的健康状态。
通常心跳监控的方式是，被监控对象正常运行的时候，在固定的时间内监控心跳次数，或者监控两次心跳信息之间的时间。通过心跳的次数是否减少或者两次心跳之间的时间是否超时，判断被监控对象运行是否正常。这种方式要求被监控对象以固定频率输出心跳信息，监控对象留有一定容错空间的固定周期，轮询检查心跳信息。
但是在核间交互心跳监测的时候，可能并不能完全覆盖所有需要监测的异常情况。例如，如果MPU出现异常重启，MCU在监控周期内依旧得到了回复，并继续重新开始发送心跳信息。还有在一些特殊的情况下，MPU休眠情况下没有去监测心跳信息，可能会出现MPU异常唤醒而MCU不知情的情况，这时可能会导致汽车在静置的时候出现亏电。以上MPU的异常情况会导致微控制器MCU心跳监测机制的失效。如果简单利用缩短监控周期的办法去规避这类问题，必然会增加正常时候误判情况，以及增加监控和被监控端的运行负载。
发明内容
有鉴于此，本发明提供了一种核间心跳交互方法、系统、装置、计算机设备及存储介质，以解决微处理器异常情况监测不全面时，微控制器心跳机制出现监测失效的问题。
第一方面，本发明提供了一种核间心跳交互方法，应用于微控制器，该方法包括：
接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数；
在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态；
当出现异常运行状态时，重启微处理器。
本发明实施例提供的核间心跳交互方法，通过对加载到方波信号上的心跳信号的高低电平变化次数进行异常运行状态的监测，判定全面、准确，避免了微控制器心跳机制出现监测失效的情况，解决了微处理器异常情况监测不全面时，微控制器心跳机制出现监测失效的问题。
在一种可选的实施方式中，在接收微处理器发送的加载到方波信号上的心跳信号之后，还包括判断微处理器是否处于正常运行状态。
在一种可选的实施方式中，判断微处理器是否处于正常运行状态包括：
判断在固定时长内心跳信号的高低电平变化次数是否达到第二预设次数；
若达到第二预设次数，则判定微处理器处于正常运行状态；
若未达到第二预设次数，则继续接收微处理器发送的加载到方波信号上的心跳信号，直至判断微处理器处于正常运行状态。
本发明实施例提供的核间心跳交互方法，判断微处理器是否处于正常运行状态是监测微处理器是否处于异常运行状态的前提条件，通过在固定时长内心跳信号的高低电平变化次数与第二预设次数的关系判断微处理器是否处于正常工作状态，为后续准确判断微处理器的异常运行状态提供了基础。
在一种可选的实施方式中，第一预设次数包括第四预设次数和第五预设次数，在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态包括：
当出现在固定时长内高低电平变化次数小于第四预设次数且不等于零时、在固定时长内高低电平变化次数等于零时或在固定时长内高低电平变化次数大于第五预设次数任意一种情况时，判定微处理器处于异常运行状态。
在一种可选的实施方式中，当出现异常运行状态时，重启微处理器包括：
在固定时长内高低电平变化次数小于第四预设次数且不等于零时，记录微处理器异常运行状态次数；
当微处理器异常运行状态次数达到第三预设次数时重启微处理器；
或在固定时长内高低电平变化次数等于零时直接重启微处理器；
或在固定时长内高低电平变化次数大于第五预设次数时，则微处理器出现异常重启，记录微处理器异常重启状态。
本发明实施例提供的核间心跳交互方法，通过在固定时长内根据高低电平变化次数与第四预设次数和第五预设次数的关系判断微处理器的异常运行状态，并对微处理器进行相应的处理，可以准确判断微处理器的异常运行状态，异常运行状态监测全面，避免微控制器误判，解决了微控制器监测失效的问题。
在一种可选的实施方式中，核间心跳交互方法还包括：当微处理器处于休眠状态时，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定微处理器出现异常唤醒，控制微处理器重新进入休眠状态。
本发明实施例提供的核间心跳交互方法，在微处理器处于休眠状态时，微控制器继续监测微处理器的状态，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定微处理器出现异常唤醒，控制微处理器重新进入休眠状态，覆盖监测微处理器异常唤醒的异常情况，使得微控制器对微处理器的心跳监测情况更加全面。
第二方面，本发明提供了一种核间心跳交互系统，该系统包括：
微控制器，用于执行上述第一方面或其对应的任一实施方式的核间心跳交互方法；
微处理器，与微控制器连接，用于向微控制器发送加载到方波信号上的心跳信号。
第三方面，本发明提供了一种核间心跳交互装置，应用于微控制器，该装置包括：
接收监测模块，用于接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数；
判断模块，用于在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态；
重启模块，用于当出现异常运行状态时，重启微处理器。
第四方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的核间心跳交互方法。
第五方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的核间心跳交互方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的核间心跳交互方法的流程示意图；
图2是根据本发明实施例的另一核间心跳交互方法的流程示意图；
图3是根据本发明实施例的又一核间心跳交互方法的流程示意图；
图4是根据本发明实施例的核间心跳交互系统的结构框图；
图5是根据本发明实施例的核间心跳交互装置的结构框图；
图6是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明实施例，提供了一种核间心跳交互方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种核间心跳交互方法，可用于上述的微控制器MCU，图1是根据本发明实施例的核间心跳交互方法的流程图，如图1所示，该流程包括如下步骤：
步骤S101，接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数。具体地，在微处理器处于不同状态时，微处理器发送的心跳信号以不同频率的方波信号为载体，例如，微处理器刚启动时，选取50Hz的方波信号为载体，微处理器处于正常运行状态时，选取10Hz的方波信号为载体。
当接收微处理器发送心跳信号时，实际发送的是加载到方波信号上的心跳信号，方波信号会有高低电平的变化，则加载到方波信号上的心跳信号的高低电平也会出现相应变化，此时微控制器通过监测加载到方波信号上心跳信号的高低电平变化次数从而实现微处理器状态的监测。例如，在微处理器刚启动时，微处理器以50Hz的频率向微控制器发送加载到方波信号上的心跳信号，此时正常情况下微控制器能在1秒内接收到50次加载到方波信号上的心跳信号，且加载到方波信号上心跳信号的高低电平变化次数也为50次。在微处理器正常启动后处于正常运行状态后，以10Hz的频率向微控制器发送加载到方波信号上的心跳信号，此时正常情况下微控制器能在1秒内接收到10次加载到方波信号上的心跳信号，且加载到方波信号上心跳信号的高低电平变化次数也为10次。
步骤S102，在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态。具体地，第一预设次数包括0次，5次和25次中的任意一个。固定时长可以是1秒、2秒等，按照实际需要设置，不做具体限定。例如，当在1秒内监测高低电平变化次数小于5次但次数不为0，或在1秒内高低电平变化次数等于0，或当在1秒内监测高低电平变化次数超过25次，则认为微处理器处于异常运行状态。
步骤S103，当出现异常运行状态时，重启微处理器。具体地，当微处理器出现异常运行状态时，可以根据需要重启微处理器。例如，当在1秒内高低电平变化次数等于0，则认为微处理器处于异常运行状态，这时直接重启微处理器，或当在1秒内监测高低电平变化次数超过25次，则认为微处理器处于异常重启状态，微处理器可能已经损坏，记录此时异常运行状态。当在1秒内监测高低电平变化次数小于5次但次数不为0时，则认为微处理器处于异常运行状态，为了更保险的监测微处理器，此时记录微处理器处于异常运行状态的次数，当异常运行状态的次数连续出现预设次数时，再对微处理器进行重启。
本发明实施例提供的核间心跳交互方法，对加载到方波信号上的心跳信号的高低电平变化次数进行异常运行状态的监测，判定全面、准确，避免了微控制器心跳机制出现监测失效的情况，解决了微处理器异常情况监测不全面时，微控制器心跳机制出现监测失效的问题。
在本实施例中提供了一种核间心跳交互方法，可用于上述的微控制器MCU，图2是根据本发明实施例的核间心跳交互方法的流程图，如图2所示，该流程包括如下步骤：
步骤S201，接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数。详细请参见图1所示实施例的步骤S101，在此不再赘述。
步骤S202，判断微处理器是否处于正常运行状态。
具体地，上述步骤S202包括：
步骤S2021，判断在固定时长内心跳信号的高低电平变化次数是否达到第二预设次数。具体地，固定时长可以是1秒、2秒等，按照实际需要设置，不做具体限定。第二预设次数可以等于第一预设次数，例如可以设为5次，微控制器每10ms监测加载到方波信号上的心跳信号的高低电平变化次数。由于加载到方波信号上的心跳信号的以高低电平变化，信号可能会出现抖动的情况，通常需要识别多次才能得出确定的状态。所以在刚启动时获取到5次高低电平的变化，则认为微处理器已经处于正常启动。当正常启动后，同样微控制器以每10ms监测加载到方波信号上的心跳信号的高低电平变化次数，并且每1秒统计一次变化的次数，判断高低电平变化次数是否达到5次。
步骤S2022，若达到第二预设次数，则判定微处理器处于正常运行状态；若未达到第二预设次数，则继续接收微处理器发送的加载到方波信号上的心跳信号，直至判断微处理器处于正常运行状态。具体地，第二预设次数可以设为5次，当每1秒钟加载到方波信号上的心跳信号高低电平变化次数达到5次时，则认为微处理器处于正常运行的状态。若未达到5次，则继续接收微处理器发送的加载到方波信号上的心跳信号，直至判断微处理器处于正常运行状态。
步骤S203，在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态。详细请参见图1所示实施例的步骤S102，在此不再赘述。
步骤S204，当出现异常运行状态时，重启微处理器。详细请参见图1所示实施例的步骤S103，在此不再赘述。
本发明实施例提供的核间心跳交互方法，判断微处理器是否处于正常运行状态是监测微处理器是否处于异常运行状态的前提条件，通过在固定时长内心跳信号的高低电平变化次数与第二预设次数的关系判断微处理器是否处于正常工作状态，为后续准确判断微处理器的异常运行状态提供了基础。
在本实施例中提供了一种核间心跳交互方法，可用于上述的微控制器MCU，图3是根据本发明实施例的核间心跳交互方法的流程图，如图3所示，该流程包括如下步骤：
步骤S301，接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数。详细请参见图2所示实施例的步骤S201，在此不再赘述。
步骤S302，在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态。具体地，第一预设次数包括第四预设次数和第五预设次数，当出现在固定时长内高低电平变化次数小于第四预设次数且不等于零时、在固定时长内高低电平变化次数等于零时或在固定时长内高低电平变化次数大于第五预设次数任意一种情况时，判定微处理器处于异常运行状态。第四预设次数可以设置为5次，第五预设次数可以设置为25次。固定时长可以是1秒、2秒等，按照实际需要设置，不做具体限定。例如，当在1秒内监测高低电平变化次数小于5次但次数不为0，或在1秒内高低电平变化次数等于0，或当在1秒内监测高低电平变化次数超过25次，则认为微处理器处于异常运行状态。
步骤S303，当出现异常运行状态时，重启微处理器。
具体地，上述步骤S303包括：
步骤S3031，在固定时长内高低电平变化次数小于第四预设次数且不等于零时，记录微处理器异常运行状态次数；当微处理器异常运行状态次数达到第三预设次数时重启微处理器。具体地，第四预设次数可以设置为5次，第三预设次数可以设为3次。在微处理器处于正常运行状态后，以10Hz的频率向微控制器发送加载到方波信号上的心跳信号，此时在正常情况下微控制器在1秒内能接收到10次加载到方波信号上的心跳信号，此时加载到方波信号上心跳信号的高低电平变化次数也应该为10次。若微控制器在1秒内监测高低电平变化次数小于5次但次数不为0时，则认为微处理器处于异常运行状态，为了更保险的监测微处理器，此时记录微处理器处于异常运行状态的次数，当异常运行状态的次数连续出现预设次数时，再对微处理器进行重启。
步骤S3032，在固定时长内高低电平变化次数等于零时直接重启微处理器；具体地，在微处理器处于正常运行状态后，微控制器正常接收到的加载到方波信号上心跳信号的高低电平变化次数为10次，若微控制器在1秒内监测高低电平变化次数等于0时，直接重启微处理器消除异常运行状态。
步骤S3033，在固定时长内高低电平变化次数大于第五预设次数时，则微处理器出现异常重启，记录微处理器异常重启状态。具体地，第五预设次数可以设置为25次。当监测在1秒内高低电平变化次数超过25次，则认为微处理器处于异常重启状态，需要记录此异常运行状态。
步骤S304，当微处理器处于休眠状态时，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定微处理器出现异常唤醒，控制微处理器重新进入休眠状态。具体地，在微处理器休眠过程中，如果微控制器接收到微处理器的加载到方波信号上的心跳信号，则认为微处理器出现异常唤醒，需要将此异常状态做记录，并且控制微处理器重新进入休眠状态。
本发明实施例提供的核间心跳交互方法，通过在固定时长内根据高低电平变化次数与第四预设次数和第五预设次数的关系判断微处理器的异常运行状态，并对微处理器进行相应的处理，在微处理器处于休眠状态时，微控制器继续监测微处理器的状态，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定微处理器出现异常唤醒，控制微处理器重新进入休眠状态，覆盖监测微处理器异常唤醒的异常情况，使得微控制器对微处理器的心跳监测情况更加全面，可以准确判断微处理器的异常运行状态，异常运行状态监测全面，避免微控制器误判，解决了微控制器监测失效的问题。
在本实施例中还提供了一种核间心跳交互系统，如图4所示，该系统包括：
微控制器11，用于执行上述如图1-图3对应的所示实施例的核间心跳交互方法。
微处理器12，与微控制器11连接，用于向微控制器发送加载到方波信号上的心跳信号。微处理器在刚启动时以50HZ频率发送加载到方波信号上的心跳信号，以便微控制器能快速获取到足够的加载到方波信号上的心跳信号高低电平变化次数，如果高低电平变化次数在1秒内达到5次，则认为已经正常运行。在正常运行时，微处理器以10HZ频率发送加载到方波信号上的心跳信号，以便满足微控制器的正常监测要求。加载到方波信号上的心跳信号是以方波信号为心跳信号载体，去掉了通常数据包形式的心跳信息数据解析的过程，使心跳信息传输更稳定可靠。
微控制器11使用不同频率的方波信号，作为心跳信号载体。微控制器11与微处理器12之间的交互具体如下：
当微处理器刚启动时，为了尽快的让微控制器接收到加载到方波信号上的心跳信号，微处理器以50Hz频率向微控制器发送加载到方波信号上的心跳信号，微控制器监测加载到方波信号上的心跳信号的高低电平变化次数。由于加载到方波信号上的心跳信号的高低电平变化，信号可能会出现抖动的情况，通常需要识别多次才能得出确定的状态。所以在刚启动时获取到5次高低电平变化，则认为微处理器已经处于正常启动状态。
当微处理器正常启动后，微处理器以10Hz频率向微控制器发送加载到方波信号上的心跳信号，微控制器监测加载到方波信号上的心跳信号的高低电平变化次数，并且每1秒统计一次变化的次数，判断高低电平变化次数是否达到5次。当每1秒钟加载到方波信号上的心跳信号高低电平变化次数达到5次时，则认为微处理器处于正常运行的状态。若未达到5次，则继续接收微处理器发送的加载到方波信号上的心跳信号，直至判断微处理器处于正常运行状态。
当微处理器处于正常运行状态时，当每1秒钟加载到方波信号上的心跳信号高低电平变化次数小于5次但次数不为0，则认为微处理器处于运行异常运行状态。记录下当前异常运行状态的次数，如果连续出现3次异常运行状态，则将微处理器进行重启。
当微处理器处于正常运行状态时，当监测到1秒内加载到方波信号上的心跳信号高低电平变化次数变为0，则直接重启微处理器。
当微处理器处于正常运行状态时，当监测到1秒内加载到方波信号上的心跳信号高低电平变化次数超过25次，微处理器出现异常重启状态，需要将此异常状态做记录。
在微处理器休眠过程中，如果微控制器接收到微处理器的加载到方波信号上的心跳信号，则认为微处理器出现异常唤醒，需要将此异常状态做记录，并且控制微处理器重新进入休眠状态。
在本实施例中还提供了一种核间心跳交互装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种核间心跳交互装置，如图5所示，包括：
接收监测模块501，用于接收微处理器发送的加载到方波信号上的心跳信号，并监测心跳信号的高低电平变化次数；
判断模块502，用于在固定时长内根据高低电平变化次数与第一预设次数的关系判断微处理器是否处于异常运行状态；
重启模块503，用于当出现异常运行状态时，重启微处理器。
在一些可选的实施方式中，重启模块503包括：
第一重启单元，用于在固定时长内高低电平变化次数小于第四预设次数且不等于零时，记录微处理器异常运行状态次数；当微处理器异常运行状态次数达到第三预设次数时重启微处理器；
第二重启单元，用于在固定时长内高低电平变化次数等于零时或在固定时长内高低电平变化次数大于第五预设次数时，直接重启微处理器。
核间心跳交互装置还包括：
休眠监测模块，用于当微处理器处于休眠状态时，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定微处理器出现异常唤醒，控制微处理器重新进入休眠状态。
上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本实施例中的核间心跳交互装置是以功能单元的形式来呈现，这里的单元是指ASIC(Application Specific Integrated Circuit，专用集成电路)电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
本发明实施例还提供一种计算机设备，具有上述图5所示的核间心跳交互装置。
请参阅图6，图6是本发明可选实施例提供的一种计算机设备的结构示意图，如图6所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图6中以一个处理器10为例。
处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。
其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括输入装置30和输出装置40。处理器10、存储器20、输入装置30和输出装置40可以通过总线或者其他方式连接，图6中以通过总线连接为例。
输入装置30可接收输入的数字或字符信息，以及产生与该计算机设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等。输出装置40可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。上述显示设备包括但不限于液晶显示器，发光二极管，显示器和等离子体显示器。在一些可选的实施方式中，显示设备可以是触摸屏。
本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种核间心跳交互方法，其特征在于，应用于微控制器，所述方法包括：
接收微处理器发送的加载到方波信号上的心跳信号，并监测所述心跳信号的高低电平变化次数；
在固定时长内根据高低电平变化次数与第一预设次数的关系判断所述微处理器是否处于异常运行状态；
当出现异常运行状态时，重启所述微处理器。
2.根据权利要求1所述的方法，其特征在于，在接收微处理器发送的加载到方波信号上的心跳信号之后，还包括判断微处理器是否处于正常运行状态。
3.根据权利要求2所述的方法，其特征在于，所述判断微处理器是否处于正常运行状态包括：
判断在固定时长内所述心跳信号的高低电平变化次数是否达到第二预设次数；
若达到第二预设次数，则判定微处理器处于正常运行状态；
若未达到第二预设次数，则继续接收微处理器发送的加载到方波信号上的心跳信号，直至判断微处理器处于正常运行状态。
4.根据权利要求1所述的方法，其特征在于，所述第一预设次数包括第四预设次数和第五预设次数，所述在固定时长内根据高低电平变化次数与第一设次数的关系判断所述微处理器是否处于异常运行状态包括：
当出现在固定时长内高低电平变化次数小于第四预设次数且不等于零时、在固定时长内高低电平变化次数等于零时或在固定时长内高低电平变化次数大于第五预设次数任意一种情况时，判定所述微处理器处于异常运行状态。
5.根据权利要求4所述的方法，其特征在于，所述当出现异常运行状态时，重启所述微处理器包括：
在固定时长内高低电平变化次数小于第四预设次数且不等于零时，记录微处理器异常运行状态次数；
当微处理器异常运行状态次数达到第三预设次数时重启所述微处理器；
或在固定时长内高低电平变化次数等于零时直接重启所述微处理器；
或在固定时长内高低电平变化次数大于第五预设次数时，则所述微处理器出现异常重启，记录微处理器异常重启状态。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：当所述微处理器处于休眠状态时，若接收到微处理器发送的加载到方波信号上的心跳信号，则判定所述微处理器出现异常唤醒，控制所述微处理器重新进入休眠状态。
7.一种核间心跳交互系统，其特征在于，所述系统包括：
微控制器，用于执行如权利要求1至6中任一项所述的核间心跳交互方法；
微处理器，与所述微控制器连接，用于向微控制器发送加载到方波信号上的心跳信号。
8.一种核间心跳交互装置，其特征在于，应用于微控制器，所述装置包括：
接收监测模块，用于接收微处理器发送的加载到方波信号上的心跳信号，并监测所述心跳信号的高低电平变化次数；
判断模块，用于在固定时长内根据高低电平变化次数与第一预设次数的关系判断所述微处理器是否处于异常运行状态；
重启模块，用于当出现异常运行状态时，重启所述微处理器。
9.一种计算机设备，其特征在于，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至6中任一项所述的核间心跳交互方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至6中任一项所述的核间心跳交互方法。
CN202311261578.8A 2023-09-27 2023-09-27 核间心跳交互方法、系统、装置、计算机设备及存储介质 Pending CN117290142A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311261578.8A CN117290142A (zh) 2023-09-27 2023-09-27 核间心跳交互方法、系统、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311261578.8A CN117290142A (zh) 2023-09-27 2023-09-27 核间心跳交互方法、系统、装置、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN117290142A true CN117290142A (zh) 2023-12-26

Family

ID=89238527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311261578.8A Pending CN117290142A (zh) 2023-09-27 2023-09-27 核间心跳交互方法、系统、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN117290142A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362175A (zh) * 2019-06-29 2019-10-22 苏州浪潮智能科技有限公司 一种风扇控制方法及装置
CN111324486A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 expander芯片挂死的修复方法、系统及相关装置
CN111324494A (zh) * 2018-12-13 2020-06-23 中兴通讯股份有限公司 处理器控制方法、装置和存储介质
CN112526970A (zh) * 2020-11-27 2021-03-19 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 一种工控设备运行状态检测方法、装置及电子设备
CN114860512A (zh) * 2021-02-03 2022-08-05 广州汽车集团股份有限公司 车辆的soc芯片工作状态检测方法、装置、设备和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324494A (zh) * 2018-12-13 2020-06-23 中兴通讯股份有限公司 处理器控制方法、装置和存储介质
CN110362175A (zh) * 2019-06-29 2019-10-22 苏州浪潮智能科技有限公司 一种风扇控制方法及装置
CN111324486A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 expander芯片挂死的修复方法、系统及相关装置
CN112526970A (zh) * 2020-11-27 2021-03-19 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 一种工控设备运行状态检测方法、装置及电子设备
CN114860512A (zh) * 2021-02-03 2022-08-05 广州汽车集团股份有限公司 车辆的soc芯片工作状态检测方法、装置、设备和系统

Similar Documents

Publication Publication Date Title
EP3855286B1 (en) Dormancy controlling method for on board computing platform, device and readable storage medium
US8578182B2 (en) Power lock-up setting method performed by baseboard management controller and electronic apparatus using the same
US11662803B2 (en) Control method, apparatus, and electronic device
US8271770B2 (en) Computer motherboard with automatically adjusted hardware parameter value
CN109375956B (zh) 一种重启操作系统的方法、逻辑设备以及控制设备
CN109361542A (zh) 客户端的故障处理方法、装置、系统、终端和服务器
CN112559082B (zh) 终端设备及nfc时钟控制方法、nfc模块、介质
CN117290142A (zh) 核间心跳交互方法、系统、装置、计算机设备及存储介质
US20160132098A1 (en) Electronic apparatus and wake-up method thereof
CN115033462B (zh) 存储服务器启动检测方法、系统、装置、设备及存储介质
CN116449800A (zh) 一种控制逻辑切换方法、装置、设备及介质
CN116107855A (zh) 测试方法、系统、芯片、电子设备及存储介质
CN110362430A (zh) 一种服务器的自动重启的方法、系统及存储介质
CN109408145A (zh) 一种处理器启动方法、装置、系统和计算机可读存储介质
CN108388481B (zh) Olt设备的智能看门狗电路系统
TW201441930A (zh) 電腦裝置及其重開機方法
EP3588244B1 (en) System and method for managing a countdown timer
CN113453376A (zh) 网络配置方法、相关装置、设备及存储介质
CN116052617B (zh) 一种屏幕亮度控制系统、方法、装置、设备及存储介质
CN117555268A (zh) 一种设备唤醒方法、装置、设备、车辆、控制器及介质
CN104142832A (zh) 电脑装置及其重开机方法
CN114880187B (zh) 一种监控vr芯片异常状态的方法、装置以及介质
CN114443439B (zh) 基于arm服务器的控制方法、装置、设备以及存储介质
CN108513169A (zh) 一种芯片下载启动程序的方法、芯片及液晶电视
CN117785403A (zh) 设备的心跳任务执行、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination