CN117276231A - 嵌入式封装板、印制电路板封装结构及制作方法 - Google Patents
嵌入式封装板、印制电路板封装结构及制作方法 Download PDFInfo
- Publication number
- CN117276231A CN117276231A CN202311100093.0A CN202311100093A CN117276231A CN 117276231 A CN117276231 A CN 117276231A CN 202311100093 A CN202311100093 A CN 202311100093A CN 117276231 A CN117276231 A CN 117276231A
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- working device
- dielectric layer
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 99
- 230000008878 coupling Effects 0.000 claims description 59
- 238000010168 coupling process Methods 0.000 claims description 59
- 238000005859 coupling reaction Methods 0.000 claims description 59
- 239000011324 bead Substances 0.000 claims description 33
- 239000003989 dielectric material Substances 0.000 claims description 26
- 238000005476 soldering Methods 0.000 claims description 19
- 230000004907 flux Effects 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 103
- 238000000034 method Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000003466 welding Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明提供一种嵌入式封装板、印制电路板封装结构及制作方法，涉及封装集成技术领域，该嵌入式封装板包括：一个芯片、至少一个工作器件和介质层；其中，芯片嵌入介质层的顶面，且芯片的上表面裸露出介质层的顶面；工作器件嵌入介质层的底面，且工作器件部分裸露出介质层的底面；工作器件设置于芯片的对应引脚处，且工作器件的引脚与芯片的对应引脚紧密接触。本发明可以将原来布局在印制电路板上的部分工作器件和芯片封装成一个独立的嵌入式封装板，且工作器件的引脚与芯片的对应引脚紧密接触，可以降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量。
Description
技术领域
本发明涉及封装集成技术领域，尤其涉及一种嵌入式封装板、印制电路板封装结构及制作方法。
背景技术
随着电子信息技术的发展以及信号传输速率的不断增大，人们对于信号的性能提出了更高的要求，进而在研发过程中，需要研发设计人员更加精细地考虑及处理印制电路板(Printed Circuit Board，PCB)设计过程中的许多问题。
如图1所示，在现有的PCB与信号完整性(Signal Integrity，SI)设计过程中，PCB板上芯片引脚的工作器件(例如电容、电阻等)均布局在PCB板卡的背面。然而，这种布局设计会导致非常占用PCB板卡的布局布线空间，且信号链路拓扑设计复杂，影响传输信号的质量。
发明内容
本发明提供一种嵌入式封装板、印制电路板封装结构及制作方法，用以解决现有技术的布局设计会导致非常占用PCB板卡的布局布线空间，且信号链路拓扑设计复杂，影响传输信号的质量的缺陷，实现降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量的目的。
本发明提供一种嵌入式封装板，包括：一个芯片、至少一个工作器件和介质层；其中，所述芯片嵌入所述介质层的顶面，且所述芯片的上表面裸露出所述介质层的顶面；所述工作器件嵌入所述介质层的底面，且所述工作器件部分裸露出所述介质层的底面；所述工作器件设置于所述芯片的对应引脚处，且所述工作器件的引脚与所述芯片的对应引脚紧密接触。
根据本发明提供的一种嵌入式封装板，所述至少一个工作器件包括滤波电容，所述滤波电容的第一引脚与所述芯片的电源信号引脚紧密接触，所述滤波电容的第二引脚与所述芯片的地信号引脚紧密接触。
根据本发明提供的一种嵌入式封装板，所述滤波电容水平放置，且所述滤波电容的封装尺寸与所述芯片的电源信号引脚和地信号引脚之间的间距匹配。
根据本发明提供的一种嵌入式封装板，所述至少一个工作器件包括第一耦合电容和第二耦合电容，所述第一耦合电容的第一引脚与所述芯片的高速差分信号的正信号引脚紧密接触，所述第一耦合电容的第二引脚伸出所述介质层的底面；所述第二耦合电容的第一引脚与所述芯片的高速差分信号的负信号引脚紧密接触，所述第二耦合电容的第二引脚伸出所述介质层的底面。
根据本发明提供的一种嵌入式封装板，所述第一耦合电容和所述第二耦合电容分别竖直放置，且所述第一耦合电容的封装尺寸与所述芯片的高速差分信号的正信号引脚和相邻引脚之间的间距匹配，所述第二耦合电容的封装尺寸与所述芯片的高速差分信号的负信号引脚和相邻引脚之间的间距匹配。
根据本发明提供的一种嵌入式封装板，所述至少一个工作器件包括第一串接电阻和第二串接电阻，所述第一串接电阻的第一引脚与所述芯片的数据信号引脚紧密接触，所述第一串接电阻的第二引脚伸出所述介质层的底面；所述第二串接电阻的第一引脚与所述芯片的时钟信号引脚紧密接触，所述第二串接电阻的第二引脚伸出所述介质层的底面。
根据本发明提供的一种嵌入式封装板，所述第一串接电阻和所述第二串接电阻分别竖直放置，且所述第一串接电阻的封装尺寸与所述芯片的数据信号引脚和相邻引脚之间的间距匹配，所述第二串接电阻的封装尺寸与所述芯片的时钟信号引脚和相邻引脚之间的间距匹配。
根据本发明提供的一种嵌入式封装板，所述至少一个工作器件包括磁珠，所述磁珠的第一引脚与所述芯片的电源信号引脚紧密接触，所述磁珠的第二引脚伸出所述介质层的底面。
根据本发明提供的一种嵌入式封装板，所述磁珠竖直放置，且所述磁珠的封装尺寸与所述芯片的电源信号引脚和相邻引脚之间的间距匹配。
根据本发明提供的一种嵌入式封装板，所述至少一个工作器件包括二极管，所述二极管的正极引脚与所述芯片的低速信号引脚紧密接触，所述二极管的负极引脚伸出所述介质层的底面。
根据本发明提供的一种嵌入式封装板，所述二极管竖直放置，且所述二极管的封装尺寸与所述芯片的低速信号引脚和相邻引脚之间的间距匹配。
根据本发明提供的一种嵌入式封装板，所述工作器件的引脚与所述芯片的对应引脚通过焊锡紧密接触。
根据本发明提供的一种嵌入式封装板，所述工作器件的引脚与所述芯片的对应引脚通过所述介质层的介质材料紧密接触。
根据本发明提供的一种嵌入式封装板，还包括导热层，所述导热层设置于所述芯片的上表面和所述芯片的上表面周围的所述介质层的顶面上。
根据本发明提供的一种嵌入式封装板，裸露出所述介质层的底面的引脚的截面还铺垫有助焊剂。
本发明还提供一种印制电路板封装结构，包括：印制电路板和上述任一种所述的嵌入式封装板，所述嵌入式封装板的下方焊接于所述印制电路板上。
本发明还提供一种嵌入式封装板的制作方法，包括：
提供芯片，并确定所述芯片中需要添加工作器件的引脚和需要添加的工作器件的参数；
选择封装尺寸与所述芯片的引脚之间的间距匹配、且参数与所述需要添加的工作器件的参数相同的工作器件；
在模具的底部铺垫一层助焊剂；
将选择的至少一个工作器件按照所述芯片的对应引脚顺序放置于所述助焊剂上；
将所述芯片放置于所述至少一个工作器件上方；
向所述模具中浇筑介质材料，并进行高温压合处理，形成介质层；所述介质材料未覆盖所述芯片的上表面，且所述至少一个工作器件的引脚分别与所述芯片的对应引脚紧密接触；
在所述介质材料冷却之后，在所述芯片的上表面和所述芯片的上表面周围的所述介质层的顶面上涂覆一层导热膏，形成导热层。
本发明提供的嵌入式封装板、印制电路板封装结构及制作方法，该嵌入式封装板包括：一个芯片、至少一个工作器件和介质层；其中，芯片嵌入介质层的顶面，且芯片的上表面裸露出介质层的顶面；工作器件嵌入介质层的底面，且工作器件部分裸露出介质层的底面；工作器件设置于芯片的对应引脚处，且工作器件的引脚与芯片的对应引脚紧密接触。本发明可以将原来布局在印制电路板上的部分工作器件和芯片封装成一个独立的嵌入式封装板，且工作器件的引脚与芯片的对应引脚紧密接触，可以降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的PCB板卡背面阻容器件示意图；
图2是本发明实施例提供的嵌入式封装板的侧视示意图之一；
图3是本发明实施例提供的嵌入式封装板的侧视示意图之二；
图4是本发明实施例提供的嵌入式封装板的侧视示意图之三；
图5是本发明实施例提供的高速信号链路拓扑示意图；
图6是本发明实施例提供的嵌入式封装板的侧视示意图之四；
图7是本发明实施例提供的低速信号链路拓扑示意图；
图8是本发明实施例提供的嵌入式封装板的侧视示意图之五；
图9是本发明实施例提供的嵌入式封装板的侧视示意图之六；
图10是本发明实施例提供的二极管封装尺寸示意图；
图11是本发明实施例提供的印制电路板封装结构的侧视示意图；
图12是本发明实施例提供的嵌入式封装板的制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图2至图9描述本发明的嵌入式封装板。
请参照图2，图2是本发明实施例提供的嵌入式封装板的侧视示意图之一。如图2所示，该嵌入式封装板包括：一个芯片1、至少一个工作器件2和介质层3；其中，芯片1嵌入介质层3的顶面，且芯片1的上表面裸露出介质层3的顶面；工作器件2嵌入介质层3的底面，且工作器件2部分裸露出介质层3的底面；工作器件2设置于芯片1的对应引脚处，且工作器件2的引脚与芯片1的对应引脚紧密接触。
具体地，芯片1可以为封装模式为球栅阵列(Ball Grid Array，BGA)的芯片，本实施例不限于此。芯片1嵌入介质层3的顶面，且芯片1的上表面裸露出介质层3的顶面，可以避免介质层3的介质材料影响芯片1的上表面的散热。
介质层3用于集成芯片1和工作器件2。介质层3的介质材料可以为无源硅材料，本实施例不限于此，还可以为其他绝缘材料。
工作器件2可以为芯片1常用的一些工作器件，例如：滤波电容、耦合电容、串接电阻、磁珠、二极管等。工作器件2嵌入介质层3的底面，且工作器件2部分裸露出介质层3的底面，可以便于裸露出介质层3的底面的引脚焊接在PCB板上。
工作器件2设置于芯片1的对应引脚处，且工作器件2的引脚与芯片1的对应引脚紧密接触，无需信号换层孔，引脚之间无需走线，可以减少信号换层孔的数量，简化信号链路拓扑设计，提高传输信号的质量。
并且，将原来布局在印制电路板上的常见工作器件2和芯片封装成一个独立的嵌入式封装板，且工作器件的引脚与芯片的对应引脚紧密接触，可以降低PCB板卡的布局布线空间。
本发明提供的嵌入式封装板、印制电路板封装结构及制作方法，该嵌入式封装板包括：一个芯片、至少一个工作器件和介质层；其中，芯片嵌入介质层的顶面，且芯片的上表面裸露出介质层的顶面；工作器件嵌入介质层的底面，且工作器件部分裸露出介质层的底面；工作器件设置于芯片的对应引脚处，且工作器件的引脚与芯片的对应引脚紧密接触。本发明可以将原来布局在印制电路板上的部分工作器件和芯片封装成一个独立的嵌入式封装板，且工作器件的引脚与芯片的对应引脚紧密接触，可以降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量。
在一种示例实施例中，如图3所示，至少一个工作器件包括滤波电容C1，滤波电容C1的第一引脚J1与芯片1的电源信号引脚V紧密接触，滤波电容C1的第二引脚J2与芯片1的地信号引脚G紧密接触。
具体地，现有技术中，芯片1的电源信号引脚V与地信号引脚G之间一般连接有滤波电容C1，滤波电容C1可以滤除电源的杂波和交流成分。本实施例中，将原来布局在印制电路板上的滤波电容C1和芯片1封装成一个独立的嵌入式封装板，且滤波电容C1的第一引脚J1与芯片1的电源信号引脚V紧密接触，滤波电容C1的第二引脚J2与芯片1的地信号引脚G紧密接触，可以极大地增强滤波电容C1的滤波效果。
在本实施例中，将原来布局在印制电路板上的滤波电容和芯片封装成一个独立的嵌入式封装板，且滤波电容的第一引脚与芯片的电源信号引脚紧密接触，滤波电容的第二引脚与芯片的地信号引脚紧密接触，不仅可以降低PCB板卡的布局布线空间，简化信号链路拓扑设计，提高传输信号的质量，还可以增强滤波电容的滤波效果。
可选地，如图3所示，滤波电容C1水平放置，且滤波电容C1的封装尺寸与芯片1的电源信号引脚V和地信号引脚G之间的间距匹配。
示例性地，假设芯片1的电源信号引脚V和地信号引脚G之间的间距为0.8mm，匹配的是封装尺寸为0.04inch*0.02inch的滤波电容C1。
假设芯片1的电源信号引脚V和地信号引脚G之间的间距为0.65mm，匹配的是长宽尺寸为0.02inch*0.01inch的滤波电容C1。
在该实施方式中，滤波电容水平放置，且滤波电容的封装尺寸与芯片的电源信号引脚和地信号引脚之间的间距匹配，可以使得滤波电容的封装尺寸与芯片的电源信号引脚和地信号引脚之间的间距适配，避免占用其他引脚的空间。
在一种示例实施例中，如图4所示，至少一个工作器件包括第一耦合电容C2和第二耦合电容C3，第一耦合电容C2的第一引脚J3与芯片1的高速差分信号的正信号引脚H1紧密接触，第一耦合电容C2的第二引脚J4伸出介质层3的底面；第二耦合电容C3的第一引脚J5与芯片1的高速差分信号的负信号引脚H2紧密接触，第二耦合电容C3的第二引脚J6伸出介质层3的底面。
具体地，高速信号链路拓扑如图5所示，高速差分信号的正信号(即DP信号)链路上连接有第一耦合电容C2，高速差分信号的负信号(即DN信号)链路上连接有第二耦合电容C3。
将原来布局在印制电路板上的第一耦合电容C2和第二耦合电容C3和芯片1封装成一个独立的嵌入式封装板，且第一耦合电容C2的第一引脚J3与芯片1的高速差分信号的正信号引脚H1紧密接触，第二耦合电容C3的第一引脚J5与芯片1的高速差分信号的负信号引脚H2紧密接触，可以减少整条高速信号链路上的信号换层孔的数量，优化表层高速差分信号阻抗的连续性，简化高速信号链路的拓扑结构，有效节约布局布线的空间，也有利于降低表层走线的损耗，提升高速差分信号的传输质量。
第一耦合电容C2的第二引脚J4伸出介质层3的底面，第二耦合电容C3的第二引脚J6伸出介质层3的底面，可以便于裸露出介质层3的底面的第一耦合电容C2的第二引脚J4和第二耦合电容C3的第二引脚J6焊接在PCB板上。
在本实施例中，一方面，将原来布局在印制电路板上的第一耦合电容和第二耦合电容和芯片封装成一个独立的嵌入式封装板，且第一耦合电容的第一引脚与芯片的高速差分信号的正信号引脚紧密接触，第二耦合电容的第一引脚与芯片的高速差分信号的负信号引脚紧密接触，可以减少整条高速信号链路上的信号换层孔的数量，优化表层高速差分信号阻抗的连续性，简化高速信号链路的拓扑结构，有效节约布局布线的空间，也有利于降低表层走线的损耗，提升高速差分信号的传输质量。另一方面，第一耦合电容的第二引脚伸出介质层的底面，第二耦合电容的第二引脚伸出介质层的底面，可以便于裸露出介质层的底面的第一耦合电容的第二引脚和第二耦合电容的第二引脚焊接在PCB板上
可选地，如图4所示，第一耦合电容C2和第二耦合电容C3分别竖直放置，且第一耦合电容C2的封装尺寸与芯片1的高速差分信号的正信号引脚H1和相邻引脚之间的间距匹配，第二耦合电容C3的封装尺寸与芯片1的高速差分信号的负信号引脚H2和相邻引脚之间的间距匹配。
在该实施方式中，第一耦合电容和第二耦合电容分别竖直放置，且第一耦合电容的封装尺寸与芯片的高速差分信号的正信号引脚和相邻引脚之间的间距匹配，第二耦合电容的封装尺寸与芯片的高速差分信号的负信号引脚和相邻引脚之间的间距匹配，可以使得第一耦合电容的封装尺寸与芯片的高速差分信号的正信号引脚和相邻引脚之间的间距适配，第二耦合电容的封装尺寸与芯片的高速差分信号的负信号引脚和相邻引脚之间的间距适配，避免占用其他引脚的空间。
在一种示例实施例中，如图6所示，至少一个工作器件包括第一串接电阻R1和第二串接电阻R2，第一串接电阻R1的第一引脚J7与芯片1的数据信号引脚Data紧密接触，第一串接电阻R1的第二引脚J8伸出介质层3的底面；第二串接电阻R2的第一引脚J9与芯片1的时钟信号引脚CLK紧密接触，第二串接电阻R2的第二引脚J10伸出介质层3的底面。
具体地，低速信号链路拓扑如图7所示，数据信号链路上连接有第一串接电阻R1，时钟信号链路上连接有第二串接电阻R2。
将原来布局在印制电路板上的第一串接电阻R1和第二串接电阻R2和芯片1封装成一个独立的嵌入式封装板，且第一串接电阻R1的第一引脚J7与芯片1的数据信号引脚Data紧密接触，第二串接电阻R2的第一引脚J9与芯片1的时钟信号引脚CLK紧密接触，可以减少整条低速信号链路上的信号换层孔的数量，优化表层低速信号(数据信号、时钟信号)阻抗的连续性，简化低速信号链路的拓扑结构，有效节约布局布线的空间，也有利于降低表层走线的损耗，提升低速信号的传输质量。
第一串接电阻R1的第二引脚J8伸出介质层3的底面，第二串接电阻R2的第二引脚J10伸出介质层3的底面，可以便于裸露出介质层3的底面的第一串接电阻R1的第二引脚J8和第二串接电阻R2的第二引脚J10焊接在PCB板上。
在本实施例中，一方面。将原来布局在印制电路板上的第一串接电阻和第二串接电阻和芯片封装成一个独立的嵌入式封装板，且第一串接电阻的第一引脚与芯片的数据信号引脚紧密接触，第二串接电阻的第一引脚与芯片的时钟信号引脚紧密接触，可以减少整条低速信号链路上的信号换层孔的数量，优化表层低速信号(数据信号、时钟信号)阻抗的连续性，简化低速信号链路的拓扑结构，有效节约布局布线的空间，也有利于降低表层走线的损耗，提升低速信号的传输质量。另一方面，第一串接电阻的第二引脚伸出介质层的底面，第二串接电阻的第二引脚伸出介质层的底面，可以便于裸露出介质层的底面的第一串接电阻的第二引脚和第二串接电阻的第二引脚焊接在PCB板上。
可选地，如图6所示，第一串接电阻R1和第二串接电阻R2分别竖直放置，且第一串接电阻R1的封装尺寸与芯片1的数据信号引脚Data和相邻引脚之间的间距匹配，第二串接电阻R2的封装尺寸与芯片1的时钟信号引脚CLK和相邻引脚之间的间距匹配。
在该实施方式中，第一串接电阻和第二串接电阻分别竖直放置，且第一串接电阻的封装尺寸与芯片的数据信号引脚和相邻引脚之间的间距匹配，第二串接电阻的封装尺寸与芯片的时钟信号引脚和相邻引脚之间的间距匹配，可以使得第一串接电阻的封装尺寸与芯片的数据信号引脚和相邻引脚之间的间距适配，第二串接电阻的封装尺寸与芯片的时钟信号引脚和相邻引脚之间的间距适配，避免占用其他引脚的空间。
在一种示例实施例中，如图8所示，至少一个工作器件包括磁珠FB，磁珠FB的第一引脚J11与芯片1的电源信号引脚V紧密接触，磁珠FB的第二引脚J12伸出介质层3的底面。
具体地，现有技术中，芯片1的电源信号引脚V一般连接有磁珠FB，磁珠FB可以抑制电源线上的高频噪声和尖峰干扰。本实施例中，将原来布局在印制电路板上的磁珠FB和芯片1封装成一个独立的嵌入式封装板，且磁珠FB的第一引脚J11与芯片1的电源信号引脚V紧密接触，可以极大地增强磁珠FB对于电源线上的高频噪声和尖峰干扰的抑制效果。磁珠FB的第二引脚J12伸出介质层3的底面可以便于裸露出介质层3的底面的磁珠FB的第二引脚J12焊接在PCB板上。
在本实施例中，一方面，将原来布局在印制电路板上的磁珠和芯片封装成一个独立的嵌入式封装板，且磁珠的第一引脚与芯片的电源信号引脚紧密接触，可以极大地增强磁珠对于电源线上的高频噪声和尖峰干扰的抑制效果。另一方面，磁珠的第二引脚伸出介质层的底面可以便于裸露出介质层的底面的磁珠的第二引脚焊接在PCB板上。
可选地，如图8所示，磁珠FB竖直放置，且磁珠FB的封装尺寸与芯片1的电源信号引脚V和相邻引脚之间的间距匹配。
在该实施方式中，磁珠竖直放置，且磁珠的封装尺寸与芯片的电源信号引脚和相邻引脚之间的间距匹配，可以使磁珠的封装尺寸与芯片的电源信号引脚和相邻引脚之间的间距适配。
在一种示例实施例中，如图9所示，至少一个工作器件包括二极管VD，二极管VD的正极引脚J13与芯片1的低速信号引脚J15紧密接触，二极管VD的负极引脚J14伸出介质层3的底面。
具体地，现有技术中，芯片1的低速信号引脚J15一般连接有二极管VD，二极管VD作为防护器件，利用其单向导电性，在电子设计中通常起到防静电、保护电路的作用。本实施例中，将原来布局在印制电路板上的二极管VD和芯片1封装成一个独立的嵌入式封装板，且二极管VD的正极引脚J13与芯片1的低速信号引脚J15紧密接触，可以极大地增强二极管VD对于芯片1的低速信号线的防静电、保护电路的效果。二极管VD的负极引脚J14伸出介质层3的底面，可以便于裸露出介质层3的底面的二极管VD的负极引脚J14焊接在PCB板上。
在本实施例中，一方面，将原来布局在印制电路板上的二极管和芯片封装成一个独立的嵌入式封装板，且二极管的正极引脚与芯片的低速信号引脚紧密接触，可以极大地增强二极管对于芯片的低速信号线的防静电、保护电路的效果。另一方面，二极管的负极引脚伸出介质层的底面，可以便于裸露出介质层的底面的二极管的负极引脚焊接在PCB板上。
可选地，如图9所示，二极管VD竖直放置，且二极管VD的封装尺寸与芯片1的低速信号引脚J14和相邻引脚之间的间距匹配。
示例性地，如图10所示，二极管VD的常用封装尺寸可以为1mm*0.6mm，即长宽尺寸为0.04inch*0.024inch，可以适用于芯片1的低速信号引脚J14和相邻引脚之间的中心间距为0.8mm及以上的情况。
在该实施方式中，二极管竖直放置，且二极管的封装尺寸与芯片的低速信号引脚和相邻引脚之间的间距匹配，可以使得二极管的封装尺寸与芯片的低速信号引脚和相邻引脚之间的间距适配，避免占用其他引脚的空间。
基于上述各实施例提供的嵌入式封装板，在一种示例实施例中，工作器件2的引脚与芯片1的对应引脚通过焊锡紧密接触。
具体地，在浇筑介质材料之前，可以先将工作器件2的引脚与芯片1的对应引脚通过焊锡焊接在一起，可以使得工作器件2的引脚与芯片1的对应引脚之间的接触更加牢固紧密。
在本实施例中，工作器件的引脚与芯片的对应引脚通过焊锡紧密接触，可以使得工作器件的引脚与芯片的对应引脚之间的接触更加牢固紧密。
基于上述各实施例提供的嵌入式封装板，在一种示例实施例中，工作器件2的引脚与芯片1的对应引脚通过介质层3的介质材料紧密接触。
具体地，工作器件2的引脚与芯片1的对应引脚接触在一起之后，通过浇筑介质材料使得工作器件2的引脚与芯片1的对应引脚紧密接触。
在本实施例中，通过浇筑介质材料使得工作器件的引脚与芯片的对应引脚紧密接触。
基于上述各实施例提供的嵌入式封装板，在一种示例实施例中，该嵌入式封装板还包括导热层4，导热层4设置于芯片1的上表面和芯片的上表面周围的介质层3的顶面上。
具体地，由于介质层3的介质材料未覆盖芯片1的上表面，在芯片1的上表面和芯片的上表面周围的介质层3的顶面上涂覆一层导热膏，形成导热层4，由于导热膏是一种导热性良好(但多半不导电)的膏状物质，可以去除芯片1的上表面部位的空气或是间隙(空气导热性不佳)，以让热传导量可以增到最大，可以增强嵌入式封装板的散热性能。
在本实施例中，导热层设置于芯片的上表面和芯片的上表面周围的介质层的顶面上，可以增强嵌入式封装板的散热性能。
基于上述各实施例提供的嵌入式封装板，在一种示例实施例中，裸露出介质层3的底面的引脚的截面还铺垫有助焊剂。
具体地，由于工作器件2部分裸露出介质层3的底面，为了在后续的与PCB板贴合的工艺环节增强焊接的可靠性，不易出现虚焊、焊接不牢等问题，在裸露出介质层3的底面的引脚的截面还铺垫有助焊剂。
在本实施例中，裸露出介质层的底面的引脚的截面还铺垫有助焊剂，可以在后续的与PCB板贴合的工艺环节增强焊接的可靠性，不易出现虚焊、焊接不牢等问题。
请参照图11，图11是本发明实施例提供的印制电路板封装结构的侧视示意图。如图11所示，该印制电路板封装结构包括：印制电路板5和上述任一实施例所述的嵌入式封装板，嵌入式封装板的下方焊接于印制电路板5上。
在本实施例中，嵌入式封装板的下方焊接于印制电路板上，形成印制电路板封装结构，可以降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量，对于复杂高密板卡和简化链路的设计具有重大的意义，为降低PCB板卡的设计和生产成本提供了一种新的可能性与可实现性。
请参照图12，图12是本发明实施例提供的嵌入式封装板的制作方法的流程示意图。如图12所示，该方法可以包括以下步骤：
步骤1201、提供芯片，并确定芯片中需要添加工作器件的引脚和需要添加的工作器件的参数；
步骤1202、选择封装尺寸与芯片的引脚之间的间距匹配、且参数与需要添加的工作器件的参数相同的工作器件；
步骤1203、在模具的底部铺垫一层助焊剂；
步骤1204、将选择的至少一个工作器件按照芯片的对应引脚顺序放置于助焊剂上；
步骤1205、将芯片放置于至少一个工作器件上方；
步骤1206、向模具中浇筑介质材料，并进行高温压合处理，形成介质层；介质材料未覆盖芯片的上表面，且至少一个工作器件的引脚分别与芯片的对应引脚紧密接触；
步骤1207、在介质材料冷却之后，在芯片的上表面和芯片的上表面周围的介质层的顶面上涂覆一层导热膏，形成导热层。
在步骤1201中，示例性地，在现有BGA封装的芯片的基础上确定芯片中需要添加滤波电容、耦合电容、串接电阻、磁珠、二极管等的引脚和需要添加的滤波电容、耦合电容、串接电阻、磁珠、二极管等的参数。
例如：在现有BGA封装的芯片的基础上确定需要添加滤波电容的电源信号引脚和地信号引脚，需要添加耦合电容的高速差分信号的正信号引脚和负信号引脚，需要添加串接电阻的数据信号引脚和时钟信号引脚等等，以及滤波电容、耦合电容的容值、串接电阻的阻值等。
在步骤1202中，根据芯片的引脚之间的间距选择封装尺寸合适且参数相同的工作器件。
示例性地，假设芯片的引脚之间的间距为0.8mm，可以选择0402封装(即长宽尺寸为0.04inch*0.02inch)且滤波电容的容值为所需容值的滤波电容。
假设芯片的引脚之间的间距为0.65mm，可以选择0201封装(即长宽尺寸为0.02inch*0.01inch)且滤波电容的容值为所需容值的滤波电容。
在步骤1203中，在一个精密的模具中，底部先铺垫一层有助于焊接的助焊剂，可以在后续的与PCB板贴合的工艺环节增强焊接的可靠性，不易出现虚焊、焊接不牢等问题。
在步骤1204和步骤1205中，将选择的至少一个工作器件按照芯片的对应引脚顺序放置于助焊剂上，并将芯片放置于至少一个工作器件上方，使得工作器件的引脚与芯片的对应引脚接触。
在步骤1206中，向模具中浇筑介质材料，并进行高温压合处理，形成介质层，使得至少一个工作器件的引脚分别与芯片的对应引脚紧密接触。介质材料未覆盖芯片的上表面，可以避免介质层的介质材料影响芯片的上表面的散热。
在步骤1207中，在介质材料冷却之后，在芯片的上表面和芯片的上表面周围的介质层的顶面上涂覆一层导热膏，形成导热层，由于导热膏是一种导热性良好(但多半不导电)的膏状物质，可以去除芯片1的上表面部位的空气或是间隙(空气导热性不佳)，以让热传导量可以增到最大，可以增强嵌入式封装板的散热性能。
本实施例提供一种嵌入式封装板的制作方法，首先，提供芯片，并确定芯片中需要添加工作器件的引脚和需要添加的工作器件的参数，根据芯片的引脚之间的间距选择封装尺寸合适且参数相同的工作器件；然后，在模具的底部铺垫一层助焊剂，可以在后续的与PCB板贴合的工艺环节增强焊接的可靠性，不易出现虚焊、焊接不牢等问题；将选择的至少一个工作器件按照芯片的对应引脚顺序放置于助焊剂上，并将芯片放置于至少一个工作器件上方，使得工作器件的引脚与芯片的对应引脚接触；接着，向模具中浇筑介质材料，并进行高温压合处理，形成介质层，使得至少一个工作器件的引脚分别与芯片的对应引脚紧密接触；介质材料未覆盖芯片的上表面，可以避免介质层的介质材料影响芯片的上表面的散热；最后，在介质材料冷却之后，在芯片的上表面和芯片的上表面周围的介质层的顶面上涂覆一层导热膏，形成导热层，可以增强嵌入式封装板的散热性能。一方面，该嵌入式封装板的制作方法可以将原来布局在印制电路板上的部分工作器件和芯片封装成一个独立的嵌入式封装板，且工作器件的引脚与芯片的对应引脚紧密接触，可以降低PCB板卡的布局布线空间，同时简化信号链路拓扑设计，提高传输信号的质量。另一方面，嵌入式封装板的加工制作过程简单、工艺成本低且容易实现，可以大规模应用于服务器PCB板卡加工制造领域。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (17)
1.一种嵌入式封装板，其特征在于，包括：一个芯片、至少一个工作器件和介质层；其中，所述芯片嵌入所述介质层的顶面，且所述芯片的上表面裸露出所述介质层的顶面；所述工作器件嵌入所述介质层的底面，且所述工作器件部分裸露出所述介质层的底面；所述工作器件设置于所述芯片的对应引脚处，且所述工作器件的引脚与所述芯片的对应引脚紧密接触。
2.根据权利要求1所述的嵌入式封装板，其特征在于，所述至少一个工作器件包括滤波电容，所述滤波电容的第一引脚与所述芯片的电源信号引脚紧密接触，所述滤波电容的第二引脚与所述芯片的地信号引脚紧密接触。
3.根据权利要求2所述的嵌入式封装板，其特征在于，所述滤波电容水平放置，且所述滤波电容的封装尺寸与所述芯片的电源信号引脚和地信号引脚之间的间距匹配。
4.根据权利要求1所述的嵌入式封装板，其特征在于，所述至少一个工作器件包括第一耦合电容和第二耦合电容，所述第一耦合电容的第一引脚与所述芯片的高速差分信号的正信号引脚紧密接触，所述第一耦合电容的第二引脚伸出所述介质层的底面；所述第二耦合电容的第一引脚与所述芯片的高速差分信号的负信号引脚紧密接触，所述第二耦合电容的第二引脚伸出所述介质层的底面。
5.根据权利要求4所述的嵌入式封装板，其特征在于，所述第一耦合电容和所述第二耦合电容分别竖直放置，且所述第一耦合电容的封装尺寸与所述芯片的高速差分信号的正信号引脚和相邻引脚之间的间距匹配，所述第二耦合电容的封装尺寸与所述芯片的高速差分信号的负信号引脚和相邻引脚之间的间距匹配。
6.根据权利要求1所述的嵌入式封装板，其特征在于，所述至少一个工作器件包括第一串接电阻和第二串接电阻，所述第一串接电阻的第一引脚与所述芯片的数据信号引脚紧密接触，所述第一串接电阻的第二引脚伸出所述介质层的底面；所述第二串接电阻的第一引脚与所述芯片的时钟信号引脚紧密接触，所述第二串接电阻的第二引脚伸出所述介质层的底面。
7.根据权利要求6所述的嵌入式封装板，其特征在于，所述第一串接电阻和所述第二串接电阻分别竖直放置，且所述第一串接电阻的封装尺寸与所述芯片的数据信号引脚和相邻引脚之间的间距匹配，所述第二串接电阻的封装尺寸与所述芯片的时钟信号引脚和相邻引脚之间的间距匹配。
8.根据权利要求1所述的嵌入式封装板，其特征在于，所述至少一个工作器件包括磁珠，所述磁珠的第一引脚与所述芯片的电源信号引脚紧密接触，所述磁珠的第二引脚伸出所述介质层的底面。
9.根据权利要求8所述的嵌入式封装板，其特征在于，所述磁珠竖直放置，且所述磁珠的封装尺寸与所述芯片的电源信号引脚和相邻引脚之间的间距匹配。
10.根据权利要求1所述的嵌入式封装板，其特征在于，所述至少一个工作器件包括二极管，所述二极管的正极引脚与所述芯片的低速信号引脚紧密接触，所述二极管的负极引脚伸出所述介质层的底面。
11.根据权利要求10所述的嵌入式封装板，其特征在于，所述二极管竖直放置，且所述二极管的封装尺寸与所述芯片的低速信号引脚和相邻引脚之间的间距匹配。
12.根据权利要求1至11任一项所述的嵌入式封装板，其特征在于，所述工作器件的引脚与所述芯片的对应引脚通过焊锡紧密接触。
13.根据权利要求1至11任一项所述的嵌入式封装板，其特征在于，所述工作器件的引脚与所述芯片的对应引脚通过所述介质层的介质材料紧密接触。
14.根据权利要求1至11任一项所述的嵌入式封装板，其特征在于，还包括导热层，所述导热层设置于所述芯片的上表面和所述芯片的上表面周围的所述介质层的顶面上。
15.根据权利要求1至11任一项所述的嵌入式封装板，其特征在于，裸露出所述介质层的底面的引脚的截面还铺垫有助焊剂。
16.一种印制电路板封装结构，其特征在于，包括：印制电路板和如权利要求1至15任一项所述的嵌入式封装板，所述嵌入式封装板的下方焊接于所述印制电路板上。
17.一种嵌入式封装板的制作方法，其特征在于，包括：
提供芯片，并确定所述芯片中需要添加工作器件的引脚和需要添加的工作器件的参数；
选择封装尺寸与所述芯片的引脚之间的间距匹配、且参数与所述需要添加的工作器件的参数相同的工作器件；
在模具的底部铺垫一层助焊剂；
将选择的至少一个工作器件按照所述芯片的对应引脚顺序放置于所述助焊剂上；
将所述芯片放置于所述至少一个工作器件上方；
向所述模具中浇筑介质材料，并进行高温压合处理，形成介质层；所述介质材料未覆盖所述芯片的上表面，且所述至少一个工作器件的引脚分别与所述芯片的对应引脚紧密接触；
在所述介质材料冷却之后，在所述芯片的上表面和所述芯片的上表面周围的所述介质层的顶面上涂覆一层导热膏，形成导热层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311100093.0A CN117276231A (zh) | 2023-08-29 | 2023-08-29 | 嵌入式封装板、印制电路板封装结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311100093.0A CN117276231A (zh) | 2023-08-29 | 2023-08-29 | 嵌入式封装板、印制电路板封装结构及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276231A true CN117276231A (zh) | 2023-12-22 |
Family
ID=89215059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311100093.0A Pending CN117276231A (zh) | 2023-08-29 | 2023-08-29 | 嵌入式封装板、印制电路板封装结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276231A (zh) |
-
2023
- 2023-08-29 CN CN202311100093.0A patent/CN117276231A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JP2019525464A (ja) | 下にある凹状コンポーネント配置 | |
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| US20010026441A1 (en) | Printed wiring board having heat radiating means and method of manufacturing the same | |
| JPH06103704B2 (ja) | 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法 | |
| WO1997023123A1 (en) | A ball grid array integrated circuit package that has vias located within the solder pads | |
| US20120017435A1 (en) | Method of manufacturing PCB having electronic components embedded therein | |
| CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| US6414850B1 (en) | Method and apparatus for decoupling ball grid array devices | |
| US8633398B2 (en) | Circuit board contact pads | |
| CN117276231A (zh) | 嵌入式封装板、印制电路板封装结构及制作方法 | |
| US6289580B1 (en) | Surface mount power supply device | |
| CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
| CN106851977A (zh) | 印刷电路板及其制作方法 | |
| CN112672539A (zh) | 一种电路板芯片封装装置及方法 | |
| CN211047364U (zh) | 一种多层电路板 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| CN112218449B (zh) | 一种双面线路板加工工艺 | |
| CN111901973B (zh) | 一种有效避免通孔漏锡的方法及pcb板 | |
| CN220692001U (zh) | 混合式内埋半导体封装结构 | |
| WO2022160459A1 (zh) | 一种电路板及其制造方法、电子装置 | |
| CN221509860U (zh) | 一种优化fclbga封装去耦电容位置的电路板结构 | |
| CN221687525U (zh) | 一种用于增强散热的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |