CN117253812A - 一种多芯片封装方法 - Google Patents
一种多芯片封装方法 Download PDFInfo
- Publication number
- CN117253812A CN117253812A CN202311535173.9A CN202311535173A CN117253812A CN 117253812 A CN117253812 A CN 117253812A CN 202311535173 A CN202311535173 A CN 202311535173A CN 117253812 A CN117253812 A CN 117253812A
- Authority
- CN
- China
- Prior art keywords
- chip
- image
- finished product
- packaging
- defect information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 230000007547 defect Effects 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims abstract description 49
- 239000011265 semifinished product Substances 0.000 claims abstract description 36
- 239000000047 product Substances 0.000 claims abstract description 26
- 239000004033 plastic Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 238000005476 soldering Methods 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000012858 packaging process Methods 0.000 abstract description 4
- 238000003908 quality control method Methods 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 239000003292 glue Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请公开了一种多芯片封装方法，包括以下步骤：制备出封装基板、第一芯片和第二芯片；将第一芯片正装贴片于封装基板上；将第二芯片同时倒装焊接于第一芯片和封装基板上，以制得半成品；获取半成品的第一图像，将第一图像与预设的数据库进行比对，以识别第一图像中是否存在第一缺陷信息；若识别第一图像中不存在第一缺陷信息，在半成品中的封装基板上成型出塑封层；对塑封后的半成品中的封装基板下表面制备多个焊球，以制得成品；获取成品的第二图像，将第二图像与预设的数据库进行比对，以识别第二图像中是否存在第二缺陷信息，本申请具有可对芯片封装过程中进行质量把控、提高封装质量和成品率的优点。
Description
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种多芯片封装方法。
背景技术
芯片封装工艺是指对半导体集成电路芯片安装外壳，利用一系列技术，将芯片在框架上布局粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。封装有着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对集成电路起着重要的作用。
现有芯片封装工艺由于受工艺条件影响，封装过程没有合理的进行封装质量进行严格把控，导致封装质量较差，最后制得的封装芯片经检测难以满足性能要求，成品率较低，增加了报废成本。
发明内容
本申请的主要目的在于提供一种多芯片封装方法，旨在解决现有芯片封装工艺封装质量较差，导致成品率较低的技术问题。
为实现上述目的，本申请提供一种多芯片封装方法，包括以下步骤：
制备出封装基板、第一芯片和第二芯片；
将第一芯片正装贴片于封装基板的上表面；
将第二芯片同时倒装焊接于第一芯片和封装基板的上表面，以制得半成品；
获取半成品的第一图像，将第一图像与预设的数据库进行比对，以识别第一图像中是否存在第一缺陷信息；其中，第一缺陷信息为第二芯片翘曲变形；
若识别第一图像中不存在第一缺陷信息，在半成品中的封装基板上成型出塑封层，以塑封第一芯片和第二芯片；
对塑封后的半成品中的封装基板下表面制备多个焊球，以制得成品；
获取成品的第二图像，将第二图像与预设的数据库进行比对，以识别第二图像中是否存在第二缺陷信息；其中，第二缺陷信息为焊球变形；
若识别第二图像中不存在第二缺陷信息，则制得合格的成品。
可选地，获取半成品的第一图像，将第一图像与预设的数据库进行比对，以识别第一图像中是否存在第一缺陷信息，包括：
获取半成品的原始图像；
对半成品的原始图像进行处理，以获得黑白分明的第一图像；
提取第一图像中的两个第一尖点和两个第二尖点；其中，两个第一尖点为对应第二芯片轮廓两侧的尖点，第二尖点为对应封装基板轮廓两侧的尖点；
将第一尖点和相邻第二尖点连线，以获得两条斜线段；
分别获取两条斜线段与水平面的夹角α和夹角β；
将夹角α和夹角β进行比较，若α≠β，则识别第一图像中存在第一缺陷信息。
可选地，若α=β，则还包括以下步骤：
基于第一图像，提取对应第二芯片上表面的轮廓线；
在轮廓线选取多个采样点；
在第一图像中构建水平基准线；
获取多个采样点与水平基准线之间的间距值；
将多个间距值互相比较，若存在不相等的间距值，则识别第一图像中存在第一缺陷信息。
可选地，获取成品的第二图像，将第二图像与预设的数据库进行比对，以识别第二图像中是否存在第二缺陷信息，包括：
获取成品的原始图像；
对成品的原始图像进行处理，以获得黑白分明的第二图像；
在第二图像中构建水平的参考基准线；其中，参考基准线平行于对应封装基板轮廓下表面的下方，且参考基准线与封装基板轮廓下表面的间距等于合格的焊球的厚度；
识别第二图像中对应焊球轮廓的最低点是否均在参考基准线上，若存在不在参考基准线上的最低点，则识别第二图像中存在第二缺陷信息。
可选地，若最低点均在参考基准线上，则还包括以下步骤：
获取每个焊球轮廓的半径值；
将多个焊球轮廓的半径值互相比较，若存在不相等的半径值，则识别第二图像中存在第二缺陷信息。
可选地，将第一芯片正装贴片于封装基板的上表面，包括：
在第一芯片的贴合面涂覆粘接层；
将第一芯片通过粘接层贴片于封装基板的上表面。
可选地，粘接层的材料为导电胶或环氧绝缘胶。
可选地，将第二芯片同时倒装焊接于第一芯片和封装基板的上表面，以制得半成品，包括：
在第二芯片的对应面制备多个第一凸点和第二凸点；其中，第一凸点用于和第一芯片对应位置键合，第二凸点用于和封装基板对应位置键合；
将第二芯片基于第一凸点和第二凸点倒装焊接于第一芯片和封装基板的上表面对应位置。
可选地，将第二芯片同时倒装焊接于第一芯片和封装基板的上表面，以制得半成品的步骤中，焊接的方式为回流焊，焊接温度为230℃~270℃。
可选地，封装基板为陶瓷基板。
本申请所能实现的有益效果如下：
本申请在封装过程中，当完成第一芯片和第二芯片的组装后，在该节点需对容易发生翘曲变形的第二芯片进行质检，质检时通过获取半成品的第一图像，将第一图像与预设的数据库进行比对，利用机器视觉识别技术，可有效且准确识别出第一图像中是否存在翘曲变形的第一缺陷信息，若存在，则需要进行返工或提前报废，若不存在，即可进入下一流程，即在封装基板上成型出塑封层，从而塑封第一芯片和第二芯片，最后封装基板下表面制备多个焊球以制得成品，在该节点需对易发生变形的焊球进行质检，质检时同样利用机器视觉识别技术，获取成品的第二图像，将第二图像与预设的数据库进行比对，从而识别第二图像中是否存在焊球变形的第二缺陷信息，层层把控，严格控制，从而提高了芯片封装质量，提高了成品率，降低了报废成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为本申请的实施例中一种多芯片封装方法的流程示意图；
图2为本申请的实施例中封装后的芯片结构示意图；
图3为本申请的实施例中第一图像中存在第一缺陷信息时的示意图；
图4为本申请的实施例中第一图像中存在第一缺陷信息时的示意图；
图5为本申请的实施例中第二图像中存在第二缺陷信息时的示意图。
附图标记：
110-封装基板，120-第一芯片，130-第二芯片，140-焊球，150-塑封层，160-粘接层，170-第一凸点，180-第二凸点，190-斜线段，210-采样点，220-水平基准线，230-参考基准线。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
实施例
参照图1-图5，本实施例提供一种多芯片封装方法，包括以下步骤：
制备出封装基板110、第一芯片120和第二芯片130；
将第一芯片120正装贴片于封装基板110的上表面；
将第二芯片130同时倒装焊接于第一芯片120和封装基板110的上表面，以制得半成品；
获取半成品的第一图像，将第一图像与预设的数据库进行比对，以识别第一图像中是否存在第一缺陷信息；其中，第一缺陷信息为第二芯片130翘曲变形；
若识别第一图像中不存在第一缺陷信息，在半成品中的封装基板110上成型出塑封层150，以塑封第一芯片120和第二芯片130；
对塑封后的半成品中的封装基板110下表面制备多个焊球140，以制得成品；
获取成品的第二图像，将第二图像与预设的数据库进行比对，以识别第二图像中是否存在第二缺陷信息；其中，第二缺陷信息为焊球140变形；
若识别第二图像中不存在第二缺陷信息，则制得合格的成品。
在本实施例中，在封装过程中，当完成第一芯片120和第二芯片130的组装后，由于第二芯片130是通过倒装焊接组装的，受焊接工艺和设备影响，在该节点容易导致第二芯片130发生翘曲变形缺陷，因此在该节点需对容易发生翘曲变形的第二芯片130进行质检，若通过人工目视质检，精度低，且效率低，因此本实施例质检时通过获取半成品的第一图像，将第一图像与预设的数据库进行比对，利用机器视觉识别技术，可有效且准确识别出第一图像中是否存在翘曲变形的第一缺陷信息，若存在，则需要根据翘曲变形程度进行返工或提前报废，避免后续影响产品使用质量，若不存在，即可进入下一流程，即在封装基板110上成型出塑封层150，从而塑封包覆第一芯片120和第二芯片130，并填充第一芯片120和第二芯片130的空隙，最后封装基板110下表面制备多个焊球140以制得成品，在该节点需对易发生变形的焊球140进行质检，质检时同样利用机器视觉识别技术，获取成品的第二图像，将第二图像与预设的数据库进行比对，从而识别第二图像中是否存在焊球140变形的第二缺陷信息，层层把控，严格控制，从而提高了芯片封装质量，提高了成品率，降低了报废成本。
需要说明的是，获取第一图像和第二图像时，可通过CCD工业相机进行图像的采集；第一芯片120可为处理器、存储器、SOC等各类功能芯片；本实施例中的第二芯片130采用芯片倒装焊接技术，与传统引线键合互连技术相比具有明显的优势，主要表现在尺寸更小、更薄，重量更轻，密度高；焊球140可通过电镀、植球等工艺实现。
作为一种可选的实施方式，获取半成品的第一图像，将第一图像与预设的数据库进行比对，以识别第一图像中是否存在第一缺陷信息，包括：
获取半成品的原始图像；
对半成品的原始图像进行处理，以获得黑白分明的第一图像；
提取第一图像中的两个第一尖点和两个第二尖点；其中，两个第一尖点为对应第二芯片130轮廓两侧的尖点，第二尖点为对应封装基板110轮廓两侧的尖点；
将第一尖点和相邻第二尖点连线，以获得两条斜线段190；
分别获取两条斜线段190与水平面的夹角α和夹角β；
将夹角α和夹角β进行比较，若α≠β，则识别第一图像中存在第一缺陷信息。
在本实施方式中，检测第一缺陷信息时，先对获取的半成品的原始图像进行处理，包括灰度处理和二值化处理等，从而获得黑白分明的第一图像，可清晰体现半成品的轮廓信息，便于后续特征的提取，然后提取第一图像中的两个第一尖点和两个第二尖点，这里第二芯片130轮廓两侧的尖点均有两个，均以下侧的尖点作为第一尖点，封装基板110轮廓两侧的尖点也对应有两个，均以上侧的尖点作为第二尖点，从而可快捷将距离相近的第一尖点和相邻第二尖点连线，从而获得两条斜线段190，通过计算两条斜线段190与水平面的夹角α和夹角β，由于封装基板110为无变形的水平板，因此可将封装基板110上的第二尖点作为位置不会改变的基准点，而第二芯片130若发生翘曲变形，其两侧的第一尖点均会有不同幅度的偏移，从而使得两条斜线段190斜度不同，即夹角α和夹角β不相等，从而可准确有效检测出第二芯片130是否发生翘曲变形，精度高，效率高，满足严格质检要求。
需要说明的是，第二芯片130的翘曲变形形式较多，一般为整体变形，例如整体倾斜、整体弯曲（包括向上拱起或向下拱起）等，变形后第二芯片130两侧变形量基本不会相等，极少存在中间局部变形或整体变形后两侧变形量相同的情况，因此基于本实施例可基本准确检测出翘曲变形缺陷。
作为一种可选的实施方式，若α=β，则还包括以下步骤：
基于第一图像，提取对应第二芯片130上表面的轮廓线；
在轮廓线选取多个采样点210；
在第一图像中构建水平基准线220；
获取多个采样点210与水平基准线220之间的间距值；
将多个间距值互相比较，若存在不相等的间距值，则识别第一图像中存在第一缺陷信息。
在本实施方式中，为提高缺陷检测精度，当检测到α=β时，还进行进一步的检测，通过提取对应第二芯片130上表面的轮廓线，轮廓线选取多个采样点210，采样点210选取范围尽量选在轮廓线中部区域，该区域局部形变量较大，轮廓线变形幅度也比较大，且选取的采样点210进行在非对称位置，选点数量跟轮廓线长度正相关，选取对应数量的采样点210后，同时可在轮廓线上方构建水平基准线220，水平基准线220与第二芯片130间距位置可不限制，在合理位置即可，然后分别计算多个采样点210与水平基准线220之间的间距值，获得间距值集合{d1,d2,d3,...dn}，然后将间距值集合的数据进行互相对比，若无变形，则应当d1=d2=d3=...=dn，若存在一定变形，则会存在不相等的间距值，因此本实施例可进一步检测出局部变形的情况，从而提高了检测精度。
需要说明的是，由于局部变形缺陷情况较少，本实施例对局部变形缺陷的检测可采用抽检形式，虽然通过本实施例获取间距值集合的方式也可适用于上述整体变形的检测，但是该方式数据处理量相对较大，因此采用上述夹角α和夹角β对比的方式数据处理量相对较少，且可基本准确检测出第二芯片130是否有翘曲变形，同时还提高了缺陷检测效率，适用性好。
作为一种可选的实施方式，获取成品的第二图像，将第二图像与预设的数据库进行比对，以识别第二图像中是否存在第二缺陷信息，包括：
获取成品的原始图像；
对成品的原始图像进行处理，以获得黑白分明的第二图像；
在第二图像中构建水平的参考基准线230；其中，参考基准线230平行于对应封装基板110轮廓下表面的下方，且参考基准线230与封装基板110轮廓下表面的间距等于合格的焊球140的厚度；
识别第二图像中对应焊球140轮廓的最低点是否均在参考基准线230上，若存在不在参考基准线230上的最低点，则识别第二图像中存在第二缺陷信息。
在本实施方式中，当获得成品时，由于焊球140受工艺影响也容易发生变形，变形后会对后续工艺以及产品组装造成影响，因此还需对焊球140变形缺陷进行检测，同理，检测时，通过对相机采集的成品的原始图像进行处理，从而获得黑白分明的第二图像，便于后续特征提取，然后在第二图像中构建水平的参考基准线230，该参考基准线230是合格的焊球140的厚度构建的，因此无变形缺陷的焊球140，其最低点应当处于参考基准线230上，若存在变形，可能导致焊球140的最低点在参考基准线230的上方或下方，焊球140收缩会导致其体积较小，其最低点则在参考基准线230的上方，焊球140膨胀会导致其体积较大，其最低点则在参考基准线230的下方，若检测到存在有不在参考基准线230上的最低点，即可识别出第二图像中存在焊球140变形的第二缺陷信息，从而可实现对焊球140变形缺陷的准确识别。
作为一种可选的实施方式，若最低点均在参考基准线230上，则还包括以下步骤：
获取每个焊球140轮廓的半径值；
将多个焊球140轮廓的半径值互相比较，若存在不相等的半径值，则识别第二图像中存在第二缺陷信息。
在本实施方式中，由于焊球140变形可能存在虽然发生变形，但受变形方向的影响，导致焊球140体积发生变化后，但其最低点仍在参考基准线230上的特殊情况，该特殊情况较少，因此本实施例检测到最低点均在参考基准线230上后，再进行进一步的检测（抽检即可），通过获取每个焊球140轮廓的半径值，将多个焊球140轮廓的半径值互相比较，若存在不相等的半径值，即可识别出第二图像中仍存在第二缺陷信息，若不存在，即可满足合格标准。
需要说明的是，获取每个焊球140轮廓的半径值时，由于焊球140变形后一般为椭圆形，因此先基于每个焊球140轮廓构建拟合圆，再计算每个拟合圆的半径值，以得到半径值集合{r1,r2,r3...rn}，将半径值集合的数据互相比较，从而可快速识别出是否存在异常值。
作为一种可选的实施方式，将第一芯片120正装贴片于封装基板110的上表面，包括：
在第一芯片120的贴合面涂覆粘接层160；
将第一芯片120通过粘接层160贴片于封装基板110的上表面。
在本实施方式中，通过在第一芯片120的贴合面涂覆粘接层160，再通过粘接层160将第一芯片120贴片于封装基板110的上表面的方式，从而实现对第一芯片120的正装贴片，组装效率高，且不易变形。
作为一种可选的实施方式，粘接层160的材料为导电胶或环氧绝缘胶。导电胶是一种固化或干燥后具有一定导电性的胶粘剂。它可以将多种导电材料连接在一起，使被连接材料间形成电的通路，既起到胶粘作用，固化后又起到导电作用；环氧绝缘胶即环氧树脂胶，一般是指以环氧树脂为主体所制得的胶粘剂，环氧树脂胶一般还需要加入环氧树脂固化剂使其固化，主要起到胶粘作用，不导电；根据不同工艺选择不同粘接层160的材料即可。
作为一种可选的实施方式，将第二芯片130同时倒装焊接于第一芯片120和封装基板110的上表面，以制得半成品，包括：
在第二芯片130的对应面制备多个第一凸点170和第二凸点180；其中，第一凸点170用于和第一芯片120对应位置键合，第二凸点180用于和封装基板110对应位置键合；
将第二芯片130基于第一凸点170和第二凸点180倒装焊接于第一芯片120和封装基板110的上表面对应位置。
在本实施方式中，通过多个第一凸点170和第二凸点180即可实现对第二芯片130的倒装焊接，其中第一凸点170用于形成第一芯片120与第二芯片130之间的电信号互连，第二凸点180用于形成第二芯片130与封装基板110之间的电信号互连。芯片倒装焊接技术与传统引线键合互连技术相比具有明显的优势，主要表现在尺寸小、薄，质量更轻，密度更高，且倒装焊接技术能增加单位面积内的I/O数量，减小由于信号传输路径过长而引起的不必要的延迟，以及降低引线键合技术而引入的多余的电感等寄生效应，改善信号完整性与电磁兼容性，同时散热能力提高。倒装焊接完成之后，在芯片与基板间使用环氧树脂进行填充，即形成塑封层150，将芯片、凸点和基板紧紧地黏附在一起，达到重新分配整个芯片上的热膨胀系数失配和机械冲击产生的应力和应变力的作用。
需要说明的是，第一凸点170和第二凸点180可为焊料凸点、金凸点或铜柱凸点，满足使用要求。
作为一种可选的实施方式，将第二芯片130同时倒装焊接于第一芯片120和封装基板110的上表面，以制得半成品的步骤中，焊接的方式为回流焊，焊接温度为230℃~270℃。
在本实施方式中，在倒装焊接时，采用回流焊工艺，回流焊是指通过加热融化预先涂布在焊盘上的焊锡膏，实现预先贴装在焊盘上的电子元器件的引脚或焊端和PCB板上的焊盘电气互连，以达到将电子元器件焊接在PCB板上的目的，回流焊是靠热气流对焊点的作用，胶状的焊剂在一定的高温气流下进行物理反应达到SMD的焊接，所以叫“回流焊”，因为气体在焊机内循环流动产生高温达到焊接；回流焊工艺采用不同焊料，在230℃~270℃内焊接温度梯度进行温度控制，为满足模块对散热、可靠性、小型化和轻量化等各方面的要求，因此采用多温度梯度组装方式，多温度梯度组装同时可以提高产品可维修型和可测试型。
作为一种可选的实施方式，封装基板110为陶瓷基板，包括包括AlN陶瓷基板和LTCC陶瓷基板两个多功能基板，每个多功能基板分别带有两个组装面，同时通过三维基板垂直互连，实现LTCC与AlN基板之间的电气与机械连接。其中，LTCC陶瓷基板表面精细线条加工有多种方法，包括表面薄膜加工技术、厚膜光刻加工技术、精密丝网印刷技术、Inkjet浆料直写技术，但各自具有优势，其中薄膜加工技术的精度较高，方法较为成熟，可操作性强；厚膜光刻的方法则具有较好的材料兼容性；Inkjet浆料直写技术加工精度高。
需要说明的是，无源元件埋置在陶瓷基板内部，为了在成型的LTCC陶瓷基板表面测试出埋置元件量值，在基板表面设计引出端，通过过孔来接到内层电极上。埋置电阻制作时采用过钌系氧化物电阻浆料，埋置电阻的阻值受电阻浆料类型、电阻尺寸、电阻厚度、埋置层数、热压压力、烧结曲线等因素的影响。埋置电阻的制作包括电极、埋置的方阻（片电阻率、面积电阻率）、尺寸、引出端的设计，埋置电阻的制作过程中考察不同电阻膜厚、不同叠压、不同烧结位置、不同的埋置层数的电阻阻值的影响。为满足埋置电阻器阻值精度的需求，还可以在埋置型电阻器上设计调阻槽以便激光调阻。埋置电容分为瓷体电容和介质电容。瓷体电容以LTCC生瓷带作为电容的介质层，电极位于生瓷带上下层。这种电容收到基板厚度和基板介电常数的影响，电容收到限制。介质电容为在同一基板层上设计电容器，介质为另外印刷的介质材料，这样可以使用一些高K材料，从而可以较为方便的改变电容器容量大小等参数。电容大小可通过增减电极层数、面积和加印介质浆料调整。埋置无源元件的多层布线陶瓷基板共烧过程中，由于导体、电容、电极等材料与生瓷带的膨胀系数及烧结温度等不同，烧结过程中陶瓷部分与金属部分收缩不一致 出现裂纹和针孔等缺陷。而且埋置无源元件是通过一次共烧形成，在基板内部形成独石结构，难于进行表面处理，因此电阻器、电容器和电感器印刷图形的精度和烧结收缩率直接关系到烧结后无源元件量值的精度。实现埋置电阻10Ω~10KΩ范围内精度达到±20%，埋置电容在5Pf~2000Pf范围内精度达到±10%。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种多芯片封装方法，其特征在于，包括以下步骤：
制备出封装基板、第一芯片和第二芯片；
将所述第一芯片正装贴片于所述封装基板的上表面；
将所述第二芯片同时倒装焊接于所述第一芯片和所述封装基板的上表面，以制得半成品；
获取所述半成品的第一图像，将所述第一图像与预设的数据库进行比对，以识别所述第一图像中是否存在第一缺陷信息；其中，所述第一缺陷信息为所述第二芯片翘曲变形；
若识别所述第一图像中不存在所述第一缺陷信息，在所述半成品中的所述封装基板上成型出塑封层，以塑封所述第一芯片和所述第二芯片；
对塑封后的所述半成品中的所述封装基板下表面制备多个焊球，以制得成品；
获取所述成品的第二图像，将所述第二图像与预设的数据库进行比对，以识别所述第二图像中是否存在第二缺陷信息；其中，所述第二缺陷信息为所述焊球变形；
若识别所述第二图像中不存在所述第二缺陷信息，则制得合格的所述成品。
2.如权利要求1所述的一种多芯片封装方法，其特征在于，所述获取所述半成品的第一图像，将所述第一图像与预设的数据库进行比对，以识别所述第一图像中是否存在第一缺陷信息，包括：
获取所述半成品的原始图像；
对所述半成品的原始图像进行处理，以获得黑白分明的第一图像；
提取所述第一图像中的两个第一尖点和两个第二尖点；其中，两个所述第一尖点为对应所述第二芯片轮廓两侧的尖点，所述第二尖点为对应所述封装基板轮廓两侧的尖点；
将所述第一尖点和相邻所述第二尖点连线，以获得两条斜线段；
分别获取两条所述斜线段与水平面的夹角α和夹角β；
将所述夹角α和所述夹角β进行比较，若α≠β，则识别所述第一图像中存在所述第一缺陷信息。
3.如权利要求2所述的一种多芯片封装方法，其特征在于，若α=β，则还包括以下步骤：
基于所述第一图像，提取对应所述第二芯片上表面的轮廓线；
在所述轮廓线选取多个采样点；
在所述第一图像中构建水平基准线；
获取多个所述采样点与所述水平基准线之间的间距值；
将多个所述间距值互相比较，若存在不相等的间距值，则识别所述第一图像中存在所述第一缺陷信息。
4.如权利要求1-3中任一项所述的一种多芯片封装方法，其特征在于，所述获取所述成品的第二图像，将所述第二图像与预设的数据库进行比对，以识别所述第二图像中是否存在第二缺陷信息，包括：
获取所述成品的原始图像；
对所述成品的原始图像进行处理，以获得黑白分明的第二图像；
在所述第二图像中构建水平的参考基准线；其中，所述参考基准线平行于对应所述封装基板轮廓下表面的下方，且所述参考基准线与所述封装基板轮廓下表面的间距等于合格的所述焊球的厚度；
识别所述第二图像中对应所述焊球轮廓的最低点是否均在所述参考基准线上，若存在不在所述参考基准线上的最低点，则识别所述第二图像中存在所述第二缺陷信息。
5.如权利要求4所述的一种多芯片封装方法，其特征在于，若所述最低点均在所述参考基准线上，则还包括以下步骤：
获取每个所述焊球轮廓的半径值；
将多个所述焊球轮廓的半径值互相比较，若存在不相等的半径值，则识别所述第二图像中存在所述第二缺陷信息。
6.如权利要求1所述的一种多芯片封装方法，其特征在于，所述将所述第一芯片正装贴片于所述封装基板的上表面，包括：
在所述第一芯片的贴合面涂覆粘接层；
将所述第一芯片通过所述粘接层贴片于所述封装基板的上表面。
7.如权利要求6所述的一种多芯片封装方法，其特征在于，所述粘接层的材料为导电胶或环氧绝缘胶。
8.如权利要求1所述的一种多芯片封装方法，其特征在于，所述将所述第二芯片同时倒装焊接于所述第一芯片和所述封装基板的上表面，以制得半成品，包括：
在所述第二芯片的对应面制备多个第一凸点和第二凸点；其中，所述第一凸点用于和所述第一芯片对应位置键合，所述第二凸点用于和所述封装基板对应位置键合；
将所述第二芯片基于所述第一凸点和所述第二凸点倒装焊接于所述第一芯片和所述封装基板的上表面对应位置。
9.如权利要求1或8所述的一种多芯片封装方法，其特征在于，所述将所述第二芯片同时倒装焊接于所述第一芯片和所述封装基板的上表面，以制得半成品的步骤中，所述焊接的方式为回流焊，焊接温度为230℃~270℃。
10.如权利要求1所述的一种多芯片封装方法，其特征在于，所述封装基板为陶瓷基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311535173.9A CN117253812B (zh) | 2023-11-17 | 2023-11-17 | 一种多芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311535173.9A CN117253812B (zh) | 2023-11-17 | 2023-11-17 | 一种多芯片封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117253812A true CN117253812A (zh) | 2023-12-19 |
| CN117253812B CN117253812B (zh) | 2024-04-02 |
Family
ID=89129887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311535173.9A Active CN117253812B (zh) | 2023-11-17 | 2023-11-17 | 一种多芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253812B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465152A (en) * | 1994-06-03 | 1995-11-07 | Robotic Vision Systems, Inc. | Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures |
| JP2000011174A (ja) * | 1998-06-19 | 2000-01-14 | Tani Denki Kogyo Kk | 画像認識による計測方法および計測装置および記録媒体 |
| US6177682B1 (en) * | 1998-10-21 | 2001-01-23 | Novacam Tyechnologies Inc. | Inspection of ball grid arrays (BGA) by using shadow images of the solder balls |
| JP2001281169A (ja) * | 2000-03-28 | 2001-10-10 | Matsushita Electric Ind Co Ltd | 接合検査装置及び方法、並びに接合検査方法を実行させるプログラムを記録した記録媒体 |
| US6590409B1 (en) * | 2001-12-13 | 2003-07-08 | Lsi Logic Corporation | Systems and methods for package defect detection |
| CN109560057A (zh) * | 2018-11-16 | 2019-04-02 | 华进半导体封装先导技术研发中心有限公司 | 一种多芯片倒装贴片三维集成封装结构及其制造方法 |
| CN114152627A (zh) * | 2022-02-09 | 2022-03-08 | 季华实验室 | 芯片电路缺陷检测方法、装置、电子设备及存储介质 |
| CN114612423A (zh) * | 2022-03-09 | 2022-06-10 | 江西誉鸿锦材料科技有限公司 | 一种芯片封装缺陷检测方法 |
-
2023
- 2023-11-17 CN CN202311535173.9A patent/CN117253812B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465152A (en) * | 1994-06-03 | 1995-11-07 | Robotic Vision Systems, Inc. | Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures |
| JP2000011174A (ja) * | 1998-06-19 | 2000-01-14 | Tani Denki Kogyo Kk | 画像認識による計測方法および計測装置および記録媒体 |
| US6177682B1 (en) * | 1998-10-21 | 2001-01-23 | Novacam Tyechnologies Inc. | Inspection of ball grid arrays (BGA) by using shadow images of the solder balls |
| JP2001281169A (ja) * | 2000-03-28 | 2001-10-10 | Matsushita Electric Ind Co Ltd | 接合検査装置及び方法、並びに接合検査方法を実行させるプログラムを記録した記録媒体 |
| US6590409B1 (en) * | 2001-12-13 | 2003-07-08 | Lsi Logic Corporation | Systems and methods for package defect detection |
| CN109560057A (zh) * | 2018-11-16 | 2019-04-02 | 华进半导体封装先导技术研发中心有限公司 | 一种多芯片倒装贴片三维集成封装结构及其制造方法 |
| CN114152627A (zh) * | 2022-02-09 | 2022-03-08 | 季华实验室 | 芯片电路缺陷检测方法、装置、电子设备及存储介质 |
| CN114612423A (zh) * | 2022-03-09 | 2022-06-10 | 江西誉鸿锦材料科技有限公司 | 一种芯片封装缺陷检测方法 |
Non-Patent Citations (2)
| Title |
|---|
| 陆向宁;何贞志;胡宁宁;宿磊;聂磊;: "主动红外热成像焊球缺陷检测方法研究", 机械工程学报, no. 10 * |
| 陆向宁;何贞志;胡宁宁;宿磊;聂磊;: "主动红外热成像焊球缺陷检测方法研究", 机械工程学报, no. 10, 20 May 2016 (2016-05-20) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117253812B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8445322B2 (en) | Method of fabricating semiconductor package | |
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| US7511371B2 (en) | Multiple die integrated circuit package | |
| US6198165B1 (en) | Semiconductor device | |
| US20070170582A1 (en) | Component-containing module and method for producing the same | |
| US5814890A (en) | Thin-type semiconductor package | |
| US6232661B1 (en) | Semiconductor device in BGA package and manufacturing method thereof | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US20070013083A1 (en) | Semiconductor device and a manufacturing method of the same | |
| US7450395B2 (en) | Circuit module and circuit device including circuit module | |
| JPH06216532A (ja) | 素子内蔵多層基板 | |
| CN117253812B (zh) | 一种多芯片封装方法 | |
| US6953991B2 (en) | Semiconductor device | |
| JPH07235620A (ja) | 半導体装置とその製造方法及びその実装構造と実装方法 | |
| JP2948595B2 (ja) | Ｉｃカード用ｉｃモジュールおよびその製造方法 | |
| US5485337A (en) | Thin film magnetic head structure and method of fabricating the same for accurately locating and connecting terminals to terminal connections | |
| JP4376448B2 (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| EP0892987B1 (en) | Method for manufacturing multi-chip modules utilizing direct lead attach | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| CN220821560U (zh) | 一种基于htcc基板的封装结构 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| KR0161617B1 (ko) | 탭을 이용한 볼그리드어레이 패키지장치 및 그 패키지방법 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |