CN114152627A - 芯片电路缺陷检测方法、装置、电子设备及存储介质 - Google Patents
芯片电路缺陷检测方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114152627A CN114152627A CN202210120120.XA CN202210120120A CN114152627A CN 114152627 A CN114152627 A CN 114152627A CN 202210120120 A CN202210120120 A CN 202210120120A CN 114152627 A CN114152627 A CN 114152627A
- Authority
- CN
- China
- Prior art keywords
- chip
- actual
- circuit
- column vector
- vector array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 208
- 238000001514 detection method Methods 0.000 title claims abstract description 65
- 238000012545 processing Methods 0.000 claims abstract description 44
- 238000003491 array Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 56
- 238000004590 computer program Methods 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 5
- 230000011218 segmentation Effects 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Quality & Reliability (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
本申请属于检测技术领域，公开了一种芯片电路缺陷检测方法、装置、电子设备及存储介质，通过获取待测芯片的实际图像；把实际图像分割为多个第一实际图像条；对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像；从而可自动化并快速准确地检测芯片电路缺陷情况，且不会损伤芯片表面。
Description
技术领域
本申请涉及检测技术领域，具体而言，涉及一种芯片电路缺陷检测方法、装置、电子设备及存储介质。
背景技术
在对光电集成芯片进行大板级扇出型封装的过程中，需要将逻辑芯片的表面按照设计好的电路图进行打孔，将打完孔的芯片上下表面再进行电路层的排布，但电路在进行排布的过程中，可能会由于工艺问题、人员操作问题或异物残留等原因导致电路层出现缺陷（例如纤维丝或油渍残留在电路层，导致电路开路），因此需要对芯片的电路的导通性进行检测，传统的检测方法是利用检测针进行检测或由人工通过显微镜进行检测，两种方法的检测效率均较低，此外，通过检测针进行检测可能会对芯片表面产生新的损伤或刮伤，人工检测对人员经验的依赖性强且容易出现漏检情况。为此，需要寻求一种自动化的不会损伤芯片表面且能够快速准确地检测芯片电路缺陷的检测方法。
发明内容
本申请的目的在于提供一种芯片电路缺陷检测方法、装置、电子设备及存储介质，可自动化并快速准确地检测芯片电路缺陷情况，且不会损伤芯片表面。
第一方面，本申请提供了一种芯片电路缺陷检测方法，用于对表面排布有电路的芯片进行电路缺陷检测，包括步骤：
A1.获取待测芯片的实际图像；
A2.把所述实际图像分割为多个第一实际图像条；
A3.对各所述第一实际图像条进行二值化处理，得到对应的第二实际图像条；
A4.提取所述第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
A5.对比包含电路图像信息的所述实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；所述标准列向量数组是根据所述待测芯片的标准图像生成的列向量数组；
A6.在所述待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
该芯片电路缺陷检测方法，通过把待测芯片的实际图像分割为多个图像条，对图像条进行二值化处理后，根据其各列像素点的实际列向量数组，通过把各实际列向量数组与相应的标准列向量数组进行对比可准确地判断是否存在电路缺陷，并实现对缺陷区域的准确定位，且实现了检测过程的自动化；此外，由于在进行实际列向量数组和标准列向量数组的对比时，仅用包含电路图像信息的实际列向量数组进行对比，只包含背景信息的实际列向量数组不进行对比，从而可有效降低数据处理量，提高检测效率；在检测时只需对芯片进行无接触的图像拍摄，不会损伤芯片表面。
优选地，步骤A2包括：
按照预设的像素宽度，把所述实际图像在横向方向上或纵向方向上均匀分割为多个第一实际图像条。
优选地，步骤A2之后和步骤A3之前，还包括步骤：
舍弃不包含电路图像信息的所述第一实际图像条。
从而可进一步降低数据处理量，提高检测效率。
优选地，在所述第一实际图像条由所述实际图像在横向方向上均匀分割而成的时候，所述第二实际图像条的单列像素点是指在纵向方向上属于同一列的像素点；
在所述第一实际图像条由所述实际图像在纵向方向上均匀分割而成的时候，所述第二实际图像条的单列像素点是指在横向方向上属于同一列的像素点。
在一些实施方式中，步骤A5包括：
用所述实际列向量数组和相应的标准列向量数组作差，得到差值向量数组；
根据所述差值向量数组判断所述待测芯片是否存在电路缺陷；
在所述待测芯片存在电路缺陷时，根据所述差值向量数组对缺陷区域进行定位。
该方式直接根据实际列向量数组和相应的标准列向量数组之间的差值向量数组进行电路缺陷情况的判断，逻辑简单，处理效率较高。
在另一些实施方式中，步骤A5包括：
计算所述实际列向量数组和相应的标准列向量数组的相似度；
根据所述相似度判断所述实际列向量数组是否包含缺陷信息；
根据所述实际列向量数组是否包含缺陷信息的判断结果判定所述待测芯片是否存在电路缺陷；
在所述待测芯片存在电路缺陷时，计算包含缺陷信息的所述实际列向量数组和相应的标准列向量数组的差值向量数组，并根据所述差值向量数组对缺陷区域进行定位。
该方式根据实际列向量数组和相应的标准列向量数组之间的相似度进行电路缺陷情况的判断，检测结果的准确性较高。
优选地，所述根据所述差值向量数组对缺陷区域进行定位的步骤包括：
获取所述差值向量数组中非零的差值数据所对应的像素点的坐标数据。
第二方面，本申请提供了一种芯片电路缺陷检测装置，用于对表面排布有电路的芯片进行电路缺陷检测，包括：
第一获取模块，用于获取待测芯片的实际图像；
分割模块，用于把所述实际图像分割为多个第一实际图像条；
二值化处理模块，用于对各所述第一实际图像条进行二值化处理，得到对应的第二实际图像条；
第一提取模块，用于提取所述第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
第一执行模块，用于对比包含电路图像信息的所述实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；所述标准列向量数组是根据所述待测芯片的标准图像生成的列向量数组；
第二执行模块，用于在所述待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
该芯片电路缺陷检测装置，通过把待测芯片的实际图像分割为多个图像条，对图像条进行二值化处理后，根据其各列像素点的实际列向量数组，通过把各实际列向量数组与相应的标准列向量数组进行对比可准确地判断是否存在电路缺陷，并实现对缺陷区域的准确定位，且实现了检测过程的自动化；此外，由于在进行实际列向量数组和标准列向量数组的对比时，仅用包含电路图像信息的实际列向量数组进行对比，只包含背景信息的实际列向量数组不进行对比，从而可有效降低数据处理量，提高检测效率；在检测时只需对芯片进行无接触的图像拍摄，不会损伤芯片表面。
第三方面，本申请提供了一种电子设备，包括处理器和存储器，所述存储器存储有所述处理器可执行的计算机程序，所述处理器执行所述计算机程序时，运行如前文所述芯片电路缺陷检测方法中的步骤。
第四方面，本申请提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如前文所述芯片电路缺陷检测方法中的步骤。
有益效果：
本申请提供的芯片电路缺陷检测方法、装置、电子设备及存储介质，通过获取待测芯片的实际图像；把所述实际图像分割为多个第一实际图像条；对各所述第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取所述第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的所述实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；所述标准列向量数组是根据所述待测芯片的标准图像生成的列向量数组；在所述待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像；从而，可自动化并快速准确地检测芯片电路缺陷情况，且不会损伤芯片表面。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请了解。
附图说明
图1为本申请实施例提供的芯片电路缺陷检测方法的流程图。
图2为本申请实施例提供的芯片电路缺陷检测装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
图4为一种示例性的芯片的局部放大图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参照图1，图1是本申请一些实施例中的一种芯片电路缺陷检测方法，用于对表面排布有电路的芯片（例如光电集成芯片，但不限于此）进行电路缺陷检测，包括步骤：
A1.获取待测芯片的实际图像；
A2.把实际图像分割为多个第一实际图像条；
A3.对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；
A4.提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
A5.对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；
A6.在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
该芯片电路缺陷检测方法，通过把待测芯片的实际图像分割为多个图像条，对图像条进行二值化处理后，根据其各列像素点的实际列向量数组，通过把各实际列向量数组与相应的标准列向量数组进行对比可准确地判断是否存在电路缺陷，并实现对缺陷区域的准确定位，且实现了检测过程的自动化；此外，由于在进行实际列向量数组和标准列向量数组的对比时，仅用包含电路图像信息的实际列向量数组进行对比，只包含背景信息的实际列向量数组不进行对比，从而可有效降低数据处理量，提高检测效率；在检测时只需对芯片进行无接触的图像拍摄，不会损伤芯片表面。
在实际应用中，为了保证检测结果准确，需要保证待测芯片的实际图像具有较高的分辨率，因此可通过高分辨率光学工业拍照装置（如CCD相机、高分辨率光学相机、工业面阵相机等）采集待测芯片的实际图像，为保证每个待检测芯片的实际列向量数组与标准图像的标准列向量数组之间均具有相同的对应关系，可把高分辨率光学工业拍照装置的位置和待测芯片的放置位置固定，例如，采用三孔定位法对待测芯片的放置位置进行定位（具体地，可在拍摄台上设置与待测芯片的其中三个不在同一直线上的孔相适配的定位柱，把待测芯片放置在拍摄台时使三个定位柱插入相应的孔中）；其中，在采集待测芯片的实际图像时，可使高分辨率光学工业拍照装置的光轴垂直地对准待测芯片的中心。
需要说明的是，待测芯片的标准图像是与其实际图像具有相同分辨率和相同像素尺寸的图像，该标准图像中不存在缺陷区域，根据待测芯片的标准图像生成标准列向量数组的具体方法与根据待测芯片的实际图像生成实际列向量数组的方法相同，标准图像的标准列向量数组可预先生成并存储。
在一些实施方案中，标准图像根据以下方式获得：
将待测芯片的设计电路图按1:1的比例叠加在与该待测芯片形状尺寸相同的芯片区域图像（一般为矩形区域图像，但不限于此）上；
把叠加有设计电路图的芯片区域图像放置在一个空白图像中，并对叠加有设计电路图的芯片区域图像进行缩放和位置调整，使芯片区域图像的像素尺寸与实际图像中的待测芯片的像素尺寸相同，并使芯片区域图像在空白图像中的位置与待测芯片在实际图像中的位置相同；其中，空白图像为与实际图像具有相同分辨率和相同像素尺寸的纯色图像（例如纯白色图像，但不限于此）。
在另一些实施方式中，标准图像根据以下方式获得：
从与待测芯片同批次的芯片中选取没有缺陷的芯片作为标准芯片；
采用与采集实际图像的拍摄条件相同的拍摄条件（具体地，芯片的放置位置以及高分辨率光学工业拍照装置的位置、角度和内部设定的参数均与采集实际图像时相同），拍摄该标准芯片的图像作为标准图像。
实际上，标准图像的获取方式不限于此。
在本实施例中，步骤A2包括：
按照预设的像素宽度，把实际图像在横向方向上或纵向方向上均匀分割为多个第一实际图像条。
其中，横向为左右方向，纵向为上下方向，预设的像素宽度的宽度值可根据实现需要设置；假设实际图像的像素尺寸为n*m（即包括n行m列像素点），预设的像素宽度为k，若把实际图像在横向方向上均匀分割为多个第一实际图像条，则每个第一实际图像条的像素尺寸为n*k（即包括n行k列像素点），若把实际图像在纵向方向上均匀分割为多个第一实际图像，则每个第一实际图像条的像素尺寸为k*m（即包括k行m列像素点）。
在实际应用中，不限于在横向方向上或纵向方向上把实际图像分割为多个第一实际图像条。
在一些优选实施方式中，步骤A2之后和步骤A3之前，还包括步骤：
舍弃不包含电路图像信息的第一实际图像条。
实际上，完整的实际图像中会包含背景部分的图像，图中的芯片区域内也有不包含电路的局部区域，在分割出的第一实际图像条中，可能存在一些只包含背景部分和/或芯片区域的非电路部分的第一实际图像条（这种第一实际图像条即为不包含电路图像信息的第一实际图像条），舍弃这种第一实际图像条后，在后续的二值化处理、生成实际列向量数组、进行实际列向量数组和标准列向量数组的对比等处理过程中无须考虑这种第一实际图像条，从而可降低数据处理量，提高检测效率。
其中，可通过图像特征识别的方法来判断各第一实际图像条是否包含电路图像信息；例如，在采集待测芯片的实际图像时，可把拍摄台的颜色设为与待测芯片明显不同的颜色，从而使实际图像的背景部分的颜色与待测芯片的颜色具有明显区别，实际上，待测芯片的电路的颜色与芯片主体的颜色也具有明显区别（例如图4为一种示例性的芯片的局部放大图，其中，条纹部分为电路，被圈定的部分为粘在芯片上的异物，条纹之间的区域为芯片主体，条纹部分与芯片主体之间的颜色具有明显区别），从而可通过颜色特征来判断各第一实际图像条是否包含电路图像信息，具体地，若第一实际图像条中含有至少一个像素点的像素值在第一预设像素值范围内（具体范围根据电路的实际颜色设置），则判定该第一实际图像条包含电路图像信息，否则判定该第一实际图像条不包含电路图像信息。但判断第一实际图像条是否包含电路图像信息的方法不限于此。
步骤A3中，对保留的第一实际图像条进行二值化处理，可采用以下方式之一进行二值化处理：
方式一，把像素值小于第一预设像素阈值（根据电路的实际颜色设置）的像素点的像素值调整为0，并把像素值不小于第一预设像素阈值的像素点的像素值调整为255；
方式二，把像素值在第二预设像素范围内（具体范围根据电路的实际颜色设置）的像素点的像素值调整为0，把像素值不在第二预设像素范围内的像素点的像素值调整为255。
二值化处理的具体方式不限于此。通过二值化处理后，第一实际图像条只有黑白两种颜色，其中，电路的颜色为黑色，背景部分和待测芯片的主体部分为白色，缺陷区域的颜色可能为黑色也可能为白色。通过二值化处理，可实现电路部分和其它部分的分割，保证后续对比包含电路图像信息的实际列向量数组和相应的标准列向量数组以进行电路缺陷情况判断和缺陷区域定位的准确性。
其中，在第一实际图像条由实际图像在横向方向上均匀分割而成的时候，第二实际图像条的单列像素点是指在纵向方向上属于同一列的像素点；例如，假设实际图像的像素尺寸为n*m，此时，单列像素点包括n个像素点，从而步骤A4中提取得到的实际列向量数组包括n个像素值数据。
其中，在第一实际图像条由实际图像在纵向方向上均匀分割而成的时候，第二实际图像条的单列像素点是指在横向方向上属于同一列的像素点；例如，假设实际图像的像素尺寸为n*m，此时，单列像素点包括m个像素点，从而步骤A4中提取得到的实际列向量数组包括m个像素值数据。
在一些实施方式中，步骤A4包括：
提取第二实际图像条的每列像素点的像素值生成对应的一个实际列向量数组。
从而，实际列向量数组中的每个像素值数据均等于对应一列像素点中的一个像素点的像素值。通过该方式生成的实际列向量数组的数量相对较多，但能够保证检测结果更加准确。
在另一些实施方式中，步骤A4包括：
以相邻的多列像素点为一组像素点（每组像素点的列数可根据实际需要设置），把第二实际图像条的像素点平均分为若干组像素点；
提取同一组像素点中每列像素点的像素值组成相应的一个初步数组；
计算同一组像素点的各初步数组的平均数组作为一个实际列向量数组。
其中，实际列向量数组中的每一个像素值数据均等于相应的各初步数组中对应的像素值的均值；例如，假设同一组像素点包括两列像素点，提取得到的两个初步数组分别为[x1,x2,…，xn]、[y1,y2，…,yn],则得到的实际列向量数组为[（x1+y1）/2，（x2+y2）/2，…，（xn+yn）/2]。通过该方式生成的实际列向量数组的数量相对较少，更有利于提高处理效率。一般地，为了提高处理效率的同时，保证检测结果具有较高的准确性，可以把相邻的2-3列像素点作为一组像素点。
其中，由于根据待测芯片的标准图像生成标准列向量数组的具体方法与根据待测芯片的实际图像生成实际列向量数组的方法相同，实际列向量数组和标准列向量数组之间具有一一对应的关系，步骤A5中可根据这种对应关系，用实际列向量数组与相应的标准列向量数组进行比较。例如，可对生成的实际列向量数组进行编号，标准列向量数组也采用相同的编号规则进行编号，从而，相互对应的实际列向量数组和标准列向量数组具有相同的序号，在进行对比时，把具有相同序号的实际列向量数组和标准列向量数组进行对比即可。
在一些实施方式中，步骤A5包括：
用实际列向量数组和相应的标准列向量数组作差，得到差值向量数组；
根据差值向量数组判断待测芯片是否存在电路缺陷；
在待测芯片存在电路缺陷时，根据差值向量数组对缺陷区域进行定位。
该方式直接根据实际列向量数组和相应的标准列向量数组之间的差值向量数组进行电路缺陷情况的判断，逻辑简单，处理效率较高。
其中，差值向量数组包括多个差值数据，每个差值数据等于实际列向量数组和相应的标准列向量数组中对应的像素值数据之差。例如，实际列向量数组为[z1,z2,…，zn]，相应的标准列向量数组为[s1,s2,…，sn]，则差值向量数组为[z1-s1,z2-s2,…，zn-sn]。
其中，根据差值向量数组判断待测芯片是否存在电路缺陷的步骤包括：若至少一个差值向量数组中包含非零的差值数据，则判定该待测芯片存在电路缺陷；否则，判定该待测芯片不存在电路缺陷。
其中，根据差值向量数组对缺陷区域进行定位的步骤包括：
获取差值向量数组中非零的差值数据所对应的像素点（以下把这种像素点称为异常像素点）的坐标数据。
对于实际列向量数组由单列像素点的像素值生成的情况，差值向量数组中的每个差值数据对应一个像素点，非零的差值数据对应的像素点即为异常像素点，从而直接提取其坐标数据。对于实际列向量数组由多列像素点的像素值生成的情况，差值向量数组中的每个差值数据对应多个像素点，可把非零的差值数据对应的多个像素点均判定为异常像素点，从而提取其坐标数据，也可先把非零的差值数据对应多个像素点的实际像素值（即在第二实际图像条中的像素值）分别与其标准像素值（根据标准图像获取，具体获取方法与根据实际图像获取实际像素值的方法相同）进行对比，若实际像素值与标准像素值不相等才判定该像素点为异常像素点，进而提取其坐标数据。
在另一些实施方式中，步骤A5包括：
计算实际列向量数组和相应的标准列向量数组的相似度；
根据相似度判断实际列向量数组是否包含缺陷信息；
根据实际列向量数组是否包含缺陷信息的判断结果判定待测芯片是否存在电路缺陷；
在待测芯片存在电路缺陷时，计算包含缺陷信息的实际列向量数组和相应的标准列向量数组的差值向量数组（具体计算方法参考前文），并根据差值向量数组对缺陷区域进行定位（具体定位方法参考前文）。
该方式根据实际列向量数组和相应的标准列向量数组之间的相似度进行电路缺陷情况的判断，检测结果的准确性较高。
在实际应用中，电路的宽度会存在一定误差，一般不会与标准的电路宽度完全一致，电路的宽度有误差并不代表一定存在缺陷，若直接根据实际列向量数组和相应的标准列向量数组之间的差值向量数组进行电路缺陷情况的判断，电路的宽度误差可能会导致具有非零差值数据的差值向量数组的出现，从而被误判为有缺陷。此处，根据实际列向量数组和相应的标准列向量数组之间的相似度进行电路缺陷情况的判断，具有一定的容差性能，可降低由于电路的宽度误差引起误判的概率，从而使检测结果具有更高的准确性。
其中，实际列向量数组和相应的标准列向量数组之间的相似度可以是皮尔逊相关系数、欧几里得距离、Cosine相似度、对数似然相似度、曼哈顿距离或其它相似度。
其中，根据相似度判断实际列向量数组是否包含缺陷信息的步骤包括：若相似度小于预设相似度阈值（可根据实际需要设置），则判定实际列向量数组包含缺陷信息，否则判定实际列向量数组不包含缺陷信息。
其中，根据实际列向量数组是否包含缺陷信息的判断结果判定待测芯片是否存在电路缺陷的步骤包括：若至少一个实际列向量数组包含缺陷信息，则判定待测芯片存在电路缺陷，否则判定待测芯片不存在电路缺陷。
在本实施例中，步骤A6包括：
汇总异常像素点的坐标数据；
根据异常像素点的坐标数据，在待测芯片的实际图像中对异常像素点进行聚类（可采用现有的聚类算法进行聚类），得到若干个异常像素点聚类区域；
在待测芯片的实际图像中，分别用预设形状的标定框包围各异常像素点聚类区域，得到电路检测图像（此处，该标定框即为缺陷特征标记）。
例如图4中，标定框的形状为椭圆形，但不限于此，且标定框可以为预设的颜色（如红色，但不限于此）。实际应用中，也不限于用标定框对异常像素点聚类区域进行标定（即缺陷特征标记不限于为标定框）。
在实际应用中，在得到该电路检测图像后，可对该电路检测图像进行显示，以便人工对标定的缺陷位置进行确认，因此，用标定框进行标定，不会对标定框内部的图像造成遮挡，方便人工确认。
由上可知，该芯片电路缺陷检测方法，通过获取待测芯片的实际图像；把实际图像分割为多个第一实际图像条；对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像；从而可自动化并快速准确地检测芯片电路缺陷情况，且不会损伤芯片表面。
请参考图2，本申请提供了一种芯片电路缺陷检测装置，用于对表面排布有电路的芯片进行电路缺陷检测，包括：
第一获取模块1，用于获取待测芯片的实际图像；
分割模块2，用于把实际图像分割为多个第一实际图像条；
二值化处理模块3，用于对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；
第一提取模块4，用于提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
第一执行模块5，用于对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；
第二执行模块6，用于在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
该芯片电路缺陷检测装置，通过把待测芯片的实际图像分割为多个图像条，对图像条进行二值化处理后，根据其各列像素点的实际列向量数组，通过把各实际列向量数组与相应的标准列向量数组进行对比可准确地判断是否存在电路缺陷，并实现对缺陷区域的准确定位，且实现了检测过程的自动化；此外，由于在进行实际列向量数组和标准列向量数组的对比时，仅用包含电路图像信息的实际列向量数组进行对比，只包含背景信息的实际列向量数组不进行对比，从而可有效降低数据处理量，提高检测效率；在检测时只需对芯片进行无接触的图像拍摄，不会损伤芯片表面。
在实际应用中，为了保证检测结果准确，需要保证待测芯片的实际图像具有较高的分辨率，因此可通过高分辨率光学工业拍照装置（如CCD相机、高分辨率光学相机、工业面阵相机等）采集待测芯片的实际图像，为保证每个待检测芯片的实际列向量数组与标准图像的标准列向量数组之间均具有相同的对应关系，可把高分辨率光学工业拍照装置的位置和待测芯片的放置位置固定，例如，采用三孔定位法对待测芯片的放置位置进行定位（具体地，可在拍摄台上设置与待测芯片的其中三个不在同一直线上的孔相适配的定位柱，把待测芯片放置在拍摄台时使三个定位柱插入相应的孔中）；其中，在采集待测芯片的实际图像时，可使高分辨率光学工业拍照装置的光轴垂直地对准待测芯片的中心。
需要说明的是，待测芯片的标准图像是与其实际图像具有相同分辨率和相同像素尺寸的图像，该标准图像中不存在缺陷区域，根据待测芯片的标准图像生成标准列向量数组的具体方法与根据待测芯片的实际图像生成实际列向量数组的方法相同，标准图像的标准列向量数组可预先生成并存储。
在一些实施方案中，标准图像根据以下方式获得：
将待测芯片的设计电路图按1:1的比例叠加在与该待测芯片形状尺寸相同的芯片区域图像（一般为矩形区域图像，但不限于此）上；
把叠加有设计电路图的芯片区域图像放置在一个空白图像中，并对叠加有设计电路图的芯片区域图像进行缩放和位置调整，使芯片区域图像的像素尺寸与实际图像中的待测芯片的像素尺寸相同，并使芯片区域图像在空白图像中的位置与待测芯片在实际图像中的位置相同；其中，空白图像为与实际图像具有相同分辨率和相同像素尺寸的纯色图像（例如纯白色图像，但不限于此）。
在另一些实施方式中，标准图像根据以下方式获得：
从与待测芯片同批次的芯片中选取没有缺陷的芯片作为标准芯片；
采用与采集实际图像的拍摄条件相同的拍摄条件（具体地，芯片的放置位置以及高分辨率光学工业拍照装置的位置、角度和内部设定的参数均与采集实际图像时相同），拍摄该标准芯片的图像作为标准图像。
实际上，标准图像的获取方式不限于此。
在本实施例中，分割模块2用于在把实际图像分割为多个第一实际图像条的时候，执行：
按照预设的像素宽度，把实际图像在横向方向上或纵向方向上均匀分割为多个第一实际图像条。
其中，横向为左右方向，纵向为上下方向，预设的像素宽度的宽度值可根据实现需要设置；假设实际图像的像素尺寸为n*m（即包括n行m列像素点），预设的像素宽度为k，若把实际图像在横向方向上均匀分割为多个第一实际图像，则每个第一实际图像条的像素尺寸为n*k（即包括n行k列像素点），若把实际图像在纵向方向上均匀分割为多个第一实际图像，则每个第一实际图像条的像素尺寸为k*m（即包括k行m列像素点）。
在实际应用中，不限于在横向方向上或纵向方向上把实际图像分割为多个第一实际图像条。
在一些优选实施方式中，该芯片电路缺陷检测装置还包括：
筛选模块，用于舍弃不包含电路图像信息的第一实际图像条。
实际上，完整的实际图像中会包含背景部分的图像，图中的芯片区域内也有不包含电路的局部区域，在分割出的第一实际图像条中，可能存在一些只包含背景部分和/或芯片区域的非电路部分的第一实际图像条（这种第一实际图像条即为不包含电路图像信息的第一实际图像条），舍弃这种第一实际图像条后，在后续的二值化处理、生成实际列向量数组、进行实际列向量数组和标准列向量数组的对比等处理过程中无需考虑这种第一实际图像条，从而可降低数据处理量，提高检测效率。
其中，筛选模块可通过图像特征识别的方法来判断各第一实际图像条是否包含电路图像信息；例如，在采集待测芯片的实际图像时，可把拍摄台的颜色设为与待测芯片明显不同的颜色，从而使实际图像的背景部分的颜色与待测芯片的颜色具有明显区别，实际上，待测芯片的电路的颜色与芯片主体的颜色也具有明显区别（例如图4为一种示例性的芯片的局部放大图，其中，条纹部分为电路，被圈定的部分为粘在芯片上的异物，条纹之间的区域为芯片主体，条纹部分与芯片主体之间的颜色具有明显区别），从而可通过颜色特征来判断各第一实际图像条是否包含电路图像信息，具体地，若第一实际图像条中含有至少一个像素点的像素值在第一预设像素值范围内（具体范围根据电路的实际颜色设置），则判定该第一实际图像条包含电路图像信息，否则判定该第一实际图像条不包含电路图像信息。但判断第一实际图像条是否包含电路图像信息的方法不限于此。
二值化处理模块3仅对保留的第一实际图像条进行二值化处理，可采用以下方式之一进行二值化处理：
方式一，把像素值小于第一预设像素阈值（根据电路的实际颜色设置）的像素点的像素值调整为0，并把像素值不小于第一预设像素阈值的像素点的像素值调整为255；
方式二，把像素值在第二预设像素范围内（具体范围根据电路的实际颜色设置）的像素点的像素值调整为0，把像素值不在第二预设像素范围内的像素点的像素值调整为255。
二值化处理的具体方式不限于此。通过二值化处理后，第一实际图像条只有黑白两种颜色，其中，电路的颜色为黑色，背景部分和待测芯片的主体部分为白色，缺陷区域的颜色可能为黑色也可能为白色。通过二值化处理，可实现电路部分和其它部分的分割，保证后续对比包含电路图像信息的实际列向量数组和相应的标准列向量数组以进行电路缺陷情况判断和缺陷区域定位的准确性。
其中，在第一实际图像条由实际图像在横向方向上均匀分割而成的时候，第二实际图像条的单列像素点是指在纵向方向上属于同一列的像素点；例如，假设实际图像的像素尺寸为n*m，此时，单列像素点包括n个像素点，从而第一提取模块4提取得到的实际列向量数组包括n个像素值数据。
其中，在第一实际图像条由实际图像在纵向方向上均匀分割而成的时候，第二实际图像条的单列像素点是指在横向方向上属于同一列的像素点；例如，假设实际图像的像素尺寸为n*m，此时，单列像素点包括m个像素点，从而第一提取模块4提取得到的实际列向量数组包括m个像素值数据。
在一些实施方式中，第一提取模块4用于在提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组的时候，执行：
提取第二实际图像条的每列像素点的像素值生成对应的一个实际列向量数组。
从而，实际列向量数组中的每个像素值数据均等于对应一列像素点中的一个像素点的像素值。通过该方式生成的实际列向量数组的数量相对较多，但能够保证检测结果更加准确。
在另一些实施方式中，第一提取模块4用于在提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组的时候，执行：
以相邻的多列像素点为一组像素点（每组像素点的列数可根据实际需要设置），把第二实际图像条的像素点平均分为若干组像素点；
提取同一组像素点中每列像素点的像素值组成相应的一个初步数组；
计算同一组像素点的各初步数组的平均数组作为一个实际列向量数组。
其中，实际列向量数组中的每一个像素值数据均等于相应的各初步数组中对应的像素值的均值；例如，假设同一组像素点包括两列像素点，提取得到的两个初步数组分别为[x1,x2,…，xn]、[y1,y2，…,yn],则得到的实际列向量数组为[（x1+y1）/2，（x2+y2）/2，…，（xn+yn）/2]。通过该方式生成的实际列向量数组的数量相对较少，更有利于提高处理效率。一般地，为了提高处理效率的同时，保证检测结果具有较高的准确性，可以把相邻的2-3列像素点作为一组像素点。
其中，由于根据待测芯片的标准图像生成标准列向量数组的具体方法与根据待测芯片的实际图像生成实际列向量数组的方法相同，实际列向量数组和标准列向量数组之间具有一一对应的关系，第一执行模块5可根据这种对应关系，用实际列向量数组与相应的标准列向量数组进行比较。例如，可对生成的实际列向量数组进行编号，标准列向量数组也采用相同的编号规则进行编号，从而，相互对应的实际列向量数组和标准列向量数组具有相同的序号，在进行对比时，把具有相同序号的实际列向量数组和标准列向量数组进行对比即可。
在一些实施方式中，第一执行模块5用于在对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位的时候，执行：
用实际列向量数组和相应的标准列向量数组作差，得到差值向量数组；
根据差值向量数组判断待测芯片是否存在电路缺陷；
在待测芯片存在电路缺陷时，根据差值向量数组对缺陷区域进行定位。
该方式直接根据实际列向量数组和相应的标准列向量数组之间的差值向量数组进行电路缺陷情况的判断，逻辑简单，处理效率较高。
其中，差值向量数组包括多个差值数据，每个差值数据等于实际列向量数组和相应的标准列向量数组中对应的像素值数据之差。例如，实际列向量数组为[z1,z2,…，zn]，相应的标准列向量数组为[s1,s2,…，sn]，则差值向量数组为[z1-s1,z2-s2,…，zn-sn]。
其中，第一执行模块5在根据差值向量数组判断待测芯片是否存在电路缺陷的时候，执行：若至少一个差值向量数组中包含非零的差值数据，则判定该待测芯片存在电路缺陷；否则，判定该待测芯片不存在电路缺陷。
其中，第一执行模块5在根据差值向量数组对缺陷区域进行定位的时候，执行：
获取差值向量数组中非零的差值数据所对应的像素点（以下把这种像素点称为异常像素点）的坐标数据。
对于实际列向量数组由单列像素点的像素值生成的情况，差值向量数组中的每个差值数据对应一个像素点，非零的差值数据对应的像素点即为异常像素点，从而直接提取其坐标数据。对于实际列向量数组由多列像素点的像素值生成的情况，差值向量数组中的每个差值数据对应多个像素点，可把非零的差值数据对应的多个像素点均判定为异常像素点，从而提取其坐标数据，也可先把非零的差值数据对应多个像素点的实际像素值（即在第二实际图像条中的像素值）分别与其标准像素值（根据标准图像获取，具体获取方法与根据实际图像获取实际像素值的方法相同）进行对比，若实际像素值与标准像素值不相等才判定该像素点为异常像素点，进而提取其坐标数据。
在另一些实施方式中，第一执行模块5用于在对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位的时候，执行：
计算实际列向量数组和相应的标准列向量数组的相似度；
根据相似度判断实际列向量数组是否包含缺陷信息；
根据实际列向量数组是否包含缺陷信息的判断结果判定待测芯片是否存在电路缺陷；
在待测芯片存在电路缺陷时，计算包含缺陷信息的实际列向量数组和相应的标准列向量数组的差值向量数组（具体计算过程参考前文），并根据差值向量数组对缺陷区域进行定位（具体定位过程参考前文）。
该方式根据实际列向量数组和相应的标准列向量数组之间的相似度进行电路缺陷情况的判断，检测结果的准确性较高。
在实际应用中，电路的宽度会存在一定误差，一般不会与标准的电路宽度完全一致，电路的宽度有误差并不代表一定存在缺陷，若直接根据实际列向量数组和相应的标准列向量数组之间的差值向量数组进行电路缺陷情况的判断，电路的宽度误差可能会导致具有非零差值数据的差值向量数组的出现，从而被误判为有缺陷。此处，根据实际列向量数组和相应的标准列向量数组之间的相似度进行电路缺陷情况的判断，具有一定的容差性能，可降低由于电路的宽度误差引起误判的概率，从而使检测结果具有更高的准确性。
其中，实际列向量数组和相应的标准列向量数组之间的相似度可以是皮尔逊相关系数、欧几里得距离、Cosine相似度、对数似然相似度、曼哈顿距离或其它相似度。
其中，第一执行模块5在根据相似度判断实际列向量数组是否包含缺陷信息的时候，执行：若相似度小于预设相似度阈值（可根据实际需要设置），则判定实际列向量数组包含缺陷信息，否则判定实际列向量数组不包含缺陷信息。
其中，第一执行模块5在根据实际列向量数组是否包含缺陷信息的判断结果判定待测芯片是否存在电路缺陷的时候，执行：若至少一个实际列向量数组包含缺陷信息，则判定待测芯片存在电路缺陷，否则判定待测芯片不存在电路缺陷。
在本实施例中，第二执行模块6用于在根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像的时候，执行：
汇总异常像素点的坐标数据；
根据异常像素点的坐标数据，在待测芯片的实际图像中对异常像素点进行聚类（可采用现有的聚类算法进行聚类），得到若干个异常像素点聚类区域；
在待测芯片的实际图像中，分别用预设形状的标定框包围各异常像素点聚类区域，得到电路检测图像（此处，该标定框即为缺陷特征标记）。
例如图4中，标定框的形状为椭圆形，但不限于此，且标定框可以为预设的颜色（如红色，但不限于此）。实际应用中，也不限于用标定框对异常像素点聚类区域进行标定（即缺陷特征标记不限于为标定框）。
在实际应用中，在得到该电路检测图像后，可对该电路检测图像进行显示，以便人工对标定的缺陷位置进行确认，因此，用标定框进行标定，不会对标定框内部的图像造成遮挡，方便人工确认。
由上可知，该芯片电路缺陷检测装置，通过获取待测芯片的实际图像；把实际图像分割为多个第一实际图像条；对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像；从而可自动化并快速准确地检测芯片电路缺陷情况，且不会损伤芯片表面。
请参照图3，图3为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当电子设备运行时，处理器301执行该计算机程序，以执行上述实施例的任一可选的实现方式中的芯片电路缺陷检测方法，以实现以下功能：获取待测芯片的实际图像；把实际图像分割为多个第一实际图像条；对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
本申请实施例提供一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的芯片电路缺陷检测方法，以实现以下功能：获取待测芯片的实际图像；把实际图像分割为多个第一实际图像条；对各第一实际图像条进行二值化处理，得到对应的第二实际图像条；提取第二实际图像条的各列像素点的像素值生成多个实际列向量数组；对比包含电路图像信息的实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；标准列向量数组是根据待测芯片的标准图像生成的列向量数组；在待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，既可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种芯片电路缺陷检测方法，用于对表面排布有电路的芯片进行电路缺陷检测，其特征在于，包括步骤：
A1.获取待测芯片的实际图像；
A2.把所述实际图像分割为多个第一实际图像条；
A3.对各所述第一实际图像条进行二值化处理，得到对应的第二实际图像条；
A4.提取所述第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
A5.对比包含电路图像信息的所述实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；所述标准列向量数组是根据所述待测芯片的标准图像生成的列向量数组；
A6.在所述待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
2.根据权利要求1所述的芯片电路缺陷检测方法，其特征在于，步骤A2包括：
按照预设的像素宽度，把所述实际图像在横向方向上或纵向方向上均匀分割为多个所述第一实际图像条。
3.根据权利要求1所述的芯片电路缺陷检测方法，其特征在于，步骤A2之后和步骤A3之前，还包括步骤：
舍弃不包含电路图像信息的所述第一实际图像条。
4.根据权利要求2所述的芯片电路缺陷检测方法，其特征在于，在所述第一实际图像条由所述实际图像在横向方向上均匀分割而成的时候，所述第二实际图像条的单列像素点是指在纵向方向上属于同一列的像素点；
在所述第一实际图像条由所述实际图像在纵向方向上均匀分割而成的时候，所述第二实际图像条的单列像素点是指在横向方向上属于同一列的像素点。
5.根据权利要求4所述的芯片电路缺陷检测方法，其特征在于，步骤A5包括：
用所述实际列向量数组和相应的标准列向量数组作差，得到差值向量数组；
根据所述差值向量数组判断所述待测芯片是否存在电路缺陷；
在所述待测芯片存在电路缺陷时，根据所述差值向量数组对缺陷区域进行定位。
6.根据权利要求4所述的芯片电路缺陷检测方法，其特征在于，步骤A5包括：
计算所述实际列向量数组和相应的标准列向量数组的相似度；
根据所述相似度判断所述实际列向量数组是否包含缺陷信息；
根据所述实际列向量数组是否包含缺陷信息的判断结果判定所述待测芯片是否存在电路缺陷；
在所述待测芯片存在电路缺陷时，计算包含缺陷信息的所述实际列向量数组和相应的标准列向量数组的差值向量数组，并根据所述差值向量数组对缺陷区域进行定位。
7.根据权利要求5或6所述的芯片电路缺陷检测方法，其特征在于，所述根据所述差值向量数组对缺陷区域进行定位的步骤包括：
获取所述差值向量数组中非零的差值数据所对应的像素点的坐标数据。
8.一种芯片电路缺陷检测装置，用于对表面排布有电路的芯片进行电路缺陷检测，其特征在于，包括：
第一获取模块，用于获取待测芯片的实际图像；
分割模块，用于把所述实际图像分割为多个第一实际图像条；
二值化处理模块，用于对各所述第一实际图像条进行二值化处理，得到对应的第二实际图像条；
第一提取模块，用于提取所述第二实际图像条的各列像素点的像素值生成多个实际列向量数组；
第一执行模块，用于对比包含电路图像信息的所述实际列向量数组和相应的标准列向量数组，并根据对比结果进行电路缺陷情况判断和缺陷区域定位；所述标准列向量数组是根据所述待测芯片的标准图像生成的列向量数组；
第二执行模块，用于在所述待测芯片存在电路缺陷时，根据缺陷区域定位结果生成带有缺陷特征标记的电路检测图像。
9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储有所述处理器可执行的计算机程序，所述处理器执行所述计算机程序时，运行如权利要求1-7任一项所述芯片电路缺陷检测方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-7任一项所述芯片电路缺陷检测方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210120120.XA CN114152627B (zh) | 2022-02-09 | 2022-02-09 | 芯片电路缺陷检测方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210120120.XA CN114152627B (zh) | 2022-02-09 | 2022-02-09 | 芯片电路缺陷检测方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114152627A true CN114152627A (zh) | 2022-03-08 |
| CN114152627B CN114152627B (zh) | 2022-05-03 |
Family
ID=80450380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210120120.XA Active CN114152627B (zh) | 2022-02-09 | 2022-02-09 | 芯片电路缺陷检测方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114152627B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064456A (zh) * | 2022-04-15 | 2022-09-16 | 江苏纳沛斯半导体有限公司 | 晶圆片打点方法 |
| CN115409694A (zh) * | 2022-11-03 | 2022-11-29 | 季华实验室 | 语义引导的缺陷图像生成方法、装置、设备及存储介质 |
| CN116051564A (zh) * | 2023-04-02 | 2023-05-02 | 广东仁懋电子有限公司 | 芯片封装缺陷检测方法和系统 |
| CN116152248A (zh) * | 2023-04-20 | 2023-05-23 | 中科慧远视觉技术(北京)有限公司 | 外观缺陷的检测方法及装置、存储介质、计算机设备 |
| CN117253812A (zh) * | 2023-11-17 | 2023-12-19 | 成都宏讯微电子科技有限公司 | 一种多芯片封装方法 |
| CN118052816A (zh) * | 2024-04-15 | 2024-05-17 | 深圳市赋研星辰科技有限公司 | 一种pcba表面缺陷检测方法、系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236416A (ja) * | 1996-03-04 | 1997-09-09 | Dainippon Screen Mfg Co Ltd | パターン検査方法および装置 |
| JP2008046012A (ja) * | 2006-08-17 | 2008-02-28 | Dainippon Screen Mfg Co Ltd | 欠陥検出装置および欠陥検出方法 |
| CN109871895A (zh) * | 2019-02-22 | 2019-06-11 | 北京百度网讯科技有限公司 | 电路板的缺陷检测方法和装置 |
| CN110766736A (zh) * | 2019-10-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 缺陷检测方法、装置、电子设备以及存储介质 |
| CN111784672A (zh) * | 2020-06-30 | 2020-10-16 | 创新奇智(上海)科技有限公司 | 缺陷检测方法、装置、电子设备及可读存储介质 |
| CN112014407A (zh) * | 2020-09-03 | 2020-12-01 | 浙江长芯光电科技有限公司 | 一种集成电路晶圆表面缺陷检测的方法 |
| CN112881467A (zh) * | 2021-03-15 | 2021-06-01 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种大尺寸复合材料损伤成像与定量识别方法 |
| CN113870257A (zh) * | 2021-12-01 | 2021-12-31 | 武汉飞恩微电子有限公司 | 印刷电路板缺陷检测分类方法、装置及计算机储存介质 |
-
2022
- 2022-02-09 CN CN202210120120.XA patent/CN114152627B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236416A (ja) * | 1996-03-04 | 1997-09-09 | Dainippon Screen Mfg Co Ltd | パターン検査方法および装置 |
| JP2008046012A (ja) * | 2006-08-17 | 2008-02-28 | Dainippon Screen Mfg Co Ltd | 欠陥検出装置および欠陥検出方法 |
| CN109871895A (zh) * | 2019-02-22 | 2019-06-11 | 北京百度网讯科技有限公司 | 电路板的缺陷检测方法和装置 |
| CN110766736A (zh) * | 2019-10-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 缺陷检测方法、装置、电子设备以及存储介质 |
| CN111784672A (zh) * | 2020-06-30 | 2020-10-16 | 创新奇智(上海)科技有限公司 | 缺陷检测方法、装置、电子设备及可读存储介质 |
| CN112014407A (zh) * | 2020-09-03 | 2020-12-01 | 浙江长芯光电科技有限公司 | 一种集成电路晶圆表面缺陷检测的方法 |
| CN112881467A (zh) * | 2021-03-15 | 2021-06-01 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种大尺寸复合材料损伤成像与定量识别方法 |
| CN113870257A (zh) * | 2021-12-01 | 2021-12-31 | 武汉飞恩微电子有限公司 | 印刷电路板缺陷检测分类方法、装置及计算机储存介质 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064456A (zh) * | 2022-04-15 | 2022-09-16 | 江苏纳沛斯半导体有限公司 | 晶圆片打点方法 |
| CN115409694A (zh) * | 2022-11-03 | 2022-11-29 | 季华实验室 | 语义引导的缺陷图像生成方法、装置、设备及存储介质 |
| CN115409694B (zh) * | 2022-11-03 | 2023-01-13 | 季华实验室 | 语义引导的缺陷图像生成方法、装置、设备及存储介质 |
| CN116051564A (zh) * | 2023-04-02 | 2023-05-02 | 广东仁懋电子有限公司 | 芯片封装缺陷检测方法和系统 |
| CN116051564B (zh) * | 2023-04-02 | 2023-06-16 | 广东仁懋电子有限公司 | 芯片封装缺陷检测方法和系统 |
| CN116152248A (zh) * | 2023-04-20 | 2023-05-23 | 中科慧远视觉技术(北京)有限公司 | 外观缺陷的检测方法及装置、存储介质、计算机设备 |
| CN117253812A (zh) * | 2023-11-17 | 2023-12-19 | 成都宏讯微电子科技有限公司 | 一种多芯片封装方法 |
| CN117253812B (zh) * | 2023-11-17 | 2024-04-02 | 成都宏讯微电子科技有限公司 | 一种多芯片封装方法 |
| CN118052816A (zh) * | 2024-04-15 | 2024-05-17 | 深圳市赋研星辰科技有限公司 | 一种pcba表面缺陷检测方法、系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114152627B (zh) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114152627B (zh) | 芯片电路缺陷检测方法、装置、电子设备及存储介质 | |
| JP6598162B2 (ja) | 線形クラスタリングに基づくマルチタイプのｂｇａチップの視覚識別方法 | |
| EP0400881B1 (en) | A technique for object orientation detection using a feed-forward neural network | |
| CN109558620B (zh) | 产生检查方案的方法和其系统 | |
| CN112053318A (zh) | 基于深度学习的二维pcb缺陷实时自动检测与分类装置 | |
| CN113870257B (zh) | 印刷电路板缺陷检测分类方法、装置及计算机储存介质 | |
| CN110533654A (zh) | 零部件的异常检测方法及装置 | |
| CN109285791B (zh) | 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统 | |
| CN113850749B (zh) | 训练缺陷侦测器的方法 | |
| CN112183301B (zh) | 一种建筑物楼层智能识别方法及装置 | |
| CN115661148B (zh) | 一种晶圆晶粒排列检测方法及系统 | |
| WO2017107529A1 (zh) | 一种并排二极管的定位方法及装置 | |
| CN115170501A (zh) | 缺陷检测方法、系统、电子设备及存储介质 | |
| CN114332622A (zh) | 一种基于机器视觉的标签检测方法 | |
| CN116993725B (zh) | 一种柔性电路板智能贴片信息处理系统 | |
| US11176419B1 (en) | Method for labeling image | |
| CN107403429B (zh) | 一种周期序列图像模型参数的快速自动获取方法 | |
| EP2063259A1 (en) | Method for inspecting mounting status of electronic component | |
| US20150117769A1 (en) | Blob-Encoding | |
| CN115690104B (zh) | 一种晶圆裂缝检测方法、装置及存储介质 | |
| CN108898584B (zh) | 一种基于图像分析的全自动贴面电容装焊极性判别方法 | |
| CN115375679B (zh) | 一种缺陷芯片寻边寻点定位方法及装置 | |
| CN111460198A (zh) | 一种图片时间戳的审核方法及装置 | |
| CN113128247B (zh) | 一种图像定位标识验证方法及服务器 | |
| CN113269743A (zh) | 一种基于迭代平移核实的芯片数量检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |