CN115064456A - 晶圆片打点方法 - Google Patents

晶圆片打点方法 Download PDF

Info

Publication number
CN115064456A
CN115064456A CN202210396327.XA CN202210396327A CN115064456A CN 115064456 A CN115064456 A CN 115064456A CN 202210396327 A CN202210396327 A CN 202210396327A CN 115064456 A CN115064456 A CN 115064456A
Authority
CN
China
Prior art keywords
image
dotting
wafer
bad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210396327.XA
Other languages
English (en)
Inventor
吴海亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Nepes Semiconductor Co ltd
Original Assignee
Jiangsu Nepes Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Nepes Semiconductor Co ltd filed Critical Jiangsu Nepes Semiconductor Co ltd
Priority to CN202210396327.XA priority Critical patent/CN115064456A/zh
Publication of CN115064456A publication Critical patent/CN115064456A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/002—Measuring arrangements characterised by the use of optical techniques for measuring two or more coordinates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)

Abstract

本发明提供一种晶圆片打点方法，包括以下工艺步骤：A：读取带有不良芯片的晶圆片图像，以晶圆片上某一点为圆心定义出所有不良芯片坐标；B：根据不良芯片坐标，控制打点头移动至某一不良芯片坐标处；C：拍摄该不良芯片的图像，以图像A记；D：打点头对该不良芯片打点；E：拍摄该不良芯片打点后的图像，以图像B记；F：图像对比模块将图像B与图像A进行比较；若图像B有点，则打点头移动至下一坐标，重复执行D‑F，反之，则报警器报警，实现边打点边检测。该方法中通过在打点前后拍摄对应坐标位置的图像，再将图像进行对比，实现边打点边检测。

Description

晶圆片打点方法
技术领域
本发明属于半导体芯片不良品标记技术，具体涉及一种晶圆片打点方法。
背景技术
一个晶圆片上有多个芯片，在检测过程中发现芯片中存在多个不良品，对于这类不良品的芯片，厂家要求对不良芯片进行标记以便于后续处理，对此，产生了用于打点的探针台应运而生。
现有的探针台，具体如东京精密（TSK）生产的探针台，型号为 UF200，其打点规则是先对晶圆片上的所有不良芯片进行打点，打点完成后进行逐个检测，效率较低。因此，我司针对该问题研发设计了一种新的打点方法，用于提高不良芯片的打点效率。
发明内容
本发明针对现有技术的缺点，设计了一种晶圆片打点方法，该方法中通过在打点前后拍摄对应坐标位置的图像，再将图像进行对比，实现边打点边检测。
本发明公开的技术方案如下：晶圆片打点方法，包括以下工艺步骤：
A：读取带有不良芯片的晶圆片图像，以晶圆片上某一点为圆心定义出所有不良芯片坐标；
B：根据不良芯片坐标，控制打点头移动至某一不良芯片坐标处；
C：拍摄该不良芯片的图像，以图像A记；
D：打点头对该不良芯片打点；
E：拍摄该不良芯片打点后的图像，以图像B记；
F：图像对比模块将图像B与图像A进行比较；
若图像B有点，则打点头移动至下一坐标，重复执行D-F，反之，则报警器报警，实现边打点边检测。
在上述方案的基础上，作为优选，图像对比模块提取图像B上点的尺寸，并与设定值比较，若超出则报警。
在上述方案的基础上，作为优选，图像对比模块提取点外周的X、Y坐标，计算出点的相对圆心，并与对应不良芯片的中心坐标比较，在偏离值范围内不报警，反之，报警。
在上述方案的基础上，作为优选，图像对比模块预存储标准圆，并将自图像B提取的点外周坐标形成的圆与标准圆对比，计算出点的圆度，与设置值对比，若超出则报警。
在上述方案的基础上，作为优选，还包括用于储存图像B的图形储存模块。
与现有技术相比，本发明具有以下有益效果：
通过打点前拍摄一张所需要打点的不良芯片图像，打点后再拍摄一次，然后将两次的图像利用图像处理模块也即图像对比模块进行对比分析是否有点，有则继续打点，无则报警，实现边打点边检测，避免漏打点或者打点头无墨状态下打点，提高了打点的效率。
通过提取点的尺寸，对点的位置、大小实现边打点边检测。
通过提取点外周的坐标形成的圆与标准圆进行比较，实现点的圆度检测。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将说明本发明的具体实施方式。
晶圆片打点方法，包括以下工艺步骤：
A：读取带有不良芯片的晶圆片图像，以晶圆片上某一点为圆心定义出所有不良芯片坐标；
B：根据不良芯片坐标，控制打点头移动至某一不良芯片坐标处；
C：拍摄该不良芯片的图像，以图像A记；
D：打点头对该不良芯片打点；
E：拍摄该不良芯片打点后的图像，以图像B记；
F：图像对比模块将图像B与图像A进行比较；
若图像B有点，则打点头移动至下一坐标，重复执行D-F，反之，则报警器报警，实现边打点边检测。
上述的方案，在使用时，通过打点前拍摄一张所需要打点的不良芯片图像，打点后再拍摄一次，然后将两次的图像利用图像处理模块也即图像对比模块进行对比分析是否有点，有则继续打点，无则报警，实现边打点边检测，避免露打点或者打点头无墨状态下打点，提高了打点的效率。
该打点方式与目前东京精密制造的打点探针台相比，可提高效率高达三倍。
针对部分客户对点的尺寸要求，本方案的打点方式进一步改进如下：图像对比模块提取图像B上点的尺寸，并与设定值比较，若超出则报警。
针对部分客户对点的位置及尺寸的双重要求，打点方式的进一步改进如下：图像对比模块提取点外周的X、Y坐标，计算出点的相对圆心，并与对应不良芯片的中心坐标比较，在偏离值范围内不报警，反之，报警。
针对部分客户对点的圆度有着较高的要求，打点方式的进一步改进如下：图像对比模块预存储标准圆，并将自图像B提取的点外周坐标形成的圆与标准圆对比，计算出点的圆度，与设置值对比，若超出则报警。
此外，为保证产品的可追溯性，还设置了用于储存图像B的图形储存模块，以便于后期调取查看。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.晶圆片打点方法，其特征在于，包括以下工艺步骤：
A：读取带有不良芯片的晶圆片图像，以晶圆片上某一点为圆心定义出所有不良芯片坐标；
B：根据不良芯片坐标，控制打点头移动至某一不良芯片坐标处；
C：拍摄该不良芯片的图像，以图像A记；
D：打点头对该不良芯片打点；
E：拍摄该不良芯片打点后的图像，以图像B记；
F：图像对比模块将图像B与图像A进行比较；
若图像B有点，则打点头移动至下一坐标，重复执行D-F，反之，则报警器报警，实现边打点边检测。
2.如权利要求1所述的晶圆片打点方法，其特征在于，图像对比模块提取图像B上点的尺寸，并与设定值比较，若超出则报警。
3.如权利要求2所述的晶圆片打点方法，其特征在于，图像对比模块提取点外周的X、Y坐标，计算出点的相对圆心，并与对应不良芯片的中心坐标比较，在偏离值范围内不报警，反之，报警。
4.如权利要求1或2所述的晶圆片打点方法，其特征在于，图像对比模块预存储标准圆，并将自图像B提取的点外周坐标形成的圆与标准圆对比，计算出点的圆度，与设置值对比，若超出则报警。
5.如权利要求1所述的晶圆片打点方法，其特征在于，还包括用于储存图像B的图形储存模块。
CN202210396327.XA 2022-04-15 2022-04-15 晶圆片打点方法 Pending CN115064456A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210396327.XA CN115064456A (zh) 2022-04-15 2022-04-15 晶圆片打点方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210396327.XA CN115064456A (zh) 2022-04-15 2022-04-15 晶圆片打点方法

Publications (1)

Publication Number Publication Date
CN115064456A true CN115064456A (zh) 2022-09-16

Family

ID=83197054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210396327.XA Pending CN115064456A (zh) 2022-04-15 2022-04-15 晶圆片打点方法

Country Status (1)

Country Link
CN (1) CN115064456A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
US20080205746A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
KR20110050868A (ko) * 2009-11-09 2011-05-17 에이엘티 세미콘(주) 반도체 웨이퍼 불량칩 마크 검사 장치 및 방법
JP2019091773A (ja) * 2017-11-14 2019-06-13 三菱電機株式会社 半導体装置用評価装置および半導体装置の評価方法
CN111128782A (zh) * 2019-12-27 2020-05-08 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN112775025A (zh) * 2020-12-28 2021-05-11 广东利扬芯片测试股份有限公司 条状芯片智能打点系统及方法
CN114152627A (zh) * 2022-02-09 2022-03-08 季华实验室 芯片电路缺陷检测方法、装置、电子设备及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218148A (ja) * 1992-02-04 1993-08-27 Tokyo Seimitsu Co Ltd 不良マーク印字方法及び半導体チップ不良マーク印字装置
US20080205746A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
KR20110050868A (ko) * 2009-11-09 2011-05-17 에이엘티 세미콘(주) 반도체 웨이퍼 불량칩 마크 검사 장치 및 방법
JP2019091773A (ja) * 2017-11-14 2019-06-13 三菱電機株式会社 半導体装置用評価装置および半導体装置の評価方法
CN111128782A (zh) * 2019-12-27 2020-05-08 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN112775025A (zh) * 2020-12-28 2021-05-11 广东利扬芯片测试股份有限公司 条状芯片智能打点系统及方法
CN114152627A (zh) * 2022-02-09 2022-03-08 季华实验室 芯片电路缺陷检测方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US10102408B2 (en) Quick response code feature detection method and system
US10431551B2 (en) Visual identification of semiconductor dies
CN108806059B (zh) 基于特征点的票据对齐和八邻域连通体偏移修正的文本区域定位方法
US6549683B1 (en) Method and apparatus for evaluating a scale factor and a rotation angle in image processing
CN101117043A (zh) 丝网印刷装置及图像识别对位方法
US20110156033A1 (en) Method and system for tracing die at unit level
CN108858251B (zh) 一种高速运动机械手的防碰撞系统
CN115064456A (zh) 晶圆片打点方法
CN111323432A (zh) 芯片外观不良识别设备和方法以及芯片测试系统和方法
CN111403318B (zh) 工艺腔室内晶圆状态的检测方法及装置
CN111340788B (zh) 硬件木马版图检测方法、装置、电子设备和可读存储介质
CN116884864A (zh) 半导体器件的失效分析方法
CN111539955A (zh) 一种缺陷检测方法
CN111126286A (zh) 车辆动态检测方法、装置、计算机设备及存储介质
KR100716552B1 (ko) 다이 어태치 방법
JP4706366B2 (ja) 位置検出方法
CN107527843B (zh) 基于计算机辅助设计的晶圆激光标识工艺实现方法及系统
KR100674998B1 (ko) 미러 샷 영역을 갖는 웨이퍼 구조
CN111507061B (zh) 缺陷图形特征参数的分析方法
US20220044390A1 (en) Auto qualification device and auto qualification method
JPH11161795A (ja) 画像認識による計測方法および記録媒体
US20070082462A1 (en) Wafer having indicator for first die and method of attaching die of the wafer
Xu et al. Height Measurement for Solder Ball Point Cloud
CN115035522B (zh) 一种元器件字符缺陷的智能识别方法及装置
CN116646295B (zh) 一种Singulation料片切割校准识别方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination