CN117238354A - 具有静电释放检测功能的视频行缓存装置、缓存方法 - Google Patents
具有静电释放检测功能的视频行缓存装置、缓存方法 Download PDFInfo
- Publication number
- CN117238354A CN117238354A CN202311195708.2A CN202311195708A CN117238354A CN 117238354 A CN117238354 A CN 117238354A CN 202311195708 A CN202311195708 A CN 202311195708A CN 117238354 A CN117238354 A CN 117238354A
- Authority
- CN
- China
- Prior art keywords
- video
- random access
- static random
- access memory
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 title claims abstract description 20
- 230000003068 static effect Effects 0.000 claims abstract description 195
- 238000012795 verification Methods 0.000 claims abstract description 44
- 230000015654 memory Effects 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 claims abstract description 15
- 230000003139 buffering effect Effects 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 16
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及视频行缓存技术领域,特别涉及一种具有静电释放检测功能的视频行缓存装置、缓存方法。装置包括:视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与静态随机存储器一一对应的寄存器;校验模块用于在视频写模块将当前行视频数据写入静态随机存储器时,计算当前行视频数据的第一校验值,并将第一校验值存入静态随机存储器对应的寄存器中;在视频读模块从静态随机存储器读取将当前行视频数据时,计算当前行视频数据当下的第二校验值,并与寄存器中的第一校验值对比,以根据对比结果确定静态随机存储器是否发生静电释放事件。本方案可以使得该视频行缓存装置在实现视频行缓存功能的同时,具有精准的静电释放事件检测功能。
Description
技术领域
本发明实施例涉及视频行缓存技术领域,特别涉及一种具有静电释放检测功能的视频行缓存装置、缓存方法。
背景技术
视频行缓存装置是视频芯片中一种特殊的缓存模块。根据需要,它可以保存一行或多行的视频数据,通常由静态随机存储器构成。视频行缓存在视频芯片中的作用可能是将视频延缓一行或多行的时间输出,也可能是保存前一行视频的内容以供当前行视频数据处理时使用,还可能作视频数据的跨时钟域处理等。不论怎样使用,视频行缓存都需要在视频处理芯片中每一行或几行视频行的时间进行一次写入或读取操作,每次写入的内容根据输入视频的内容不同而不同。
而在视频芯片的运行过程中时,可能遇到静电电压瞬时释放,容易造成视频行缓存装置内的静态随机存储器所存储的数据产生异常变化,导致视频芯片运行错误。
由于现在还没有对静态随机存储器的静电释放事件检测方法,故而,目前还没有对视频行缓存装置进行静电释放事件检测的方法,导致静电释放事件的检测范围和发现概率都比较小。
因此,亟需一种具有静电释放检测功能的视频行缓存装置。
发明内容
为了解决目前还没有对视频行缓存装置进行静电释放事件检测的方法的问题,本发明实施例提供了一种具有静电释放检测功能的视频行缓存装置、缓存方法。
第一方面,本发明实施例提供了一种具有静电释放检测功能的视频行缓存装置,设置于视频芯片,装置包括:视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与所述静态随机存储器一一对应的寄存器;其中,
所述视频写模块与每一个所述静态随机存储器连接,用于将每行视频数据依次写入所述静态随机存储器;
所述静态随机存储器的另一端与所述视频读模块连接,所述静态随机存储器用于每次存储一行视频数据;
所述视频读模块用于从所述静态随机存储器中读取每行视频数据;
所述校验模块分别与所述视频写模块、所述静态随机存储器、所述视频读模块、所述寄存器相连接,所述校验模块用于在所述视频写模块将当前行视频数据写入所述静态随机存储器时,计算当前行视频数据的第一校验值,并将所述第一校验值存入所述静态随机存储器对应的所述寄存器中;在所述视频读模块从所述静态随机存储器读取将当前行视频数据时,计算当前行视频数据当下的第二校验值,并与所述寄存器中存储的所述第一校验值进行对比,以根据对比结果确定所述静态随机存储器是否发生静电释放事件。
第二方面,本发明实施例还提供了一种基于说明书任一实施例所述装置的视频行缓存方法,应用于视频芯片,方法包括:
针对每一行视频数据,均执行:
利用视频写模块将当前行视频数据写入静态随机存储器,同时,利用校验模块计算所述视频写模块写入的当前行视频数据的第一校验值,并将所述第一校验值存入所述静态随机存储器对应的所述寄存器中;其中,所述寄存器与所述静态随机存储器为一一对应关系;
当利用视频读模块读取所述静态随机存储器中的当前行视频数据时,重新计算当前行视频数据的第二校验值;
将所述第二校验值与对应寄存器中的所述第一校验值进行对比,以根据对比结果确定所述静态随机存储器是否发生静电释放事件。
本发明实施例提供了一种具有静电释放检测功能的视频行缓存装置、缓存方法,包括视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与静态随机存储器一一对应的寄存器,通过在将某一个视频行数据写入静态随机存储器时,计算写入数据的第一校验值,并保存在该静态随机存储器对应的寄存器中,然后与读取该静态随机存储器块的视频行数据时计算的第二校验值进行比较,从而检测出该静态随机存储器在写入和读取之间的时间内是否发生了能够改变静态随机存储器内容的静电释放事件,进一步使得该视频行缓存装置在实现视频行缓存功能的同时,具有高准确度的静电释放事件检测功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种具有静电释放检测功能的视频行缓存装置结构示意图;
图2是本发明一实施例提供的另一种具有静电释放检测功能的视频行缓存装置结构示意图;
图3是本发明一实施例提供的再一种具有静电释放检测功能的视频行缓存装置结构示意图;
图4是本发明一实施例提供的一种视频行缓存方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面描述以上构思的具体实现方式。
请参考图1,本发明实施例提供了一种具有静电释放检测功能的视频行缓存装置,设置于视频芯片,该装置包括:视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与静态随机存储器一一对应的寄存器;其中,
视频写模块与每一个静态随机存储器连接,用于将每行视频数据依次写入静态随机存储器;
静态随机存储器的另一端与视频读模块连接,静态随机存储器用于每次存储一行视频数据;
视频读模块用于从静态随机存储器中读取每行视频数据;
校验模块分别与视频写模块、静态随机存储器、视频读模块、寄存器相连接,校验模块用于在视频写模块将当前行视频数据写入静态随机存储器时,计算当前行视频数据的第一校验值,并将第一校验值存入静态随机存储器对应的寄存器中;在视频读模块从静态随机存储器读取将当前行视频数据时,计算当前行视频数据当下的第二校验值,并与寄存器中存储的第一校验值进行对比,以根据对比结果确定静态随机存储器是否发生静电释放事件。
需要说明的是,静态随机存储器(Static Random-Access Memory),也叫SRAM,是随机存储器的一种。所谓静态,是指这种存储器只要保持通电,里面的存储数据就可以一直保持,不需要像动态随机存储器那样需要定期进行刷新。当然如果供电停止,静态随机存储器内保存的数据还是会消失。通常一片芯片内部都会有多个静态随机存储器,芯片内部的静态随机存储器一般是根据芯片生产厂家特定生产工艺定制的IP,只能根据IP规定的方法进行读写操作,不能修改静态随机存储器内部结构,更无法在静态随机存储器内插入静电释放检测模块。
静态随机存储器可以用于存储查找表等固定内容,这种静态随机存储器上电配置后就不会改变内容,因此,可以在静态随机存储器外面控制电路中设置一个静态随机存储器,用来存储固定校验值,然后在视频芯片运行到无视频数据的视频帧消隐时间,把作查找表使用的静态随机存储器的查找表内容读出计算校验值,并与事先存储的固定校验值比较,如果两个值不同则认为出现过静电释放事件改变了静态随机存储器内部存储内容。针对这种存储查找表等固定内容的静态随机存储器,由于内部存储的内容很大,但读写接口带宽却很有限,将静态随机存储器中的查找表等内容全部读出并计算校验值需要很长时间,故而选择在视频帧消隐时间读出这种静态随机存储器的内容并校验,而不是选择在视频行消隐时间进行此项操作,根本原因就是视频行消隐时间太短,通常无法读出这种静态随机存储器的全部内容,在视频数据有效的时间,作查找表使用的静态随机存储器通常要根据视频数据读出查找表内容参与视频数据的处理,不能参与静电释放检测需要的读取和校验工作。
在本发明实施例中,由于视频行缓存装置在视频处理芯片中每一行或每几行视频行消隐时间进行一次写入或读取操作,每次写入静态随机存储器的内容会根据输入视频的内容不同而不同,因此,视频行缓存装置中的静态随机存储器里存储的视频数据会经常变化,那么固定的校验值就无法实现对静电释放事件的检测。
因此,本发明实施例中,通过在视频行缓存装置中设置视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与静态随机存储器一一对应的寄存器,在将某一个视频行数据写入静态随机存储器时,计算写入数据的第一校验值,并保存在该静态随机存储器对应的寄存器中,然后与读取该静态随机存储器块的视频行数据时计算的第二校验值进行比较,从而检测出该静态随机存储器在写入和读取之间的时间内是否发生了能够改变静态随机存储器内容的静电释放事件,进一步使得该视频行缓存装置在实现视频行缓存功能的同时,具有高准确度的静电释放事件检测功能。
在一些实施方式中,当静态随机存储器为单端口时,静态随机存储器为多个,装置还包括:写选择器和读选择器;
写选择器一端连接视频写模块,另一端分别与每一个静态随机存储器连接,写选择器用于在视频写模块写入视频数据时,确定各行视频数据写入哪一个静态随机存储器;
读选择器一端连接视频读模块,另一端分别与每一个静态随机存储器连接,读选择器用于在视频读模块读取视频数据时,根据写选择器的写入顺序,确定从哪一个静态随机存储器读取视频数据。
在本实施例中,静态随机存储器为单端口,这个单端口可以用来读或写,那么在对每块静态随机存储器进行写操作时不能同时进行读操作,进行读操作时不能同时进行写操作,那么读写一行视频数据就需要较长时间,因此,要设置多个静态随机存储器,避免在一个静态随机存储器中的一行视频数据没读出之前,就被另一行视频数据覆盖。
同时,有多个静态随机存储器,就需要设置写选择器和读选择器,可以通过对写选择器和读选择器进行设置,来使视频写模块需要写入一行视频数据时,先利用写选择器确定轮到哪一个缓存静态随机存储器,然后将这一行视频数据写入对应的静态随机存储器。同样的,读选择器的读取顺序需要与写选择器的写入顺序相同,才能按视频数据的输入顺序读出每一行视频数据。
需要说明的是,写选择器写入静态随机存储器的顺序可以按照当前视频数据存取速度和当前在线的静态随机存储器的数量来定,以合理使用内存。
可以参考图1,在一些实施方式中,当静态随机存储器为2个时,视频写模块用于将各行视频数据交替写入两个静态随机存储器;
针对每一行视频数据,均执行:
视频读模块开始读取当前行视频数据的时间是在视频写模块将当前行视频数据完全写入之后;
校验模块用于在视频写模块将当前行视频数据写入目标静态随机存储器时,开始计算当前行视频数据的第一校验值,在第一校验值计算完成后,将第一校验值存入目标静态随机存储器对应的寄存器中;在视频读模块从目标静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在第二校验值计算完成后,将第二校验值与对应寄存器中存储的第一校验值进行对比,以根据对比结果确定目标静态随机存储器是否发生静电释放事件。
在本实施例中,图1的是一个乒乓结构的视频行缓存装置,由两块静态随机存储器构成,即图中的静态随机存储器A和静态随机存储器B,每块静态随机存储器能够存储一行视频数据。举例来说,通常是第一行视频数据写入静态随机存储器A,第二行视频数据写入静态随机存储器B,第三行视频数据再写入静态随机存储器A,第四行视频数据再写入静态随机存储器B,如此循环往复。视频读模块在读取视频行缓存时要通过读选择器选择从哪个视频行缓存读取数据,对应是第一行视频数据从静态随机存储器A读取,第二行视频数据从静态随机存储器B读取,第三行视频数据再从静态随机存储器A读取,第四行视频数据再从静态随机存储器B读取,如此循环往复。
本实施例为静态随机存储器A和静态随机存储器B分别设置了寄存器A和寄存器B。当视频写模块将一行视频数据写入静态随机存储器A的时候,对这一行视频数据进行校验计算,并将第一校验值保存在寄存器A中;当视频写模块将一行视频数据写入静态随机存储器B的时候,对这一行视频数据进行校验计算,并将该第一校验值保存在寄存器B中。在视频写模块将这两行视频数据完全写入之后的某一设定时间,视频读模块从静态随机存储器A读取那一行视频数据时,将读取的一行视频数据进行再一次校验计算得到第二校验值,并与寄存器A中保存的第一校验值比较,如果结果相同,则说明静态随机存储器A没有静电释放事件,不同则说明静态随机存储器A发生了能够改变静态随机存储器内容的静电释放事件;同理,当视频读模块从静态随机存储器B读取视频数据时,将读取的视频数据进行再一次校验计算得到第二校验值,并与寄存器B中保存的第一校验值比较,如果相同,则说明静态随机存储器B没有静电释放事件,不同则说明静态随机存储器B发生了能够改变静态随机存储器内容的静电释放事件。
可以参考图2,在一些实施方式中,当静态随机存储器为2个以上时,视频写模块用于将各行视频数据按静态随机存储器形成的循环顺序依次写入;
针对每一行视频数据,均执行:
视频读模块开始读取当前行视频数据的时间是在视频写模块将当前行视频数据完全写入之后;
校验模块用于在视频写模块将当前行视频数据写入目标静态随机存储器时,开始计算当前行视频数据的第一校验值,在第一校验值计算完成后,将第一校验值存入目标静态随机存储器对应的寄存器中;在视频读模块从目标静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在第二校验值计算完成后,将第二校验值与对应寄存器中存储的第一校验值进行对比,以根据对比结果确定目标静态随机存储器是否发生静电释放事件。
在本实施例中,图2中静态随机存储器数量超过了两块,比乒乓结构的缓存要多,多个静态随机存储器呈循环结构。举例来说,从静态随机存储器A开始,每个静态随机存储器写入一行视频数据,直到写入最后一个静态随机存储器,然后再从静态随机存储器A开始写。视频读模块通过读选择器选择从哪个视频行缓存读取视频数据,对应从静态随机存储器A开始,从每个静态随机存储器读取一行视频数据,直到读完最后一个静态随机存储器,然后再从静态随机存储器A开始读。
本实施例为每一个静态随机存储器分别设置了相应的寄存器。当视频写模块将一行视频数据写入某一个静态随机存储器的时候,对这一行视频数据进行校验计算,并将得到的第一校验值保存在该静态随机存储器对应的寄存器中。在视频写模块将这两行视频数据完全写入之后的某一设定时间,视频读模块从该静态随机存储器读取这一行视频数据时,将读取的视频数据再进行一次校验计算,并与该静态随机存储器对应寄存器中保存的第一校验值比较,如果相同,则说明该静态随机存储器没有静电释放事件,不同则说明发生了能够改变静态随机存储器内容的静电释放事件。
参考图3,在一些实施方式中,当静态随机存储器为双端口时,静态随机存储器为1个;
针对每一行视频数据,均执行:
视频读模块开始读取当前行视频数据的时间是在视频写模块开始写入当前行视频数据之后;
校验模块用于在视频写模块将当前行视频数据写入静态随机存储器时,开始计算当前行视频数据的第一校验值,在第一校验值计算完成后,将第一校验值存入静态随机存储器对应的寄存器中;在视频读模块从静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在第二校验值计算完成后,将第二校验值与寄存器中存储的第一校验值进行对比,以根据对比结果确定静态随机存储器是否发生静电释放事件。
在本实施例中,静态随机存储器为双端口,这块双端口静态随机存储器有两个读写端口,可以同时进行读写操作。通常是视频写模块先开始将一行视频数据写入静态随机存储器,在没有完全写入的时候,视频读模块就可以开始从静态随机存储器读取视频数据了,那么由于每一行视频数据写入的时间总是早于读取的时间,所以当视频读模块读取每一行视频数据的最后一个数据的时候,视频写模块早已将这行视频数据完全写入静态随机存储器了。
由于双端口静态随机存储器可以实现同时读写,可以大大减少读写一行视频数据的时间,因此为了节省视频芯片的空间,只设置一个静态随机存储器和一个寄存器。当视频写模块将一行视频数据写入静态随机存储器的时候,对这一行视频数据进行校验计算,并将得到的第一校验值保存在寄存器中,当视频读模块从静态随机存储器读取这一行视频数据时,会再进行一次校验计算,并与寄存器中保存的第一校验值比较,如果相同,则说明没有静电释放事件,不同则说明发生了能够改变静态随机存储器内容的静电释放事件。
在一些实施方式中,当写时钟和读时钟为不同的时钟时,装置还包括:
与每一个寄存器一一对应的跨时钟域处理电路,跨时钟域处理电路用于对对应寄存器的写入和读取进行跨时钟处理,以保证第一校验值的读取时间晚于第一校验值的写入完成时间。
在本实施例中,如果写时钟和读时钟是两个不同的时钟,则每个寄存器在写入或读取访问时应该进行跨时钟域处理,在将第一校验值写入寄存器后,向视频读模块发送信号,以此来保证第一校验值的读取时间晚于第一校验值的写入完成时间。如果写时钟和读时钟是两个相同的时钟,则每个寄存器对应的跨时钟域处理电路可以省去。
如图4所示,本发明实施例还提供了一种基于本说明书任一实施例装置的视频行缓存方法,应用于视频芯片,方法包括:
步骤400,针对每一行视频数据,均执行:
利用视频写模块将当前行视频数据写入静态随机存储器,同时,利用校验模块计算视频写模块写入的当前行视频数据的第一校验值,并将第一校验值存入静态随机存储器对应的寄存器中;其中,寄存器与静态随机存储器为一一对应关系;
步骤402,当利用视频读模块读取静态随机存储器中的当前行视频数据时,重新计算当前行视频数据的第二校验值;
步骤404,将第二校验值与对应寄存器中的第一校验值进行对比,以根据对比结果确定静态随机存储器是否发生静电释放事件。
上述方法的内容,由于与本发明装置实施例基于同一构思,具体内容可参见本发明装置实施例中的叙述,此处不再赘述。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种具有静电释放检测功能的视频行缓存装置,其特征在于,设置于视频芯片,所述装置包括:视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与所述静态随机存储器一一对应的寄存器;其中,
所述视频写模块与每一个所述静态随机存储器连接,用于将每行视频数据依次写入所述静态随机存储器;
所述静态随机存储器的另一端与所述视频读模块连接,所述静态随机存储器用于每次存储一行视频数据;
所述视频读模块用于从所述静态随机存储器中读取每行视频数据;
所述校验模块分别与所述视频写模块、所述静态随机存储器、所述视频读模块、所述寄存器相连接,所述校验模块用于在所述视频写模块将当前行视频数据写入所述静态随机存储器时,计算当前行视频数据的第一校验值,并将所述第一校验值存入所述静态随机存储器对应的所述寄存器中;在所述视频读模块从所述静态随机存储器读取将当前行视频数据时,计算当前行视频数据当下的第二校验值,并与所述寄存器中存储的所述第一校验值进行对比,以根据对比结果确定所述静态随机存储器是否发生静电释放事件。
2.根据权利要求1所述的装置,其特征在于,当所述静态随机存储器为单端口时,所述静态随机存储器为多个,所述装置还包括:写选择器和读选择器;
所述写选择器一端连接所述视频写模块,另一端分别与每一个所述静态随机存储器连接,所述写选择器用于在所述视频写模块写入视频数据时,确定各行视频数据写入哪一个所述静态随机存储器;
所述读选择器一端连接所述视频读模块,另一端分别与每一个所述静态随机存储器连接,所述读选择器用于在所述视频读模块读取视频数据时,根据所述写选择器的写入顺序,确定从哪一个所述静态随机存储器读取视频数据。
3.根据权利要求2所述的装置,其特征在于,当所述静态随机存储器为2个时,所述视频写模块用于将各行视频数据交替写入两个静态随机存储器;
针对每一行视频数据,均执行:
所述视频读模块开始读取当前行视频数据的时间是在所述视频写模块将当前行视频数据完全写入之后;
所述校验模块用于在所述视频写模块将当前行视频数据写入目标静态随机存储器时,开始计算当前行视频数据的第一校验值,在所述第一校验值计算完成后,将所述第一校验值存入所述目标静态随机存储器对应的所述寄存器中;在所述视频读模块从所述目标静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在所述第二校验值计算完成后,将所述第二校验值与对应寄存器中存储的所述第一校验值进行对比,以根据对比结果确定所述目标静态随机存储器是否发生静电释放事件。
4.根据权利要求2所述的装置,其特征在于,当所述静态随机存储器为2个以上时,所述视频写模块用于将各行视频数据按所述静态随机存储器形成的循环顺序依次写入;
针对每一行视频数据,均执行:
所述视频读模块开始读取当前行视频数据的时间是在所述视频写模块将当前行视频数据完全写入之后;
所述校验模块用于在所述视频写模块将当前行视频数据写入目标静态随机存储器时,开始计算当前行视频数据的第一校验值,在所述第一校验值计算完成后,将所述第一校验值存入所述目标静态随机存储器对应的所述寄存器中;在所述视频读模块从所述目标静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在所述第二校验值计算完成后,将所述第二校验值与对应寄存器中存储的所述第一校验值进行对比,以根据对比结果确定所述目标静态随机存储器是否发生静电释放事件。
5.根据权利要求1所述的装置,其特征在于,当所述静态随机存储器为双端口时,所述静态随机存储器为1个;
针对每一行视频数据,均执行:
所述视频读模块开始读取当前行视频数据的时间是在所述视频写模块开始写入当前行视频数据之后;
所述校验模块用于在所述视频写模块将当前行视频数据写入所述静态随机存储器时,开始计算当前行视频数据的第一校验值,在所述第一校验值计算完成后,将所述第一校验值存入所述静态随机存储器对应的所述寄存器中;在所述视频读模块从所述静态随机存储器读取将当前行视频数据时,开始计算当前行视频数据当下的第二校验值,在所述第二校验值计算完成后,将所述第二校验值与所述寄存器中存储的所述第一校验值进行对比,以根据对比结果确定所述静态随机存储器是否发生静电释放事件。
6.根据权利要求1-5中任一项所述的装置,其特征在于,当写时钟和读时钟为不同的时钟时,所述装置还包括:
与每一个所述寄存器一一对应的跨时钟域处理电路,所述跨时钟域处理电路用于对对应寄存器的写入和读取进行跨时钟处理,以保证所述第一校验值的读取时间晚于所述第一校验值的写入完成时间。
7.一种基于权利要求1-6中任一项所述装置的视频行缓存方法,其特征在于,应用于视频芯片,所述方法包括:
针对每一行视频数据,均执行:
利用视频写模块将当前行视频数据写入静态随机存储器,同时,利用校验模块计算所述视频写模块写入的当前行视频数据的第一校验值,并将所述第一校验值存入所述静态随机存储器对应的所述寄存器中;其中,所述寄存器与所述静态随机存储器为一一对应关系;
当利用视频读模块读取所述静态随机存储器中的当前行视频数据时,重新计算当前行视频数据的第二校验值;
将所述第二校验值与对应寄存器中的所述第一校验值进行对比,以根据对比结果确定所述静态随机存储器是否发生静电释放事件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311195708.2A CN117238354A (zh) | 2023-09-15 | 2023-09-15 | 具有静电释放检测功能的视频行缓存装置、缓存方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311195708.2A CN117238354A (zh) | 2023-09-15 | 2023-09-15 | 具有静电释放检测功能的视频行缓存装置、缓存方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117238354A true CN117238354A (zh) | 2023-12-15 |
Family
ID=89094251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311195708.2A Pending CN117238354A (zh) | 2023-09-15 | 2023-09-15 | 具有静电释放检测功能的视频行缓存装置、缓存方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117238354A (zh) |
-
2023
- 2023-09-15 CN CN202311195708.2A patent/CN117238354A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
US6792567B2 (en) | System and method for correcting soft errors in random access memory devices | |
TWI384355B (zh) | 記憶體陣列錯誤校正裝置,系統及方法 | |
US7187608B2 (en) | System and method for controlling the access and refresh of a memory | |
US7467337B2 (en) | Semiconductor memory device | |
US5299168A (en) | Circuit for detecting refresh address signals of a semiconductor memory device | |
CN111258842B (zh) | 存储器模块和存储器系统 | |
US20130111283A1 (en) | Systems and Methods for Testing Memories | |
US20150199233A1 (en) | Memory ECC with Hard and Soft Error Detection and Management | |
JP4322694B2 (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
JPH01125795A (ja) | 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム | |
US8868991B2 (en) | Memory devices, testing systems and methods | |
JPH08138374A (ja) | 半導体メモリ装置およびそのリフレッシュ方法 | |
US10916325B2 (en) | Memory chip and test system including the same | |
US6853602B2 (en) | Hiding error detecting/correcting latency in dynamic random access memory (DRAM) | |
KR100284477B1 (ko) | 디램 탑재된 반도체 집적 회로 | |
JP4627411B2 (ja) | メモリ装置及びメモリのエラー訂正方法 | |
CN117238354A (zh) | 具有静电释放检测功能的视频行缓存装置、缓存方法 | |
JPS6216294A (ja) | メモリ装置 | |
KR910001534B1 (ko) | 반도체기억장치 | |
US7246300B1 (en) | Sequential flow-control and FIFO memory devices having error detection and correction capability with diagnostic bit generation | |
EP4030436B1 (en) | Repair circuit and memory | |
WO2022151674A1 (zh) | 自刷新频率的检测方法 | |
JP3130796B2 (ja) | 制御記憶装置 | |
JPH05101651A (ja) | ダイナミツク型半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |