CN117202337A - 信号处理方法、通信装置、通信系统及芯片 - Google Patents

Abstract

本申请涉及一种信号处理方法、通信装置、通信系统及芯片，该方法应用于通信装置中，包括：获取第一时钟信号和第二时钟信号，得到鉴相输出信号；在检测到鉴相输出信号电平值跳变时，获取一组时间戳，一组时间戳包括一个第一时间戳和一个第二时间戳；根据至少两组时间戳，转换第三时间戳，得到第四时间戳，第三时间戳与第一时钟信号的时钟域对应，第四时间戳与第二时钟信号的时钟域对应。根据本申请实施例的信号处理方法，能够以较低的芯片面积、功耗和低成本工艺节点，获取所需时间戳，从而在信号处理方法应用于通信装置时，能降低通信装置的综合实现成本，便于通信装置的实际应用。

Description

信号处理方法、通信装置、通信系统及芯片

技术领域

本申请涉及通信领域，尤其涉及一种信号处理方法、通信装置、通信系统及芯片。

背景技术

随着第五代移动通信技术(5th generation mobile communicationtechnology，5G)技术的逐步应用，5G网络成为必不可少的基础支撑网络。5G同步用于支撑5G网络和业务，包括频率同步和时间同步，其中针对时间同步的要求相对于现有无线通信系统更加严格。通常需要提供单网元时间同步精度不低于5-10纳秒(nanosecond，ns)，以达到商用的要求。

考虑到与第三代移动通信技术(3th generation mobile communicationtechnology，3G)/第四代移动通信技术(4th generation mobile communicationtechnology，4G)设备的兼容，实现5G同步时，优选继承3G/4G网络所使用的、基于网络测量和控制系统的精密时钟同步(standard for a precision clock synchronizationprotocol for networked measurement and control systems)协议，简称1588V2协议的同步方案。1588V2协议是通过软硬件配合，记录同步时钟信息的发出时间和接收时间，并给每条信息都加上时间戳。有了时间戳，接收设备就可以计算出自己在网络中的误差和延时，经过修正之后，就可以实现和网络时钟源同步的目的。当前基于1588V2协议的主流打时戳方案有以下几种：时间数字转换器(time digital converter，TDC)技术、高频时钟采样(high frequency sampling)技术、多相位并行采样(multi-phase parallel sampling)技术、双混合时间差分(dual mixer time difference，DDMTD)技术等。

上述技术方案实际上的主要区别在于时间戳获取方式的差异。获取的时间戳精度越高，基于1588V2协议的同步精度也越高，越能实现高精度的5G同步方案。然而，为实现5G同步中的高精度时间同步的要求，上述方案硬件设计难度大，所需成本普遍较高，因此需要一种较低成本的解决方案来实现。

发明内容

有鉴于此，提出了一种信号处理方法、通信装置、通信系统及芯片，根据本申请实施例的信号处理方法，能够以较低的芯片面积、功耗和低成本工艺节点，获取所需时间戳，从而在信号处理方法应用于通信装置时，能降低通信装置的综合实现成本，便于通信装置的实际应用。

第一方面，本申请的实施例提供了一种信号处理方法，应用于通信装置中，所述方法包括：获取第一时钟信号和第二时钟信号，得到鉴相输出信号，所述鉴相输出信号表示所述第一时钟信号和所述第二时钟信号之间的相位差信息；在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，所述一组时间戳包括一个第一时间戳和一个第二时间戳，所述第一时间戳与所述第一时钟信号的时钟域对应、所述第二时间戳与所述第二时钟信号的时钟域对应；根据至少两组时间戳，转换第三时间戳，得到第四时间戳，所述第三时间戳与所述第一时钟信号的时钟域对应，所述第四时间戳与所述第二时钟信号的时钟域对应。

根据本申请实施例的信号处理方法，通过获取第一时钟信号和第二时钟信号，可以得到鉴相输出信号，鉴相输出信号可以表示第一时钟信号和第二时钟信号的相位差信息；通过在鉴相输出信号电平值跳变时，获取一组时间戳，其中一组时间戳包括一个第一时间戳和一个第二时间戳，且第一时间戳与第一时钟信号的时钟域对应，第二时间戳与第二时钟信号的时钟域对应，使得获取的第一时间戳和第二时间戳可以是不同时钟域的时间戳，并且第一时间戳和第二时间戳均是鉴相输出信号电平值跳变时获取的，因此第一时间戳和第二时间戳也相关联；通过根据至少两组时间戳，转换第三时间戳，得到第四时间戳，第三时间戳与第一时钟信号的时钟域对应，第四时间戳与第二时钟信号的时钟域对应，使得可以实现第一时钟信号的时钟域的时间戳即第三时间戳，到第二时钟信号的时钟域的时间戳即第四时间戳的转换。因此第四时间戳可以应用于通信装置所在的设备与第三时间戳所属的数据报文的发出设备的时间同步。本申请实施例的信号处理方法可以不采用延时链，也可以不使用频率很高的时钟信号，且采用的时钟信号数量也较少，因此能够以较低的芯片面积、功耗和低成本工艺节点，获取所需时间戳，从而在信号处理方法应用于通信装置时，能降低通信装置的综合实现成本，便于通信装置的实际应用。

根据第一方面，在所述信号处理方法的第一种可能的实现方式中，所述鉴相输出信号还表示所述第一时钟信号和所述第二时钟信号之间的频率差信息，所述第一时钟信号和所述第二时钟信号的标称频率相同，且所述第一时钟信号和所述第二时钟信号的频率差的绝对值大于或等于第一阈值、小于或等于第二阈值。

由于鉴相输出信号还表示第一时钟信号和第二时钟信号之间的频率差信息，因此通过为第一时钟信号和第二时钟信号设置合适大小的频率差，使得鉴相输出信号具备合适的频率，在此情况下，时间戳在不同的时钟域进行转换时的误差是比较小的，从而能保证信号处理方法获得的时间戳能够具备较高的精度。

根据第一方面或第一方面的第一种可能的实现方式，在所述信号处理方法的第二种可能的实现方式中，所述在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，包括：在检测到所述鉴相输出信号电平值跳变时，产生第一控制信号；获取根据所述第一控制信号记录的所述第一时间戳和所述第二时间戳；所述方法还包括：以所述第一时钟信号作为工作时钟，并根据所述第一控制信号记录所述第一时间戳；以所述第二时钟信号作为工作时钟，并根据所述第一控制信号记录所述第二时间戳。

通过这种方式，可以获得第一时间戳和第二时间戳。由于本申请实施例以第一时钟信号作为工作时钟记录第一时间戳，以第二时钟信号作为工作时钟记录第二时间戳，因此得到的第一时间戳和第二时间戳可以分别是与第一时钟信号和第二时钟信号的时钟域对应的时间戳。使得第一时间戳、第三时间戳对应的时钟域得以相同，第二时间戳、第四时间戳对应的时钟域得以相同，从而使得第一时间戳和第二时间戳能够在对第三时间戳进行转换得到第四时间戳的过程中使用。

根据第一方面或以上第一方面的任意一种可能的实现方式，在所述信号处理方法的第三种可能的实现方式中，所述根据至少两组时间戳，转换第三时间戳，得到第四时间戳，包括：选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；选择一组时间戳，对所述第三时间戳和所选择的一组时间戳中的第一时间戳作差，得到第三差值；确定一个第四时间戳，使得第四差值与所述第三差值的比例关系等于所述第二差值与所述第一差值的比例关系，其中，所述第四差值为所述第四时间戳与所选择的一组时间戳中的第二时间戳之差。

由于同一鉴相输出信号的电平值的两次跳变时刻，对应不同时钟域的时间戳的时间间隔成比例，因此，通过获得第一差值和第二差值，可以确定出这种比例关系，从而可以找到符合这种比例关系的第四时间戳。在获得第一差值和第二差值时选择相邻的两组时间戳，使得采样时间更接近，因此得到的比例关系可以更准确，进而提升获得的第四时间戳的准确度。在获得第三差值可以选择的任意的一组时间戳，使得获得第四时间戳的方式更为灵活。

根据第一方面或以上第一方面的任意一种可能的实现方式，在所述信号处理方法的第四种可能的实现方式中，所述方法还包括：获得所述第一时钟信号和所述第二时钟信号的相位差；根据所述相位差，对所述第四时间戳进行处理，得到处理后的第四时间戳。

通过获得第一时钟信号和第二时钟信号的相位差，并基于该相位差对第四时间戳进行处理，使得处理后的第四时间戳中，由第一时钟信号和第二时钟信号的相位差引入的误差可以被消除，从而使得应用本申请实施例的信号处理方法的通信装置在采用非先进制程工艺节点设计时，相比现有技术更具优势。

根据第一方面的第四种可能的实现方式，在所述信号处理方法的第五种可能的实现方式中，所述获得所述第一时钟信号和所述第二时钟信号的相位差，包括：检测所述鉴相输出信号电平值是否发生跳变，并使检测结果延时；分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据；根据所述飞行时间数据以及延时参数，确定所述相位差。

由于鉴相输出信号跳变时刻，第一时钟信号和第二时钟信号的相位差非常小，因此第一时钟信号和第二时钟信号所需延时的时间也比较小，在信号处理方法应用于通信装置时，实现延时的器件对芯片面积的占用不大，从而能够保持较低的硬件成本。

根据第一方面的第五种可能的实现方式，在所述信号处理方法的第六种可能的实现方式中，所述分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据，包括：在延时后的检测结果指示跳变时，产生第二控制信号；使所述第一时钟信号延时，根据所述第二控制信号，采样延时后的第一时钟信号得到第一飞行时间数据；使所述第二时钟信号延时，根据所述第二控制信号，采样延时后的第二时钟信号得到第二飞行时间数据。

通过这种方式，可以得到飞行时间数据，以使得应用飞行时间数据得到第一时钟信号和第二时钟信号的相位差，以提升通信装置得到的时间戳精度成为可能。

根据第一方面的第五种可能的实现方式，在所述信号处理方法的第七种可能的实现方式中，所述方法还包括确定所述延时参数，其中，所述确定所述延时参数，包括：产生训练输入信号；产生第三控制信号；使所述训练输入信号延时，并根据所述第三控制信号采样延时后的训练输入信号，得到所述训练输入信号的飞行时间数据；根据所述训练输入信号以及所述训练输入信号的飞行时间数据，确定所述延时参数。

通过这种方式，可以确定延时参数，从而能够在确定相位差时使用。延时参数的确定与第一时钟信号、第二时钟信号并无关联，因此可以预先确定好，从而使得第一时钟信号和第二时钟信号的相位差的确定效率更高。

第二方面，本申请的实施例提供了一种通信装置，所述装置包括：鉴相模块，用于获取第一时钟信号和第二时钟信号，得到鉴相输出信号，所述鉴相输出信号表示所述第一时钟信号和所述第二时钟信号之间的相位差信息；时戳获取模块，用于在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，所述一组时间戳包括一个第一时间戳和一个第二时间戳，所述第一时间戳与所述第一时钟信号的时钟域对应、所述第二时间戳与所述第二时钟信号的时钟域对应；时戳转换模块，用于根据至少两组时间戳，转换第三时间戳，得到第四时间戳，所述第三时间戳与所述第一时钟信号的时钟域对应，所述第四时间戳与所述第二时钟信号的时钟域对应。

根据第二方面，在所述通信装置的第一种可能的实现方式中，所述鉴相输出信号还表示所述第一时钟信号和所述第二时钟信号之间的频率差信息，所述第一时钟信号和所述第二时钟信号的标称频率相同，且所述第一时钟信号和所述第二时钟信号的频率差的绝对值大于或等于第一阈值、小于或等于第二阈值。

根据第二方面或第二方面的第一种可能的实现方式，在所述通信装置的第二种可能的实现方式中，所述装置还包括第一计时器和第二计时器，所述在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，包括：在检测到所述鉴相输出信号电平值跳变时，产生第一控制信号并发送到所述第一计时器和所述第二计时器；从所述第一计时器和所述第二计时器处分别获取根据所述第一控制信号记录的所述第一时间戳和所述第二时间戳；所述第一计时器以所述第一时钟信号作为工作时钟，用于根据所述第一控制信号记录所述第一时间戳；所述第二计时器以所述第二时钟信号作为工作时钟，用于根据所述第一控制信号记录所述第二时间戳。

根据第二方面或第二方面的任意一种可能的实现方式，在所述通信装置的第三种可能的实现方式中，所述根据至少两组时间戳，转换第三时间戳，得到第四时间戳，包括：选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；选择一组时间戳，对所述第三时间戳和所选择的一组时间戳中的第一时间戳作差，得到第三差值；确定一个第四时间戳，使得第四差值与所述第三差值的比例关系等于所述第二差值与所述第一差值的比例关系，其中，所述第四差值为所述第四时间戳与所选择的一组时间戳中的第二时间戳之差。

根据第二方面或第二方面的任意一种可能的实现方式，在所述通信装置的第四种可能的实现方式中，所述装置还包括测量模块，用于获得所述第一时钟信号和所述第二时钟信号的相位差；所述时戳转换模块还用于，根据所述相位差，对所述第四时间戳进行处理，得到处理后的第四时间戳。

根据第二方面的第四种可能的实现方式，在所述通信装置的第五种可能的实现方式中，所述测量模块包括：跳变检测单元，用于检测所述鉴相输出信号电平值是否发生跳变，并使检测结果延时后发送到第一延时单元；第一延时单元，用于基于延时链分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据；相位差确定单元，用于根据所述飞行时间数据以及延时参数，确定所述相位差，所述延时参数表示所述延时链的平均延时。

根据第二方面的第五种可能的实现方式，在所述通信装置的第六种可能的实现方式中，所述第一延时单元包括第一延时链、第二延时链和第一控制子单元，所述第一控制子单元用于，在延时后的检测结果指示跳变时，产生并向所述第一延时链和所述第二延时链发送第二控制信号；所述第一延时链用于，使所述第一时钟信号延时，并根据所述第二控制信号，采样延时后的第一时钟信号得到所述第一飞行时间数据；所述第二延时链用于，使所述第二时钟信号延时，并根据所述第二控制信号，采样延时后的第二时钟信号得到所述第二飞行时间数据。

根据第二方面的第六种可能的实现方式，在所述通信装置的第七种可能的实现方式中，所述装置还包括延时参数确定模块，所述延时参数确定模块用于确定所述延时参数，其中，所述确定所述延时参数，包括：产生训练输入信号并输入所述第一延时链和所述第二延时链；使所述第一控制子单元产生并向所述第一延时链和所述第二延时链发送第三控制信号；所述第一延时链和所述第二延时链还用于使所述训练输入信号延时，并根据所述第三控制信号分别采样延时后的训练输入信号，得到所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据；从所述第一延时链和所述第二延时链处分别获取所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据；根据所述训练输入信号以及所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据，确定所述延时参数。

第三方面，本申请的实施例提供了一种通信系统，所述系统包括上述第二方面或者第二方面的多种可能的实现方式中的一种或几种的通信装置。

第四方面，本申请的实施例提供了一种通信系统，所述系统包括频率综合器、参考计时器、N个基准计时器、N个时戳输出装置、N个通信装置，所述N个通信装置分别实现上述第二方面或者第二方面的多种可能的实现方式中的一种或几种的通信装置，N是大于1的整数，每一基准计时器对应一个通信装置以及一个时戳输出装置，每一通信装置分别接收一个第一时钟信号、一个第二时钟信号和一个根据接收到的第一时钟信号记录的第三时间戳；所述频率综合器，用于输出同步信号、参考时钟信号和N个第二时钟信号，所述N个第二时钟信号的标称频率分别和所述N个第一时钟信号的标称频率相同；所述参考计时器使用所述参考时钟信号作为工作时钟，用于根据所述同步信号输出参考时间戳序列到所述N个基准计时器以及所述N个时戳输出装置；针对所述N个基准计时器中的每一基准计时器，使用该基准计时器对应的第二时钟信号作为工作时钟，该基准计时器用于根据所述参考时间戳序列完成时钟同步；所述每一基准计时器根据所述同步信号及对应的第二时钟信号，输出一个基准时间戳序列到对应的一个时戳输出装置；针对所述N个通信装置中的每一通信装置，该通信装置用于根据接收到的一个第一时钟信号和一个第二时钟信号，对接收到的一个的第三时间戳进行转换，输出转换后的一个第四时间戳到对应的一个时戳输出装置；针对所述N个时戳输出装置中的每一时戳输出装置，该时戳输出装置用于根据所述参考时间戳序列和接收到的一个基准时间戳序列，对接收到的一个第四时间戳进行转换，得到一个第五时间戳并输出。

根据本申请实施例的通信系统，通过频率综合器产生同步信号、参考时钟信号和N个第二时钟信号，使得参考计时器可以根据同步信号输出参考时间戳序列，以为N个基准计时器提供时间基准，并提供给N个时戳输出装置用于时戳处理使用；使得每一基准计时器可以根据参考时间戳序列完成时钟同步。每一基准计时器根据同步信号及对应的第二时钟信号输出基准时间戳序列，以为对应的一个时戳输出装置提供基准时间戳序列并用于时戳处理使用；使得每一通信装置可以根据接收到的一个第一时钟信号和一个第二时钟信号，对接收到的一个第三时间戳进行转换，输出转换后的一个第四时间戳到对应的一个时戳输出装置；使得每一时戳输出装置可以根据参考时间戳序列和接收到的一个基准时间戳序列，对接收到的一个第四时间戳进行转换处理，得到一个第五时间戳。通过这种方式，使得针对对应于N个第一时钟信号的时钟域的N个第三时间戳，可以获得N个同步的第五时间戳，从而实现对端口的多速率信号获取高精度时间戳的需求。并且通信装置所需成本较低，使得通信系统所需成本也较低，便于通信系统的实际应用。

第五方面，本申请的实施例提供了一种芯片，包括接口电路和处理器，所述接口电路和所述处理器相连接，所述处理器用于使所述芯片执行上述第一方面或者第一方面的多种可能的实现方式中的一种或几种的信号处理方法。

本申请的这些和其他方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本申请的示例性实施例、特征和方面，并且用于解释本申请的原理。

图1示出根据本申请实施例的信号处理方法的示例性应用场景。

图2示出根据本申请实施例的信号处理方法的示例性应用场景。

图3示出根据本申请实施例的信号处理方法的示例性应用场景。

图4示出根据本申请实施例的信号处理方法的示例性应用场景。

图5示出根据本申请实施例的信号处理方法的示例性流程的示意图。

图6示出根据本申请实施例的时戳协议报文的标识、第一时钟信号、第二时钟信号、鉴相输出信号的波形示例。

图7示出根据本申请实施例获得第一时间戳和第二时间戳的示例性方法。

图8示出根据本申请实施例获得的第一时间戳和第二时间戳的示例。

图9示出根据本申请实施例的第四时间戳的获取方式的一个示例。

图10示出根据本申请实施例的亚稳态引入的偏差的示例。

图11示出根据本申请实施例的信号处理方法的示例性流程的示意图。

图12示出根据本申请实施例获得第一时钟信号和第二时钟信号的相位差的示例性方法的示意图。

图13示出根据本申请实施例的获取飞行时间数据的示例性方法的示意图。

图14示出根据本申请实施例对第一时钟信号fr、第二时钟信号fb进行延时的示例。

图15示出根据本申请实施例延时参数的示例性确定方法。

图16示出根据本申请实施例的通信装置10的示例性结构图。

图17示出根据本申请实施例的通信装置10的示例性结构图。

图18示出根据本申请实施例的通信装置10的示例性结构图。

图19示出根据本申请实施例的测量模块106的示例性结构图。

图20示出根据本申请实施例的第一延时单元的示例性结构图。

图21示出根据本申请实施例的通信装置10的示例性结构图。

图22示出根据本申请实施例的通信系统800的示例性结构图。

图23示出根据本申请实施例的通信系统的示例性结构图。

图24示出根据本申请实施例的频率综合器20输出的信号的波形的示例。

图25示出根据本申请实施例的参考时间戳序列的一个示例。

图26示出根据本申请实施例的基准时间戳序列的示例。

图27示出根据本申请实施例的基准时间戳序列的示例。

图28示出根据本申请实施例的时戳输出装置进行插值处理的一个示例。

图29示出根据本申请实施例的芯片的示例性结构图。

具体实施方式

以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本申请，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

5G同步用于支撑5G网络和业务，包括频率同步和时间同步。频率同步相对于现有无线通信系统并无明显变化，而时间同步则要求更加严格，原因如下：

一方面，为了提升5G网络的覆盖效率和服务体验，多天线多进多出(multipleinput multiple output，MIMO)、多点协调、载波聚合等协同增强技术将在5G系统中得到更广泛的应用。为了确保协同有效，需使得来自不同协同点(设备)的信号的时间差不能超过循环前缀(cyclic prefix，CP)。这对协同点(设备)之间的时间偏差提出了100ns量级甚至更高的苛刻要求，即要求高精度的时间同步。

另一方面，5G网络支撑的多种新业务也可能具备高精度同步需求，包括高精度定位业务、高速移动业务覆盖、业务时延精确测量、各种垂直行业应用(如物联网，车联网，智能制造)等。为了满足以上业务需求，需要提供单网元时间同步精度不低于5-10ns，以达到商用的要求。在3G/4G时代，基本都是沿用基于网络测量和控制系统的精密时钟同步(1588V2)方案实现网络级同步。因此对于5G同步方案，也需要继承基于1588V2的方案，以利于3G/4G/5G网络设备同步兼容，便于实现网络级同步。

下面介绍现有技术的几种基于1588V2的5G同步方案。

现有技术一是基于时间数字转换器TDC的同步方案。该方案通过为时间数字转换器TDC设计采样专用的延时链单元，使每个延时链单元延时Δτ近似相等，通过测量延时链单元数得到所需求的高精度时间戳。该方案具备很高的精度，可达到几十皮秒(picosecond，ps)，甚至10ps以下精度。

然而，该方案获取的时间戳的精度取决于延时Δτ，具体地，需要的精度越高，每个延时链单元延时Δτ需要越小，而延时链单元的级数n＝1.5倍时钟周期/Δτ，因此需要的精度越高，延时链级数越大，延时链越长，占用芯片面积越大。

另外，若单个设备(单网元)支持多端口输入信号，则需要分别获取多个时间戳，单个时间数字转换器TDC无法针对多个端口同时复用，因此当单个设备上面存在多个网络端口需要支持高精度获取时间戳时，芯片实现会较为复杂。除此之外，该方案对设计布局布线要求、线性度要求都比较高，因而实现综合成本较高。

现有技术二是基于高频时钟采样的同步方案。高频时钟采样是一种采用高频时钟采样数据的技术。由于采样频率较高，因此采样得到的数据与被采样数据的相似程度较大，即精度较高。对于现有的高频时钟，如希望达到亚ns精度，则需要吉赫(gigahertz，GHz)以上的工作频率，例如200ps精度约需要5GHZ的工作频率，100ps精度约需要10GHZ的工作频率。因此该方案对工艺节点有更高要求，且普通的集成电路无法实现，综合实现成本高。

现有技术三是基于多相位并行采样的同步方案。

多相位并行采样是一种采用多个频率较低、移相后的同频时钟信号并行采样数据的技术。其中不同的时钟信号之间相位延时均匀。该方案的精度与不同相位时钟信号的数量相关，精度越高，要求不同相位时钟信号的数量越多，如希望达到0.1ns精度，对于500兆赫(megahertz，MHz)频率的时钟信号，需要约20级相位，即需要20个相位不同的时钟信号。该方案在实际应用时对时钟走线延时、负载等需要严格控制，同时对工艺节点也有较高要求。因此芯片设计要求高，方案综合成本也较高。

现有技术四是基于双混合时间差分技术DDMTD的同步方案。

DDMTD技术源于2008年提出的白兔子(white rabbit，WR)技术，其设计初衷是实现亚ns的分布式时钟同步和具有确定性延时的数据传输，用于加速器的同步控制。

WR技术以标准千兆以太网为基础，使用物理层同步以太网(synchronousethernet，SyncE)技术实现时钟频率，使用1588v2协议，也称为精确时间协议(precisetime protocol，PTP)，实现时间同步，使用全数字双混频鉴相器将时间戳同步精度提高到亚ns。其能够实现一定区域内、多节点、亚ns精度的高精度同步信号分发。

DDMTD技术需要3个时钟信号，1个链路恢复时钟信号，1个本地时钟信号，1个测量时钟信号，信号和链路恢复时钟信号/本地时钟信号具有一定频率差。在实现不同设备之间的时间同步时，通过主设备将时钟信号下发给从设备，从设备再将时钟信号返回给主时钟，成为主设备的链路恢复时钟信号，由主设备进行DDMTD测量，计算小于1个时钟周期内的偏差。主设备另使用1588V2协议测量出主设备和从设备的链路延时差。基于上述偏差和延时差，就可以大概推测出时钟信号在从设备接口输出的时间，从而可以实现网络同步。

该方案对芯片后端要求高，3个时钟信号使得芯片的布局布线要求也很高。其中链路恢复时钟信号和测量时钟信号需进行一次比相，本地时钟信号和测量时钟信号需进行一次比相，每次比相意味着引入一次误差，因而该方案额外引入了2次误差；另外一个时钟域的时间戳转换到另一时钟域时，亚稳态问题会引入计数偏差，需要使用较为复杂的算法对偏差进行补偿，方案实现复杂。因此考虑应用场景、协议扩展性、硬件支持能力、稳定性、成本等多方面因素，DDMTD技术目前不适合在5G网络中使用。

为了解决上述技术问题，本申请提供了一种信号处理方法、通信装置、通信系统及芯片，根据本申请实施例的信号处理方法，能够以较低的芯片面积、功耗和低成本工艺节点，获取所需时间戳，从而在信号处理方法应用于通信装置时，能降低通信装置的综合实现成本，便于通信装置的实际应用。

图1-4分别示出根据本申请实施例的信号处理方法的示例性应用场景。

举例来说，本申请实施例的信号处理方法可以应用于通信装置，通信装置可设置在网络设备中，网络设备可以是智能手机、上网本、平板电脑、笔记本电脑、可穿戴电子设备(如智能手环、智能手表等)、电视(television，TV)、虚拟现实设备、音响，等等。通信装置可用于为网络设备端口接收的数据(例如时戳协议报文)提供高精度的时间戳，该时间戳可用于该网络设备与其他网络设备之间，或者该网络设备内部各接口之间的时间同步用。

如图1所示，本申请实施例的通信装置可设置在网络设备1中。网络设备1还可包括网络接口和时钟处理单元。网络接口用于接收来自其他网络设备(未示出)的网络接口的数据，如时戳协议报文等。该时戳协议报文的报文标识，如报文头，可由网络接口输出给通信装置，通信装置可以提取报文头的时间戳，该时间戳可以是与第一时钟信号(其他网络设备的时钟信号)的时钟域对应的时间戳。通信装置可以对该时间戳进行转换，得到与第二时钟信号(网络设备1的本地时钟信号)的时钟域对应的时间戳，然后再将转换后的时间戳输出给时钟处理单元进行处理，以完成多网元(例如网络设备1和未示出的其他网络设备)之间的时间同步。

可以理解的是，时钟处理单元也可以输出时戳协议报文，由通信装置完成时间戳转换后，通过网络接口输出到其他网络设备(未示出)。

如图2所示，本申请实施例的通信装置可设置在网络设备2的内部的各单元/单板，例如设置在时钟板中。例如时钟板可包括网络接口1、通信装置1、时钟处理单元1。网络设备2还包括接口板，接口板的网络接口2输出时戳协议报文到时钟板的网络接口1。该时戳协议报文的报文标识，如报文头，可由网络接口1输出给时钟板上的通信装置1，通信装置1可以提取报文头的时间戳，该时间戳可以是与第一时钟信号(其他网络设备的时钟信号)的时钟域对应的时间戳。通信装置1可以对该与第一时钟信号的时钟域对应的时间戳进行转换，得到与第二时钟信号(网络设备1的本地时钟信号)的时钟域对应的时间戳，然后再将转换后的时间戳输出给时钟处理单元1进行处理，以完成单网元(例如网络设备2)内部多单元/单板(例如接口板和时钟板)之间的时间同步。

可以理解的是，时钟处理单元1也可以输出时戳协议报文，由通信装置1完成时间戳转换后，通过网络接口1输出到接口板。可选地，接口板也可以包括根据本申请实施例的通信装置2、通信装置3，以及网络接口2、网络接口3和时钟处理单元2。其中，网络接口2还可用于接收来自网络设备2内部的其他单元/单板(例如时钟板)的数据，并通过通信装置2获取转换后的时间戳，再输出给时钟处理单元2。

网络接口3、通信装置3以及时钟处理单元2可实现的功能，可以参照图1中网络接口、通信装置以及时钟处理单元可实现的功能的相关描述，在此不再赘述。

如图3所示，本申请实施例的通信装置设置在网络设备中时，网络设备可用于高精度的空间无线测距(如无线网络通信技术(wireless fidelity，WIFI)测距，卫星测距，地面测距等等)。例如，在测距过程中，网络设备可先产生测量信号(可以是脉冲或者编码等等)，再通过无线信号调制、激光信号调制后，向外界发出调制后的信号。在接收到反射回来的回波信号时，通过本申请实施例的通信装置获取回波信号的时间戳，再根据该时间戳和调制后的信号发射时的时间戳计算回波距离，进而测量出目标物体与当前网络设备的实际距离。通过这种方式可以满足测距对高精度时钟的需求。

如图4所示，本申请实施例的通信装置可以设置在鉴相器中，鉴相器设置在网络设备中，用于使网络设备实现高精度鉴相和锁相环(phase locked loop，PLL)的应用。

例如，网络设备可以包括鉴相器、基于现有技术的滤波器以及振荡器，其中，鉴相器可包括根据本申请实施例的通信装置4、通信装置5以及基于现有技术的相位差计算模块。PLL参考时钟和来自振荡器的PLL反馈时钟分别提供给通信装置4和通信装置5，通信装置4和通信装置5分别获得PLL参考时钟和PLL反馈时钟与基准时钟(未示出)的时钟域对应的时间戳，然后输出给相位差计算模块，相位差计算模块根据两个时间戳计算PLL参考时钟和PLL反馈时钟的相位差，该相位差可以信号形式(未示出)输出给滤波器，滤波器对接收到的信号(相位差)进行滤波，滤波后的信号(未示出)输出给振荡器，用于对PLL反馈时钟进行调整，再输出给通信装置5，从而可形成锁相环。

本领域技术人员应理解，以上所述的根据本申请实施例的信号处理方法的应用场景仅为示例，信号处理方法可以应用于任何需要高精度获取时间戳的场景，本申请实施例对此不作限制。

图5示出根据本申请实施例的信号处理方法的示例性流程的示意图。

如图5所示，在一种可能的实现方式中，本申请提出一种信号处理方法，所述方法应用于通信装置10(参见下文图16、17、18的示例)中，包括步骤S1-S3：

步骤S1，获取第一时钟信号fr和第二时钟信号fb，得到鉴相输出信号phase_out，鉴相输出信号表示第一时钟信号和第二时钟信号之间的相位差信息。

其中，第一时钟信号fr可以是根据网络接口(高速发射接口(receive,RX)或高速接收接口(transmit,TX))处接收/输出的数据恢复的时钟信号，接收/输出的数据可例如上文中所提及的时戳协议报文、回波信号等。或者第一时钟信号fr是网络接口处接收/输出的时钟信号，例如PLL参考时钟、PLL反馈时钟等等。为了描述简单，下文中统一以第一时钟信号fr是根据时戳协议报文恢复的时钟信号作为示例。

第二时钟信号fb可以是通信装置10的本地时钟信号。可通过使得第二时钟信号fb采样第一时钟信号fr完成第一时钟信号fr和第二时钟信号fb之间的鉴相，并得到鉴相输出信号phase_out。该信号与第一时钟信号fr和第二时钟信号fb的相位差相关联。

第一时钟信号fr和第二时钟信号fb可以具备一定的频率差Δf，|Δf|＝|f_b-f_r|。则鉴相输出信号phase_out的频率可以等于Δf，周期Tbeat＝1/|Δf|。图6示出根据本申请实施例的时戳协议报文的标识、第一时钟信号、第二时钟信号、鉴相输出信号的波形示例。鉴相输出信号phase_out信号的电平值可存在2个状态，分别为逻辑1和逻辑0。

步骤S2，在检测到鉴相输出信号phase_out电平值跳变时，获取一组时间戳，一组时间戳Ti包括一个第一时间戳t1_i和一个第二时间戳t2_i，第一时间戳t1_i与第一时钟信号fr的时钟域对应，第二时间戳t2_i与第二时钟信号fb的时钟域对应。

检测鉴相输出信号phase_out电平值是否发生跳变，可以是检测鉴相输出信号phase_out的电平值状态是否存在由1→0的跳变，或者由0→1的跳变。检测的方式可以是检测鉴相输出信号phase_out的电平值状态的变化量是否大于一定的阈值。若检测到鉴相输出信号phase_out电平值发生跳变，可认为跳变时刻记录下的第一时钟信号fr和第二时钟信号fb时间戳是相对应的。则可以在鉴相输出信号phase_out电平值跳变时获取一组时间戳，该一组时间戳可包括一个与第一时钟信号fr的时钟域对应的第一时间戳t1_i、一个与第二时钟信号fb的时钟域对应的第二时间戳t2_i，其中i是整数。一组时间戳的示例性获取方式可以参见下文图8的相关描述。在每一跳变时刻，都获取到一组时间戳，则可获取到多组时间戳。

步骤S3，根据至少两组时间戳，转换第三时间戳fr_sop，得到第四时间戳fb_sop，第三时间戳fr_sop与第一时钟信号fr的时钟域对应，第四时间戳fb_sop与第二时钟信号fb的时钟域对应。

其中，与第一时钟信号fr的时钟域对应的第三时间戳，可以是第一时钟信号fr的时钟域的时戳协议报文的标识sop的时间戳，定义该时戳为fr_sop。该第三时间戳可以是根据第一时钟信号fr记录的。第三时间戳fr_sop的记录可基于现有技术来实现。

基于至少两组时间戳，时戳转换模块103可以转换第三时间戳fr_sop，得到第四时间戳fb_sop。转换的示例性方式可以参考下文中的公式(4)和(5)的相关描述，第四时间戳fb_sop即为与第二时钟信号fb的时钟域对应的时间戳，并且是第一时钟信号fr的时钟域的时戳协议报文对应的时间戳。

该第四时间戳fb_sop，可在基于现有技术测量通信装置10所在的网络设备与发出时戳协议报文的网络设备的链路延时差时使用，进而可以基于测量的链路延时差，调整通信装置所在的网络设备的第二时钟信号以及对应的计时器，实现时间同步。

根据本申请实施例的信号处理方法，通过获取第一时钟信号和第二时钟信号，可以得到鉴相输出信号，鉴相输出信号可以表示第一时钟信号和第二时钟信号的相位差信息；通过在鉴相输出信号电平值跳变时，获取一组时间戳，其中一组时间戳包括一个第一时间戳和一个第二时间戳，且第一时间戳与第一时钟信号的时钟域对应，第二时间戳与第二时钟信号的时钟域对应，使得获取的第一时间戳和第二时间戳可以是不同时钟域的时间戳，并且第一时间戳和第二时间戳均是鉴相输出信号电平值跳变时获取的，因此第一时间戳和第二时间戳也相关联；通过根据至少两组时间戳，转换第三时间戳，得到第四时间戳，第三时间戳与第一时钟信号的时钟域对应，第四时间戳与第二时钟信号的时钟域对应，使得可以实现第一时钟信号的时钟域的时间戳即第三时间戳，到第二时钟信号的时钟域的时间戳即第四时间戳的转换。因此第四时间戳可以应用于通信装置所在的设备与第三时间戳所属的数据报文的发出设备的时间同步。本申请实施例的信号处理方法可以不采用延时链，也可以不使用频率很高的时钟信号，且采用的时钟信号数量也较少，因此能够以较低的芯片面积、功耗和低成本工艺节点，获取所需时间戳，从而在信号处理方法应用于通信装置时，能降低通信装置的综合实现成本，便于通信装置的实际应用。

在一种可能的实现方式中，鉴相输出信号phase_out还表示第一时钟信号fr和第二时钟信号fb之间的频率差信息，第一时钟信号fr和第二时钟信号fb的标称频率相同，且第一时钟信号fr和第二时钟信号fb的频率差Δf的绝对值大于或等于第一阈值、小于或等于第二阈值。

由于鉴相输出信号还表示第一时钟信号和第二时钟信号之间的频率差信息，因此通过为第一时钟信号和第二时钟信号设置合适大小的频率差，使得鉴相输出信号具备合适的频率，在此情况下，时间戳在不同的时钟域进行转换时的误差是比较小的，从而能保证信号处理方法获得的时间戳能够具备较高的精度。

举例来说，第一时钟信号fr和第二时钟信号fb的标称频率可以相同，例如为f_n。第一时钟信号fr和第二时钟信号fb的频率差Δf作为鉴相输出信号phase_out的频率，其取值影响通信装置的噪声传递性能和对时间戳进行转换的精度，因此对Δf的取值应有一定的要求。本申请实施例预先设置一个第一阈值和一个第二阈值，并使得|Δf|大于或等于第一阈值、小于或等于第二阈值。其中，第一阈值和第二阈值，可以根据应用场景需求和通信装置本身的硬件条件进行确定。

下面介绍第一阈值的示例性确定方法。

举例来说，如果选择过小的频率差Δf，鉴相输出信号phase_out的周期Tbeat太大，则进行时间戳的转换时，所使用的两组时间戳的噪声前后相关性可能不大，会影响时间戳的转换过程中的噪声传递结果。从另一个角度分析，如果把鉴相输出信号phase_out的周期Tbeat作为采样周期，参考奈奎斯特采样定理，为使得采样结果无失真，则采样频率应不小于2倍第二时钟信号fb、或者2倍第一时钟信号fr的噪声传递带宽(频率)。进一步地，考虑最优噪声传递等特性，可以优选|Δf|≥10*噪声传递带宽。例如可以选择|Δf|≥100赫兹(hertz，Hz)或者|Δf|≥1000Hz。即，第一阈值可以设置为100Hz或者1000Hz。

本领域技术人员应理解，第一阈值还可以有其他取值，只要满足不小于10倍噪声传递带宽的需求即可，本申请实施例对于第一阈值的具体取值不作限制。

下面介绍第二阈值的示例性确定方法。

f_n是第二时钟信号fb和第一时钟信号fr的标称频率，而实际应用中，第二时钟信号fb和第一时钟信号fr的实际频率相对于该标称频率会产生一定的频偏，定义第二时钟信号fb实际频率相对于标称频率的频偏为foffset₁，第二时钟信号fb的周期为T_b，第一时钟信号fr的实际频率相对于标称频率的频偏为foffset₂，第一时钟信号实际频率fr的周期为T_r，则f_b＝f_n*(1+foffset₁)，f_r＝fn*(1+foffset₂)。

通常情况下，foffset₁比较大，foffset₂比较小，因此，第一时钟信号fr的频偏可以忽略，则|Δf|＝f_n|foffset₁|＝|f_n-f_b|。

在此情况下，第二阈值可以有两种确定方式：

1、针对f_b≤f_n的情况：

n取整数，此时存在第二时钟信号fb和第一时钟信号fr边沿最接近对齐的时候。

考虑第一时钟信号fr频偏非常小，可以忽略，可得到：

n取整数，则，/>

Terr为可允许的目标误差；

进一步忽略第一时钟信号fr的频偏，可得到：

T_n为标称频率下的周期，可得：

即，第二阈值可以设置为

最终得到|Δf|的选取范围可以为公式(1)所示：

2、针对f_b≥f_n的情况：

|Δf|的选取范围的确定方式与f_b≤f_n时相同，对应的符号替换为相反符号即可，不再复述。最终得到|Δf|的选取范围可以为公式(2)所示：

取最小的|Δf|范围：其中Terr为可允许的目标误差，f_n为第一时钟信号fr和第二时钟信号fb的标称频率，T_n为标称频率下的周期。

定义T_setup+hold为本申请实施例的通信装置的特定工艺节点寄存器的本征建立保持时间范围，则目标误差Terr应满足：Terr≤T_setup+hold；

即，第二阈值可以设置为

最终得到|Δf|的选取范围如公式(3)所示：

下面给出第二阈值的取值示例。

举例来说，如果f_n＝125MHz，T_setup+hold＝0.1ns，则T_n＝1/f_n＝8ns，根据公式(1)或公式(3)，可得即第二阈值可取为1.54MHz。最终得到|Δf|的选取范围：100Hz(1000Hz)≤|Δf|≤1.54MHz。

参见上文描述可知，|Δf|和Tbeat的取值影响系统噪声传递性能和打戳精度，基于系统的处理能力，需要选择合适的周期Tbeat，也即选择合适的|Δf|值(|Δf|＝1/Tbeat)。周期Tbeat可例如选取1微秒(microsecond，μs)，10μs，100μs，1毫秒(millisecond，ms)，10ms等。本领域技术人员应理解，周期Tbeat也可以选取其他的值，只要使得|Δf|满足上述大于或等于第一阈值、小于或等于第二阈值的需求即可，本申请对于周期Tbeat的具体数值不作限制。

下面介绍工艺节点的选择对于可允许的目标误差的影响。

根据以上公式(3)，鉴相输出信号phase_out的边沿会因为寄存器建立和保持时间的不确定性，引入抖动T_setup+hold。如按上文所述，可允许的目标误差Terr≤T_setup+hold，能够使得理论上可允许的目标误差Terr精确到皮秒级。由于不同工艺节点的集成电路芯片对应的寄存器本征建立和保持时间不一样，越先进的制程工艺，寄存器本征建立和保持时间越小。因此，可以选择合适的|Δf|，使得Terr≤T_setup+hold，以充分发挥先进工艺带来的更好精度和更小误差。此时由T_setup+hold决定了本申请实施例的信号处理方法的最终误差。而若|Δf|的选取不合适，使得Terr>T_setup+hold，则本申请实施例的信号处理方法的最终误差将由过大的目标误差Terr决定，并不能充分发挥先进工艺带来的更好精度和更小误差。

例如，周期Tbeat选取1μs时，相当于|Δf|＝1MHz，假设如图6所示，f_n＝125MHz，f_b＝124MHz，f_r＝125MHz(1+100ppm)，ppm(parts per million)表示百万分之…，例如100ppm可表示百万分之100。|foffset₂|≤100ppm，|foffset₁|＝8000ppm，可允许的目标误差Terr可以为＝0.064ns，考虑该误差≤T_setup+hold(0.1ns)，因此该信号处理方法的最终误差仍然为T_setup+hold(0.1ns)。从而能够发挥先进工艺带来的更好精度和更小误差的优势。

图7示出根据本申请实施例获得第一时间戳和第二时间戳的示例性方法。

如图7所示，在一种可能的实现方式中，步骤S2包括：

步骤S21，在检测到鉴相输出信号phase_out电平值跳变时，产生第一控制信号p1；

步骤S22，获取根据第一控制信号记录的第一时间戳t1_i和第二时间戳t2_i；

所述方法还包括：

步骤S23，以第一时钟信号fr作为工作时钟，并根据第一控制信号p1记录第一时间戳t1_i；

步骤S24，以第二时钟信号fb作为工作时钟，并根据第一控制信号p1记录第二时间戳t2_i。

通过这种方式，可以获得第一时间戳和第二时间戳。由于本申请实施例以第一时钟信号作为工作时钟记录第一时间戳，以第二时钟信号作为工作时钟记录第二时间戳，因此得到的第一时间戳和第二时间戳可以分别是与第一时钟信号和第二时钟信号的时钟域对应的时间戳。使得第一时间戳、第三时间戳对应的时钟域得以相同，第二时间戳、第四时间戳对应的时钟域得以相同，从而使得第一时间戳和第二时间戳能够在对第三时间戳进行转换得到第四时间戳的过程中使用。

举例来说，通信装置可支持第一时钟信号fr和第二时钟信号fb的计时功能，其以第一时钟信号fr作为工作时钟时记录的即为与第一时钟信号fr的时钟域对应的时间戳，其以第二时钟信号fb作为工作时钟时记录的即为与第二时钟信号fb的时钟域对应的时间戳，可设置为该“计时”的工作可以被第一控制信号p1所触发。也即，如图7所示，在检测到鉴相输出信号phase_out电平值跳变时，可先执行步骤S21产生第一控制信号p1，使得可根据第一控制信号p1，实现计时功能，即执行步骤S23和S24，分别记录第一时间戳t1_i和第二时间戳t2_i。在此情况下，执行步骤S22即可获取到根据第一控制信号p1记录的第一时间戳t1_i和第二时间戳t2_i。

图8示出根据本申请实施例获得的第一时间戳和第二时间戳的示例。

如图8所示，在鉴相输出信号phase_out边沿第一次跳变的时刻，记录下的第一时间戳可以是t1_0(i＝0),记录下的第二时间戳可以是t2_0(i＝0)，第一时间戳t1_0和第二时间戳t2_0可以看作一组；在鉴相输出信号phase_out边沿第二次跳变的时刻，记录下的第一时间戳可以是t1_1(i＝1),记录下的第二时间戳可以是t2_1(i＝1)，第一时间戳t1_1和第二时间戳t2_1可以看作一组；……；在鉴相输出信号phase_out边沿第m-1次跳变的时刻，记录下的第一时间戳可以是t1_m-1(i＝m-1),记录下的第二时间戳可以是t2_m-1(i＝m-1)，第一时间戳t1_m-1和第二时间戳t2_m-1可以看作一组。

图8中以在鉴相输出信号phase_out边沿发生由0→1的跳变的时刻获取第一时间戳和第二时间戳作为示例。本领域技术人员应理解，在鉴相输出信号phase_out边沿发生由1→0的跳变的时刻也可以获取第一时间戳和第二时间戳，本申请对此不作限制。

下面介绍本申请实施例得到第四时间戳的示例性方法。

在一种可能的实现方式中，步骤S3包括：

选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；

选择一组时间戳，对第三时间戳fr_sop和所选择的一组时间戳中的第一时间戳作差，得到第三差值；

确定一个第四时间戳fb_sop，使得第四差值与第三差值的比例关系等于第二差值与第一差值的比例关系，其中，第四差值为第四时间戳fb_sop与所选择的一组时间戳中的第二时间戳之差。

由于同一鉴相输出信号的电平值的两次跳变时刻，对应不同时钟域的时间戳的时间间隔成比例，因此，通过获得第一差值和第二差值，可以确定出这种比例关系，从而可以找到符合这种比例关系的第四时间戳。在获得第一差值和第二差值时选择相邻的两组时间戳，使得采样时间更接近，因此得到的比例关系可以更准确，进而提升获得的第四时间戳的准确度。在获得第三差值可以选择的任意的一组时间戳，使得获得第四时间戳的方式更为灵活。

举例来说，可以选择相邻的两组时间戳。例如第一组时间戳包括第一时间戳t1_i、第二时间戳t2_i，第二组时间戳包括第一时间戳t1_i+1、第二时间戳t2_i+1，对选择出的两组时间戳中的两个第一时间戳t1_i和t1_i+1作差得到第一差值t1_i+1-t1_i，对选择出的两组时间戳中的两个第二时间戳t2_i和t2_i+1作差得到第二差值t2_i+1-t2_i。其中i＝0,1,2，···，m-1。

图9示出根据本申请实施例的第四时间戳的获取方式的一个示例。如图9所示，例如使i＝0时，即选择图8的示例中的第一组时间戳(第一时间戳t1_0、第二时间戳t2_0)和第二组时间戳(第一时间戳t1_1、第二时间戳t2_1)时，第一差值可以为t1_1-t1_0，第二差值可以为t2_1-t2_0。

可以再选择一组时间戳，例如该组时间戳包括第一时间戳t1_j、第二时间戳t2_j，对第三时间戳fr_sop和所选择的一组时间戳中的第一时间戳t1_j作差，得到第三差值fr_sop-t1_j，其中j＝0,1,2，···，m-1。例如使j＝0时，即选择图8的示例中的第一组时间戳(第一时间戳t1_0、第二时间戳t2_0)时，第三差值可以为fr_sop-t1_0。本领域技术人员应理解，此处也可以选择除选择出的两组时间戳之外的其他组时间戳。本申请对此不作限制。但本领域技术人员应清楚，采样时间越接近噪声传递效果越好，线性相关度越好，因此可以优选第三时间戳最接近的相邻的两组时间戳，参考公式(4)、公式(5)作为转换第四时间戳处理使用，以提升获得的第四时间戳的准确度以及噪声传递特性。

基于上述第一差值t1_i+1-t1_i、第二差值t2_i+1-t2_i、第三差值fr_sop-t1_j，可以找到一个第四差值，使得第四差值与第三差值fr_sop-t1_j的比例关系等于第二差值t2_i+1-t2_i与第一差值t1_i+1-t1_i的比例关系。并使得第四差值为第四时间戳fb_sop与所选择的一组时间戳中的第二时间戳t2_j之差。则第一差值、第二差值、第三差值、第四差值的关系如公式(4)所示：

根据公式(4)，可得出第四时间戳fb_sop的确定方式如公式(5)所示：

例如i＝0，j＝0时，根据公式(5),第四时间戳

本申请实施例通过使第二时钟信号fb采样第一时钟信号fr得到鉴相输出信号phase_out，由以上描述可知，当鉴相输出信号phase_out和第一时钟信号fr以及第二时钟信号fb边沿对齐的时候，鉴相输出信号phase_out可能存在亚稳态引入的偏差。图10示出根据本申请实施例的亚稳态引入的偏差的示例。

第二时钟信号fb和第一时钟信号fr边沿对齐可能有两种可能，即图10的示例中的fb1和fb2。相应地，鉴相输出信号phase_out也存在两种可能，即图10的示例中的phase_out1和phase_out2，二者分别为fb1和fb2采样第一时钟信号fr得到。phase_out1和phase_out2的本应对齐的边沿出现的偏差，即亚稳态引入的偏差，该偏差和通信装置的制程工艺节点相关，如采用非先进制程工艺节点设计通信装置，其偏差相对先进制程工艺节点会更大。为了进一步克服非先进制程工艺节点的偏差，本申请还提出如下方法。

图11示出根据本申请实施例的信号处理方法的示例性流程的示意图。

如图11所示，在一种可能的实现方式中，所述方法还包括步骤S4和S5，

步骤S4，获得第一时钟信号fr和第二时钟信号fb的相位差terr’；

步骤S5，根据相位差terr’，对第四时间戳fb_sop进行处理，得到处理后的第四时间戳fb_sop’。

举例来说，第一时钟信号fr和第二时钟信号fb的相位差terr’由亚稳态引入，其示例性确定方法可以参见下文图13的相关描述。

在确定相位差terr’后，可以使用该相位差terr’对转换得到的第四时间戳fb_sop进一步处理，以消除因相位差terr’存在导致的第四时间戳fb_sop的偏差。对第四时间戳fb_sop进一步处理时，可例如基于现有技术，使用相位差terr’对第四时间戳fb_sop进行补偿，得到处理后的第四时间戳fb_sop’。为了简洁，在此不再对补偿的具体方式进行描述。

通过获得第一时钟信号和第二时钟信号的相位差，并基于该相位差对第四时间戳进行处理，使得处理后的第四时间戳中，由第一时钟信号和第二时钟信号的相位差引入的误差可以被消除，从而使得应用本申请实施例的信号处理方法的通信装置，在采用非先进制程工艺节点设计时，相比现有技术更具优势。

图12示出根据本申请实施例获得第一时钟信号和第二时钟信号的相位差的示例性方法的示意图。

如图12所示，在一种可能的实现方式中，步骤S4包括：：

步骤S41，检测鉴相输出信号phase_out电平值是否发生跳变，并使检测结果延时；

步骤S42，分别使第一时钟信号fr和第二时钟信号fb延时，并在延时后的检测结果s1指示跳变时，采样延时后的第一时钟信号s2和第二时钟信号s3，得到飞行时间数据TDC_OUT；

步骤S43，根据飞行时间数据TDC_OUT以及延时参数，确定相位差terr’。

由于鉴相输出信号跳变时刻，第一时钟信号和第二时钟信号的相位差非常小，因此第一时钟信号和第二时钟信号所需延时的时间也比较小，在信号处理方法应用于通信装置时，实现延时的器件对芯片面积的占用不大，从而能够保持较低的硬件成本。

举例来说，使检测结果延时得到延时后的检测结果可以是图12中的s1，对检测结果延时的时长可控制在亚ns或几百ps以内，可设置为大于通信装置的寄存器本征建立和保持时间T_setup+hold。延时后的检测结果s1可以参照图10中的phase_out延时Td的波形示例。

该延时后的检测结果s1可以作为获取飞行时间数据的使能控制信号。例如通信装置可支持延时第一时钟信号和第二时钟信号的功能，并支持在延时的第一时钟信号和第二时钟信号基础上，获取二者的飞行时间数据的功能。例如通信装置使第一时钟信号和第二时钟信号延时后，可通过采样延时后的第一时钟信号和第二时钟信号获得飞行时间数据。每当鉴相输出信号phase_out信号发生跳变且延时后，延时后的检测结果s1可使能通信装置获取一组飞行时间数据(例如包括下文所述的第一飞行时间数据和第二飞行时间数据)。获取一组飞行时间数据的示例性实现方式可以参照下文图13的相关描述。

该飞行时间数据可以被用于确定第一时钟信号fr和第二时钟信号fb的相位差terr’。以通信装置中实现使第一时钟信号和第二时钟信号的功能是通过设置延时节点(参见图14)作为示例，则飞行时间数据可用于确定鉴相输出信号phase_out信号发生跳变时，第一时钟信号经过的延时节点数与第二时钟信号经过的延时节点数，相位差terr’可等于：鉴相输出信号phase_out信号发生跳变时第一时钟信号经过的延时节点数与第二时钟信号经过的延时节点数之差，与延时参数的乘积，其中延时参数可以是延时节点的平均延时。延时参数可以是预先确定好的，其示例性确定方式可参见下文图15的相关描述。

图13示出根据本申请实施例的获取飞行时间数据的示例性方法的示意图。

如图13所示，在一种可能的实现方式中，步骤S42包括：

步骤S421，在延时后的检测结果s1指示跳变时，产生第二控制信号p2；

步骤S422，使第一时钟信号fr延时，根据第二控制信号p2，采样延时后的第一时钟信号s2得到第一飞行时间数据TDC_OUTr；

步骤S423，使第二时钟信号fb延时，根据第二控制信号p2，采样延时后的第二时钟信号s3得到第二飞行时间数据TDC_OUTb。

举例来说，可设置为通信装置对飞行时间数据的“获取”可以被第二控制信号p2触发。也即，在延时后的检测结果s1指示跳变时，可先产生第二控制信号p2，使得可根据第二控制信号p2，实现飞行时间数据的获取功能，分别得到第一飞行时间数据和第二飞行时间数据。如图13所示，通信装置中，使第一时钟信号fr延时与第二时钟信号fb延时可以同时进行，采样延时后的第一时钟信号获得第一飞行时间数据TDC_OUTr、采样延时后的第二时钟信号fb获得第二飞行时间数据TDC_OUTb也可以同时进行。图14示出根据本申请实施例对第一时钟信号fr、第二时钟信号fb进行延时的示例。

如图14所示，步骤S422使第一时钟信号fr延时的延时节点(在图14中通过S422对应的三角形符号表示)总数和步骤S423中使第二时钟信号fb延时的延时节点(在图14中通过S423对应的三角形符号表示)总数可以相同。参见上文图10的相关描述可知，在延时后的检测结果s1指示跳变时，第一时钟信号fr和第二时钟信号fb的边沿几乎对齐，可以根据延时后的检测结果s1，产生第二控制信号p2，此时使第一时钟信号fr、第二时钟信号fb延时所需经过的延时节点比较小。根据该第二控制信号p2，可采样延时后的第一时钟信号s2输出第一飞行时间数据TDC_OUTr，可采样延时后的第二时钟信号s3输出第二飞行时间数据TDC_OUTb。上文所述的飞行时间数据TDC_OUT可包括第一飞行时间数据TDC_OUTr和第二飞行时间数据TDC_OUTb。

通过这种方式，可以得到飞行时间数据，以使得应用飞行时间数据得到第一时钟信号和第二时钟信号的相位差，以提升通信装置得到的时间戳精度成为可能。

图15示出根据本申请实施例延时参数的示例性确定方法。

如图15所示，在一种可能的实现方式中，所述方法还包括确定延时参数(步骤S6)，其中，确定延时参数，包括：

步骤S61，产生训练输入信号tin；

步骤S62，产生第三控制信号p3；

步骤S63，使训练输入信号tin延时，并根据第三控制信号p3采样延时后的训练输入信号，得到训练输入信号tin的飞行时间数据tout；

步骤S64，根据训练输入信号tin以及训练输入信号tin的飞行时间数据tout，确定延时参数。

通过这种方式，可以确定延时参数，从而能够在确定相位差时使用。延时参数的确定与第一时钟信号、第二时钟信号并无关联，因此可以预先确定好，从而使得第一时钟信号和第二时钟信号的相位差的确定效率更高。

举例来说，由上文描述可知，延时参数可以是延时节点的平均延时，则延时参数的确定与延时节点的设置相关联。例如可设置为通信装置在确定延时参数过程中，对飞行时间数据的“获取”可以被第三控制信号p3触发。也即，在步骤S61中可为延时节点提供输入(即训练输入信号tin)，并在步骤S62中产生第三控制信号p3，在步骤S63中延时节点对训练输入信号tin进行延时，并可根据第三控制信号p3采样延时后的训练输入信号tin，获取训练输入信号tin的飞行时间数据。在步骤S64中，根据训练输入信号tin以及训练输入信号tin的飞行时间数据tout，可以确定该延时参数。

延时参数的确定方法可以基于现有技术来实现，例如，通过重复进行上述产生训练输入信号、第三控制信号的过程，可获得多组飞行时间数据，根据训练输入信号和对应的飞行时间数据，可以基于现有技术分别确定各延时节点之间的时延，并通过对多个延时节点之间的时延进行平均即可得到延时节点的平均时延，即延时参数。延时节点的平均时延还可以采用现有技术的其他方法确定，本申请对此不作限制。

在一种可能的实现方式中，本申请实施例还提出一种通信装置10，图16示出根据本申请实施例的通信装置10的示例性结构图。

如图16所示，所述装置10中包括：

鉴相模块101，用于获取第一时钟信号fr和第二时钟信号fb，得到鉴相输出信号phase_out，鉴相输出信号phase_out表示第一时钟信号fr和第二时钟信号fb之间的相位差信息；

时戳获取模块102，在检测到鉴相输出信号phase_out电平值跳变时，获取一组时间戳，一组时间戳包括一个第一时间戳t1_i和一个第二时间戳t2_i，第一时间戳t1_i与第一时钟信号fr的时钟域对应，第二时间戳t2_i与第二时钟信号fb的时钟域对应；

时戳转换模块103，根根据至少两组时间戳，转换第三时间戳fr_sop，得到第四时间戳fb_sop，第三时间戳fr_sop与第一时钟信号fr的时钟域对应，第四时间戳fb_sop与第二时钟信号fb的时钟域对应。

其中，鉴相模块101实现对应功能的示例性方式，可以参照上文所述的步骤S1的相关描述；时戳获取模块102实现对应功能的示例性方式，可以参照上文所述的步骤S2的相关描述，时戳转换模块103实现对应功能的示例性方式，可以参照上文所述的步骤S3的相关描述。其中，第三时间戳可以设置为时戳转换模块103根据第一时钟信号fr记录的，也可以设置其他模块记录该第三时间戳，本申请对此不作限制。

在一种可能的实现方式中，鉴相输出信号phase_out还表示第一时钟信号fr和第二时钟信号fb之间的频率差信息，第一时钟信号fr和第二时钟信号fb的标称频率相同，且第一时钟信号fr和第二时钟信号fb的频率差Δf的绝对值大于或等于第一阈值、小于或等于第二阈值。

第一阈值、第二阈值的示例性选取方式可参见上文公式(1)-(3)对应的相关描述。

工艺越先进，本申请实施例的通信装置越能实现更高的时戳精度和同步精度，使得本申请实施例的通信装置能够发挥先进工艺带来的更好精度和更小误差的优势。

图17示出根据本申请实施例的通信装置10的示例性结构图。

如图17所示，在一种可能的实现方式中，所述装置还包括第一计时器104和第二计时器105，所述在检测到鉴相输出信号phase_out电平值跳变时，获取一组时间戳，包括：在检测到鉴相输出信号phase_out电平值跳变时，产生第一控制信号p1并发送到第一计时器104和第二计时器105；从第一计时器104和第二计时器105处分别获取根据第一控制信号记录的第一时间戳t1_i和第二时间戳t2_i；第一计时器104以第一时钟信号fr作为工作时钟，用于根据第一控制信号p1时记录第一时间戳t1_i；第二计时器105以第二时钟信号fb作为工作时钟，用于根据第一控制信号p1记录第二时间戳t2_i。

举例来说，第一计时器和第二计时器分别执行上文中的步骤S23和步骤S24，例如，第一时钟信号fr还输入给第一计时器104，因此，第一计时器104以第一时钟信号fr作为工作时钟；同理，第二时钟信号fb还输入给第二计时器105，因此，第二计时器105以第二时钟信号fb作为工作时钟。

在检测到鉴相输出信号phase_out边沿跳变时刻，时戳获取模块102可以执行步骤S21，产生第一控制信号p1,并发送到第一计时器104和第二计时器105。第一计时器104接收到一次第一控制信号p1可以执行一次步骤S23记录一次第一时间戳t1_i；第二计时器105接收到一次第一控制信号p1可以执行一次步骤S24记录一次第二时间戳t2_i。然后第一计时器104和第二计时器105可以将记录下的第一时间戳t1_i和第二时间戳t2_i发送给时戳获取模块102，使得时戳获取模块102可以获取到鉴相输出信号phase_out电平值跳变时的第一时间戳t1_i和第二时间戳t2_i，即执行步骤S22。步骤S21-S24的示例性实现方式在上文中已经描述过，在此不再赘述。

在一种可能的实现方式中，所述根据至少两组时间戳，转换第三时间戳fr_sop，得到第四时间戳fb_sop，包括：选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；选择一组时间戳，对所述第三时间戳fr_sop和所选择的一组时间戳中的第一时间戳作差，得到第三差值；确定一个第四时间戳fb_sop，使得第四差值与所述第三差值的比例关系等于所述第二差值与所述第一差值的比例关系，其中，所述第四差值为所述第四时间戳fb_sop与所选择的一组时间戳中的第二时间戳之差。

第四时间戳fb_sop的获取方式可以参见上文及图9的相关描述，在此不再赘述。

图18示出根据本申请实施例的通信装置10的示例性结构图。

如图18所示，在一种可能的实现方式中，所述装置还包括测量模块106，用于获得第一时钟信号fr和第二时钟信号fb的相位差terr’；时戳转换模块103还用于，根据相位差terr’，对fb_sop进行处理，得到处理后的第四时间戳fb_sop’。

在图18的示例中，鉴相模块101、时戳获取模块102可以分别完成图16和图17中的鉴相模块101、时戳获取模块102的功能，在此不再对该部分功能进行描述。

测量模块106可执行上文所述的步骤S4，以获取第一时钟信号fr和第二时钟信号fb的相位差terr’，步骤S4的示例性实现方式在上文中已经描述过，在此不再赘述。

测量模块106可将相位差terr’发送到时戳转换模块103。时戳转换模块103根据来自时戳获取模块102的第三时间戳fr_sop转换得到第四时间戳fb_sop后，可再执行上文所述的步骤S5，使用来自测量模块106的相位差terr’对其得到的第四时间戳fb_sop进行处理。步骤S5的示例性实现方式在上文中已经描述过，在此不再赘述。

虽然图18中并未示出第一计时器104和第二计时器105，但本领域技术人员应理解，图18所示的通信装置也可以包括第一计时器104和第二计时器105。第一计时器104和第二计时器105的功能可参见上文及图17的相关描述。

图19示出根据本申请实施例的测量模块106的示例性结构图。

如图19所示，在一种可能的实现方式中，测量模块106包括：跳变检测单元61，用于检测鉴相输出信号phase_out电平值是否发生跳变，并使检测结果延时后发送到第一延时单元62；第一延时单元62，用于基于延时链分别使第一时钟信号fr和第二时钟信号fb延时，并在延时后的检测结果s1指示跳变时，采样延时后的第一时钟信号s2和第二时钟信号s3，得到飞行时间数据TDC_OUT；相位差确定单元63，用于飞行时间数据TDC_OUT以及延时参数，确定相位差terr’，延时参数表示延时链的平均延时。

延时链的每个延时单元可作为上文所述的一个延时节点。延时链可以在接收到控制信号时记录其对当前输入信号延时的飞行时间数据。本申请实施例的第一延时单元62可以将第一时钟信号fr和第二时钟信号fb输入延时链，第一延时单元62可具备对第一时钟信号fr和第二时钟信号fb进行延时的功能，并且，还具备对延时后的第一时钟信号s2和第二时钟信号s3进行采样，锁存采样时刻延时链上的飞行时间数据的功能。

跳变检测单元61可执行上文所述的步骤S41，第一延时单元62可执行上文所述的步骤S42，可执行相位差确定单元63可执行上文所述的步骤S43。步骤S41-S43的示例性实现方式在上文中已经描述过，在此不再赘述。

图20示出根据本申请实施例的第一延时单元的示例性结构图。

如图20所示，所述第一延时单元62包括第一延时链621、第二延时链622和第一控制子单元623，所述第一控制子单元623用于，在延时后的检测结果s1指示跳变时，产生并向第一延时链621和第二延时链622发送第二控制信号p2；第一延时链621用于，使第一时钟信号fr延时，并根据第二控制信号p2，采样延时后的第一时钟信号s2得到第一飞行时间数据TDC_OUTr；第二延时链622用于，使第二时钟信号fb延时，并根据第二控制信号p2，采样延时后的第二时钟信号s3得到第二飞行时间数据TDC_OUTb。

举例来说，第一延时单元62还可包括第一控制子单元623，用于控制何时对第一延时链621和第二延时链622进行采样。例如，延时后的检测结果s1可被输入到第一控制子单元623，在延时后的检测结果s1指示跳变时，第一时钟信号fr和第二时钟信号fb的边沿几乎对齐，第一控制子单元623可以执行上文所述的步骤S421，根据延时后的检测结果s1，产生第二控制信号p2，并发送第二控制信号p2到第一延时链621和第二延时链622。第一延时链621和第二延时链622可分别执行上文所述的步骤S422和步骤S423。步骤S421-S423的示例性实现方式在上文中已经描述过，在此不再赘述。

第一延时链621和第二延时链622可分别发送得到的第一飞行时间数据TDC_OUTr和第二飞行时间数据TDC_OUTb到相位差确定单元63，使相位差确定单元63能获取到第一飞行时间数据TDC_OUTr和第二飞行时间数据TDC_OUTb。第一飞行时间数据TDC_OUTr和第二飞行时间数据TDC_OUTb即为图19中的TDC_OUT。

图21示出根据本申请实施例的通信装置10的示例性结构图。

如图21所示，在一种可能的实现方式中，所述装置还包括延时参数确定模块624，延时参数确定模块624用于确定延时参数，其中，所述确定延时参数，包括：产生训练输入信号tin并输入第一延时链621和第二延时链622；使第一控制子单元623产生并向第一延时链621和第二延时链622发送第三控制信号p3；第一延时链621和第二延时链622还用于使训练输入信号tin延时，并根据第三控制信号p3分别采样延时后的训练输入信号，得到训练输入信号tin在第一延时链621和第二延时链622的飞行时间数据tout；从第一延时链621和第二延时链622处分别获取训练输入信号tin在第一延时链621以及第二延时链622的飞行时间数据tout；根据训练输入信号tin以及训练输入信号tin在第一延时链621以及第二延时链622的飞行时间数据tout，确定延时参数。

延时参数确定模块624可执行上文所述的步骤S61,为第一延时链621和第二延时链622提供输入(即训练输入信号tin)，并使能第一控制子单元623，例如输出使能信号ctrl，该使能信号ctrl可使得第一控制子单元623执行上文所述的步骤S62产生第三控制信号p3。在第一控制子单元623的控制下，第一延时链621和第二延时链622可执行上文所述的步骤S63，得到训练输入信号的飞行时间数据tout并反馈给延时参数确定模块624，使得延时参数确定模块624能够执行上文所述的步骤S64,根据对第一延时链621和第二延时链622的输入(即训练输入信号tin)，以及第一延时链621和第二延时链622的输出(即训练输入信号的飞行时间数据tout)，确定第一延时链621和第二延时链622的平均延时即延时参数。

步骤S61-S64的示例性实现方式在上文中已经描述过，在此不再赘述。

本领域技术人员应理解，以上所述的通信装置中的各模块或单元的划分仅为示例，在实际应用中，一个模块或单元所对应的功能可能会被设置为有多个器件共同实现，多个模块或单元所对应的功能也可能由一个器件单独实现，本申请对此不作限制。

图22示出根据本申请实施例的通信系统800的示例性结构图。

如图22所示，根据本申请实施例的通信系统800包括以上任一项所述的通信装置10。

在此情况下，该通信系统能够完成单个端口的时戳协议报文对应的时间戳获取。除通信装置10外，通信系统还可包括其他现有技术的单元/单板/模块，例如上文及图1-2所述的时钟处理单元，上文及图4所述的相位差计算模块、滤波器、振荡器等等，本申请对于通信系统所包括的具体器件的类型不作限制。

以上主要介绍的是针对单个时戳协议报文输入到通信装置所在的芯片或网络设备时，本申请实施例的通信装置如何获取所需的第二时钟信号下的时间戳的方式。在一些应用场景中，设备或芯片可能存在多个端口，同时接收来自不同的设备的时戳协议报文，多个端口的端口速率可能不同，因此针对每个端口处的时戳协议报文获取的、第二时钟信号下的时间戳，可能存在时间不同步。针对这一问题，本申请实施例还提出一种通信系统，以使得针对每个端口处的时戳协议报文获取的、第二时钟信号下的时间戳，能够时间同步。

图23示出根据本申请实施例的通信系统的示例性结构图。

如图23所示，在一种可能的实现方式中，本申请提出一种通信系统，系统包括频率综合器20、参考计时器30、N个基准计时器40、N个时戳输出装置50、N个通信装置10，N个通信装置分别实现以上所述的通信装置，N是大于1的整数，在图23中，以N＝2作为示例。

每一基准计时器40对应一个通信装置10以及一个时戳输出装置50，每一通信装置10分别接收一个第一时钟信号、一个第二时钟信号和一个根据接收到的第一时钟信号记录的第三时间戳；

频率综合器20，用于输出同步信号sync、参考时钟信号FB和N个第二时钟信号fb1-fbN，N个第二时钟信号fb1-fbN的标称频率分别和N个第一时钟信号fr1-frN的标称频率相同。

图24示出根据本申请实施例的频率综合器20输出的信号的波形的示例。如图24所示，同步信号sync、参考时钟信号FB、第二时钟信号fb1、第二时钟信号fb2在同步信号sync某时刻相位对齐。第二时钟信号fb1和第一时钟信号fr1(未示出)的标准频率相同；第二时钟信号fb2和第一时钟信号fr2(未示出)的标准频率相同。第二时钟信号fb1和fb2的频率分别对应于不同的接口，因此可以相同，也可以不同，以适应不同的接口速率。

同步信号sync可用来实现参考计时器30、N个基准计时器40的时间同步。第二时钟信号的功能之一是用来提供给通信装置10实现获取第二时钟信号下的时间戳所使用，其示例性实现方式可以参见上文图5-图15的相关描述。第二时钟信号的另一个功能是提供给各基准计时器40，用来实现使基准计时器40产生相应的基准时间戳序列，以为基准计时器对应的各通信装置10、时戳输出装置50在进行时间戳的转换时提供时间基准。

参考计时器30使用参考时钟信号FB作为工作时钟，用于根据同步信号sync输出参考时间戳序列A到N个基准计时器40以及N个时戳输出装置50。

举例来说，参考计时器30可以为整个通信系统提供时钟基准。例如，其可根据同步信号sync来采样参考计时器30(例如获得参考计时器30当前的时间)，在sync信号的每个上升沿sync(1)，sync(2)...sync(i),sync(i+1)采样一次，得到并输出包括T1(FB),T2(FB)...Ti(FB),Ti+1(FB)的参考时间戳序列，例如图23中的序列A。图25示出根据本申请实施例的参考时间戳序列的一个示例。

该参考时间戳序列A可提供给N个时戳输出装置50，用于在N个时戳输出装置50对时间戳进行插值运算时使用。该参考时间戳序列还可提供给N个基准计时器40，在N个基准计时器40与参考计时器30同步时作为其同步基准使用。

针对N个基准计时器40中的每一基准计时器40，使用该基准计时器40对应的第二时钟信号fbx作为其工作时钟，x＝1,2，…N，该基准计时器40用于根据参考时间戳序列A完成时钟同步，每一基准计时器40根据同步信号sync及对应的第二时钟信号fbx输出一个基准时间戳序列Bx到对应的一个时戳输出装置50。其中Bx∈{B1,B2…Bm,m＝1,2,N}，每一基准计时器对应输出序列{B1,B2…Bm,m＝1,2,N}中的1个序列，用作该基准计时器对应的一个时戳输出装置50做时戳转换使用。

举例来说，基准计时器40根据参考时间戳序列A完成时钟同步可以基于现有技术来实现。基准计时器40根据同步信号sync来采样对应的基准计时器40(例如获得基准计时器40当前的时间)，在sync信号的每个上升沿sync(1)，sync(2)...sync(i),sync(i+1)采样一次，得到并输出包括T1(fbx),T2(fbx)...Ti(fbx),Ti+1(fbx)的基准时间戳序列，1≤x≤i+1且为整数。例如图23中的序列B1和B2。图26和图27分别示出根据本申请实施例的基准时间戳序列的示例，其中x分别等于1和2。该基准时间戳序列Bx，x＝1,2，…N，可提供给对应的N个时戳输出装置50，用于在N个时戳输出装置50对时间戳进行插值转换运算(即时戳转换)时使用。

针对N个通信装置10中的每一通信装置10，该通信装置10用于根据接收到的一个第一时钟信号和一个第二时钟信号，对接收到的一个第三时间戳进行转换，输出转换后的一个第四时间戳到对应的一个时戳输出装置50。例如图23的示例中，两个通信装置分别接收第一时钟信号fr1/fr2，第二时钟信号fb1/fb2，第三时间戳fr1_sop/fr2_sop，并分别输出第四时间戳fb1_sop/fb2_sop。可以理解的是，在通信装置包括测量模块106时，输出的第四时间戳fb1_sop和fb2_sop可以是补偿后的第四时间戳。

通信装置10实现上述功能的示例性方式可以参照上文图5-图15的相关描述。为了简洁，在此不再赘述。

针对N个时戳输出装置50中的每一时戳输出装置50，该时戳输出装置50用于根据参考时间戳序列A和接收到的一个基准时间戳序列Bx，x＝1,2，…N，对接收到的一个第四时间戳进行转换，得到一个第五时间戳并输出。例如图23的示例中，第五时间戳可以是FB1_sop和FB2_sop。

举例来说，在通信装置10应用于通信系统中时，第四时间戳可以看作是预处理的时间戳，时戳输出装置输出的时间戳是通信系统最终确定的时间戳。例如，时戳输出装置50可以基于参考时间戳序列A以及基准时间戳序列Bx，x＝1,2，…N，通过进行插值处理，例如采用上文公式(4)和(5)的方法，对第四时间戳再进行转换得到第五时间戳，则第五时间戳可以是通信系统最终确定的时间戳。图28示出根据本申请实施例的时戳输出装置进行插值处理的一个示例。其中第四时间戳可以是fb1_sop/fb2_sop，第五时间戳可以是FB1_sop/FB2_sop。

在此情况下，不同的时戳输出装置输出的第五时间戳，均是基于参考计时器(参考时钟信号的时钟域)的时间戳，并且分别是对应不同端口的时戳协议报文的时间戳。

根据本申请实施例的通信系统，通过频率综合器产生同步信号、参考时钟信号和N个第二时钟信号，使得参考计时器可以根据同步信号输出参考时间戳序列，以为N个基准计时器提供时间基准，并提供给N个时戳输出装置用于时戳处理使用；使得每一基准计时器可以根据参考时间戳序列完成时钟同步。每一基准计时器根据同步信号及对应的第二时钟信号输出基准时间戳序列，以为对应的一个时戳输出装置提供基准时间戳序列并用于时戳处理使用；使得每一通信装置可以根据接收到的一个第一时钟信号和一个第二时钟信号，对接收到的一个第三时间戳进行转换，输出转换后的一个第四时间戳到对应的一个时戳输出装置；使得每一时戳输出装置可以根据参考时间戳序列和接收到的一个基准时间戳序列，对接收到的一个第四时间戳进行转换处理，得到一个第五时间戳。通过这种方式，使得针对对应于N个第一时钟信号的时钟域的N个第三时间戳，可以获得N个同步的第五时间戳，从而实现对端口的多速率信号获取高精度时间戳的需求。并且通信装置所需成本较低，使得通信系统所需成本也较低，便于通信系统的实际应用。

在一种可能的实现方式中，本申请还提出一种芯片，图29示出根据本申请实施例的芯片的示例性结构图。

如图29所示，该芯片包括接口电路120和处理器110，所述接口电路120和所述处理器110相连接，所述处理器110用于使所述芯片执行以上所述的信号处理方法。

芯片可以设置在电子设备中，电子设备可以包括手机、可折叠电子设备、平板电脑、桌面型计算机、膝上型计算机、手持计算机、笔记本电脑、有屏音箱、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本、增强现实(augmented reality，AR)设备、虚拟现实(virtual reality，VR)设备、人工智能(artificial intelligence,AI)设备、无人机、车载设备、智能家居设备、或智慧城市设备中的至少一种。本申请实施例对该电子设备的具体类型不作特殊限制。

处理器110可以包括一个或多个处理单元，例如：处理器110可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processingunit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器110可执行本申请实施例的公式(4)(5)等，以实现本申请实施例的信号处理方法。

处理器110中还可以设置存储器，用于存储指令和数据。在一些实施例中，处理器110中的存储器可以为高速缓冲存储器。该存储器可以保存处理器110用过或使用频率较高的指令或数据，例如本申请实施例中的第一控制信号p1、第二控制信号p2等。如果处理器110需要使用该指令或数据，可从该存储器中直接调用。避免了重复存取，减少了处理器110的等待时间，因而提高了系统的效率。

在一些实施例中，处理器110可以包括一个或多个接口电路120。接口电路120可以包括集成电路(inter-integrated circuit，I2C)接口，通用异步收发传输器(universalasynchronous receiver/transmitter，UART)接口，通用输入输出(general-purposeinput/output，GPIO)接口等。处理器110可以通过以上至少一种接口电路120接收来自其他芯片或来自其他设备的数据，例如本申请实施例中的时戳协议报文。

存储器121可以用于存储计算机可执行程序代码，该可执行程序代码包括指令。存储器121可以包括存储程序区和存储数据区。其中，存储程序区可存储操作系统，至少一个功能所需的应用程序(比如识别渲染指令的用途的应用程序等)等。存储数据区可存储特效优化装置的使用过程中所创建的数据(比如特效纹理等)等。此外，存储器121可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件，闪存器件，通用闪存存储器(universal flash storage，UFS)等。处理器110通过运行存储在存储器121的指令，和/或存储在设置于处理器中的存储器的指令，执行信号处理方法的各种功能方法或数据处理。

通信模块160可以用于通过有线通信或者无线通信的方式接收来自其他芯片或设备的数据，或者发送数据到其他装置或设备(例如本申请实施例中的图形处理器1005)。例如可以提供应用在芯片上的包括WLAN(如Wi-Fi网络)、蓝牙(Bluetooth，BT)、全球导航卫星系统(global navigation satellite system，GNSS)、调频(frequency modulation，FM)、近距离无线通信技术(near field communication，NFC)、红外技术(infrared，IR)等无线通信的解决方案。在芯片有线连接其他芯片或设备时，通信模块160也可以使用有线通信方案。

可以理解的是，本申请实施例示意的结构并不构成对芯片的具体限定。在本申请另一些实施例中，芯片可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

附图中的流程图和框图显示了根据本申请的多个实施例的装置、系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。

也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行相应的功能或动作的硬件(例如电路或ASIC(application specificintegrated circuit，专用集成电路))来实现，或者可以用硬件和软件的组合，如固件等来实现。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其它变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其它单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (19)

1.一种信号处理方法，其特征在于，应用于通信装置中，所述方法包括：

获取第一时钟信号和第二时钟信号，得到鉴相输出信号，所述鉴相输出信号表示所述第一时钟信号和所述第二时钟信号之间的相位差信息；

在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，所述一组时间戳包括一个第一时间戳和一个第二时间戳，所述第一时间戳与所述第一时钟信号的时钟域对应、所述第二时间戳与所述第二时钟信号的时钟域对应；

根据至少两组时间戳，转换第三时间戳，得到第四时间戳，所述第三时间戳与所述第一时钟信号的时钟域对应，所述第四时间戳与所述第二时钟信号的时钟域对应。

2.根据权利要求1所述的方法，其特征在于，所述鉴相输出信号还表示所述第一时钟信号和所述第二时钟信号之间的频率差信息，所述第一时钟信号和所述第二时钟信号的标称频率相同，且所述第一时钟信号和所述第二时钟信号的频率差的绝对值大于或等于第一阈值、小于或等于第二阈值。

3.根据权利要求1或2所述的方法，其特征在于，

所述在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，包括：

在检测到所述鉴相输出信号电平值跳变时，产生第一控制信号；

获取根据所述第一控制信号记录的所述第一时间戳和所述第二时间戳；

所述方法还包括：

以所述第一时钟信号作为工作时钟，并根据所述第一控制信号记录所述第一时间戳；

以所述第二时钟信号作为工作时钟，并根据所述第一控制信号记录所述第二时间戳。

4.根据权利要求1-3中任一项所述的方法，其特征在于，所述根据至少两组时间戳，转换第三时间戳，得到第四时间戳，包括：

选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；

选择一组时间戳，对所述第三时间戳和所选择的一组时间戳中的第一时间戳作差，得到第三差值；

确定一个第四时间戳，使得第四差值与所述第三差值的比例关系等于所述第二差值与所述第一差值的比例关系，其中，所述第四差值为所述第四时间戳与所选择的一组时间戳中的第二时间戳之差。

5.根据权利要求1-4中任一项所述的方法，其特征在于，所述方法还包括：

获得所述第一时钟信号和所述第二时钟信号的相位差；

根据所述相位差，对所述第四时间戳进行处理，得到处理后的第四时间戳。

6.根据权利要求5所述的方法，其特征在于，所述获得所述第一时钟信号和所述第二时钟信号的相位差，包括：

检测所述鉴相输出信号电平值是否发生跳变，并使检测结果延时；

分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据；

根据所述飞行时间数据以及延时参数，确定所述相位差。

7.根据权利要求6所述的方法，其特征在于，所述分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据，包括：

在延时后的检测结果指示跳变时，产生第二控制信号；

使所述第一时钟信号延时，根据所述第二控制信号，采样延时后的第一时钟信号得到第一飞行时间数据；

使所述第二时钟信号延时，根据所述第二控制信号，采样延时后的第二时钟信号得到第二飞行时间数据。

8.根据权利要求6所述的方法，其特征在于，所述方法还包括确定所述延时参数，

其中，所述确定所述延时参数，包括：

产生训练输入信号；

产生第三控制信号；

使所述训练输入信号延时，并根据所述第三控制信号采样延时后的训练输入信号，得到所述训练输入信号的飞行时间数据；

根据所述训练输入信号以及所述训练输入信号的飞行时间数据，确定所述延时参数。

9.一种通信装置，其特征在于，所述装置包括：

鉴相模块，用于获取第一时钟信号和第二时钟信号，得到鉴相输出信号，所述鉴相输出信号表示所述第一时钟信号和所述第二时钟信号之间的相位差信息；

时戳获取模块，用于在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，所述一组时间戳包括一个第一时间戳和一个第二时间戳，所述第一时间戳与所述第一时钟信号的时钟域对应、所述第二时间戳与所述第二时钟信号的时钟域对应；

时戳转换模块，用于根据至少两组时间戳，转换第三时间戳，得到第四时间戳，所述第三时间戳与所述第一时钟信号的时钟域对应，所述第四时间戳与所述第二时钟信号的时钟域对应。

10.根据权利要求9所述的装置，其特征在于，所述鉴相输出信号还表示所述第一时钟信号和所述第二时钟信号之间的频率差信息，所述第一时钟信号和所述第二时钟信号的标称频率相同，且所述第一时钟信号和所述第二时钟信号的频率差的绝对值大于或等于第一阈值、小于或等于第二阈值。

11.根据权利要求9或10所述的装置，其特征在于，所述装置还包括第一计时器和第二计时器，

所述在检测到所述鉴相输出信号电平值跳变时，获取一组时间戳，包括：

在检测到所述鉴相输出信号电平值跳变时，产生第一控制信号并发送到所述第一计时器和所述第二计时器；从所述第一计时器和所述第二计时器处分别获取根据所述第一控制信号记录的所述第一时间戳和所述第二时间戳；

所述第一计时器以所述第一时钟信号作为工作时钟，用于根据所述第一控制信号记录所述第一时间戳；

所述第二计时器以所述第二时钟信号作为工作时钟，用于根据所述第一控制信号记录所述第二时间戳。

12.根据权利要求9-11中任一项所述的装置，其特征在于，所述根据至少两组时间戳，转换第三时间戳，得到第四时间戳，包括：

选择相邻的两组时间戳，对选择出的两组时间戳中的两个第一时间戳作差得到第一差值，对选择出的两组时间戳中的两个第二时间戳作差得到第二差值；

选择一组时间戳，对所述第三时间戳和所选择的一组时间戳中的第一时间戳作差，得到第三差值；

确定一个第四时间戳，使得第四差值与所述第三差值的比例关系等于所述第二差值与所述第一差值的比例关系，其中，所述第四差值为所述第四时间戳与所选择的一组时间戳中的第二时间戳之差。

13.根据权利要求9-12中任一项所述的装置，其特征在于，所述装置还包括测量模块，用于获得所述第一时钟信号和所述第二时钟信号的相位差；

所述时戳转换模块还用于，根据所述相位差，对所述第四时间戳进行处理，得到处理后的第四时间戳。

14.根据权利要求13所述的装置，其特征在于，所述测量模块包括：

跳变检测单元，用于检测所述鉴相输出信号电平值是否发生跳变，并使检测结果延时后发送到第一延时单元；

第一延时单元，用于基于延时链分别使所述第一时钟信号和所述第二时钟信号延时，并在延时后的检测结果指示跳变时，采样延时后的第一时钟信号和延时后的第二时钟信号，得到飞行时间数据；

相位差确定单元，用于根据所述飞行时间数据以及延时参数，确定所述相位差，所述延时参数表示所述延时链的平均延时。

15.根据权利要求14所述的装置，其特征在于，所述第一延时单元包括第一延时链、第二延时链和第一控制子单元，

所述第一控制子单元用于，在延时后的检测结果指示跳变时，产生并向所述第一延时链和所述第二延时链发送第二控制信号；

所述第一延时链用于，使所述第一时钟信号延时，并根据所述第二控制信号，采样延时后的第一时钟信号得到所述第一飞行时间数据；

所述第二延时链用于，使所述第二时钟信号延时，并根据所述第二控制信号，采样延时后的第二时钟信号得到所述第二飞行时间数据。

16.根据权利要求14所述的装置，其特征在于，所述装置还包括延时参数确定模块，所述延时参数确定模块用于确定所述延时参数，

其中，所述确定所述延时参数，包括：

产生训练输入信号并输入所述第一延时链和所述第二延时链；

使所述第一控制子单元产生并向所述第一延时链和所述第二延时链发送第三控制信号；所述第一延时链和所述第二延时链还用于使所述训练输入信号延时，并根据所述第三控制信号分别采样延时后的训练输入信号，得到所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据；

从所述第一延时链和所述第二延时链处分别获取所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据；

根据所述训练输入信号以及所述训练输入信号在所述第一延时链以及所述第二延时链的飞行时间数据，确定所述延时参数。

17.一种通信系统，其特征在于，所述系统包括权利要求9-16中任一项所述的通信装置。

18.一种通信系统，其特征在于，所述系统包括频率综合器、参考计时器、N个基准计时器、N个时戳输出装置、N个通信装置，所述N个通信装置分别实现权利要求9-16中任一项所述的通信装置，N是大于1的整数，

每一基准计时器对应一个通信装置以及一个时戳输出装置，每一通信装置分别接收一个第一时钟信号、一个第二时钟信号和一个根据接收到的第一时钟信号记录的第三时间戳；

所述频率综合器，用于输出同步信号、参考时钟信号和N个第二时钟信号，所述N个第二时钟信号的标称频率分别和所述N个第一时钟信号的标称频率相同；

所述参考计时器使用所述参考时钟信号作为工作时钟，用于根据所述同步信号输出参考时间戳序列到所述N个基准计时器以及所述N个时戳输出装置；

针对所述N个基准计时器中的每一基准计时器，使用该基准计时器对应的第二时钟信号作为工作时钟，该基准计时器用于根据所述参考时间戳序列完成时钟同步；所述每一基准计时器根据所述同步信号及对应的第二时钟信号，输出一个基准时间戳序列到对应的一个时戳输出装置；

针对所述N个通信装置中的每一通信装置，该通信装置用于根据接收到的一个第一时钟信号和一个第二时钟信号，对接收到的一个的第三时间戳进行转换，输出转换后的一个第四时间戳到对应的一个时戳输出装置；

针对所述N个时戳输出装置中的每一时戳输出装置，该时戳输出装置用于根据所述参考时间戳序列和接收到的一个基准时间戳序列，对接收到的一个第四时间戳进行转换，得到一个第五时间戳并输出。

19.一种芯片，其特征在于，包括接口电路和处理器，所述接口电路和所述处理器相连接，所述处理器用于使所述芯片执行权利要求1-8任一项所述的方法。