CN117199147A - 感测器封装结构及芯片级感测器封装结构 - Google Patents

Abstract

本申请公开一种感测器封装结构及芯片级感测器封装结构。所述芯片级感测器封装结构包含有一感测芯片、呈环形的一支撑层、及一透光层。所述感测芯片的顶面包含一感测区域及围绕于所述感测区域的一承载区域。所述支撑层设置于所述承载区域上，所述透光层以其环形区块设置于所述支撑层上，以使所述透光层、所述支撑层、及所述感测芯片共同包围形成有一封闭空间。所述环形区块形成有一环形粗糙区，并且所述环形粗糙区朝向所述感测芯片的所述顶面正投影所沿经的一投影空间，其位于所述感测区域的外侧且重叠于整个所述支撑层与部分所述封闭空间。据此，通过所述透光层于所述环形区块形成有所述环形粗糙区，以提升与所述支撑层之间的结合力。

Description

感测器封装结构及芯片级感测器封装结构

技术领域

本申请涉及一种封装结构，尤其涉及一种感测器封装结构及芯片级感测器封装结构。

背景技术

现有的感测器封装结构包含有一透光片、一感测芯片、及粘着于所述玻璃片与所述感测芯片之间的一粘着层。其中，由于所述感测芯片的结构变更较容易导致其感测结果受到影响，所以现有感测器封装结构大都朝向所述粘着层进行改良，以提升所述粘着层与其他构件之间的连接效果。然而，上述改良方向有其局限性存在。

于是，本申请人认为上述缺陷可改善，潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本申请。

发明内容

本申请提供一种感测器封装结构及芯片级感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的缺陷。

本申请实施例公开一种感测器封装结构，其包括：一基板；一感测芯片，设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域及围绕于感测区域的一承载区域；一支撑层，呈环形且设置于感测芯片的承载区域上；一透光层，具有位于相反侧的一外表面与一内表面，并且透光层具有一透明区块及围绕于透明区块的一环形区块；其中，环形区块设置于支撑层上，以使透光层、支撑层、及感测芯片共同包围形成有一封闭空间；以及一封装体，形成于基板上，并且感测芯片、支撑层、及透光层埋置于封装体内，而透光层的至少部分外表面裸露于封装体之外；其中，环形区块形成有一环形粗糙区，并且环形粗糙区朝向感测芯片的顶面正投影所沿经的一投影空间，其位于感测区域的外侧且重叠于整个支撑层及部分封闭空间。

可选地，环形粗糙区具有介于10％到90％的雾度。

可选地，环形粗糙区为一图案化阵列。

可选地，环形粗糙区形成于透光层的内表面，并且环形粗糙区的外边缘位于支撑层的外侧，而环形粗糙区的内边缘切齐于支撑层的内侧缘。

可选地，感测器封装结构于透光层的内表面形成有一抗反射层，并且抗反射层覆盖于环形粗糙区。

可选地，感测器封装结构于透光层的内表面形成有一抗反射层，并且抗反射层位于环形粗糙区的内侧。

可选地，环形区块于内表面形成有一内环形槽，并且内环形槽包含有一阶面、及相连于阶面与内表面的一梯面；环形粗糙区形成于阶面与梯面，并且支撑层抵接于阶面。

可选地，封装体覆盖于阶面的局部，并且支撑层与梯面之间留有一溢流间隙。

可选地，环形区块于外表面形成有一外环形槽，并且外环形槽包含有一阶面、及相连于阶面与外表面的一梯面；环形粗糙区形成于阶面与梯面，并且封装体的顶缘切齐于阶面。

可选地，感测器封装结构进一步包含有多条金属线，每条金属线的两端分别连接于基板与感测芯片的承载区域，以使基板与感测芯片彼此电性耦接；每条金属线位于支撑层的外侧且埋置于封装体之内。

可选地，感测器封装结构进一步包含有多条金属线，每条金属线的两端分别连接于基板与感测芯片的承载区域，以使基板与感测芯片彼此电性耦接；每条金属线的局部埋置于支撑层之内，而每条金属线的其余部位埋置于封装体之内。

可选地，支撑层进一步限定为一紫外光固化层，并且透光层能用以使穿过环形区块的光线于环形粗糙区形成散射而照射于支撑层。

本申请实施例也公开一种芯片级感测器封装结构，其包括：一感测芯片，其顶面包含有一感测区域及围绕于感测区域的一承载区域；一支撑层，呈环形且设置于感测芯片的承载区域上；以及一透光层，具有位于相反侧的一外表面与一内表面，并且透光层具有一透明区块及围绕于透明区块的一环形区块；其中，环形区块设置于支撑层上，以使透光层、支撑层、及感测芯片共同包围形成有一封闭空间；其中，环形区块形成有一环形粗糙区，并且环形粗糙区朝向感测芯片的顶面正投影所沿经的一投影空间，其位于感测区域的外侧且重叠于整个支撑层与部分封闭空间。

可选地，环形粗糙区具有介于10％到90％的雾度。

可选地，环形粗糙区形成于透光层的内表面，并且环形粗糙区的内边缘位于封闭空间之内。

可选地，环形区块于内表面形成有一内环形槽，并且内环形槽包含有一阶面及相连于阶面与内表面的一梯面；环形粗糙区形成于阶面与梯面，并且支撑层抵接于阶面。

可选地，支撑层与梯面之间留有一溢流间隙。

可选地，环形区块于外表面形成有一外环形槽，并且外环形槽包含有一阶面、及相连于阶面与外表面的一梯面；环形粗糙区形成于阶面与梯面，并且封装体的顶缘切齐于阶面。

可选地，芯片级感测器封装结构于内表面形成有一遮蔽环，并且遮蔽环正投影至感测芯片的顶面所形成的一投影区域，其位于感测区域与支撑层之间。

可选地，环形粗糙区布满环形区块的表面。

综上所述，本申请实施例所公开的感测器封装结构及芯片级感测器封装结构，其通过所述透光层于所述环形区块形成有所述环形粗糙区，据以能提升其与所述支撑层之间的结合力，进而有效地避免所述透光层自所述支撑层产生剥离或分层。

再者，本申请实施例所公开的感测器封装结构及芯片级感测器封装结构，其还能通过所述透光层于所述环形区块形成有所述环形粗糙区，据以使得穿过所述透光层而投射于所述环形粗糙区的光线能够形成散射，进而避免上述光线于所述支撑层产生反射而进入所述感测区域，以有效地减轻于所述感测器封装结构中产生的眩光现象。

为能更进一步了解本申请的特征及技术内容，请参阅以下有关本申请的详细说明与附图，但是此等说明与附图仅用来说明本申请，而非对本申请的保护范围作任何的限制。

附图说明

图1为本申请实施例一的感测器封装结构的立体示意图。

图2为图1省略封装体后的上视示意图。

图3为图1沿剖线III-III的剖视示意图。

图4A为图3的区域IV的放大示意图。

图4B为图3的区域IV的另一态样放大示意图。

图5为图1的感测器封装结构另一态样的剖视示意图。

图6为图5的区域VI的放大示意图。

图7为本申请实施例二的感测器封装结构的剖视示意图(一)。

图8为本申请实施例二的感测器封装结构的剖视示意图(二)。

图9为本申请实施例三的感测器封装结构的剖视示意图。

图10为本申请实施例四的感测器封装结构的剖视示意图。

图11为本申请实施例五的芯片级感测器封装结构的立体示意图。

图12为图11的上视示意图。

图13为图11沿剖线XIII-XIII的剖视示意图。

图14为图1的芯片级感测器封装结构另一态样的剖视示意图。

图15为本申请实施例六的芯片级感测器封装结构的剖视示意图。

图16为本申请实施例七的芯片级感测器封装结构的剖视示意图(一)。

图17为本申请实施例七的芯片级感测器封装结构的剖视示意图(二)。

具体实施方式

以下是通过特定的具体实施例来说明本申请所公开有关“感测器封装结构及芯片级感测器封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本申请的优点与效果。本申请可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本申请的构思下进行各种修改与变更。另外，本申请的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本申请的相关技术内容，但所公开的内容并非用以限制本申请的保护范围。

应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

实施例一

请参阅图1至图6所示，其为本申请的实施例一。如图1和图2所示，本实施例公开一种感测器封装结构100；也就是说，内部非为封装感测器的任何结构，其结构设计基础不同于本实施例所指的感测器封装结构100，所以两者之间并不适于进行对比。

如图2至图4A所示，所述感测器封装结构100包含有一基板1、设置于所述基板1上的一感测芯片2、电性耦接所述感测芯片2与所述基板1的多条金属线3、呈环形且设置于所述感测芯片2上的一支撑层4、设置于所述支撑层4上的一透光层5、及形成于所述基板1上的一封装体6。

其中，所述感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但所述感测器封装结构100也可以依据设计需求而加以调整变化。举例来说，在本申请未绘示的其他实施例中，所述感测器封装结构100可以省略多个所述金属线3，并且所述感测芯片2通过覆晶或粘晶方式固定且电性耦接于所述基板1上。以下将分别就本实施例中的所述感测器封装结构100的各个组件构造与连接关系作一说明。

所述基板1于本实施例中为呈正方形或矩形，但本申请不受限于此。其中，所述基板1于其上表面11的大致中央处设有一芯片固定区111，并且所述基板1于所述上表面11形成有位于所述芯片固定区111外侧的多个接合垫112。多个所述接合垫112于本实施例中是大致排列成环状，但本申请不限于此。举例来说，在本申请未绘示的其他实施例中，多个所述接合垫112也可以是在所述芯片固定区111的相反两侧分别排成两列。

此外，所述基板1也可以于其下表面12设有多个焊接球7，并且所述感测器封装结构100能通过多个所述焊接球7而焊接固定于一电子构件(图中未示出)上，据以使所述感测器封装结构100能够通过多个所述焊接球7而电性连接于所述电子构件。

所述感测芯片2于本实施例中呈方形(如：长方形或正方形)且以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2(的底面22)是(沿一预设方向D并通过固晶胶)而固定于所述基板1的所述芯片固定区111；也就是说，所述感测芯片2是位于多个所述接合垫112的内侧。再者，所述感测芯片2的一顶面21包含有一感测区域211及围绕于所述感测区域211(且呈环形)的一承载区域212，并且每条所述金属线3的两端分别连接于所述基板1与所述感测芯片2的所述承载区域212，以使所述基板1与所述感测芯片2彼此电性耦接。

更详细地说，所述感测芯片2包含有位于所述承载区域212的多个连接垫213(也就是，多个所述连接垫213位于所述感测区域211的外侧)。其中，所述感测芯片2的多个所述连接垫213的数量及位置于本实施例中是分别对应于所述基板1的多个所述接合垫112的数量及位置；也就是说，多个所述连接垫213于本实施例中也是大致排列成环状。再者，每条所述金属线3的所述两端分别连接于一个所述接合垫112及相对应的所述连接垫213。

所述支撑层4设置于所述感测芯片2的所述承载区域212上并围绕于所述感测区域211的外侧。再者，所述支撑层4于本实施例中可以进一步限定为一紫外光固化层(或光固化层)，其意指是通过一紫外光照射而固化的结构，但本申请不受限于此。

进一步地说，于本实施例的图3和图4A之中，每条所述金属线3的局部是埋置于所述支撑层4之内，而每条所述金属线3的其余部位则是埋置于所述封装体6之内，但本申请不受限于此。举例来说，如图5和图6所示，所述支撑层4可以是位于多条所述金属线3的内侧、且未接触于任一条所述金属线3(也就是，每条所述金属线3位于所述支撑层4的外侧且埋置于所述封装体6之内)。

如图2至图4A所示，所述透光层5于本实施例中是以一平板玻璃来说明，但本申请不受限于此。其中，所述透光层5具有一透明区块51及围绕于所述透明区块51的一环形区块52，并且所述透光层5以所述环形区块52设置于所述支撑层4上，以使所述透光层5、所述支撑层4、及所述感测芯片2共同包围形成有一封闭空间E。

需说明的是，所述透明区块51的形状与尺寸于本实施例中是大致对应于所述感测区域211；也就是说，所述透明区块51沿所述预设方向D正投影至所述感测芯片2的所述顶面21所形成的一投影区域，其大致完整重叠于所述感测区域211，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述透明区块51的尺寸可以略大于所述感测区域211。

再者，所述环形区块52形成有一环形粗糙区521，并且所述支撑层4的顶缘是以大致无间隙地连接于所述环形粗糙区521；也就是说，所述支撑层4的所述顶缘是与所述环形粗糙区521所呈现的凹凸构造为彼此形状互补。其中，所述环形粗糙区521(沿所述预设方向D)朝向所述感测芯片2的所述顶面21正投影所沿经的一投影空间，其位于所述感测区域211的外侧且重叠于整个所述支撑层4与部分所述封闭空间E。

据此，所述感测器封装结构100于本实施例中通过所述透光层5于所述环形区块52形成有所述环形粗糙区521，据以能有效地提升其与所述支撑层4之间的结合力，进而有效地避免所述透光层5自所述支撑层4产生剥离或分层(delamination)。需说明的是，所述环形粗糙区521形成于所述透光层5的生产难度与成本是远低于形成在其他构件(如：所述感测芯片2或所述支撑层4)上，所以非形成于透光层的任何粗糙区皆不同于本实施例所指的所述环形粗糙区521。

再者，所述感测器封装结构100于本实施例中还能通过所述透光层5于所述环形区块52形成有所述环形粗糙区521，据以使得穿过所述透光层5而投射于所述环形粗糙区521的光线能够形成散射(scattering)，进而避免上述光线于所述支撑层4产生反射而进入所述感测区域211，以有效地减轻于所述感测器封装结构100中产生的眩光现象(flarephenomenon)。

此外，所述透光层5于本实施例中能用以使穿过所述环形区块52的光线于所述环形粗糙区521形成散射而照射于所述支撑层4，而为使所述支撑层4能够被更为均匀地照射，所述透光层5于本实施例中较佳是形成有下述至少部分特征，但本申请不以此为限。

其中，所述透光层5具有位于相反侧的一外表面53与一内表面54、及相连于所述外表面53与所述内表面54的一环侧面55，所述环形粗糙区521形成于所述透光层5的所述内表面54(也就是，位于所述环形区块52的所述内表面54部位)，并且所述环形粗糙区521的外边缘5211位于所述支撑层4的外侧且较佳是切齐于所述环侧面55。据此，所述环形粗糙区521能够增加所述透光层5接触于所述支撑层4与所述封装体6的面积，以提升彼此之间的结合性。

此外，所述环形粗糙区521的内边缘5212可以如图4A所示是位于所述封闭空间E之内(或是位于所述支撑层4的内侧)，但所述内边缘5212未触及所述透明区块51；或者，所述环形粗糙区521的所述内边缘5212也可以如图4B所示是切齐于所述支撑层4的内侧缘(也就是，所述内边缘5212不在所述封闭空间E之内)。

再者，所述环形粗糙区521于本实施例中具有介于10％到90％的雾度(Haze)，并且所述雾度较佳是介于30％到90％，但本申请不受限于此。此外，所述环形粗糙区521可依据设计需求而形成如图4A和图4B所示的不规则状构造(irregularconfiguration)；或者，所述环形粗糙区521也可以形成如图6所示的图案化阵列(patternedarray)构造。

据此，所述感测器封装结构100于本实施例中能够在所述支撑层4为光固化层的情况下，通过具备特定条件的所述环形粗糙区521来使得较为大量的光线形成散射而照射于所述支撑层4，以利于其完全固化而避免所述透光层5产生倾斜，并能进一步避免所述支撑层4与所述透光层5之间产生分层缺陷，据以提升所述感测器封装结构100的良率。

所述封装体6于本实施例中为不透光状，用以阻挡可见光穿过。所述封装体6是以一液态封胶(Liquidencapsulation)来说明，并且所述封装体6形成于所述基板1的所述上表面11且其边缘切齐于所述基板1的边缘。其中，每条所述金属线3的至少部分、所述感测芯片2、所述支撑层4、及所述透光层5皆埋置于所述封装体6内，并且所述透光层5的至少部分所述外表面53裸露于所述封装体6之外，但本申请不受限于此。

实施例二

请参阅图7和图8所示，其为本申请的实施例二。由于本实施例类似于上述实施例一，所以两个实施例的相同处不再加以赘述，而本实施例相较于上述实施例一的差异大致说明如下：

于本实施例中，所述感测器封装结构100于所述透光层5的所述内表面54形成有一抗反射层8(anti-reflectionlayer)。其中，所述抗反射层8可以是如图7所示覆盖于整个所述内表面54(也就是，所述抗反射层8也覆盖于所述环形粗糙区521)；或者，所述抗反射层8可以是如图8所示位于所述环形粗糙区521的内侧(也就是，所述抗反射层8未覆盖于所述环形粗糙区521)。

实施例三

请参阅图9所示，其为本申请的实施例三。由于本实施例类似于上述实施例一，所以两个实施例的相同处不再加以赘述，而本实施例相较于上述实施例一的差异大致说明如下：

于本实施例中，所述环形区块52于所述内表面54形成有一内环形槽56，并且所述内环形槽56包含有(相连于所述环侧面55的)一阶面561、及相连于所述阶面561与所述内表面54的一梯面562。其中，所述环形粗糙区521形成于所述阶面561与所述梯面562，并且所述环形粗糙区521较佳是形成于整个所述阶面561与整个所述梯面562，但本申请不受限于此。

更详细地说，所述支撑层4抵接于所述阶面561(及位于其上的所述环形粗糙区521部位)，并且所述支撑层4与所述梯面562之间留有一溢流间隙G，据以避免所述支撑层4蔓延至所述透明区块51。此外，所述封装体6覆盖于所述阶面561的局部(及位于其上的所述环形粗糙区521部位)，据以提升所述封装体6与所述透光层5之间的结合强度。

实施例四

请参阅图10所示，其为本申请的实施例四。由于本实施例类似于上述实施例一，所以两个实施例的相同处不再加以赘述，而本实施例相较于上述实施例一的差异大致说明如下：

于本实施例中，所述环形区块52于所述外表面53形成有一外环形槽57，并且所述外环形槽57包含有(相连于所述环侧面55的)一阶面571、及相连于所述阶面571与所述外表面53的一梯面572。其中，所述环形粗糙区521形成于所述阶面571与所述梯面572，并且所述环形粗糙区521较佳是形成于整个所述阶面571与整个所述梯面572，但本申请不受限于此。此外，所述封装体6的顶缘切齐于所述阶面571、且未接触于所述外环形槽57，据以避免影响所述环形粗糙区521的功用。

实施例五

请参阅图11至图14所示，其为本申请的实施例五。如图11和图12所示，本实施例公开一种芯片级感测器封装结构100；也就是说，非为芯片级的任何封装结构，其结构设计基础不同于本实施例所指的芯片级感测器封装结构100a，所以两者之间并不适于进行对比。

如图12至图14所示，所述芯片级感测器封装结构100a包含一感测芯片2、呈环形且设置于所述感测芯片2上的一支撑层4、及设置于所述支撑层4上的一透光层5。也就是说，所述芯片级感测器封装结构100a并未包含有任何封装体，以实现其芯片级尺寸。

于本实施例中，所述感测芯片2呈方形(如：长方形或正方形)且以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2的一顶面21包含有一感测区域211及围绕于所述感测区域211(且呈环形)的一承载区域212。再者，所述芯片级感测器封装结构100a能通过所述感测芯片2的底面22而焊接固定于一电子构件(图中未示出)上，据以使所述芯片级感测器封装结构100a电性连接于所述电子构件。

所述支撑层4设置于所述感测芯片2的所述承载区域212上并围绕于所述感测区域211的外侧。再者，所述支撑层4于本实施例中可以进一步限定为一紫外光固化层(或光固化层)，其意指是通过一紫外光照射而固化的结构，但本申请不受限于此。

所述透光层5于本实施例中是以一平板玻璃来说明，但本申请不受限于此。其中，所述透光层5具有一透明区块51及围绕于所述透明区块51的一环形区块52，并且所述透光层5以所述环形区块52设置于所述支撑层4上，以使所述透光层5、所述支撑层4、及所述感测芯片2共同包围形成有一封闭空间E。

需说明的是，所述透明区块51的形状与尺寸于本实施例中是大致对应于所述感测区域211；也就是说，所述透明区块51沿所述预设方向D正投影至所述感测芯片2的所述顶面21所形成的一投影区域，其大致完整重叠于所述感测区域211，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述透明区块51的尺寸可以略大于所述感测区域211。

再者，所述环形区块52形成有一环形粗糙区521，并且所述支撑层4的顶缘是以大致无间隙地连接于所述环形粗糙区521；也就是说，所述支撑层4的所述顶缘是与所述环形粗糙区521所呈现的凹凸构造为彼此形状互补。其中，所述环形粗糙区521(沿所述预设方向D)朝向所述感测芯片2的所述顶面21正投影所沿经的一投影空间，其位于所述感测区域211的外侧且重叠于整个所述支撑层4与部分所述封闭空间E。

据此，所述芯片级感测器封装结构100a于本实施例中通过所述透光层5于所述环形区块52形成有所述环形粗糙区521，据以能有效地提升其与所述支撑层4之间的结合力，进而有效地避免所述透光层5自所述支撑层4产生剥离或分层。需说明的是，所述环形粗糙区521形成于所述透光层5的生产难度与成本是远低于形成在其他构件(如：所述感测芯片2或所述支撑层4)上，所以非形成于透光层的任何粗糙区皆不同于本实施例所指的所述环形粗糙区521。

再者，所述芯片级感测器封装结构100a于本实施例中还能通过所述透光层5于所述环形区块52形成有所述环形粗糙区521，据以使得穿过所述透光层5而投射于所述环形粗糙区521的光线能够形成散射，进而避免上述光线于所述支撑层4产生反射而进入所述感测区域211，以有效地减轻于所述芯片级感测器封装结构100a中产生的眩光现象。

此外，所述透光层5于本实施例中能用以使穿过所述环形区块52的光线于所述环形粗糙区521形成散射而照射于所述支撑层4，而为使所述支撑层4能够被更为均匀地照射，所述透光层5于本实施例中较佳是形成有下述至少部分特征，但本申请不以此为限。

进一步地说，所述透光层5具有位于相反侧的一外表面53与一内表面54、及相连于所述外表面53与所述内表面54的一环侧面55，并且所述环侧面55较佳是切齐或共平面于所述支撑层4的外侧缘及所述感测芯片2的外侧缘。

其中，所述环形粗糙区521可依据设计需求而形成于如图13所示的所述透光层5的所述内表面54(也就是，位于所述环形区块52的所述内表面54部位)，并且所述环形粗糙区521的内边缘5212位于所述封闭空间E之内(或是位于所述支撑层4的内侧)，但所述内边缘5212未触及所述透明区块51。或者，所述环形粗糙区521也可以如图14所示布满所述环形区块52的表面(也就是，所述环形粗糙区521布满整个所述环侧面55、及位于所述环形区块52的所述内表面54部位与所述外表面53部位)。

此外，所述环形粗糙区521于本实施例中具有介于10％到90％的雾度，并且所述雾度较佳是介于30％到90％，但本申请不受限于此。

据此，所述芯片级感测器封装结构100a于本实施例中能够在所述支撑层4为光固化层的情况下，通过具备特定条件的所述环形粗糙区521来使得较为大量的光线形成散射而照射于所述支撑层4，以利于其完全固化而避免所述透光层5产生倾斜，并能进一步避免所述支撑层4与所述透光层5之间产生分层缺陷，据以提升所述芯片级感测器封装结构100a的良率。

实施例六

请参阅图15所示，其为本申请的实施例六。由于本实施例类似于上述实施例五，所以两个实施例的相同处不再加以赘述，而本实施例相较于上述实施例五的差异大致说明如下：

于本实施例中，所述环形区块52于所述内表面54形成有一内环形槽56，并且所述内环形槽56包含有(相连于所述环侧面55的)一阶面561、及相连于所述阶面561与所述内表面54的一梯面562。其中，所述环形粗糙区521形成于所述阶面561与所述梯面562，并且所述环形粗糙区521较佳是形成于整个所述阶面561与整个所述梯面562，但本申请不受限于此。

更详细地说，所述支撑层4抵接于所述阶面561(及位于其上的所述环形粗糙区521部位)，并且所述支撑层4与所述梯面562之间留有一溢流间隙G，据以避免所述支撑层4蔓延至所述透明区块51。

实施例七

请参阅图16和图17所示，其为本申请的实施例七。由于本实施例类似于上述实施例五，所以两个实施例的相同处不再加以赘述，而本实施例相较于上述实施例五的差异大致说明如下：

于本实施例中，所述环形区块52于所述外表面53形成有一外环形槽57，并且所述外环形槽57包含有(相连于所述环侧面55的)一阶面571、及相连于所述阶面571与所述外表面53的一梯面572。其中，所述环形粗糙区521形成于所述阶面571与所述梯面572，并且所述环形粗糙区521较佳是形成于整个所述阶面571与整个所述梯面572，但本申请不受限于此。

此外，如图17所示，所述芯片级感测器封装结构100a于本实施例中可以于所述内表面54进一步形成有一遮蔽环9，其较佳是位于所述环形区块52上。换个角度来说，所述遮蔽环9正投影至所述感测芯片2的所述顶面21所形成的一投影区域，其位于所述感测区域211与所述支撑层4之间。再者，所述梯面572及位于其上的所述环形粗糙区521部位于本实施例中是位于所述遮蔽环9的正上方。

据此，所述芯片级感测器封装结构100a于本实施例中能通过于特定位置设置有所述遮蔽环9，据以有效地减少所述感测区域211受到的光线干扰，进而减轻于所述芯片级感测器封装结构100a中产生的眩光现象。

本申请实施例的技术效果

综上所述，本申请实施例所公开的感测器封装结构及芯片级感测器封装结构，其通过所述透光层于所述环形区块形成有所述环形粗糙区，据以能提升其与所述支撑层之间的结合力，进而有效地避免所述透光层自所述支撑层产生剥离或分层。

再者，本申请实施例所公开的感测器封装结构及芯片级感测器封装结构，其还能通过所述透光层于所述环形区块形成有所述环形粗糙区，据以使得穿过所述透光层而投射于所述环形粗糙区的光线能够形成散射，进而避免上述光线于所述支撑层产生反射而进入所述感测区域，以有效地减轻于所述感测器封装结构中产生的眩光现象。

此外，本申请实施例所公开的感测器封装结构及芯片级感测器封装结构，其能够在所述支撑层为光固化层的情况下，通过具备特定条件的所述环形粗糙区来使得较为大量的光线形成散射而照射于所述支撑层，以利于其完全固化而避免所述透光层产生倾斜，并能进一步避免所述支撑层与所述透光层之间产生分层缺陷，据以提升所述感测器封装结构的良率。

以上所公开的内容仅为本申请的优选可行实施例，并非因此局限本申请的专利范围，所以凡是运用本申请说明书及图式内容所做的等效技术变化，均包含于本申请的专利范围内。

Claims (20)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：

一基板；

一感测芯片，设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域及围绕于所述感测区域的一承载区域；

一支撑层，呈环形且设置于所述感测芯片的所述承载区域上；一透光层，具有位于相反侧的一外表面与一内表面，并且所述透光层具有一透明区块及围绕于所述透明区块的一环形区块；其中，所述环形区块设置于所述支撑层上，以使所述透光层、所述支撑层、及所述感测芯片共同包围形成有一封闭空间；以及

一封装体，形成于所述基板上，并且所述感测芯片、所述支撑层、及所述透光层埋置于所述封装体内，而所述透光层的至少部分所述外表面裸露于所述封装体之外；

其中，所述环形区块形成有一环形粗糙区，并且所述环形粗糙区朝向所述感测芯片的所述顶面正投影所沿经的一投影空间，其位于所述感测区域的外侧且重叠于整个所述支撑层及部分所述封闭空间。

2.依据权利要求1所述的感测器封装结构，其特征在于，所述环形粗糙区具有介于10％到90％的雾度。

3.依据权利要求1所述的感测器封装结构，其特征在于，所述环形粗糙区为一图案化阵列。

4.依据权利要求1所述的感测器封装结构，其特征在于，所述环形粗糙区形成于所述透光层的所述内表面，并且所述环形粗糙区的外边缘位于所述支撑层的外侧，而所述环形粗糙区的内边缘切齐于所述支撑层的内侧缘。

5.依据权利要求4所述的感测器封装结构，其特征在于，所述感测器封装结构于所述透光层的所述内表面形成有一抗反射层，并且所述抗反射层覆盖于所述环形粗糙区。

6.依据权利要求4所述的感测器封装结构，其特征在于，所述感测器封装结构于所述透光层的所述内表面形成有一抗反射层，并且所述抗反射层位于所述环形粗糙区的内侧。

7.依据权利要求1所述的感测器封装结构，其特征在于，所述环形区块于所述内表面形成有一内环形槽，并且所述内环形槽包含有一阶面、及相连于所述阶面与所述内表面的一梯面；所述环形粗糙区形成于所述阶面与所述梯面，并且所述支撑层抵接于所述阶面。

8.依据权利要求7所述的感测器封装结构，其特征在于，所述封装体覆盖于所述阶面的局部，并且所述支撑层与所述梯面之间留有一溢流间隙。

9.依据权利要求1所述的感测器封装结构，其特征在于，所述环形区块于所述外表面形成有一外环形槽，并且所述外环形槽包含有一阶面、及相连于所述阶面与所述外表面的一梯面；所述环形粗糙区形成于所述阶面与所述梯面，并且所述封装体的顶缘切齐于所述阶面。

10.依据权利要求1所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包含有多条金属线，每条所述金属线的两端分别连接于所述基板与所述感测芯片的所述承载区域，以使所述基板与所述感测芯片彼此电性耦接；每条所述金属线位于所述支撑层的外侧且埋置于所述封装体之内。

11.依据权利要求1所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包含有多条金属线，每条所述金属线的两端分别连接于所述基板与所述感测芯片的所述承载区域，以使所述基板与所述感测芯片彼此电性耦接；每条所述金属线的局部埋置于所述支撑层之内，而每条所述金属线的其余部位埋置于所述封装体之内。

12.依据权利要求1所述的感测器封装结构，其特征在于，所述支撑层进一步限定为一紫外光固化层，并且所述透光层能用以使穿过所述环形区块的光线于所述环形粗糙区形成散射而照射于所述支撑层。

13.一种芯片级感测器封装结构，其特征在于，所述芯片级感测器封装结构包括：

一感测芯片，其顶面包含有一感测区域及围绕于所述感测区域的一承载区域；

一支撑层，呈环形且设置于所述感测芯片的所述承载区域上；以及

一透光层，具有位于相反侧的一外表面与一内表面，并且所述透光层具有一透明区块及围绕于所述透明区块的一环形区块；其中，所述环形区块设置于所述支撑层上，以使所述透光层、所述支撑层、及所述感测芯片共同包围形成有一封闭空间；

其中，所述环形区块形成有一环形粗糙区，并且所述环形粗糙区朝向所述感测芯片的所述顶面正投影所沿经的一投影空间，其位于所述感测区域的外侧且重叠于整个所述支撑层与部分所述封闭空间。

14.依据权利要求13所述的芯片级感测器封装结构，其特征在于，所述环形粗糙区具有介于10％到90％的雾度。

15.依据权利要求13所述的芯片级感测器封装结构，其特征在于，所述环形粗糙区形成于所述透光层的所述内表面，并且所述环形粗糙区的内边缘位于所述封闭空间之内。

16.依据权利要求13所述的芯片级感测器封装结构，其特征在于，所述环形区块于所述内表面形成有一内环形槽，并且所述内环形槽包含有一阶面及相连于所述阶面与所述内表面的一梯面；所述环形粗糙区形成于所述阶面与所述梯面，并且所述支撑层抵接于所述阶面。

17.依据权利要求16所述的芯片级感测器封装结构，其特征在于，所述支撑层与所述梯面之间留有一溢流间隙。

18.依据权利要求13所述的芯片级感测器封装结构，其特征在于，所述环形区块于所述外表面形成有一外环形槽，并且所述外环形槽包含有一阶面、及相连于所述阶面与所述外表面的一梯面；所述环形粗糙区形成于所述阶面与所述梯面，并且所述封装体的顶缘切齐于所述阶面。

19.依据权利要求18所述的芯片级感测器封装结构，其特征在于，所述芯片级感测器封装结构于所述内表面形成有一遮蔽环，并且所述遮蔽环正投影至所述感测芯片的所述顶面所形成的一投影区域，其位于所述感测区域与所述支撑层之间。

20.依据权利要求13所述的芯片级感测器封装结构，其特征在于，所述环形粗糙区布满所述环形区块的表面。