CN117193506A - 存储器、片上系统、终端设备及供电控制方法 - Google Patents

存储器、片上系统、终端设备及供电控制方法 Download PDF

Info

Publication number
CN117193506A
CN117193506A CN202210613550.5A CN202210613550A CN117193506A CN 117193506 A CN117193506 A CN 117193506A CN 202210613550 A CN202210613550 A CN 202210613550A CN 117193506 A CN117193506 A CN 117193506A
Authority
CN
China
Prior art keywords
memory
power
storage element
switching element
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210613550.5A
Other languages
English (en)
Inventor
刘卓睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeku Technology Shanghai Corp Ltd
Original Assignee
Zeku Technology Shanghai Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeku Technology Shanghai Corp Ltd filed Critical Zeku Technology Shanghai Corp Ltd
Priority to CN202210613550.5A priority Critical patent/CN117193506A/zh
Priority to PCT/CN2023/074226 priority patent/WO2023231437A1/zh
Publication of CN117193506A publication Critical patent/CN117193506A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本申请实施例公开了一种存储器、片上系统、终端设备及供电控制方法，涉及存储技术领域。所述存储器包括：m个存储元件组，每个存储元件组包括至少一个存储元件，m为大于1的整数；m个存储元件组和m组电源线一一对应，m组电源线被分别控制；对于m个存储元件组中的第i个存储元件组，在第i个存储元件组对应的电源线导通的情况下，第i个存储元件组内的存储元件处于上电状态；在第i个存储元件组对应的电源线断开的情况下，第i个存储元件组内的存储元件处于下电状态，i为小于或等于m的正整数。本申请提供了一种支持灵活控制存储元件上电或下电的存储器，能够实现更加灵活、细粒度的上下电控制，更有利于节省功耗。

Description

存储器、片上系统、终端设备及供电控制方法
技术领域
本申请实施例涉及存储技术领域，特别涉及一种存储器、片上系统、终端设备及供电控制方法。
背景技术
存储器是终端设备中必不可少的电子元件。
相关技术中，存储器包含多个存储元件。当存储器需要工作时，可以将存储器包含的全部存储元件均置为上电状态；当存储器不需要工作时，可以将存储器包含的全部存储元件均置为下电状态，以节省功耗。
然而，上述方式已无法满足一些场景下的省电需求。
发明内容
本申请实施例提供了一种存储器、片上系统、终端及供电控制方法。所述技术方案如下：
根据本申请实施例的一个方面，提供了一种存储器，所述存储器包括：m个存储元件组，每个所述存储元件组包括至少一个存储元件，m为大于1的整数；
所述m个存储元件组和m组电源线一一对应，所述m组电源线被分别控制；
对于所述m个存储元件组中的第i个存储元件组，在所述第i个存储元件组对应的电源线导通的情况下，所述第i个存储元件组内的存储元件处于上电状态；在所述第i个存储元件组对应的电源线断开的情况下，所述第i个存储元件组内的存储元件处于下电状态，i为小于或等于m的正整数。
根据本申请实施例的一个方面，提供了一种片上系统，所述片上系统包括：存储器和电源管理芯片；
所述存储器和所述电源管理芯片连接；
所述存储器是如上所述的存储器；
所述m组电源线用于传输所述电源管理芯片的输出电压。
根据本申请实施例的一个方面，提供了一种终端设备，所述终端设备中设置有如上所述的存储器。
根据本申请实施例的一个方面，提供了一种供电控制方法，所述方法由控制电路执行，所述控制电路用于控制如上所述的存储器，所述方法包括：
向所述开关元件发送控制信号，所述控制信号用于控制所述开关元件导通或断开，以通过所述开关元件独立地控制各个所述存储元件组的上电或下电。
本申请实施例提供的技术方案，可以带来如下技术效果：
本申请实施例提供了一种支持灵活控制存储元件上电或下电的存储器，通过将存储器划分为多个存储元件组，每个存储元件组中包含至少一个存储元件，且每个存储元件组对应于不同的电源线，各个存储元件组分别对应的电源线被分别控制，这样就可以实现以存储元件组为粒度的上下电控制，能够灵活选择存储器中的一部分存储元件处于上电状态，同时另一部分存储元件处于下电状态；相比于相关技术给出的存储器中全部存储元件要么同为上电状态，要么同为下电状态，本申请提供的技术方案能够实现更加灵活、细粒度的上下电控制，更有利于节省功耗。
附图说明
图1是本申请一个实施例提供的包含存储器的片上系统的结构示意图；
图2是本申请一个实施例提供的存储器的结构示意图；
图3是本申请一个实施例提供的包括2个存储元件组的存储器的示意图；
图4是本申请一个实施例提供的包括4个存储元件组的存储器的示意图；
图5是本申请一个实施例提供的包括8个存储元件组的存储器的示意图；
图6是本申请一个实施例提供的包括3个存储元件组的存储器的示意图；
图7是本申请一个实施例提供的电源线组成的示意图；
图8是本申请一个实施例提供的不同电源线对应的功能部件的示意图；
图9是本申请一个实施例提供的多组电源线连接同一个开关元件的示意图；
图10是本申请一个实施例提供的每一组电源线和一个开关元件相连的示意图；
图11是本申请一个实施例提供的开关元件的设置位置的示意图；
图12是本申请一个实施例提供的存储器划分为2个存储元件组的示意图；
图13是本申请一个实施例提供的存储器划分为3个存储元件组的示意图；
图14是本申请一个示例性实施例提供的供电控制方法的流程图；
图15是本申请一个示例性实施例提供的终端设备的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1是本申请一个示例性实施例提供的包含存储器的片上系统(Systemon Chip，SoC)的结构示意图。本申请中的片上系统以运用于移动终端，如智能手机、智能手表、电子书阅读器、平板电脑、膝上便携计算机、台式计算机、电视机、游戏机、增强现实(AugmentedReality，AR)终端、虚拟现实(Virtual Reality，VR)终端和混合现实(Mixed Reality，MR)终端、可穿戴式设备等中的至少一种为例进行说明。本实施例中的片上系统100包括：主设备101、主总线103、存储控制器105以及存储器200。
主设备101通过主总线103(Primary Bus)与存储控制器105相连，存储控制器105通过物理层(Physical Layer，PHY)接口与存储器200相连。在一些实施例中，该存储器200为动态随机存取存储器(Dynamic Random Access Memory，DRAM)。可选地，该DRAM采用叠层(Packaging on Packaging，PoP)封装。
主设备101是具有数据读写需求的处理器或者非处理器。主设备可以包括但不限于中央处理器(Central Processing Unit，CPU)、图像处理器(Graphics ProcessingUnit，GPU)、神经网络处理器(Neural-network Processing Unit，NPU)、数字信号处理器(Digital Signal Processor,DSP)等处理器，以及图像传感器(Image Sensor)、图像信号处理单元(Image Signal Processing Unit，ISP)、视频处理单元(Video ProcessingUnit，VPU)等非处理器。上述主设备在运行过程中均具有内存数据读和/或写的需求。图1中以处理器包括CPU、GPU和NPU，非处理器包括图像传感器与VPU为例进行示意性说明，但并不对此构成限定。
其中，处理器利用各种接口和线路连接整个终端设备内的各个部分，通过运行或执行存储在存储器内的指令、程序、代码集或指令集，以及调用存储在存储器内的数据，执行终端设备的各种功能和处理数据。
在一些实施例中，处理器可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)中的至少一种硬件形式来实现。
处理器可集成CPU、GPU、NPU和基带芯片等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；NPU用于实现AI功能；基带芯片用于处理无线通信。
在一些实施例中，主设备101与主总线103之间，主总线103与存储控制器105之间建立有m条采用AXI协议的链路。示例性的如图1所示，各个主设备101与主总线103之间，主总线103与存储控制器105之间建立有4条位宽(Width)为256bits的AXI链路。
在一些实施例中，存储控制器105包括从总线(SecondaryBus)、k个控制器(对应k条内存通道)以及各个控制器对应的物理层接口，k为正整数。
在一些实施例中，从总线与控制器之间建立有采用AXI协议的链路，且在从总线处实现分路功能。比如，经过从总线分路后(k条分路为n条，n为正整数)，从总线与控制器之间建立有8条位宽为128bits的AXI链路。相应的，存储控制器105与存储器200之间建立8条位宽为128bits的AXI链路。
存储器200是支持n(n＞k)条内存通道的存储器，且存储器200中的n个存储元件分别具备工作总线，即各个存储元件的工作总线通过并发方式与存储控制器105相连。
图1以片上系统中集成有存储器(即存储器设置在片上系统内部)为例进行说明，在其他可能的设计中，存储器可以设置在片上系统外部，本申请实施例对此不作限定。
图2是本申请一个示例性实施例提供的存储器的结构示意图。
存储器200包括n个存储元件201，n为大于1的整数。在一些实施例中，该存储器200为DRAM，该存储元件201为存储晶片(Die)。可选地，该DRAM采用TOP封装。本申请实施例并不对存储器200以及存储元件201的具体类型进行限定。
在一些实施例中，存储元件201的内部颗粒可以采用2D方式排列或者3D方式排列。其中，3D方式排列可以采用简单堆叠(SimpleStack)、垂直沟道(Vertical Channel，VC)或者垂直栅极(Vertical Grid，VG)等方式。
在一些实施例中，各个存储元件201的元件参数(比如容量)相同，比如，各个存储元件201均为16Gb×16数据位宽(Datawidth)的规格。在另一些实施例中，部分存储元件的元件参数相同，部分存储元件的元件参数不同，或者，不同存储元件的元件参数不同，本申请实施例并不对各个存储元件的具体元件参数进行限定。
n个存储元件201被封装成一个存储颗粒，比如采用POP封装的DRAM器件。在一些可能的设计中，n个存储元件201采用2D封装或者3D封装，本申请实施例并不对具体封装方式进行限定。
本申请实施例中的存储器200支持n条的内存通道，因此存储器200中的存储元件201的数量等于n，且不同存储元件201分别对应各自的内存通道，即n个存储元件对应n条内存通道。比如，对于支持8条内存通道的存储器，该存储器中设置有8个存储元件；对于支持6条内存通道的存储器，该存储器中设置有6个存储元件。本申请实施例并不对存储元件的具体数量(正整数即可，可以为偶数，也可以为奇数)进行限定。
在一些实施例中，存储器200包括：m个存储元件组，每个存储元件组包括至少一个存储元件201，m为大于1的整数。也就是说，存储器200包括的n个存储元件201被划分为m个存储元件组，一个存储元件组中可以有且仅有一个存储元件201，也可以包括多个(两个或两个以上)存储元件201。
在一些实施例中，对于上述m个存储元件组，各个存储元件组中包含的存储元件201的数量相同。
示例性地，如图3所示，存储器200包括8个存储元件201，该8个存储元件201被划分为2个存储元件组，记为第一存储元件组和第二存储元件组，每个存储元件组包括4个存储元件201。在图3中，第一存储元件组包括内存通道A、B、C和D分别对应的存储元件201，第二存储元件组包括内存通道E、F、G和H分别对应的存储元件201。
示例性地，如图4所示，存储器200包括8个存储元件201，该8个存储元件201被划分为4个存储元件组，记为第一存储元件组、第二存储元件组、第三存储元件组和第四存储元件组，每个存储元件组包括2个存储元件201。在图4中，第一存储元件组包括内存通道A和B分别对应的存储元件201，第二存储元件组包括内存通道C和D分别对应的存储元件201，第三存储元件组包括内存通道E和F分别对应的存储元件201，第四存储元件组包括内存通道G和H分别对应的存储元件201。
示例性地，如图5所示，每个存储元件组包括一个存储元件201，存储器200包括8个存储元件201，该8个存储元件201被划分为8个存储元件组，在图5中，每一个虚线框代表一个存储元件组，每个存储元件组包括1个存储元件201。
在一些实施例中，对于上述m个存储元件组，存在至少两个存储元件组中包含的存储元件201的数量不同。
示例性地，如图6所示，存储器200包括8个存储元件201，该8个存储元件201被划分为3个存储元件组，记为第一存储元件组、第二存储元件组和第三存储元件组；其中，第一存储元件组包括2个存储元件201，如图6示出的内存通道A和B分别对应的存储元件201；第二存储元件组包括2个存储元件201，如图6示出的内存通道C和D分别对应的存储元件201；第三存储元件组包括4个存储元件201，如图6示出的内存通道E、F、G和H分别对应的存储元件201。
当然，上述图3至图6仅是示例性给出了几种存储元件组的划分方式，本申请对存储器200中包含的存储元件组的数量，以及每个存储元件组中包含的存储元件201的数量不作限定，这可以结合实际需求进行设计和划分。
在一些实施例中，上述m个存储元件组和m组电源线一一对应，该m组电源线被分别控制。也就是说，每一个存储元件组具有对应的一组电源线，由于m组电源线被分别控制，因此m个存储元件组能够被独立地控制上电或下电。
在一些实施例中，对于m个存储元件组中的第i个存储元件组，在第i个存储元件组对应的电源线导通的情况下，第i个存储元件组内的存储元件处于上电状态；在第i个存储元件组对应的电源线断开的情况下，第i个存储元件组内的存储元件处于下电状态，i为小于或等于m的正整数。
示例性地，如图3所示，第一存储元件组对应于第一电源线，第二存储元件组对应于第二电源线。第一电源线和第二电源线被分别控制。例如，在第一电源线导通的情况下，第一存储元件组中包含的4个存储元件201(即内存通道A、B、C和D分别对应的存储元件201)处于上电状态；在第一电源线断开的情况下，第一存储元件组中包含的4个存储元件201(即内存通道A、B、C和D分别对应的存储元件201)处于下电状态。又例如，在第二电源线导通的情况下，第二存储元件组中包含的4个存储元件201(即内存通道E、F、G和H分别对应的存储元件201)处于上电状态；在第二电源线断开的情况下，第二存储元件组中包含的4个存储元件201(即内存通道E、F、G和H分别对应的存储元件201)处于下电状态。
示例性地，如图4所示，第一存储元件组对应于第一电源线，第二存储元件组对应于第二电源线，第三存储元件组对应于第三电源线，第四存储元件组对应于第四电源线。第一电源线、第二电源线、第三电源线和第四电源线被分别控制。例如，在第一电源线导通的情况下，第一存储元件组中包含的2个存储元件201(即内存通道A和B分别对应的存储元件201)处于上电状态；在第一电源线断开的情况下，第一存储元件组中包含的2个存储元件201(即内存通道A和B分别对应的存储元件201)处于下电状态。又例如，在第二电源线导通的情况下，第二存储元件组中包含的2个存储元件201(即内存通道C和D分别对应的存储元件201)处于上电状态；在第二电源线断开的情况下，第二存储元件组中包含的2个存储元件201(即内存通道C和D分别对应的存储元件201)处于下电状态。第三存储元件组和第四存储元件组可以此类推。
示例性地，如图5所示，8个存储元件组和8组电源线一一对应，8组电源线被分别控制。例如，在第一电源线导通的情况下，第一存储元件组中包含的1个存储元件201(即内存通道A对应的存储元件201)处于上电状态；在第一电源线断开的情况下，第一存储元件组中包含的1个存储元件201(即内存通道A对应的存储元件201)处于下电状态。又例如，在第二电源线导通的情况下，第二存储元件组中包含的1个存储元件201(即内存通道B对应的存储元件201)处于上电状态；在第二电源线断开的情况下，第二存储元件组中包含的1个存储元件201(即内存通道B对应的存储元件201)处于下电状态。其他存储元件组可以此类推。
示例性地，如图6所示，第一存储元件组对应于第一电源线，第二存储元件组对应于第二电源线，第三存储元件组对应于第三电源线。第一电源线、第二电源线和第三电源线被分别控制。例如，在第一电源线导通的情况下，第一存储元件组中包含的2个存储元件201(即内存通道A和B分别对应的存储元件201)处于上电状态；在第一电源线断开的情况下，第一存储元件组中包含的2个存储元件201(即内存通道A和B分别对应的存储元件201)处于下电状态。又例如，在第二电源线导通的情况下，第二存储元件组中包含的2个存储元件201(即内存通道C和D分别对应的存储元件201)处于上电状态；在第二电源线断开的情况下，第二存储元件组中包含的2个存储元件201(即内存通道C和D分别对应的存储元件201)处于下电状态。又例如，在第三电源线导通的情况下，第三存储元件组中包含的4个存储元件201(即内存通道E、F、G和H分别对应的存储元件201)处于上电状态；在第三电源线断开的情况下，第三存储元件组中包含的4个存储元件201(即内存通道E、F、G和H分别对应的存储元件201)处于下电状态。
在一些实施例中，每组电源线包括一根电源线，该一根电源线用于给存储元件201中的各个功能部件进行供电。
在一些实施例中，每组电源线包括多根不同的电源线，该多根不同的电源线用于给存储元件201中的不同功能部件进行供电。例如，每组电源线包括3根不同的电源线，记为电源线1、电源线2和电源线3，假设存储元件201包括功能部件1、功能部件2、功能部件3、功能部件4和功能部件5，示例性地，电源线1用于给存储元件201中的功能部件1和2进行供电，电源线2用于给存储元件201中的功能部件3进行供电，电源线3用于给存储元件201中的功能部件4和5进行供电。
在一些实施例中，如图7和图8所示，每组电源线包括VDD1电源线、VDD2H电源线、VDD2L电源线、VDDQ电源线共4根不同的电源线。这4根不同的电源线用于给存储元件201中的不同功能部件进行供电，以提供不同的电压，每一根电源线用于给其对应的功能部件提供适合该功能部件工作的电压。示例性地，VDDQ电源线用于提供VDDQ电压，VDDQ电压可以称为输入输出接口电压，用于提供给存储元件201中的输入输出接口部件。VDD1电源线用于提供VDD1电压，VDD2电源线用于提供VDD2电压，VDD2电源线又可以分为VDD2H电源线和VDD2L电源线，其中VDD2H电源线用于提供VDD2H电压，VDD2L电源线用于提供VDD2L电压。VDD1电压和VDD2电压均可称为核心电压，用于提供给存储元件201中的核心部件。VDD2H电压可以称为高频核心电压，VDD2L电压可以称为低频核心电压，两者对应的核心部件的工作频率存在差异。另外，VDD1电压相比于VDD2电压更高一些，用于向一些需要高压工作的核心部件提供电源电压。在图8示例中，存储元件201中斜线填充所示的功能部件由VDDQ提供电源电压，存储元件201中点状填充所示的功能部件由VDD2H或VDD2L提供电源电压，存储元件201中交叉线填充所示的功能部件由VDD1提供电源电压。
本申请实施例提供了一种支持灵活控制存储元件上电或下电的存储器，通过将存储器划分为多个存储元件组，每个存储元件组中包含至少一个存储元件，且每个存储元件组对应于不同的电源线，各个存储元件组分别对应的电源线被分别控制，这样就可以实现以存储元件组为粒度的上下电控制，能够灵活选择存储器中的一部分存储元件处于上电状态，同时另一部分存储元件处于下电状态；相比于相关技术给出的存储器中全部存储元件要么同为上电状态，要么同为下电状态，本申请提供的技术方案能够实现更加灵活、细粒度的上下电控制，更有利于节省功耗。
另外，存储器中包含的存储元件组的数量，以及每个存储元件组中包含的存储元件的数量可以灵活划分。在一些实施例中，将多个存储元件划分至同一个存储元件组中，可以使得存储器中划分的存储元件组的数量不至于过多，有助于降低复杂度。在一些实施例中，在每个存储元件组中有且仅有一个存储元件的情况下，可以达到以单个存储元件为粒度的上下电控制，这种方式更加灵活且更有助于节能，但相应的复杂度也会更高一些。
在一些实施例中，如图9所示，电源线和开关元件300的一端相连，开关元件300的另一端用于接收输入电压，开关元件300用于控制电源线导通或断开。
在一些实施例中，上述m组电源线中，每一组电源线和一个开关元件相连，不同的电源线连接不同的开关元件；其中，m组电源线中的第i组电源线连接的开关元件，用于控制第i组电源线导通或断开。示例性地，如图10所示，以存储器200包括8个存储元件201，该8个存储元件201被划分为2个存储元件组为例，第一存储元件组对应于第一电源线，第二存储元件组对应于第二电源线，第一电源线和第一开关元件301相连，第二电源线和第二开关元件302相连。第一开关元件301和第二开关元件302是两个不同的开关元件。第一开关元件301用于控制第一电源线导通或断开，以使得第一存储元件组中的存储元件201上电或下电。第二开关元件302用于控制第二电源线导通或断开，以使得第二存储元件组中的存储元件201上电或下电。这种方式下，存储元件组、电源线和开关元件一一对应，实现了各个存储元件组的上下电状态的独立灵活控制。
在一些实施例中，上述m组电源线中，存在至少两组电源线连接同一个开关元件；其中，开关元件用于控制至少两组电源线中的每一组电源线独立地导通或断开。示例性地，如图9所示，以存储器200包括8个存储元件201，该8个存储元件201被划分为2个存储元件组为例，第一存储元件组对应于第一电源线，第二存储元件组对应于第二电源线，第一电源线和第二电源线连接同一个开关元件300。该开关元件300能够控制第一电源线和第二电源线独立地导通或断开。例如，该开关元件300能够控制第一电源线和第二电源线均导通，以使得第一存储元件组和第二存储元件组中的存储元件201均处于上电状态；该开关元件300能够控制第一电源线和第二电源线均断开，以使得第一存储元件组和第二存储元件组中的存储元件201均处于下电状态；该开关元件300能够控制第一电源线导通以及第二电源线断开，以使得第一存储元件组中的存储元件201处于上电状态，第二存储元件组中的存储元件201处于下电状态；该开关元件300能够控制第一电源线断开以及第二电源线导通，以使得第一存储元件组中的存储元件201处于下电状态，第二存储元件组中的存储元件201处于上电状态。这种方式下，多组电源线可以连接同一个开关元件，并通过该开关元件控制每一组电源线独立地导通或断开，同样能够实现各个存储元件组的上下电状态的独立灵活控制，且可以节省开关元件的数量。
在上述图9和图10所示的存储器200中，仅以该存储器200包括8个存储元件201，且该8个存储元件201被划分为2个存储元件组为例进行介绍说明。对于其他划分方式的存储器200，同样可以采用上文介绍的方式，利用开关元件来控制电源线导通或断开。
下面，对开关元件的设置位置进行介绍说明。如图11所示，其示例性示出了开关元件的几种可能的设置位置。
在一些实施例中，开关元件设置在存储器200内部，如图11中编号为(1)的位置所示。
在一些实施例中，开关元件设置在电源管理芯片(Power Management IC，PMIC)400内部，如图11中编号为(2)的位置所示。其中，电源管理芯片400用于为存储器200提供输入电压。
在一些实施例中，开关元件设置在存储器200和电源管理芯片400之间，如图11中编号为(3)的位置所示。可选地，在这种情况下，如果存储器200和电源管理芯片400设置在同一块电路板上，那么开关元件也可以设置在该电路板上；如果存储器200和电源管理芯片400设置在两块不同的电路板上，那么开关元件可以设置在用于承载存储器200的电路板上，也可以设置在用于承载电源管理芯片400的电路板上，还可以设置在除上述两块电路板之外的另一块电路板上，本申请对此不作限定。
本申请实施例提供了开关元件的多种设置方式，在实际应用中，可以结合实际需求选择合适的方式对开关元件进行设置。
另外，上文已经介绍，电源线和开关元件的一端相连，开关元件的另一端用于接收输入电压，输入电压可以由电源管理芯片400提供。在本申请实施例中，将开关元件的一端与存储器200(或者说存储元件201)之间的导线称为电源线，将开关元件的另一端与电源管理芯片400之间的导线称为电压传输线。
示例性地，在开关元件处于电源管理芯片400内部的情况下，电源线可以包括电源管理芯片400与存储器200之间的导线，电压传输线可以包括电源管理芯片400内部的走线；在开关元件处于存储器200内部的情况下，电源线可以包括存储器200内部的走线，电压传输线可以包括电源管理芯片400与存储器200之间的导线；在开关元件处于存储器200和电源管理芯片400之间的情况下，电源线可以包括存储器200与开关元件之间的导线，电压传输线可以包括开关元件与电源管理芯片400之间的导线。
在一些实施例中，如图9或图10所示，开关元件的控制端与控制电路500连接，控制电路500用于控制开关元件导通或断开，以通过开关元件独立地控制各个存储元件组的上电或下电。控制电路500可以是任意形式的处理器、控制器、微处理器或者具备数据处理能力的集成电路芯片，本申请对控制电路500的实现形式不作限定。
在一些实施例中，控制电路500可以设置在存储器200内部，控制电路500也可以设置在电源管理芯片400内部，控制电路500还可以设置在用于承载存储器200和/或电源管理芯片400的电路板上。本申请对控制电路500的设置位置也不作限定。
在一些实施例中，控制电路500用于根据工作模式，向开关元件发送控制信号，该控制信号用于控制开关元件导通或断开。有关控制电路500的工作流程，具体可参见下文方法实施例中的介绍说明。
在一些实施例中，存储器中的n个存储元件被划分为至少两个存储元件组(或称为存储区域(Region))，不同的存储元件组之间互不影响。
可选地，不同存储元件组用于供不同对象使用，该对象可以包括操作系统、内核空间(KernelSpace)、预留空间(ReservedSpace)和应用程序中的至少一种。
在一个示意性的例子中，如图12所示，存储器中的多个存储元件被划分为第一存储元件组51和第二存储元件组52，其中，第一存储元件组51用于供高性能应用程序使用，该高性能应用程序指对内存需求较高的应用程序，比如游戏应用程序、AI应用程序等等；第二存储元件组52则用于供默认内核(Kernel)空间、预留空间以及常用应用程序(NormalUsageApplication)使用，该常用应用程序可以为默认设置或者自定义或者基于使用频率确定得到，比如桌面应用、时钟应用等等。也就是说，在无高性能应用程序运行时，存储器中的第二存储元件组52处于上电状态，第一存储元件组51处于下电状态，从而节省功耗；在有高性能应用程序运行时，存储器中的第二存储元件组52和第一存储元件组51均处于上电状态。在一些实施例中，在第二存储元件组52和第一存储元件组51均处于上电状态的情况下，高性能应用程序既可以使用第一存储元件组52进行数据存储，也可以使用第二存储元件组52进行数据存储；同样地，默认内核空间、预留空间以及常用应用程序也可以同时使用第一存储元件组52和第二存储元件组52进行数据存储。当高性能应用程序从运行状态切换至停止运行之后，如果第一存储元件组52中存储有默认内核空间、预留空间以及常用应用程序相关的数据，那么可以先将第一存储元件组52中存储的该默认内核空间、预留空间以及常用应用程序相关的数据迁移至第二存储元件组52中，然后再控制第一存储元件组52下电。
在一个示意性的例子中，如图13所示，存储器中的多个存储元件被划分为第一存储元件组51、第二存储元件组52和第三存储元件组53，其中，第一存储元件组51和第三存储元件组53用于供高性能应用程序使用，该高性能应用程序指对内存需求较高的应用程序，比如游戏应用程序、AI应用程序等等；第二存储元件组52则用于供默认内核空间、预留空间以及常用应用程序使用，该常用应用程序可以为默认设置或者自定义或者基于使用频率确定得到，比如桌面应用、时钟应用等等。也就是说，在无高性能应用程序运行时，存储器中的第二存储元件组52处于上电状态，第一存储元件组51和第三存储元件组53处于下电状态，从而节省功耗；在有高性能应用程序运行时，存储器中除了第二存储元件组52处于上电状态之外，第一存储元件组51和/或第三存储元件组53也处于上电状态。该图13所示示例相比于图12所示示例，高性能应用程序对应于多个(如2个)存储元件组，这样可以在高性能应用程序运行时，按需灵活地选择其中的一个或多个存储元件组打开，实现更为灵活的控制。
在一些实施例中，存储器200包括的m个存储元件组中的至少一个存储元件组被配置为在系统启动过程中启用。上述系统可以是指存储器200所在的终端设备的软硬件系统，包括终端设备的操作系统、处理器等。也就是说，存储器200包括的m个存储元件组中，其中一部分存储元件组被配置为在系统启动过程中启用，而另一部分存储元件组被配置为在系统启动过程中暂不启用，而在有使用需求的时候再启用。例如，存储器200包括如图12所示的第一存储元件组51和第二存储元件组52，第二存储元件组52被配置为在系统启动过程中启用，第一存储元件组51被配置为在系统启动过程中暂不启用，而在有高性能应用程序运行的时候再启用。
通过上述方式，可以保证在系统启动过程中，先启用一部分存储元件组以满足一些基础的数据读写需求，而不是直接启用全部的存储元件组，以达到节省功耗的目的。
图14是本申请一个示例性实施例提供的供电控制方法的流程图。该方法可以由上文介绍的控制电路执行，该控制电路用于控制上文介绍的存储器。该方法可以包括如下步骤：
步骤1410，控制电路向开关元件发送控制信号，该控制信号用于控制开关元件导通或断开，以通过开关元件独立地控制各个存储元件组的上电或下电。
在一些实施例中，如果存储器包括m个存储元件组，该m个存储元件组和m组电源线一一对应，每一组电源线和一个开关元件相连，不同的电源线连接不同的开关元件，在这种情况下，当控制电路需要控制第i个存储元件组的上电或下电时，可以向该第i个存储元件组对应的开关元件(即该第i个存储元件组对应的电源线所连接的开关元件)发送控制信号，该控制信号用于控制该第i个存储元件组对应的开关元件导通或断开，以通过该开关元件控制第i个存储元件组中各个存储元件统一进行上电或下电。
在一些实施例中，如果存储器包括m个存储元件组，该m个存储元件组和m组电源线一一对应，存在至少两组电源线连接同一个开关元件，在这种情况下，当控制电路需要控制第i个存储元件组的上电或下电时，可以向该第i个存储元件组对应的开关元件(即该第i个存储元件组对应的电源线所连接的开关元件)发送控制信号，该控制信号用于控制该开关元件针对第i个存储元件组对应的电源线进行导通或断开，以控制第i个存储元件组中各个存储元件统一进行上电或下电。
在本申请实施例中，对控制信号的形式不作限定，该控制信号可以是数字信号，也可以是模拟信号。
在一些实施例中，控制电路根据工作模式，向开关元件发送控制信号。针对不同的工作模式，可以控制不同的存储元件组进行上电或下电。
在本申请实施例中，对工作模式的划分依据不作限定。
在一些实施例中，可以根据使用存储器的对象进行划分，该对象可以包括操作系统、内核空间(KernelSpace)、预留空间(ReservedSpace)和应用程序中的至少一种。例如，第一工作模式下，无高性能应用程序运行，仅默认内核空间、预留空间以及常用应用程序使用存储器；第二工作模式下，有高性能应用程序运行，除了默认内核空间、预留空间以及常用应用程序使用存储器之外，还有高性能应用程序也需要使用存储器。如图12所示，在第一工作模式下，可以仅控制第二存储元件组52处于上电状态进行工作；在第二工作模式下，可以控制第二存储元件组52和第一存储元件组51均处于上电状态进行工作。
在一些实施例中，可以根据终端设备或处理器的运行状态，划分工作模式。例如，在不同的工作模式下，终端设备或处理器处于不同的运行状态，如不同运行状态下运行的应用程序不同，或者不同运行状态下处理器的执行任务数不同。
在一些实施例中，可以根据应用程序的运行需求，划分工作模式。例如，在不同的工作模式下，应用程序具有不同的运行需求。以游戏应用程序为例，在不同的工作模式下，游戏应用程序的刷新帧率不同，从而导致对存储器的使用需求也不同。
当然，上文仅是示例性介绍了几种工作模式的划分方式，本申请并不限定还可以依据其他维度对工作模式进行划分。
示例性地，如图9或图12所示，存储器可以支持2种工作模式，记为第一工作模式和第二工作模式。在第一工作模式下，控制电路500向开关元件300发送第一控制信号，该第一控制信号用于控制第一电源线导通，第二电源线断开，从而使得第一存储元件组中包含的4个存储元件401处于上电状态，并且第二存储元件组中包含的4个存储元件401处于下电状态。在第二工作模式下，控制电路500向开关元件300发送第二控制信号，该第二控制信号用于控制第一电源线导通，第二电源线也导通，从而使得第一存储元件组中包含的4个存储元件401处于上电状态，并且第二存储元件组中包含的4个存储元件401也处于上电状态。另外，存储器最多可所支持的工作模式的数量，与该存储器包含的存储元件组的数量有关。在不同的工作模式下，存储器中包含的各个存储元件组的上下电状态不完全相同。通过上述方式，可以根据工作模式，灵活选择需要上电工作的存储元件组以及不需要上电工作的存储元件组，在满足应用程序的运行需求的前提下，尽可能地节省终端功耗。
在一些实施例中，控制电路获取与工作模式相对应的供电配置信息，该供电配置信息用于指示存储器中各个存储元件组的供电状态。控制电路根据供电配置信息，生成与各个存储元件组的供电状态相适配的控制信号。控制电路向开关元件发送生成的控制信号。不同工作模式与供电配置信息之间的映射关系，可以预先存储在终端设备中，控制电路可以根据工作模式，从上述映射关系中确定与该工作模式相对应的供电配置信息。供电配置信息中定义了存储器中各个存储元件组的供电状态，也即存储器中每一个存储元件组是处于上电状态还是处于下电状态，控制电路根据该供电配置信息，生成相应的控制信号，以控制存储器中的各个存储元件组按照上述状态进行工作。通过上述方式，使得控制电路能够准确而又高效地获取各个存储元件组的供电状态并进行相应的控制，提升了控制的高效性和鲁棒性。
在一些实施例中，存储器中每个存储元件组用于存储相同工作模式下产生的数据。这样，对于任一存储元件组，在未处于该存储元件组所对应的工作模式的情况下，控制电路500便可以通过开关元件控制该存储元件组下电。
示例性地，如图9或图12所示，存储器可以支持2种工作模式，记为第一工作模式和第二工作模式。在第一工作模式下，第一存储元件组处于上电状态，且第二存储元件组处于下电状态；在第二工作模式下，第一存储元件组和第二存储元件组均处于上电状态。第一存储元件组用于存储第一工作模式下产生的数据，还用于存储第二工作模式下产生的数据。例如，在第一工作模式下，第一存储元件组用于存储第一工作模式下产生的数据；在第二工作模式下，第一存储元件组用于存储第二工作模式下产生的数据。第二存储元件组用于存储第二工作模式下产生的数据。也就是说，在第二工作模式下，第一存储元件组和第二存储元件组共同存储第二工作模式下产生的数据。通过上述方式，能够依据不同的工作模式，控制各存储元件组的上下电状态，并使用与当前工作模式相对应的存储元件组来存储当前工作模式下产生的数据，实现了不同工作模式下数据存储的隔离，有助于提升数据存储的安全性和可靠性。
下面，以音频数据的编解码场景为例，对存储器的工作状态进行介绍说明。在此示例中，仍然以图9或图12所示为例，存储器包括第一存储元件组和第二存储元件组，支持2种工作模式，且在第一工作模式和第二工作模式下，存储元件组的上下电状态如上文介绍。
在音频数据的编解码场景下，终端设备在上述第一工作模式下运行。第二存储元件组在第一工作模式下处于下电状态，第一存储元件组在第一工作模式下处于上电状态，第一存储元件组保持正常工作。
CPU将压缩后的音频文件(一般为60秒)发送到存储器(如DDR(Double Data Rate，双倍数据速率)存储器、DRAM等)进行解码，然后CPU进入深度睡眠状态。存储器使用第一存储元件组对上述压缩数据进行存储。
音频DMA(Direct Memory Access，直接存储器访问)将压缩数据从存储器提取到音频SRAM(Static Random-Access Memory，静态随机存取存储器)(通常为1秒)，然后存储器进入深度睡眠状态(也称为自刷新状态)。每当SRAM中的缓冲区几乎为空时，HIFI5 DSP将向SRAM发送存储器唤醒请求。
HIFI5 DSP从SRAM中取出压缩数据进行解码，帧长20毫秒。针对不同的场景，将实现不同的混音效果。解码后的音频数据将写回SRAM，帧长20毫秒。在一些实施例中，可以使用乒乓缓冲，总共40毫秒。
音频DMA通过Soundwire总线将数据从SRAM移动到CODEC(coder-decoder，编解码器)芯片。当一个块的数据传输完成时，Soundwire可以被时钟门控。
本申请实施例提供了一种支持灵活控制存储元件上电或下电的存储器，更有利于节省功耗。示例性地，存储器的功耗计算公式如下：
N*(IDDread*Utilizationread+IDDwrite*Utilizationwrite+IDDstby*Utilizationstby+IDDsr*Utilizationsr+IDDref+IDDactive)*(VDD)；
其中，N为存储器中处于上电状态的存储元件的数量，IDDread为数据读取时的内存电流，Utilizationread为数据读取时的内存使用率，IDDwrite为数据写入时的内存电流，Utilizationwrite为数据写入时的内存使用率，IDDstby为备用(standby)内存电流，Utilizationstby为备用内存使用率，IDDsr为自刷新(selfrefresh)电流，Utilizationsr为自刷新使用率，IDDref为刷新(refresh)电流，IDDactive为活跃电流，VDD为输入电压的电压值，VDD包括VDD1,VDD2H,VDD2L,VDDQ中的至少一种。
从上述公式可以看出，存储器的功耗与存储器中处于上电状态的存储元件的数量N呈正相关关系，因此通过控制无需使用的存储元件下电，有助于降低存储器的功耗，从而节省终端电量。
图15是本申请一个示例性实施例提供的终端设备的示意图。以本实施例中的终端设备1500包含主设备和存储器为例进行说明：
终端设备1500设置有主设备101和上述实施例所述的存储器200，主设备101和存储器200电性相连。其中，该存储器200可以设置在片上系统的内部，或者，设置在片上系统的外部。需要说明的是，除了片上系统外，终端设备1500还可以包括其它必要组件，比如只读存储器(Read-Only Memory，ROM)、显示组件、输入单元、音频电路、扬声器、麦克风、电源等部件，本实施例在此不作赘述。
在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种存储器，其特征在于，所述存储器包括：m个存储元件组，每个所述存储元件组包括至少一个存储元件，m为大于1的整数；
所述m个存储元件组和m组电源线一一对应，所述m组电源线被分别控制；
对于所述m个存储元件组中的第i个存储元件组，在所述第i个存储元件组对应的电源线导通的情况下，所述第i个存储元件组内的存储元件处于上电状态；在所述第i个存储元件组对应的电源线断开的情况下，所述第i个存储元件组内的存储元件处于下电状态，i为小于或等于m的正整数。
2.根据权利要求1所述的存储器，其特征在于，所述电源线和开关元件的一端相连，所述开关元件的另一端用于接收输入电压，所述开关元件用于控制所述电源线导通或断开。
3.根据权利要求2所述的存储器，其特征在于，所述m组电源线中，每一组电源线和一个开关元件相连，不同的电源线连接不同的开关元件；
其中，所述m组电源线中的第i组电源线连接的开关元件，用于控制所述第i组电源线导通或断开。
4.根据权利要求2所述的存储器，其特征在于，所述m组电源线中，存在至少两组电源线连接同一个开关元件；
其中，所述开关元件用于控制所述至少两组电源线中的每一组电源线独立地导通或断开。
5.根据权利要求2所述的存储器，其特征在于，
所述开关元件设置在所述存储器内部；或者，
所述开关元件设置在电源管理芯片内部；或者，
所述开关元件设置在所述存储器和所述电源管理芯片之间；
其中，所述电源管理芯片用于为所述存储器提供所述输入电压。
6.根据权利要求2所述的存储器，其特征在于，所述开关元件的控制端与控制电路连接，所述控制电路用于控制所述开关元件导通或断开，以通过所述开关元件独立地控制各个所述存储元件组的上电或下电。
7.根据权利要求6所述的存储器，其特征在于，
所述控制电路设置在所述存储器内部；或者，
所述控制电路设置在电源管理芯片内部；或者，
所述控制电路设置在用于承载所述存储器和/或所述电源管理芯片的电路板上。
8.根据权利要求6所述的存储器，其特征在于，所述控制电路用于根据工作模式，向所述开关元件发送控制信号，所述控制信号用于控制所述开关元件导通或断开；
所述存储器中每个存储元件组用于存储相同所述工作模式下产生的数据。
9.根据权利要求1所述的存储器，其特征在于，所述m个存储元件组中的至少一个存储元件组被配置为在系统启动过程中启用。
10.根据权利要求1所述的存储器，其特征在于，每个所述存储元件组包括一个所述存储元件。
11.根据权利要求1所述的存储器，其特征在于，
每组所述电源线包括一根电源线；
或者，
每组所述电源线包括多根不同的电源线，所述多根不同的电源线用于给所述存储元件中的不同功能部件进行供电。
12.一种片上系统，其特征在于，所述片上系统包括：存储器和电源管理芯片；
所述存储器和所述电源管理芯片连接；
所述存储器包括如权利要求1至11任一项所述的存储器；
所述m组电源线用于传输所述电源管理芯片的输出电压。
13.一种终端设备，其特征在于，所述终端设备中设置有如权利要求1至11任一项所述的存储器。
14.根据权利要求13所述的终端设备，其特征在于，所述终端设备设置有片上系统，所述存储器设置在所述片上系统的外部，或者，所述存储器设置在所述片上系统的内部。
15.一种供电控制方法，其特征在于，所述方法由控制电路执行，所述控制电路用于控制如权利要求6所述的存储器，所述方法包括：
向所述开关元件发送控制信号，所述控制信号用于控制所述开关元件导通或断开，以通过所述开关元件独立地控制各个所述存储元件组的上电或下电。
16.根据权利要求15所述的方法，其特征在于，所述向所述开关元件发送控制信号，包括：
根据工作模式，向所述开关元件发送所述控制信号。
17.根据权利要求16所述的方法，其特征在于，所述根据工作模式，向所述开关元件发送所述控制信号，包括：
获取与所述工作模式相对应的供电配置信息，所述供电配置信息用于指示所述存储器中各个所述存储元件组的供电状态；
根据所述供电配置信息，生成与各个所述存储元件组的供电状态相适配的控制信号；
向所述开关元件发送所述控制信号。
18.根据权利要求16或17所述的方法，其特征在于，所述存储器中每个存储元件组用于存储相同所述工作模式下产生的数据。
CN202210613550.5A 2022-05-31 2022-05-31 存储器、片上系统、终端设备及供电控制方法 Pending CN117193506A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210613550.5A CN117193506A (zh) 2022-05-31 2022-05-31 存储器、片上系统、终端设备及供电控制方法
PCT/CN2023/074226 WO2023231437A1 (zh) 2022-05-31 2023-02-02 存储器、片上系统、终端设备及供电控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210613550.5A CN117193506A (zh) 2022-05-31 2022-05-31 存储器、片上系统、终端设备及供电控制方法

Publications (1)

Publication Number Publication Date
CN117193506A true CN117193506A (zh) 2023-12-08

Family

ID=88989386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210613550.5A Pending CN117193506A (zh) 2022-05-31 2022-05-31 存储器、片上系统、终端设备及供电控制方法

Country Status (2)

Country Link
CN (1) CN117193506A (zh)
WO (1) WO2023231437A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866764B (zh) * 2011-07-05 2015-11-25 联想(北京)有限公司 终端设备及其内存单元的电源管理方法
US10365843B2 (en) * 2017-04-10 2019-07-30 Intel Corporation Power management of memory chips based on working set size
CN113383317B (zh) * 2019-01-31 2023-07-18 华为技术有限公司 一种处理装置、方法及相关设备
CN112131175B (zh) * 2020-08-28 2022-06-17 山东云海国创云计算装备产业创新中心有限公司 一种SoC芯片、功耗控制方法及可读存储介质
US11561597B2 (en) * 2020-12-02 2023-01-24 Micron Technology, Inc. Memory device power management
US11429292B2 (en) * 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
CN114442788A (zh) * 2022-04-08 2022-05-06 北京智芯半导体科技有限公司 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质

Also Published As

Publication number Publication date
WO2023231437A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
JP4896466B2 (ja) スマートカードとメモリカードと間のマルチインターフェース方法及びマルチインターフェースカード
US8468373B2 (en) Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US20230251794A1 (en) Buffer circuit with data bit inversion
US7020040B2 (en) Utilizing an ACPI to maintain data stored in a DRAM
KR20130087853A (ko) 파워 컨트롤 시스템 및 그 동작 방법
KR20140062766A (ko) 모바일 장치 및 모바일 장치의 반도체 집적 회로의 데이터 통신 방법
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
CN117193506A (zh) 存储器、片上系统、终端设备及供电控制方法
US7321980B2 (en) Software power control of circuit modules in a shared and distributed DMA system
US20230280932A1 (en) Data read/write method and hybrid memory
US20140160106A1 (en) Display controller and apparatuses including the same
JP2002082904A (ja) 半導体集積回路装置
CN111694532B (zh) 单芯片异构系统的显示控制方法和可穿戴设备
US20060239096A1 (en) Memory structure and memory refreshing method
CN117762236A (zh) 存储器、存储控制装置、片上系统及终端设备
WO2024021657A1 (zh) 存储控制方法、装置、设备、存储介质、芯片及存储器
JP2003308138A (ja) 電子機器および電子機器の駆動制御方法
CN117370267A (zh) 片上系统、片上系统的电压控制方法及终端
CN117193510A (zh) 存储器的控制方法、存储器、片上系统及终端
US20230197129A1 (en) Multiple Differential Write Clock Signals with Different Phases
CN101814007A (zh) 支持硬盘最高传输速率的硬盘存取方法及系统
CN112711548A (zh) 内存装置、图像处理芯片以及内存控制方法
CN117409831A (zh) 一种内存颗粒、相关设备和控制方法
CN117762835A (zh) 存储器、存储控制装置、片上系统、芯片及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination