CN114442788A - 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 - Google Patents
芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 Download PDFInfo
- Publication number
- CN114442788A CN114442788A CN202210365994.1A CN202210365994A CN114442788A CN 114442788 A CN114442788 A CN 114442788A CN 202210365994 A CN202210365994 A CN 202210365994A CN 114442788 A CN114442788 A CN 114442788A
- Authority
- CN
- China
- Prior art keywords
- chip
- power consumption
- storage unit
- power
- wake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Abstract
本发明实施例提供一种芯片的低功耗系统、低功耗管理方法、控制装置及存储介质,属于芯片技术领域。芯片的低功耗系统包括:功耗管理单元,被配置在第一电源域,用于根据所接收的休眠控制信号或唤醒控制信号,控制芯片进入休眠模式或唤醒模式;寄存器组,被配置在第二电源域,用于存储芯片的模拟元件的参数数据;存储单元,被配置在第三电源域,用于在芯片进入所述休眠模式后,进入保持状态;传输模块,被配置在所述第二电源域,用于根据所述功耗管理单元控制,在芯片进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在芯片进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组。
Description
技术领域
本发明涉及芯片技术领域,具体地涉及一种芯片的低功耗系统、低功耗管理方法、控制装置及存储介质。
背景技术
随着芯片技术的快速发展和一些特殊场景的应用,低功耗技术越来越受到重视。在多种低功耗技术中,功耗控制和寄存器保持(Retention)技术是较为常用的低功耗技术。
现有技术中,可通过低功耗设计流程,以及统一功耗格式(Uniform PowerFormat,UPF)设计的方式,将芯片系统中不同模块划分为不同的电源域(Power Domain)。例如,功耗管理单元(Power Management Unit)可以划分在PD_TOP域中,始终保持供电状态;数字模块可以划分在PD_SW域中,可由功耗管理单元控制,在休眠模式时下电;寄存器和RAM模块可以划分在PD_RET域中,可以在进入休眠模式时进入保持状态,退出休眠模式时恢复之前存储的数据。
然而,在芯片系统进入休眠模式后,控制寄存器进入保持状态,虽节省了一部分功耗,但处于保持状态的寄存器仍需使用另一路电源供电,仍会消耗一部分功耗。
发明内容
本发明实施例的目的是提供一种芯片的低功耗系统,该芯片的低功耗系统可以降低芯片系统功耗。
为了实现上述目的,本发明实施例提供一种芯片的低功耗系统,其特征在于,所述芯片的低功耗系统包括:功耗管理单元,被配置在第一电源域,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;寄存器组,被配置在第二电源域,用于存储所述芯片的模拟元件的参数数据;存储单元,被配置在第三电源域,用于在所述芯片进入所述休眠模式后,进入保持状态;传输模块,被配置在所述第二电源域,用于根据所述功耗管理单元控制,在所述芯片进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在所述芯片进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组。
可选的,所述第一电源域保持供电状态。
可选的,所述功耗管理单元还用于:在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存之后,控制所述第二电源域掉电;在接收到所述唤醒控制信号之后,控制所述第二电源域上电。
可选的,所述功耗管理单元还用于:在所述芯片进入所述休眠模式后,输出休眠标记信号;在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
可选的,所述存储单元为随机存取存储器RAM、或状态随机存取存储器DDR。
可选的,所述传输模块还用于:接收所述功耗管理单元发送的休眠请求信号,以及在所述存储单元进入所述保持状态后,向所述功耗管理单元发送休眠应答信号;接收所述功耗管理单元发送的唤醒请求信号,以及在所述存储单元进入恢复状态后,向所述功耗管理单元发送唤醒应答信号。
可选的,所述传输模块通过其接口模块连接所述寄存器组和所述存储单元,其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组和所述存储单元的数据传输模式。
本发明实施例还提供一种芯片的低功耗管理方法,所述芯片的低功耗管理方法包括:当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存;控制所述存储单元进入保持状态,控制所述寄存器组所在的第二电源域掉电;输出休眠标记信号;当接收到唤醒控制信号时,控制所述第二电源域上电,控制所述存储单元进入恢复状态;将所述存储单元中保存的所述参数数据传输回所述寄存器组;输出唤醒标记信号。
本发明实施例还提供一种控制装置,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现根据上述的芯片的低功耗管理方法。
本发明实施例还提供一种机器可读存储介质,该机器可读存储介质上存储有指令,该指令使得机器执行上述的芯片的低功耗管理方法。
本发明实施例还提供另一种芯片的低功耗系统,所述芯片的低功耗系统包括:功耗管理单元,被配置在第一电源域,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;寄存器组,被配置在第二电源域,用于存储所述芯片的模拟元件的参数数据;存储单元,被配置在所述第二电源域;传输模块,被配置在所述第二电源域,用于根据所述功耗管理单元控制,在所述芯片进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在所述芯片进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组。
可选的,所述第一电源域保持供电状态。
可选的,所述功耗管理单元还用于:在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存之后,控制所述第二电源域掉电;在接收到所述唤醒控制信号之后,控制所述第二电源域上电。
可选的,所述功耗管理单元还用于:在所述芯片进入所述休眠模式后,输出休眠标记信号;在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
可选的,所述存储单元为闪存flash。
可选的,所述传输模块还用于:接收所述功耗管理单元发送的休眠请求信号,以及在所述存储单元进入所述保持状态状态后,向所述功耗管理单元发送休眠应答信号;接收所述功耗管理单元发送的唤醒请求信号,以及在所述存储单元进入恢复状态后,向所述功耗管理单元发送唤醒应答信号。
可选的,所述传输模块通过其接口模块连接所述寄存器组和所述存储单元,其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组和所述存储单元的数据传输模式。
本发明实施例还提供一种芯片的低功耗管理方法,所述芯片的低功耗管理方法包括:当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存;控制所述存储单元所在的第二电源域掉电;输出休眠标记信号;当接收到唤醒控制信号时,控制所述第二电源域上电;将所述存储单元中保存的所述参数数据传输回所述寄存器组;输出唤醒标记信号。
本发明实施例还提供一种控制装置,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现上述的芯片的低功耗管理方法。
本发明实施例还提供一种机器可读存储介质,该机器可读存储介质上存储有指令,该指令使得机器执行上述的芯片的低功耗管理方法。
通过上述技术方案,在芯片系统进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在芯片系统进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组,即寄存器组在芯片系统进入休眠模式后,可以完全关断电源,减少休眠模式下寄存器组的功耗,从而进一步降低整个芯片系统的功耗。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1是现有低功耗设计结构示意图;
图2是本发明实施例提供的芯片的低功耗系统的结构设计示意图;
图3是图2低功耗系统的一示例结构设计示意图;
图4是图2低功耗系统的另一示例结构设计示意图;
图5是本发明实施例提供的芯片的低功耗管理方法流程示意图;
图6是本发明另一实施例提供的芯片的低功耗系统的结构设计示意图;
图7是图6低功耗系统的示例结构设计示意图;
图8是本发明另一实施例提供的芯片的低功耗管理方法流程示意图。
附图标记说明
11 第一电源域; 12功耗管理单元;
13 第二电源域; 14传输模块;
15寄存器组; 16第三电源域;
17存储单元。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
在详细解释本发明实施例之前,先对现有技术及其缺陷进行说明。
图1是现有低功耗设计结构示意图,请参考图1,可以根据低功耗设计流程,以及UPF设计的方式,将芯片系统中不同模块可以划分为不同的电源域。例如,功耗管理单元可以划分在PD_TOP域中,始终保持供电状态;数字模块划分在PD_SW域中,可以由功耗管理单元控制,在休眠模式时下电;寄存器和RAM模块划分在PD_RET域中,可以在进入休眠模式时进入保持状态,退出休眠模式时恢复之前存储的数据。
现有技术中,将一些关键寄存器划分到PD_RET域中,在芯片系统进入休眠模式后,进入保持状态,虽节省了一部分功耗,但处于保持状态的寄存器仍需使用另一路电源供电,仍会消耗一部分功耗。
图2是本发明实施例提供的芯片的低功耗系统的结构设计示意图,请参考图2,该芯片的低功耗系统可以包括:功耗管理单元12,被配置在第一电源域11,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;寄存器组15,被配置在第二电源域13,用于存储所述芯片的模拟元件的参数数据;存储单元17,被配置在第三电源域16,用于在所述芯片进入所述休眠模式后,进入保持状态;传输模块14,被配置在所述第二电源域13,用于根据所述功耗管理单元控制11,在所述芯片进入所述休眠模式前,将所述寄存器组15中存储的所述参数数据传输到所述存储单元17中保存;在所述芯片进入所述唤醒模式后,将所述存储单元17中保存的所述参数数据传输回所述寄存器组15。
优选的,所述第一电源域11保持供电状态。
优选的,所述功耗管理单元12还用于:在所述将所述寄存器组15中存储的所述参数数据传输到所述存储单元17中保存之后,控制所述第二电源域13掉电;在接收到所述唤醒控制信号之后,控制所述第二电源域13上电。优选的,所述功耗管理单元12还用于:在所述芯片进入所述休眠模式后,输出休眠标记信号;在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
图3、图4是图2低功耗系统的示例结构设计示意图,请结合图2、图3和图4,每一个电源域可以简单理解为供电逻辑的划分,在该逻辑划分中既包含了设计的物理实体(module),同时也包含了电源线间的连接关系。在基于UPF标准的低功耗设计过程中,必须存在至少一个电源域,并且顶层的电源域或本发明实施例的第一电源域(例如,PD_TOP域)必须在进行任何与电源相关的分析或者综合之前预先定义出来,同时还需要将电源域定义在层次化模块之上。不同的电源域之间的信号连接需要插入隔离单元(Isolation Cell)或电压转换单元(Level-Shifter)等器件。
其中,第二电源域(例如,PD_SW域),寄存器组、传输模块以及数字模块划分在其中,可由功耗管理单元控制,在休眠模式时下电;第三电源域(例如PD_RET域),RAM(或其他类型存储器)划分在其中,可在进入休眠模式时进入保持状态,进入唤醒模式时恢复之前存储的数据。
以示例说明,功耗管理单元12可以划分在第一电源域(例如,PD_TOP域)11中,通过接收休眠控制信号和唤醒控制信号,控制芯片系统休眠模式的进入和唤醒模式的进入。输入休眠控制信号、唤醒控制信号,对应输出休眠标记信号、唤醒标记信号。并向传输模块14发送休眠请求信号、唤醒请求信号,可以接收传输模块14的应答信号。
优选的,所述传输模块14还用于:接收所述功耗管理单元12发送的休眠请求信号,以及在所述存储单元17进入所述保持状态后,向所述功耗管理单元12发送休眠应答信号;接收所述功耗管理单元12发送的唤醒请求信号,以及在所述存储单元17进入恢复状态后,向所述功耗管理单元12发送唤醒应答信号。
承接上述示例,传输模块14可以划分在第二电源域(例如,PD_SW域)13中,受功耗管理单元的控制11,连接寄存器组15与存储单元17。芯片系统进入休眠模式前,功耗管理单元12控制传输模块14,将寄存器组15中存储的参数数据传输到存储单元17中保存;芯片系统进入唤醒模式后,功耗管理单元12控制传输模块14,将存储单元17中保存的参数数据传输回寄存器组15中。
寄存器组15划分在第二电源域(例如,PD_SW域)13中,保存芯片系统中一些模拟元件的重要参数数据,例如模拟Trim值等。
优选的,所述传输模块14通过其接口模块连接所述寄存器组15和所述存储单元17,其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组15和所述存储单元17的数据传输模式。
传输模块14的接口模块为模块化设计,针对不同的数据存储元件(寄存器组15和存储单元17),只需更改相应的传输接口RTL代码,可适应不同的数据存储元件。
优选的,所述存储单元17可以为随机存取存储器RAM、或状态随机存取存储器DDR。
以示例说明,存储单元17划分在第三电源域(例如,PD_RET域)16中,可以通过两路电源供电,可以在芯片系统进入休眠模式后,进入保持状态,在芯片系统进入唤醒模式后,实现之前保存的数据不丢失。且如果存储单元17(例如,RAM)设计的空间足够大,也可以同时用于软件保存现场和恢复现场。存储单元17的设计不只局限于使用RAM,也可为其他存取速度较快,并带有掉电保持功能的数据存储元件,例如,状态随机存取存储器DDR等。
图5是本发明实施例提供的芯片的低功耗管理方法流程示意图,请参考图5,该芯片的低功耗管理方法可以包括以下步骤:
步骤S110:当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存。
以示例说明,功耗管理单元当接收到休眠控制信号时,可以控制传输模块将寄存器组中存储的参数数据传输到存储单元(例如,RAM)中保存。
步骤S120:控制所述存储单元进入保持状态,控制所述寄存器组所在的第二电源域掉电。
在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元(例如,RAM)中保存之后,控制所述存储单元(例如,RAM)进入保持状态,控制所述第二电源域(例如,PD_SW域)掉电,以降低功耗。
步骤S130:输出休眠标记信号。
在芯片进入所述休眠模式后,输出休眠标记信号。
步骤S140:当接收到唤醒控制信号时,控制所述第二电源域上电,控制所述存储单元进入恢复状态。
功耗管理单元当接收到唤醒控制信号时,控制所述第二电源域(例如,PD_SW域)上电,控制所述存储单元(例如,RAM)进入恢复状态。
步骤S150:将所述存储单元中保存的所述参数数据传输回所述寄存器组。
芯片系统进入唤醒模式后,功耗管理单元控制传输模块,将存储单元(例如,RAM)中保存的参数数据传输回寄存器组中,实现之前保存的数据不丢失。
步骤S160:输出唤醒标记信号。
在芯片进入所述唤醒模式后,输出唤醒标记信号。
进一步地,本发明实施例还提供了一种控制装置,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现根据步骤S110-S160所述的芯片的低功耗管理方法。
处理器中包含内核,由内核去存储器中调取相应的程序单元。内核可以设置一个或以上,通过调整内核参数来实现芯片的低功耗管理。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM),存储器包括至少一个存储芯片。
本发明实施例还提供一种机器可读存储介质,该机器可读存储介质上存储有指令,该指令使得机器执行根据步骤S110-S160所述的芯片的低功耗管理方法。
图6是本发明另一实施例提供的芯片的低功耗系统的结构设计示意图,请参考图6,所述芯片的低功耗系统可以包括:功耗管理单元22,被配置在第一电源域21,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;寄存器组25,被配置在第二电源域23,用于存储所述芯片的模拟元件的参数数据;存储单元26,被配置在所述第二电源域23;传输模块24,被配置在所述第二电源域23,用于根据所述功耗管理单元22控制,在所述芯片进入所述休眠模式前,将所述寄存器组25中存储的所述参数数据传输到所述存储单元26中保存;在所述芯片进入所述唤醒模式后,将所述存储单元26中保存的所述参数数据传输回所述寄存器组25。
优选的,所述第一电源域21保持供电状态。
优选的,所述功耗管理单元22还用于:在所述将所述寄存器组25中存储的所述参数数据传输到所述存储单元26中保存之后,控制所述第二电源域23掉电;在接收到所述唤醒控制信号之后,控制所述第二电源域23上电。
优选的,所述功耗管理单元22还用于:在所述芯片进入所述休眠模式后,输出休眠标记信号;在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
图7是图6低功耗系统的示例结构设计示意图,请结合图6和图7,以示例说明,功耗管理单元22可以划分在第一电源域(例如,PD_TOP域)21中,通过接收休眠控制信号和唤醒控制信号,控制芯片系统休眠模式的进入和唤醒模式的进入。输入休眠控制信号、唤醒控制信号,对应输出休眠标记信号、唤醒标记信号。并向传输模块24发送休眠请求信号、唤醒请求信号,可以接收传输模块24的应答信号。
优选的,所述传输模块24还用于:接收所述功耗管理单元22发送的休眠请求信号,以及在所述存储单元26进入所述保持状态状态后,向所述功耗管理单元22发送休眠应答信号;接收所述功耗管理单元22发送的唤醒请求信号,以及在所述存储单元26进入恢复状态后,向所述功耗管理单元22发送唤醒应答信号。
承接上述示例,传输模块24可以划分在第二电源域(例如,PD_SW域)23中,受功耗管理单元的控制22,连接寄存器组25与存储单元26。芯片系统进入休眠模式前,功耗管理单元22控制传输模块24,将寄存器组25中存储的参数数据传输到存储单元26中保存;芯片系统进入唤醒模式后,功耗管理单元22控制传输模块24,将存储单元26中保存的参数数据传输回寄存器组25中。
寄存器组25划分在第二电源域(例如,PD_SW域)23中,保存芯片系统中一些模拟元件的重要参数数据,例如模拟Trim值等。
优选的,所述传输模块24通过其接口模块连接所述寄存器组25和所述存储单元26,其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组25和所述存储单元26的数据传输模式。
传输模块14的接口模块为模块化设计,针对不同的数据存储元件(寄存器组25和存储单元26),只需更改相应的传输接口RTL代码,可适应不同的数据存储元件。
优选的,所述存储单元26可以为闪存flash。
以示例说明,由于flash掉电数据不丢失的特性,可以将flash划分到第二电源域(例如,PD_SW域)23。存储单元17的设计不只局限于使用flash,也可为其他存取速度较快,并带有掉电数据不丢失特性的数据存储元件。
图8是本发明另一实施例提供的芯片的低功耗管理方法流程示意图,请参考图8,该芯片的低功耗管理方法可以包括以下步骤:
步骤S210:当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存.
以示例说明,功耗管理单元当接收到休眠控制信号时,可以控制传输模块将寄存器组中存储的参数数据传输到存储单元(例如,flash)中保存。
步骤S220:控制所述存储单元所在的第二电源域掉电。
在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元(例如,flash)中保存之后,控制所述第二电源域(例如,PD_SW域)掉电,以降低功耗。
步骤S230:输出休眠标记信号。
在芯片进入所述休眠模式后,输出休眠标记信号。
步骤S240:当接收到唤醒控制信号时,控制所述第二电源域上电。
功耗管理单元当接收到唤醒控制信号时,控制所述第二电源域(例如,PD_SW域)上电。
步骤S250:将所述存储单元中保存的所述参数数据传输回所述寄存器组。
芯片系统进入唤醒模式后,功耗管理单元控制传输模块,将存储单元(例如,flash)中保存的参数数据传输回寄存器组中,实现之前保存的数据不丢失。
步骤S260:输出唤醒标记信号。
在芯片进入所述唤醒模式后,输出唤醒标记信号。
进一步地,本发明实施例还提供了一种控制装置,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现根据步骤S210-S260所述的芯片的低功耗管理方法。
处理器中包含内核,由内核去存储器中调取相应的程序单元。内核可以设置一个或以上,通过调整内核参数来实现芯片的低功耗管理。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM),存储器包括至少一个存储芯片。
本发明实施例还提供一种机器可读存储介质,该机器可读存储介质上存储有指令,该指令使得机器执行根据步骤S210-S260所述的芯片的低功耗管理方法。
综上所述,为进一步减少芯片系统进入休眠模式后,寄存器组的功耗,本发明实施例在芯片系统进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在芯片系统进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组,即寄存器组在芯片系统进入休眠模式后,可以完全关断电源,减少休眠模式下寄存器组的功耗,从而进一步降低整个芯片系统的功耗。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器 (CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存 (PRAM)、静态随机存取存储器 (SRAM)、动态随机存取存储器 (DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器 (ROM)、电可擦除可编程只读存储器 (EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘 (DVD) 或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体 (transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (20)
1.一种芯片的低功耗系统,其特征在于,所述芯片的低功耗系统包括:
功耗管理单元,被配置在第一电源域,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;
寄存器组,被配置在第二电源域,用于存储所述芯片的模拟元件的参数数据;
存储单元,被配置在第三电源域,用于在所述芯片进入所述休眠模式后,进入保持状态;
传输模块,被配置在所述第二电源域,用于根据所述功耗管理单元控制,在所述芯片进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在所述芯片进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组。
2.根据权利要求1所述的芯片的低功耗系统,其特征在于,所述第一电源域保持供电状态。
3.根据权利要求2所述的芯片的低功耗系统,其特征在于,所述功耗管理单元还用于:
在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存之后,控制所述第二电源域掉电;
在接收到所述唤醒控制信号之后,控制所述第二电源域上电。
4.根据权利要求1所述的芯片的低功耗系统,其特征在于,所述功耗管理单元还用于:
在所述芯片进入所述休眠模式后,输出休眠标记信号;
在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
5.根据权利要求4所述的芯片的低功耗系统,其特征在于,所述存储单元为随机存取存储器RAM、或状态随机存取存储器DDR。
6.根据权利要求1所述的芯片的低功耗系统,其特征在于,所述传输模块还用于:
接收所述功耗管理单元发送的休眠请求信号,以及在所述存储单元进入所述保持状态后,向所述功耗管理单元发送休眠应答信号;
接收所述功耗管理单元发送的唤醒请求信号,以及在所述存储单元进入恢复状态后,向所述功耗管理单元发送唤醒应答信号。
7.根据权利要求1所述的芯片的低功耗系统,其特征在于,所述传输模块通过其接口模块连接所述寄存器组和所述存储单元,
其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组和所述存储单元的数据传输模式。
8.一种芯片的低功耗管理方法,其特征在于,所述芯片的低功耗管理方法包括:
当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存;
控制所述存储单元进入保持状态,控制所述寄存器组所在的第二电源域掉电;
输出休眠标记信号;
当接收到唤醒控制信号时,控制所述第二电源域上电,控制所述存储单元进入恢复状态;
将所述存储单元中保存的所述参数数据传输回所述寄存器组;
输出唤醒标记信号。
9.一种控制装置,其特征在于,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现根据权利要求8所述的芯片的低功耗管理方法。
10.一种机器可读存储介质,其特征在于,该机器可读存储介质上存储有指令,该指令使得机器执行根据权利要求8所述的芯片的低功耗管理方法。
11.一种芯片的低功耗系统,其特征在于,所述芯片的低功耗系统包括:
功耗管理单元,被配置在第一电源域,用于根据所接收的休眠控制信号或唤醒控制信号,控制所述芯片进入休眠模式或唤醒模式;
寄存器组,被配置在第二电源域,用于存储所述芯片的模拟元件的参数数据;
存储单元,被配置在所述第二电源域;
传输模块,被配置在所述第二电源域,用于根据所述功耗管理单元控制,在所述芯片进入所述休眠模式前,将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存;在所述芯片进入所述唤醒模式后,将所述存储单元中保存的所述参数数据传输回所述寄存器组。
12.根据权利要求11所述的芯片的低功耗系统,其特征在于,所述第一电源域保持供电状态。
13.根据权利要求12所述的芯片的低功耗系统,其特征在于,所述功耗管理单元还用于:
在所述将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存之后,控制所述第二电源域掉电;
在接收到所述唤醒控制信号之后,控制所述第二电源域上电。
14.根据权利要求11所述的芯片的低功耗系统,其特征在于,所述功耗管理单元还用于:
在所述芯片进入所述休眠模式后,输出休眠标记信号;
在所述芯片进入所述唤醒模式后,输出唤醒标记信号。
15.根据权利要求14所述的芯片的低功耗系统,其特征在于,所述存储单元为闪存flash。
16.根据权利要求11所述的芯片的低功耗系统,其特征在于,所述传输模块还用于:
接收所述功耗管理单元发送的休眠请求信号,以及在所述存储单元进入所述保持状态状态后,向所述功耗管理单元发送休眠应答信号;
接收所述功耗管理单元发送的唤醒请求信号,以及在所述存储单元进入恢复状态后,向所述功耗管理单元发送唤醒应答信号。
17.根据权利要求11所述的芯片的低功耗系统,其特征在于,所述传输模块通过其接口模块连接所述寄存器组和所述存储单元,
其中,所述接口模块通过模块化设计,适应于不同类型的所述寄存器组和所述存储单元的数据传输模式。
18.一种芯片的低功耗管理方法,其特征在于,所述芯片的低功耗管理方法包括:
当接收到休眠控制信号时,将寄存器组中存储的参数数据传输到存储单元中保存;
控制所述存储单元所在的第二电源域掉电;
输出休眠标记信号;
当接收到唤醒控制信号时,控制所述第二电源域上电;
将所述存储单元中保存的所述参数数据传输回所述寄存器组;
输出唤醒标记信号。
19.一种控制装置,其特征在于,所述控制装置包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序,以实现根据权利要求18所述的芯片的低功耗管理方法。
20.一种机器可读存储介质,其特征在于,该机器可读存储介质上存储有指令,该指令使得机器执行根据权利要求18所述的芯片的低功耗管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210365994.1A CN114442788A (zh) | 2022-04-08 | 2022-04-08 | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210365994.1A CN114442788A (zh) | 2022-04-08 | 2022-04-08 | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114442788A true CN114442788A (zh) | 2022-05-06 |
Family
ID=81359626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210365994.1A Pending CN114442788A (zh) | 2022-04-08 | 2022-04-08 | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114442788A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115019494A (zh) * | 2022-06-02 | 2022-09-06 | 武汉领普科技有限公司 | 无线开关、无线开关的处理方法及控制系统 |
CN116185513A (zh) * | 2023-04-27 | 2023-05-30 | 北京大上科技有限公司 | 一种锁屏系统及方法 |
CN116860100A (zh) * | 2023-04-19 | 2023-10-10 | 广州市粤港澳大湾区前沿创新技术研究院 | 一种芯片降功耗的设计方法 |
CN116932056A (zh) * | 2023-06-16 | 2023-10-24 | 上海水木蓝鲸半导体技术有限公司 | 车载芯片的待机模式智能控制方法、装置及存储介质 |
WO2023231437A1 (zh) * | 2022-05-31 | 2023-12-07 | 哲库科技(上海)有限公司 | 存储器、片上系统、终端设备及供电控制方法 |
CN117687702A (zh) * | 2024-01-31 | 2024-03-12 | 合肥康芯威存储技术有限公司 | 一种存储芯片以及自动休眠方法 |
WO2024093221A1 (zh) * | 2022-11-04 | 2024-05-10 | 汉朔科技股份有限公司 | 多屏显示的低功耗控制方法、显示设备和电子价签系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7735030B1 (en) * | 2007-02-28 | 2010-06-08 | Cadence Design Systems, Inc. | Simulating restorable registers in power domain systems |
CN102573114A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种无线局域网soc芯片的低功耗设计方法 |
CN111512266A (zh) * | 2018-03-27 | 2020-08-07 | 英特尔公司 | 用于低功率状态转换的握手协议的系统、装置和方法 |
CN111552365A (zh) * | 2020-04-02 | 2020-08-18 | 北京新忆科技有限公司 | 存储器芯片及其控制方法 |
CN112131175A (zh) * | 2020-08-28 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种SoC芯片、功耗控制方法及可读存储介质 |
-
2022
- 2022-04-08 CN CN202210365994.1A patent/CN114442788A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7735030B1 (en) * | 2007-02-28 | 2010-06-08 | Cadence Design Systems, Inc. | Simulating restorable registers in power domain systems |
CN102573114A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种无线局域网soc芯片的低功耗设计方法 |
CN111512266A (zh) * | 2018-03-27 | 2020-08-07 | 英特尔公司 | 用于低功率状态转换的握手协议的系统、装置和方法 |
CN111552365A (zh) * | 2020-04-02 | 2020-08-18 | 北京新忆科技有限公司 | 存储器芯片及其控制方法 |
CN112131175A (zh) * | 2020-08-28 | 2020-12-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种SoC芯片、功耗控制方法及可读存储介质 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023231437A1 (zh) * | 2022-05-31 | 2023-12-07 | 哲库科技(上海)有限公司 | 存储器、片上系统、终端设备及供电控制方法 |
CN115019494A (zh) * | 2022-06-02 | 2022-09-06 | 武汉领普科技有限公司 | 无线开关、无线开关的处理方法及控制系统 |
CN115019494B (zh) * | 2022-06-02 | 2024-02-06 | 武汉领普科技有限公司 | 无线开关、无线开关的处理方法及控制系统 |
WO2024093221A1 (zh) * | 2022-11-04 | 2024-05-10 | 汉朔科技股份有限公司 | 多屏显示的低功耗控制方法、显示设备和电子价签系统 |
CN116860100A (zh) * | 2023-04-19 | 2023-10-10 | 广州市粤港澳大湾区前沿创新技术研究院 | 一种芯片降功耗的设计方法 |
CN116185513A (zh) * | 2023-04-27 | 2023-05-30 | 北京大上科技有限公司 | 一种锁屏系统及方法 |
CN116185513B (zh) * | 2023-04-27 | 2023-07-18 | 北京大上科技有限公司 | 一种锁屏系统及方法 |
CN116932056A (zh) * | 2023-06-16 | 2023-10-24 | 上海水木蓝鲸半导体技术有限公司 | 车载芯片的待机模式智能控制方法、装置及存储介质 |
CN117687702A (zh) * | 2024-01-31 | 2024-03-12 | 合肥康芯威存储技术有限公司 | 一种存储芯片以及自动休眠方法 |
CN117687702B (zh) * | 2024-01-31 | 2024-04-19 | 合肥康芯威存储技术有限公司 | 一种存储芯片以及自动休眠方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114442788A (zh) | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 | |
US9032139B2 (en) | Memory allocation for fast platform hibernation and resumption of computing systems | |
KR101665611B1 (ko) | 컴퓨터 시스템 및 메모리 관리의 방법 | |
EP1785811B1 (en) | Memory information transfer power management | |
CN101770385B (zh) | 一种基于Linux系统的设备及其应用启动的方法 | |
KR20110021927A (ko) | 전력 소모를 감소시키기 위해 슬립 상태를 제공하는 제 2 메모리 컨트롤러를 구비한 집적 회로 및 그 방법 | |
CN102226895B (zh) | 协处理器和主处理器共享存储器的系统及访问方法 | |
EP3142015A1 (en) | Low-power memory-access method and associated apparatus | |
CN111512266A (zh) | 用于低功率状态转换的握手协议的系统、装置和方法 | |
CN101203826A (zh) | 动态总线暂停 | |
CN113093899B (zh) | 一种跨电源域数据传输方法 | |
CN103076868B (zh) | 电源管理方法及应用该方法的电子系统 | |
KR20020007294A (ko) | 대기동안에 다른 데이터 처리 유닛의 메모리로의 액세스를가지는 데이터 처리 유닛 | |
CN116301294B (zh) | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 | |
CN112948312B (zh) | 芯片控制方法、装置、智能终端及计算机可读存储介质 | |
CN107168798A (zh) | 一种设备休眠方法及装置、设备休眠唤醒方法及装置 | |
CN114839909A (zh) | 一种低功耗控制系统以及低功耗控制系统内部的交互方法 | |
US20120278542A1 (en) | Computer system and sleep control method thereof | |
CN101739359B (zh) | 存储装置、移动终端及数据访问方法、调频方法 | |
CN114237096A (zh) | 唤醒芯片的方法、装置、电子设备和存储介质 | |
US7000133B2 (en) | Method and apparatus for controlling power states in a memory device utilizing state information | |
US20040078611A1 (en) | Low-power indicator | |
US9411663B2 (en) | Conditional notification mechanism | |
CN108804150B (zh) | 终端待机过程处理方法及终端 | |
US11435804B2 (en) | Active power management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220506 |
|
RJ01 | Rejection of invention patent application after publication |